KR20030040185A - 가변이득 증폭기 및 필터회로 - Google Patents

가변이득 증폭기 및 필터회로 Download PDF

Info

Publication number
KR20030040185A
KR20030040185A KR1020020071362A KR20020071362A KR20030040185A KR 20030040185 A KR20030040185 A KR 20030040185A KR 1020020071362 A KR1020020071362 A KR 1020020071362A KR 20020071362 A KR20020071362 A KR 20020071362A KR 20030040185 A KR20030040185 A KR 20030040185A
Authority
KR
South Korea
Prior art keywords
output node
pair
voltage
node pair
node
Prior art date
Application number
KR1020020071362A
Other languages
English (en)
Other versions
KR100891221B1 (ko
Inventor
모리에다카시
후지야마히로쿠니
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030040185A publication Critical patent/KR20030040185A/ko
Application granted granted Critical
Publication of KR100891221B1 publication Critical patent/KR100891221B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0444—Simulation of ladder networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0466—Filters combining transconductance amplifiers with other active elements, e.g. operational amplifiers, transistors, voltage conveyors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0472—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45694—Indexing scheme relating to differential amplifiers the LC comprising more than one shunting resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7224—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by clamping by a switch at the output of the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 회로면적을 작게 하기 위한 것이다.
전압전류 변환기(100)와, 전류원(3, 5)과, 저항(8~14)과, 출력노드 쌍((N11, N12), (N21, N22))과, 스위치소자(SW1~SW6)를 구비한다. 입력노드 쌍(N3, N4)에 부여되는 차동신호(Vin＋, Vin－)가 소정의 이득으로 증폭되어 출력노드 쌍(N11, N12)으로부터 출력된다. 저항(8~14)의 상호 접속노드(N101~N106) 중 스위치소자에 의해 출력노드 쌍(N21, N22)에 접속되는 한 개의 상호 접속노드와, 다른 한 개의 상호 접속노드와의 사이의 저항값에 따른 이득으로 상기 차동신호가 증폭되어 출력노드 쌍(N21, N22)으로부터 출력된다.

Description

가변이득 증폭기 및 필터회로{VARIABLE GAIN AMPLIFIER AND FILTER CIRCUIT}
본 발명은 가변이득 증폭기 및 필터회로에 관하며, 더 상세하게는 1 입력-다출력의 가변이득 증폭기 및 이를 구비한 필터회로에 관한 것이다.
DVD용 등의 Read Channel시스템에서는, 디스크로부터의 생 신호를 파형정형함으로써 신호를 바르게 판독하는 기술이 사용되고 있다. 이 파형정형은 필터의 영점 위치를 조정함으로써 실현되는 경우가 많다. 때문에 Read Channel시스템에 이용되는 파형정형용 필터에는, 디스크로부터의 신호에 맞추어 최적의 파형정형을 하는, 적응성 있는 파형정형 기능을 갖는 것이 요구된다. 적응성 있는 파형정형을 실현하기 위해, 필터는 영점 위치를 가변으로 할 수 있는 조정기능을 가질 필요가 있다.
도 10은, 영점 위치를 조정할 수 있는 종래의 2 차 바이쿼드 GMC필터 구성을 나타내는 블록도이다. 도 10에 나타내는 바이쿼드 GMC필터는 트랜스콘덕터(71, 72)와, 커패시터(73, 74)와, 증폭기(75, 76)를 구비한다. 증폭기(75, 76)는 영점 위치를 조정하기 위한 증폭기이다. 증폭기(75)는 입력신호(Vin)를 증폭시키지 않고(×1 배) 그대로 트랜스콘덕터(71)로 출력한다. 증폭기(76)는 입력신호(Vin)를 A배로 증폭시켜 트랜스콘덕터(72)로 출력한다. 커패시터(73, 74)의 용량을 C1, C2, 필터의출력을 Vout라 하면, 도 10에 나타내는 GMC필터의 전달함수는 다음과 같이 된다.
여기서 s는 라플라스 변수이다. 또 필터의 영점은 gm/(C1 ×A)로 된다. 따라서 증폭기(76)의 이득(A)을 조정함으로써 필터의 영점 위치를 조정할 수 있다.
또 여기서는 1 차의 영점을 생성하는 경우에 대하여 설명했다. 2 차 이상의 영점을 생성할 경우에는, 도 10에 나타낸 바이쿼드 GMC필터가 직렬 접속된다.
도 10에 나타낸 GMC필터에 이용되는 증폭기(75, 76)에는, 필터의 대역 내에서 위상회전이나 이득 열화가 적은 이상(理想)적 특성을 갖는 것이 요구되므로, 고속동작을 필요로 한다. 때문에 증폭기(75, 76)의 소비전력이나 회로면적이 커지기 마련이다.
또, 필터의 입력신호(Vin)는 증폭기(75, 76)에 의해 분기되어 트랜스콘덕터(71, 72)로 입력된다. 증폭기(75)로부터의 신호와 증폭기(76)로부터 신호의 지연시간 차는 이상적으로는 영인 것이 바람직하다. 이들 신호 사이에 지연시간 차가 있는 경우, 전달함수는 이미, 수학식 1에 나타낸 바와 같은 형태로는 되지 않아 이상특성에 어긋나버린다. 특히 군 지연특성의 어긋남은 커다란 것으로 된다. 도 10에 나타낸 증폭기(75)와 증폭기(76)에서는 이득이 다르므로 신호지연시간도 상충되기 쉽다. 그 결과 필터의 군 지연오차가 커지기 쉽다.
도 1은 제 1 실시예에 의한 가변이득 증폭기의 구성을 나타내는 도.
도 2는 도 1에 나타낸 전압전류 변환기의 일례를 나타내는 도.
도 3은 도 1에 나타낸 전압전류 변환기의 다른 일례를 나타내는 도.
도 4는 도 1에 나타낸 가변이득 증폭기를 구비한 2 차 바이쿼드 GMC필터의 구성을 나타내는 블록도.
도 5는 제 2 실시예에 의한 가변이득 증폭기의 구성을 나타내는 도.
도 6은 신호지연 차를 더욱 작게 한 가변이득 증폭기의 구성을 나타내는 도.
도 7은 제 3 실시예에 의한 가변이득 증폭기의 구성을 나타내는 도.
도 8은 도 7에 나타낸 가변이득 증폭기를 구비한 사다리형 GMC필터의 구성을 나타내는 블록도.
도 9는 도 1 및 도 7에 나타낸 가변이득 증폭기를 구비한 GMC필터의 구성을 나타내는 블록도.
도 10은 종래의 2 차 바이쿼드 GMC필터의 구성을 나타내는 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
3, 5 : 전류원(제 1, 제 2 전류원) 8~14 : 저항(제 1 저항)
100 : 전압전류 변환기 N101~N106 : 상호 접속노드
SW1~SW6 : 스위치소자(제 1 스위치소자)
(N01, N02)~(N21, N22) : 출력노드 쌍(제 1~제 3 출력노드 쌍)
본 발명의 하나의 국면에 따르면, 가변이득 증폭기는 입력노드 쌍과, 제 1 출력노드 쌍과, 전압전류 변환기와, 복수의 제 1 저항과, 제 1 전류원과, 제 2 전류원과, 제 2 출력노드 쌍과, 제 3 출력노드 쌍과, 스위치회로를 구비한다.
입력노드 쌍은 차동신호를 받는다. 전압전류 변환기는, 입력노드 쌍의 한쪽과 다른 쪽 사이의 전압에 따른 차동전류를 제 1 출력노드 쌍으로 출력한다. 복수의 제 1 저항은, 제 1 출력노드 쌍의 한쪽과 다른 쪽 사이에 직렬로 접속된다. 제 1 전류원은, 전원전압을 받는 전원노드와 제 1 출력노드 쌍 한쪽과의 사이에 접속된다. 제 2 전류원은, 전원노드와 제 1 출력노드 쌍 다른 쪽과의 사이에 접속된다. 제 2 출력노드 쌍은, 제 1 출력노드 쌍의 전압을 받는다. 스위치회로는, 복수의 제 1 저항 상호 접속노드 중 한 개의 상호 접속노드와 제 3 출력노드 쌍의 한쪽을 접속하며, 복수의 제 1 저항 상호 접속노드 중 다른 한 개의 상호 접속노드와 제 3 출력노드 쌍의 다른 쪽을 접속한다.
상기 가변이득 증폭기에서는, 입력노드 쌍에 부여되는 차동신호가 소정의 이득(제 1 이득)으로 증폭되어 제 2 출력노드 쌍으로부터 출력된다. 또 복수의 제 1 저항 상호 접속노드 중 스위치회로에 의해 제 3 출력노드 쌍에 접속되는 한 개의 상호 접속노드와, 다른 한 개 상호 접속노드 사이의 저항값에 따른 이득(제 2 이득)으로 상기 차동신호가 증폭되어 제 3 출력노드 쌍으로부터 출력된다. 스위치회로에 의해 제 3 출력노드 쌍에 접속되는 한 개의 상호 접속노드와 다른 한 개의 상호 접속노드를 바꿈으로써 제 2 이득을 바꿀 수 있다. 이와 같이 상기 가변이득 증폭기는, 제 1 이득의 증폭기와 제 2 이득(가변)의 증폭기의 2 개 기능을 겸비한다. 따라서 제 1 이득 증폭기와 제 2 이득 증폭기를 별개로 배치한 경우에 비해 회로면적을 작게 할 수 있다. 이로써 소비전력을 작게 할 수 있다.
또 제 2 출력노드 쌍의 전압은 복수의 제 1 저항의 양단전압이고, 제 3 출력노드 쌍의 전압은 복수의 제 1 저항의 중간전압이므로, 제 2 출력노드 쌍 전압의 위상과 제 3 출력노드 쌍 전압의 위상이 일치한다. 따라서 제 1 이득 증폭기와 제 2 이득 증폭기를 별개로 배치한 경우에 비해, 입력노드 쌍으로부터 제 2 출력노드 쌍으로의 경로 신호지연과, 입력노드 쌍으로부터 제 3 출력노드 쌍으로의 경로 신호지연의 차가 작아진다.
바람직하게는, 상기 전압전류 변환기는 제 1 트랜지스터와,제 2 트랜지스터와, 제 3 전류원과, 제 4 전류원과 제 2 저항을 포함한다.
제 1 트랜지스터는 제 1 출력노드 쌍의 한쪽과, 접지전압을 받는 접지노드 사이에 접속되며, 입력노드 쌍의 한쪽 전압을 게이트기능 단자에 받는다. 제 2 트랜지스터는 제 1 출력노드 쌍의 다른 쪽과 접지노드 사이에 접속되며, 입력노드 쌍의 다른 쪽 전압을 게이트기능 단자에 받는다. 제 3 전류원은, 제 1 출력노드 쌍의 한쪽과 접지노드 사이에 제 1 트랜지스터와 직렬로 접속되며, 제 1 트랜지스터에 바이어스전류를 공급한다. 제 4 전류원은, 제 1 출력노드 쌍의 다른 쪽과 접지노드 사이에 제 2 트랜지스터와 직렬로 접속되며, 제 2 트랜지스터에 바이어스전류를 공급한다. 제 2 저항은, 제 1 트랜지스터의 소스기능 단자와 제 2 트랜지스터의 소스기능 단자 사이에 접속된다.
여기서, 게이트기능 단자는, 제 1 및 제 2 트랜지스터가 MOS트랜지스터의 경우에는 게이트에 상당하며, 제 1 및 제 2 트랜지스터가 바이폴라 트랜지스터의 경우에는 베이스에 상당한다. 드레인기능 단자는, 제 1 및 제 2 트랜지스터가 MOS트랜지스터의 경우에는 드레인에 상당하며, 제 1 및 제 2 트랜지스터가 바이폴라 트랜지스터의 경우에는 콜렉터에 상당한다. 소스기능 단자는, 제 1 및 제 2 트랜지스터가 MOS트랜지스터의 경우에는 소스에 상당하며, 제 1 및 제 2 트랜지스터가 바이폴라 트랜지스터의 경우에는 에미터에 상당한다. 게이트기능 단자, 드레인기능 단자, 소스기능 단자의 의미는, 이후에 있어서도 마찬가지이다.
상기 가변이득 증폭기에서는, 전압전류 변환기의 출력전류/입력전압의 비가 제 2 저항에서 결정된다. 전압전류 변환기로부터의 출력전류는 복수의 제 1 저항에 의해 전압으로 재변환된다. 따라서 입력노드 쌍과 제 2 출력노드 쌍 사이의 이득(제 1 이득)을, 제 1 저항과 제 2 저항의 비로 거의 결정할 수 있다. 또 복수의 제 1 저항의 상호 접속노드 중 스위치회로에 의해 제 3 출력노드 쌍에 접속되는 한 개 상호 접속노드와 다른 한 개 상호 접속노드 사이의 저항값과, 제 2 저항의 저항값과의 비에 따른 이득(제 2 이득)으로 상기 차동신호가 증폭되어 제 3 출력노드 쌍으로부터 출력된다. 그러므로 이득조정을 위한 특별한 회로를 필요로 하지 않는다. 그 결과, 회로규모를 작게 할 수 있다.
바람직하게는, 상기 전압전류 변환기는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터를 포함한다.
제 1 트랜지스터는, 제 1 출력노드 쌍의 한쪽과, 접지전압을 받는 접지노드사이에 접속되며, 입력노드 쌍의 한쪽 전압을 게이트기능 단자에 받는다. 제 2 트랜지스터는 제 1 출력노드 쌍의 다른 쪽과 접지노드 사이에 접속되며, 입력노드 쌍의 다른 쪽 전압을 게이트기능 단자에 받는다. 제 3 트랜지스터는, 제 1 출력노드 쌍의 한쪽과 접지노드 사이에 제 1 트랜지스터와 직렬로 접속되며, 소정의 바이어스를 게이트기능 단자에 받는다. 제 4 트랜지스터는, 제 1 출력노드 쌍의 다른 쪽과 접지노드 사이에 제 2 트랜지스터와 직렬로 접속되며, 소정의 바이어스를 게이트기능 단자에 받는다.
상기 가변이득 증폭기에서는, 전압전류 변환기가 우수한 선형성을 갖는다는 우위성이 발휘된다. 따라서 넓은 동적 범위(dynamic range)를 가질 수 있으므로, 대진폭 신호라도 취급하기가 가능해진다. 또 제 3 및 제 4 트랜지스터의 게이트기능 단자에 주는 바이어스의 값을 바꿈으로써도 가변이득 증폭기의 이득을 가변으로 할 수 있다.
바람직하게는, 상기 스위치회로는 복수의 제 1 스위치소자를 포함한다. 복수의 제 1 스위치소자는, 복수의 제 1 저항 상호 접속노드에 대응하여 배치된다. 복수의 제 1 스위치소자 각각은, 대응하는 상호 접속노드와 제 3 출력노드 쌍의 한쪽 또는 다른 쪽을 접속/비접속으로 한다.
상기 가변이득 증폭기에서는, 복수의 제 1 저항 상호 접속노드 중 제 3 출력노드 쌍의 한쪽에 접속해야 할 한 개의 상호 접속노드에 대응하는 제 1 스위치소자가 온 되어, 당해 한 개의 상호 접속노드와 제 3 출력노드 쌍의 한쪽이 접속된다. 또 복수의 제 1 저항 상호 접속노드 중 제 3 출력노드 쌍의 다른 쪽에 접속해야 할다른 한 개의 상호 접속노드에 대응하는 제 1 스위치소자가 온 되어, 당해 다른 한 개의 상호 접속노드와 제 3 출력노드 쌍의 다른 쪽이 접속된다.
바람직하게는, 상기 가변이득 증폭기는 제 2 스위치소자와, 제 3 스위치소자를 추가로 구비한다. 제 2 스위치소자는, 제 1 출력노드 쌍의 한쪽과 제 2 출력노드 쌍의 한쪽 사이에 도통상태로 접속된다. 제 3 스위치소자는, 제 1 출력노드 쌍의 다른 쪽과 제 2 출력노드 쌍의 다른 쪽 사이에 도통상태로 접속된다.
상기 가변이득 증폭기에서는 제 2 스위치소자와 제 3 스위치소자를 배치하므로, 제 2 출력노드 쌍의 부하와 제 3 출력노드 쌍의 부하 차를 작게 할 수 있다. 이로써, 입력노드 쌍으로부터 제 2 출력노드 쌍으로의 경로 신호지연과, 입력노드 쌍으로부터 제 3 출력노드 쌍으로의 경로 신호지연의 차를 더욱 작게 할 수 있다.
바람직하게는, 상기 가변이득 증폭기는 제 1 커패시터와, 제 2 커패시터를 추가로 구비한다. 제 1 커패시터는 제 2 출력노드 쌍의 한쪽과 접지전압을 받는 접지노드 사이에 접속된다. 제 2 커패시터는 제 2 출력노드 쌍의 다른 쪽과 접지전압을 받는 접지노드 사이에 접속된다.
바람직하게는, 상기 가변이득 증폭기는 제 1 커패시터와, 제 2 커패시터를 추가로 구비한다. 제 1 커패시터는 제 3 출력노드 쌍의 한쪽과 접지전압을 받는 접지노드 사이에 접속된다. 제 2 커패시터는 제 3 출력노드 쌍의 다른 쪽과 접지노드 사이에 접속된다.
상기 가변이득 증폭기에서는 제 1 커패시터와 제 2 커패시터를 배치하므로, 제 2 출력노드 쌍에 접속되는 부하용량과 제 3 출력노드 쌍에 접속되는 부하용량과의 차를 작게 할 수 있다. 이로써, 입력노드 쌍으로부터 제 2 출력노드 쌍으로의 경로 신호지연과, 입력노드 쌍으로부터 제 3 출력노드 쌍으로의 경로 신호지연의 차를 더욱 작게 할 수 있다.
본 발명의 또 하나의 국면에 따르면, 필터회로는 복수의 트랜스콘덕터와 복수의 커패시터를 갖는 GMC필터회로이다. 복수의 커패시터는 복수의 트랜스콘덕터에 대응하여 배치된다. 복수의 커패시터 각각은, 대응하는 트랜스콘덕터의 출력노드와 접지전압을 받는 접지노드 사이에 접속된다. 상기 필터회로는 상기 가변이득 증폭기를 추가로 구비한다. 상기 복수의 트랜스콘덕터는 제 1 트랜스콘덕터와 제 2 트랜스콘덕터를 포함한다. 제 1 트랜스콘덕터는, 상기 가변이득 증폭기의 제 2 출력노드 쌍 전압을 입력으로 받는다. 제 2 트랜스콘덕터는, 상기 가변이득 증폭기의 제 3 출력노드 쌍 전압을 입력으로 받는다.
상기 필터회로에서는, 영점 위치를 조정하기 위한 증폭기로서 상기 가변이득 증폭기를 이용하므로, 종래의 필터회로에 비해 회로면적을 작게 할 수 있다.
또 상기 가변이득 증폭기에서는, 입력노드 쌍으로부터 제 2 출력노드 쌍으로의 경로 신호지연과 입력노드 쌍으로부터 제 3 출력노드 쌍으로의 경로 신호지연의 차가 작다. 따라서 필터의 특성열화, 특히 군 지연열화를 작게 억제할 수 있다.
바람직하게는, 상기 가변이득 증폭기 입력노드 쌍의 한쪽은, 상기 필터회로에의 차동 입력신호의 한쪽을 받는다. 상기 가변이득 증폭기 입력노드 쌍의 다른 쪽은, 상기 필터회로에의 차동 입력신호의 다른 쪽을 받는다.
바람직하게는, 상기 복수의 트랜스콘덕터는 제 3 트랜스콘덕터를 포함한다.
상기 가변이득 증폭기의 입력노드 쌍의 한쪽은, 제 3 트랜스콘덕터의 차동 출력신호의 한쪽을 받는다. 상기 가변이득 증폭기의 입력노드 쌍의 다른 쪽은, 제 3 트랜스콘덕터의 차동 출력신호의 다른 쪽을 받는다.
본 발명의 또 다른 하나의 국면에 따르면, 가변이득 증폭기는 입력노드 쌍과, 제 1 출력노드 쌍과, 전압전류 변환기와, 복수의 제 1 저항과, 제 1 전류원과, 제 2 전류원과, 제 2 출력노드 쌍과, 복수의 제 3 출력노드 쌍과, 복수의 스위치회로를 구비한다.
입력노드 쌍은 차동신호를 받는다. 전압전류 변환기는 입력노드 쌍의 한쪽과 다른 쪽 사이의 전압에 따른 차동전류를 제 1 출력노드 쌍으로 출력한다. 복수의 제 1 저항은 제 1 출력노드 쌍의 한쪽과 다른 쪽 사이에 직렬로 접속된다. 제 1 전류원은, 전원전압을 받는 전원노드와 제 1 출력노드 쌍 한쪽과의 사이에 접속된다. 제 2 전류원은, 전원노드와 제 1 출력노드 쌍 다른 쪽과의 사이에 접속된다. 제 2 출력노드 쌍은 제 1 출력노드 쌍의 전압을 받는다. 복수의 스위치회로는 복수의 제 3 출력노드 쌍에 대응하여 배치된다. 복수의 스위치회로 각각은, 대응하는 제 3 출력노드 쌍의 한쪽과, 복수의 제 1 저항 상호 접속노드 중 한 개의 상호 접속노드를 접속하며, 대응하는 제 3 출력노드 쌍의 다른 쪽과, 복수의 제 1 저항 상호 접속노드 중 한 개의 상호 접속노드를 접속한다.
상기 가변이득 증폭기에서는, 입력노드 쌍에 부여되는 차동신호가 소정의 이득(제 1 이득)으로 증폭되어 제 2 출력노드 쌍으로부터 출력된다. 또 복수의 제 1 저항 상호 접속노드 중 각 스위치회로에 대응하는 제 3 출력노드 쌍에 당해 스위치회로에 의해 접속되는 한 개의 상호 접속노드와, 다른 한 개 상호 접속노드 사이의 저항값에 따른 이득(제 2 이득)으로 상기 차동신호가 증폭되어, 당해 스위치회로에 대응하는 제 3 출력노드 쌍으로부터 출력된다. 각 스위치회로에 의해, 대응하는 제 3 출력노드 쌍에 접속되는 한 개 상호 접속노드 및/또는 다른 한 개 상호 접속노드를 바꿈으로써 제 2 이득을 바꿀 수 있다. 이와 같이 상기 가변이득 증폭기는, 제 1 이득의 증폭기와 제 2 이득(가변)의 복수 증폭기 기능을 겸비한다. 따라서 제 1 이득 증폭기와 제 2 이득의 복수 증폭기를 각각 별개로 배치한 경우에 비해 회로면적을 작게 할 수 있다. 이로써 소비전력을 작게 할 수 있다.
또 제 2 출력노드 쌍의 전압은 복수 제 1 저항의 양단전압이며, 복수의 제 3 출력노드 쌍의 전압은 복수 제 1 저항의 중간전압이므로, 제 2 출력노드 쌍 전압의 위상과 복수의 제 3 출력노드 쌍 전압의 위상은 일치한다. 따라서 제 1 이득의 증폭기와 제 2 이득의 복수 증폭기를 각각 별개로 배치한 경우와 비교하면, 입력노드 쌍으로부터 제 2 출력노드 쌍으로의 경로 및 입력노드 쌍으로부터 복수의 제 3 출력노드 쌍 각각으로의 경로에 있어서의 신호지연 차가 작아진다.
바람직하게는, 상기 전압전류 변환기는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 전류원과, 제 4 전류원과 제 2 저항을 포함한다.
제 1 트랜지스터는 제 1 출력노드 쌍의 한쪽과, 접지전압을 받는 접지노드 사이에 접속되며, 입력노드 쌍의 한쪽 전압을 게이트기능 단자에 받는다. 제 2 트랜지스터는 제 1 출력노드 쌍의 다른 쪽과 접지노드 사이에 접속되며, 입력노드 쌍의 다른 쪽 전압을 게이트기능 단자에 받는다. 제 3 전류원은, 제 1 출력노드 쌍의한쪽과 접지노드 사이에 제 1 트랜지스터와 직렬로 접속되며, 제 1 트랜지스터에 바이어스전류를 공급한다. 제 4 전류원은, 제 1 출력노드 쌍의 다른 쪽과 접지노드 사이에 제 2 트랜지스터와 직렬로 접속되며, 제 2 트랜지스터에 바이어스전류를 공급한다. 제 2 저항은, 제 1 트랜지스터의 소스기능 단자와 제 2 트랜지스터의 소스기능 단자 사이에 접속된다.
바람직하게는, 상기 전압전류 변환기는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터를 포함한다.
제 1 트랜지스터는, 제 1 출력노드 쌍의 한쪽과, 접지전압을 받는 접지노드 사이에 접속되며, 입력노드 쌍의 한쪽 전압을 게이트기능 단자에 받는다. 제 2 트랜지스터는 제 1 출력노드 쌍의 다른 쪽과 접지노드 사이에 접속되며, 입력노드 쌍의 다른 쪽 전압을 게이트기능 단자에 받는다. 제 3 트랜지스터는, 제 1 출력노드 쌍의 한쪽과 접지노드 사이에 제 1 트랜지스터와 직렬로 접속되며, 소정의 바이어스를 게이트기능 단자에 받는다. 제 4 트랜지스터는, 제 1 출력노드 쌍의 다른 쪽과 접지노드 사이에 제 2 트랜지스터와 직렬로 접속되며, 소정의 바이어스를 게이트기능 단자에 받는다.
바람직하게는, 상기 복수의 스위치회로 각각은 복수의 제 1 스위치소자를 포함한다. 복수의 제 1 스위치소자는, 복수의 제 1 저항 상호 접속노드에 대응하여 배치된다. 복수의 제 1 스위치소자 각각은, 대응하는 제 3 출력노드 쌍의 한쪽 또는 다른 쪽과, 대응하는 상호 접속노드를 접속/비접속으로 한다.
상기 가변이득 증폭기의 각 스위치회로에서는, 복수의 제 1 저항 상호 접속노드 중 당해 스위치회로에 대응하는 제 3 출력노드 쌍의 한쪽에 접속해야 할 한 개의 상호 접속노드에 대응하는 제 1 스위치소자가 온 되어, 당해 한 개의 상호 접속노드와 당해 제 3 출력노드 쌍의 한쪽이 접속된다. 또 상기 제 3 출력노드 쌍의 다른 쪽에 접속해야 할 다른 한 개의 상호 접속노드에 대응하는 제 1 스위치소자가 온 되고, 당해 다른 한 개의 상호 접속노드와 제 3 출력노드 쌍의 다른 쪽이 접속된다.
바람직하게는, 상기 가변이득 증폭기는 제 2 스위치소자와, 제 3 스위치소자를 추가로 구비한다. 제 2 스위치소자는, 제 1 출력노드 쌍의 한쪽과 제 2 출력노드 쌍의 한쪽 사이에 도통상태로 접속된다. 제 3 스위치소자는, 제 1 출력노드 쌍의 다른 쪽과 제 2 출력노드 쌍의 다른 쪽 사이에 도통상태로 접속된다.
상기 가변이득 증폭기에서는 제 2 스위치소자와 제 3 스위치소자를 배치하므로, 제 2 출력노드 쌍의 부하와 복수의 제 3 출력노드 쌍 각각의 부하와의 차를 작게 할 수 있다. 이로써, 입력노드 쌍으로부터 제 2 출력노드 쌍으로의 경로 신호지연과, 입력노드 쌍으로부터 복수의 제 3 출력노드 쌍 각각으로의 경로 신호지연의 차를 더욱 작게 할 수 있다.
바람직하게는, 상기 가변이득 증폭기는 제 1 커패시터와, 제 2 커패시터를 추가로 구비한다. 제 1 커패시터는 제 2 출력노드 쌍의 한쪽과 접지전압을 받는 접지노드 사이에 접속된다. 제 2 커패시터는 제 2 출력노드 쌍의 다른 쪽과 접지전압을 받는 접지노드 사이에 접속된다.
바람직하게는, 상기 가변이득 증폭기는 복수의 제 1 커패시터와, 복수의 제2 커패시터를 추가로 구비한다. 복수의 제 1 커패시터는 복수의 제 3 출력노드 쌍의 한쪽에 대응하여 배치된다. 복수의 제 2 커패시터는 복수의 제 3 출력노드 쌍의 다른 쪽에 대응하여 배치된다. 복수의 제 1 커패시터는 각각, 대응하는 제 3 출력노드 쌍의 한쪽과 접지전압을 받는 접지노드 사이에 접속된다. 복수의 제 2 커패시터는 각각, 대응하는 제 3 출력노드 쌍의 다른 쪽과 접지노드 사이에 접속된다.
상기 가변이득 증폭기에서는 제 1 커패시터와 제 2 커패시터를 배치하므로, 제 2 출력노드 쌍에 접속되는 부하용량과 제 3 출력노드 쌍에 접속되는 부하용량의 차를 작게 할 수 있다. 이로써, 입력노드 쌍으로부터 제 2 출력노드 쌍으로의 경로 신호지연과, 입력노드 쌍으로부터 제 3 출력노드 쌍으로의 경로 신호지연의 차를 더욱 작게 할 수 있다.
본 발명의 다른 또 하나의 국면에 따르면, 필터회로는 복수의 트랜스콘덕터와 복수의 커패시터를 갖는 GMC필터회로이다. 복수의 커패시터는 복수의 트랜스콘덕터에 대응하여 배치된다. 복수의 커패시터는 각각, 대응하는 트랜스콘덕터의 출력노드와 접지전압을 받는 접지노드 사이에 접속된다. 상기 필터회로는 상기 가변이득 증폭기를 추가로 구비한다. 복수의 트랜스콘덕터는 제 1 트랜스콘덕터와 복수의 제 2 트랜스콘덕터를 포함한다. 제 1 트랜스콘덕터는, 상기 가변이득 증폭기의 제 2 출력노드 쌍 전압을 입력으로 받는다. 복수의 제 2 트랜스콘덕터는, 상기 가변이득 증폭기의 복수의 제 3 출력노드 쌍에 대응한다. 복수의 제 2 트랜스콘덕터는 각각, 상기 가변이득 증폭기의 복수의 제 3 출력노드 쌍 중 대응하는 제 3 출력노드 쌍의 전압을 입력으로 받는다.
상기 필터회로에서는, 영점 위치를 조정하기 위한 증폭기로서 상기 가변이득 증폭기를 이용하므로, 종래의 필터회로에 비해 회로면적을 작게 할 수 있다.
또 상기 가변이득 증폭기에서는, 입력노드 쌍으로부터 제 2 출력노드 쌍으로의 경로 및 입력노드 쌍으로부터 복수의 제 3 출력노드 쌍 각각으로의 경로에 있어서 신호지연의 차가 작다. 따라서 필터의 특성열화, 특히 군 지연열화를 작게 억제할 수 있다.
바람직하게는, 상기 가변이득 증폭기의 입력노드 쌍의 한쪽은, 상기 필터회로로의 차동 입력신호의 한쪽을 받는다. 상기 가변이득 증폭기 입력노드 쌍의 다른 쪽은, 상기 필터회로로의 차동 입력신호의 다른 쪽을 받는다.
바람직하게는, 상기 복수의 트랜스콘덕터는 제 3 트랜스콘덕터를 포함한다. 상기 가변이득 증폭기의 입력노드 쌍의 한쪽은, 제 3 트랜스콘덕터의 차동 출력신호의 한쪽을 받는다. 상기 가변이득 증폭기의 입력노드 쌍의 다른 쪽은, 제 3 트랜스콘덕터의 차동 출력신호의 다른 쪽을 받는다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
(실시예)
이하 본 발명의 실시예를 도면을 참조하면서 상세하게 설명한다. 여기서 도 중 동일 또는 상당부분에는 동일 부호를 부여하고 그 설명을 반복하지 않는다.
(제 1 실시예)
<가변이득 증폭기의 구성>
제 1 실시예에 의한 가변이득 증폭기의 구성을 도 1에 나타낸다. 도 1에 나타내는 가변이득 증폭기는 1 입력-2 출력 증폭기이다. 또 이 가변이득 증폭기는 차동구성이며, 입력 출력 모두 음양 쌍방의 신호를 갖는다. 도 1에 나타내는 가변이득 증폭기는 전압전류 변환기(100)와, 전류원(3, 5)과, 저항(8~14)과, 스위치소자(SW1~SW6)와, 입력노드 쌍(N3, N4)과, 출력노드 쌍(N01, N02), (N11, N12), (N21, N22)을 구비한다.
입력노드 쌍(N3, N4)에는 차동 입력신호(Vin＋, Vin－)가 주어진다.
전압전류 변환기(100)는, 입력노드(N3)와 입력노드(N4) 사이의 전압에 따른 차동전류를 출력노드 쌍(N01, N02)으로 출력한다.
저항(8~14)은, 출력노드(N02)와 출력노드(N01) 사이에 직렬로 접속된다. 저항(8~14)의 직렬 저항값은 R2이다.
전류원(3)은, 전원노드(N1)와 출력노드(N02) 사이에 접속된다. 전원노드(N1)는 전원전압을 받는다. 전류원(5)은, 전원노드(N1)와 출력노드(N01) 사이에 접속된다.
출력노드 쌍(N11, N12)은, 출력노드 쌍(N01, N02)의 전압을 받는다. 출력노드 쌍(N11, N12)의 전압은 차동 출력신호(V1＋, V1－)로서 출력된다.
스위치소자(SW1)는, 저항(8, 9)의 상호 접속노드(N101)와 출력노드(N22) 사이에 접속되며, 제어신호(S1)에 응답하여 온/오프 된다. 스위치소자(SW2)는, 저항(9, 10)의 상호 접속노드(N102)와 출력노드(N22) 사이에 접속되며, 제어신호(S2)에 응답하여 온/오프 된다. 스위치소자(SW3)는, 저항(10, 11)의 상호접속노드(N103)와 출력노드(N22) 사이에 접속되며, 제어신호(S3)에 응답하여 온/오프 된다. 스위치소자(SW4)는, 저항(11, 12)의 상호 접속노드(N104)와 출력노드(N21) 사이에 접속되며, 제어신호(S3)에 응답하여 온/오프 된다. 스위치소자(SW5)는, 저항(12, 13)의 상호 접속노드(N105)와 출력노드(N21) 사이에 접속되며, 제어신호(S2)에 응답하여 온/오프 된다. 스위치소자(SW6)는, 저항(13, 14)의 상호 접속노드(N106)와 출력노드(N21) 사이에 접속되며, 제어신호(S1)에 응답하여 온/오프 된다. 스위치소자(SW1~SW6)에 의해 스위치회로가 구성된다.
출력노드 쌍(N21, N22)의 전압은 차동 출력신호(V2＋, V2－)로서 출력된다.
<가변이득 증폭기의 동작>
다음으로 상기와 같이 구성된 가변이득 증폭기의 동작에 대하여 설명한다.
입력노드 쌍(N3, N4)에 입력된 차동신호(Vin＋, Vin－)는 내부 회로에서 증폭되며, 출력노드 쌍(N11, N12) 및 출력노드 쌍(N21, N22)으로부터 출력된다.
전압전류 변환기(100)는, 입력노드 쌍(N3, N4)에 걸리는 전압(Vin＋, Vin－)을, 이에 비례하는 전류로 변환시킨다. 이 전류는 저항열(8~14)로 유입되고, 여기서 다시 전류에서 전압으로 변환된다.
이와 같은 간단한 구조로 회로는 동작한다. 결과적으로 저항열(8~14)의 양끝에 인가되는 전압(V1)은 다음과 같이 된다.
(식 11)
V1＝(V1＋)－(V1－)
＝{(Vin＋)－(Vin－)} ×R2 ×GM
으로 된다. 여기서 GM은 전압전류 변환기(100)의 전압전류 변환비이며, R2는 저항(8~14)의 직렬 저항값이다.
R2 ×GM의 값이 1로 되도록 하면 식 11은, 이득이 1인 증폭기의 입출력관계를 나타내는 식으로 된다. 즉, 입력노드 쌍(N3, N4)과 출력노드 쌍(N11, N12)의 관계에서는 이득이 1인 증폭기가 된다.
출력노드(N21)는, 스위치소자(SW4~SW6)를 통해 상호 접속노드(N104~N106)에 접속된다. 또 출력노드(N22)는, 스위치소자(SW1~SW3)를 통해 상호 접속노드(N101~N103)에 접속된다. 스위치소자(SW1, SW6), (SW2, SW5), (SW3, SW4)는 각각 쌍을 이루며, 제어신호(S1~S3)에 응답하여 온/오프 된다. 제어신호(S1~S3) 중 어느 1 개가 활성화되어, 대응하는 2 개의 스위치소자가 온 된다. 이로써 상호 접속노드(N104~N106) 중 1 개와, 출력노드(N21)가 접속되고, 상호 접속노드(N101~N103) 중 1 개와, 출력노드(N22)가 접속된다. 예를 들어, 제어신호(S1)를 활성화하고 제어신호(S2, S3)를 불활성화했을 때는 스위치소자(SW1, SW6)가 온 되고, 스위치소자(SW2~SW5)가 오프 된다. 그 결과, 상호 접속노드(N106)와 출력노드(N21)가 접속되고, 상호 접속노드(N101)와 출력노드(N22)가 접속된다. 상호 접속노드(N102~N105)와 출력노드(N22, N21)는 비접속상태이다. 그리고 출력노드 쌍(N21, N22)에 접속된 상호 접속노드의 전압이 차동 출력신호(V2＋, V2－)로서 출력된다. 이 구조로부터 다음과 같은 식이 된다.
(식 12)
(V2＋)－(V2－)＝{(V1＋)－(V1－)} ×R3/R2
여기서 R3은 출력노드 쌍(N21, N22)에 접속된 상호 접속노드간의 저항값이며, 제어신호(S1~S3) 중 활성화되는 제어신호에 따라 변한다. 예를 들어, 상술한 바와 같이 제어신호(S1)를 활성화하고 제어신호(S2, S3)를 불활성화했을 때에는 상호 접속노드(N106, N101)가 출력노드(N21, N22)에 접속된다. 따라서 이 때 R3의 값은, 상호 접속노드(N101)와 상호 접속노드(N106)간 저항(9~13)의 직렬 저항값이 된다.
여기서 다시 R2 ×GM의 값이 1로 되도록 하면, 출력노드 쌍(N21, N22)은 이득이 R3/R2(＝A)인 증폭기의 출력으로 된다. 그리고 R3의 값은, 스위치소자(SW1~SW6)의 온/오프를 제어함으로써 디지털적으로 제어 가능하다. 즉, 출력노드 쌍(N21, N22)은, 디지털적으로 이득(A)을 바꿀 수 있는 가변이득 증폭기의 출력으로 된다.
이상과 같이 도 1에 나타낸 가변이득 증폭기는 매우 간단한 구성이며, 또 1 배 이득의 증폭기와, 이득을 디지털적으로 제어할 수 있는 가변이득 증폭기의 2 개 기능을 겸비한다.
<전압전류 변환기(100)의 예 1>
전압전류 변환기(100)의 일례를 도 2에 나타낸다. 도 2에 나타내는 전압전류 변환기(100)는 N채널 MOS트랜지스터(1, 2)와, 전류원(4, 6)과, 저항(7)을 구비한다.
N채널 MOS트랜지스터(1) 및 전류원(4)은, 출력노드(N02)와 접지노드(N2) 사이에 직렬로 접속된다. 접지노드(N2)는 접지전압을 받는다. N채널MOS트랜지스터(1)의 게이트에는 입력노드(N3)에 부여되는 신호(Vin＋)가 주어진다. 전류원(4)은 N채널 MOS트랜지스터(1)에 바이어스전류를 공급한다.
N채널 MOS트랜지스터(2) 및 전류원(6)은, 출력노드(N01)와 접지노드(N2) 사이에 직렬로 접속된다. N채널 MOS트랜지스터(2)의 게이트에는 입력노드(N4)에 부여되는 신호(Vin－)가 주어진다. 전류원(6)은 N채널 MOS트랜지스터(2)에 바이어스전류를 공급한다.
저항(7)은 N채널 MOS트랜지스터(1)의 소스와 N채널 MOS트랜지스터(2)의 소스 사이에 접속된다. 저항(7)은 저항값(R1)을 갖는다.
N채널 MOS트랜지스터(1, 2)는 소스폴러워의 역할을 하며, 입력노드 쌍(N3, N4)에 걸리는 전압(Vin＋, Vin－)을 그대로 저항(7)의 양끝에 인가한다. 저항(7)의 양끝에 인가된 전압은 저항(7)의 저항값(R1)에 의해 전류로 변환되고, N채널 MOS트랜지스터(1, 2)를 통과하여 출력노드 쌍(N01, N02)으로부터 출력된다. 전류전압 변환비(GM)는 다음과 같은 식이 된다.
(식 13)
GM＝1/(R1＋2/gm)
여기서 gm은 N채널 MOS트랜지스터(1, 2)의 gm값이다. 따라서 저항열(8~14)의 양끝에 인가되는 전압(V1)은 다음과 같다.
(식 14)
V1＝(V1＋)－(V1－)
＝{(Vin＋)－(Vin－)} ×R2/(R1＋2/gm)
여기서 R1은 저항(7)의 저항값, R2는 저항(8~14)의 직렬 저항값이다. R2/(R1＋2/gm)의 값이 1로 되도록 하면 식 14는, 이득이 1인 증폭기의 입출력관계를 나타내는 식으로 된다. 즉, 입력노드 쌍(N3, N4)과 출력노드 쌍(N11, N12)의 관계에서는, 이득이 1인 증폭기가 된다. 또 식 12에 나타낸 바와 같이, 출력노드 쌍(N21, N22)은 이득이 R3/R2(＝A)인 증폭기의 출력이 된다.
<전압전류 변환기(100)의 예 2>
전압전류 변환기(100)의 다른 일례를 도 3에 나타낸다. 도 3에 나타내는 전압전류 변환기(100)는 N채널 MOS트랜지스터(101~104)를 구비한다.
N채널 MOS트랜지스터(101, 103)는 출력노드(N02)와 접지노드(N2)사이에 직렬로 접속된다. N채널 MOS트랜지스터(101)의 게이트에는, 입력노드(N3)에 부여되는 신호(Vin＋)가 주어진다. N채널 MOS트랜지스터(103)의 게이트에는 소정의 바이어스(Vb)가 부여된다.
N채널 MOS트랜지스터(102, 104)는 출력노드(N01)와 접지노드(N2)사이에 직렬로 접속된다. N채널 MOS트랜지스터(102)의 게이트에는, 입력노드(N4)에 부여되는 신호(Vin－)가 주어진다. N채널 MOS트랜지스터(104)의 게이트에는 소정의 바이어스(Vb)가 부여된다.
이 전압전류 변환기(100)에 있어서 N채널 MOS트랜지스터(101, 102)는 비포화영역에서 동작한다. 전압전류 변환기(100)의 대체적인 전압전류 변환비(GM)는 다음 식으로 부여된다.
(식 15)
GM＝gm2 ×Vds
여기서 gm2는 N채널 MOS트랜지스터(101, 102)의 트랜스콘덕턴스이다. Vds는 N채널 MOS트랜지스터(101, 102)의 드레인 소스간 전압이다. 식 15에 나타낸 바와 같이 Vds의 값을 바꿈으로써 GM 값을 바꿀 수 있다.
N채널 MOS트랜지스터(103, 104)는 소스폴로워의 역할을 하며, N채널 MOS트랜지스터(101, 102)의 드레인전압을, 바이어스(Vb)로부터 대략 임계전압만큼 내린 전압으로 고정시킨다. 따라서 바이어스(Vb) 값을 바꿈으로써 Vds를 바꿀 수 있다. 그 결과, 바이어스(Vb)의 값을 바꿈으로써 GM값을 바꿀 수 있다.
저항열(8~14)의 양끝에 인가되는 전압(V1)은 다음과 같이 된다.
(식 16)
V1＝(V1＋)－(V1－)
＝{(Vin＋)－(Vin－)} ×R2/(gm2 ×Vds)
R2/(gm2 ×Vds)의 값이 1로 되도록 하면 식 16은, 이득이 1인 증폭기의 입출력관계를 나타내는 식으로 된다. 즉, 입력노드 쌍(N3, N4)과 출력노드 쌍(N11, N12)의 관계에서는, 이득이 1인 증폭기로 된다. 또 식 12에서 나타낸 바와 같이, 출력노드 쌍(N21, N22)은 이득이 R3/R2(＝A)인 증폭기의 출력이 된다.
<GMC필터에로의 적용예>
도 4는 도 1에 나타낸 가변이득 증폭기를 구비한 2 차 바이쿼드 GMC필터의 구성을 나타내는 블록도이다. 또 도 4에서는 간단하게 도시하기 위해 싱글구성의 회로로서 나타내지만, 실제로 각 배선은, 플러스(＋)쪽 및 마이너스(－)쪽 신호로구성되는 1 쌍의 차동신호를 나타낸다. 도 4에 나타내는 GMC필터는 가변이득 증폭기(21)와, 트랜스콘덕터(71, 72)와, 커패시터(73, 74)를 구비한다. 가변이득 증폭기(21)는, 도 1에 나타낸 가변이득 증폭기이며, 차동 입력신호(Vin)를 1 배한 차동 출력신호(V1)와, A 배(A＝R3/R2)한 차동 출력신호(V2)를 출력한다. 트랜스콘덕터(71, 72)는 다입력 트랜스콘덕터이며, 각 입력단자에 입력되는 전압에 비례하는 전류의 합을 취하여 출력한다. 트랜스콘덕터(71)는 가변이득 증폭기(21)로부터의 출력전압(V1)을 gm 배 한 것과, 필터의 출력전압(Vout)을 gm 배 한 것과의 합인 전류값의 전류를 출력한다. 커패시터(73)는 트랜스콘덕터(71)의 출력노드와 접지노드 사이에 접속된다. 트랜스콘덕터(71)의 출력전류는 커패시터(73)를 충방전시킴으로써 전압으로 변환된다. 트랜스콘덕터(72)는 트랜스콘덕터(71)의 출력전압을 gm 배 한 것과, 가변이득 증폭기(21)로부터의 출력전압(V2)을 gm 배 한 것과, 필터의 출력전압(Vout)을 gm 배 한 것과의 합인 전류값의 전류를 출력한다. 커패시터(74)는 트랜스콘덕터(72)의 출력노드와 접지노드 사이에 접속된다. 트랜스콘덕터(72)의 출력전류는 커패시터(74)를 충방전시킴으로써 전압으로 변환된다. 트랜스콘덕터(72)의 출력전압이 필터의 출력전압(Vout)으로 된다.
도 1에 나타낸 가변이득 증폭기를 사용하면, 종래의 2 차 바이쿼드 GMC필터(도 10)를, 도 4에 나타낸 바와 같은 간단한 구성으로 실현할 수 있다. 도 4에 나타낸 GMC필터의 전달함수는 수학식 1에 나타낸 것과 완전하게 일치하며, 도 10에 나타낸 종래의 GMC필터와 동일 특성을 실현한다.
<효과>
본 발명의 제 1 실시예에 의한 가변이득 증폭기에 의하면 다음과 같은 효과가 얻어진다.
즉, 1 배 이득 증폭기로서의 기능과, 이득을 디지털적으로 제어할 수 있는 가변이득 증폭기로서의 기능의 2 개 기능을 겸비하므로, 이들 2 개의 증폭기를 별개로 배치한 경우에 비해 회로면적을 작게 할 수 있다. 그 결과, 소비전력을 작게 할 수 있다.
또 도 12에 나타낸 바와 같이, 입력노드 쌍(N3, N4)과 출력노드 쌍(N21, N22) 사이의 이득(가변)이 R3/R2의 비로 결정되므로, 당해 이득의 조정이 간단하다.
또 출력노드 쌍(N11, N12)으로부터의 출력전압(V1＋, V1－) 및 출력노드 쌍(N21, N22)으로부터의 출력전압(V2＋, V2－)은, 저항열(8~14)의 양단전압 및 중간전압이므로 서로 위상이 일치한다. 따라서 1 배 이득의 증폭기와 가변이득 증폭기를 별개로 구성한 경우에 비해, 입력노드 쌍(N3, N4)으로부터 출력노드 쌍(N11, N12)으로의 경로 신호지연과, 입력노드 쌍(N3, N4)으로부터 출력노드 쌍(N21, N22)으로의 경로 신호지연의 차가 작아진다. 따라서 제 1 실시예에 의한 가변이득 증폭기를 이용한 GMC필터에서는, 도 10에 나타낸 종래의 GMC필터에 비해 필터의 특성열화, 특히 군 지연열화를 작게 억제할 수 있다.
이득을 디지털적으로 제어할 수 있으므로, 이 가변이득 증폭기를 이용한 GMC필터는, 후단에 접속되는 디지털 리드채널블록과의 인터페이스가 좋다.
도 2에 나타낸 전압전류 변환기(100)를 이용한 경우에는, 입력노드 쌍(N3,N4)과 출력노드 쌍(N11, N12) 사이의 이득이 R2/(R1＋2/gm)으로 결정된다. R1에 대해서는 2/gm이 충분히 작으면, 본 식은 R2/R1과 근사할 수 있다. 이는 입력노드 쌍(N3, N4)과 출력노드 쌍(N11, N12) 사이의 이득이 저항비로 조정 가능함을 의미한다. 따라서 불필요한 이득조정의 구조를 구성시키는 일없이, 입력노드 쌍(N3, N4)과 출력노드 쌍(N11, N12) 사이의 이득을 설정할 수 있다. 여기서, 입력노드 쌍(N3, N4)과 출력노드 쌍(N21, N22) 사이의 이득에 대해서는 상술한 바와 같이 R3/R2의 비로 결정되므로, 당해 이득의 조정을 간단하게 할 수 있다.
도 3에 나타내는 전압전류 변환기(100)를 이용한 경우에는, 전압전류 변환기(100)의 선형성이 매우 높다는 특징에 의하여, 가변이득 증폭기의 동적범위를 확대할 수 있다. 또 바이어스(Vb) 값을 바꿈으로써 GM 값을 가변으로 할 수 있으므로, 입력노드 쌍(N3, N4)과 출력노드 쌍(N11, N12) 사이의 이득도 가변으로 할 수 있다.
<변형예>
여기서는 입력차동 쌍으로서 N채널 MOS트랜지스터((1, 2), (101, 102))를 이용하지만, 이 대신에 P채널 MOS트랜지스터 또는 바이폴라 트랜지스터를 이용해도 된다.
또 전류원(3~6)은 1 개의 MOS트랜지스터로 구성되는 단순한 회로라도, 복수의 MOS트랜지스터를 세로 적층시킨 캐스코드형 회로라도, 또한 정전류성을 향상시킨 다른 종류의 전류원이라도 된다.
또한 전류원(3~6)의 전류량을 공통모드 피드백회로에 의해 안정시킴으로써출력노드 쌍((N11, M12), (N21, N22))의 중심전압을 일정하게 유지하도록 해도 된다.
또 스위치소자(SW1~SW6)는, N채널 MOS트랜지스터 또는 P채널 MOS트랜지스터와 같은 단순한 스위치라도, CMOS스위치라도 된다.
또한 여기서는, 출력노드(N02)와 출력노드(N01) 사이에 7 개의 저항(8~14)을 배치하고, 이에 대응하여 6 개의 스위치소자(SW1~SW6)를 배치했다. 노드(N02)와 노드(N01) 사이에 배치되는 저항 및 이에 대응하여 배치되는 스위치소자의 수는 이에 한정되지 않으며, 이득 조정의 폭 등에 따라 적절하게 변경해도 된다.
또 여기서는, 제 1 실시예에 의한 가변이득 증폭기를 2 차 바이쿼드 GMC필터에 적용한 예를 나타내지만, 다른 구성의 GMC필터에 적용한 경우에도 마찬가지의 효과를 얻을 수가 있다.
(제 2 실시예)
제 2 실시예에 의한 가변이득 증폭기의 구성을 도 5에 나타낸다. 도 5에 나타내는 가변이득 증폭기는, 도 1에 나타낸 가변이득 증폭기의 구성에 추가로 스위치소자(SW31, SW32)를 구비한다. 스위치소자(SW31)는 출력노드(N01)와 출력노드(N11) 사이에 ON상태(도통상태)로 접속된다. 스위치소자(SW32)는 출력노드(N02)와 출력노드(N12) 사이에 ON상태(도통상태)로 접속된다. 그리고 여기서는 도 2에 나타낸 전압전류 변환기(100)를 이용한다.
도 1에 나타낸 가변이득 증폭기에서는, 입력노드 쌍(N3, N4)으로부터 출력노드 쌍(N21, N22)으로의 경로에는 스위치소자(SW1~SW6)가 들어가지만, 입력노드쌍(N3, N4)으로부터 출력노드 쌍(N11, N12)으로의 경로에는 스위치소자가 들어가지 않는다. 통상, 스위치소자는 트랜지스터로 구성되는 회로이며, ON상태라도 기생저항, 기생용량을 갖는다. 따라서 스위치소자의 유무에 따라 신호지연 차가 발생한다. 그러나 도 5에 나타낸 가변이득 증폭기에서는 입력노드 쌍(N3, N4)으로부터 출력노드 쌍(N11, N12)으로의 경로에도 ON상태의 스위치소자(SW31, SW32)를 삽입하므로, 스위치소자의 유무에 따른 신호지연 차를 억제할 수 있다.
도 6은 신호지연 차를 더욱 작게 한 가변이득 증폭기의 구성을 나타내는 도이다. 도 6에 나타내는 가변이득 증폭기는, 도 5에 나타낸 가변이득 증폭기의 구성에 추가로 커패시터(41, 42)를 구비한다. 커패시터(41)는 출력노드(N11)와 접지노드(N2) 사이에 접속된다. 커패시터(42)는 출력노드(N12)와 접지노드(N2) 사이에 접속된다. 이 가변이득 증폭기에서는, 출력노드 쌍(N11, N12)에 접속되는 부하용량과 출력노드 쌍(N21, N22)에 접속되는 부하용량과의 차에 기인하여 발생하는 신호지연 차가 커패시터(41, 42)에 의해 보상되므로, 신호지연 차를 더욱 작게 할 수 있다.
또, 도 6에 나타내는 가변이득 증폭기에서는, 출력노드 쌍(N11, N12)의 기생용량 쪽이 출력노드 쌍(N21, N22)의 기생용량보다 작은 것으로 가정하므로 출력노드 쌍(N11, N12)에 커패시터(41, 42)를 접속하지만, 역으로 출력노드 쌍(N21, N22)의 기생용량 쪽이 출력노드 쌍(N11, N12)의 기생용량보다 작은 경우에는, 출력노드 쌍(N21, N22)과 접지노드(N2) 사이에 커패시터를 접속하면 된다.
(제 3 실시예)
<가변이득 증폭기의 구성>
제 3 실시예에 의한 가변이득 증폭기의 구성을 도 7에 나타낸다. 도 7에 나타내는 가변이득 증폭기는 1 입력-3 출력의 증폭기이다. 도 7에 나타내는 가변이득 증폭기는, 도 1에 나타낸 가변이득 증폭기의 구성에 추가로 출력노드 쌍(N31, 32)과 스위치회로(51)를 구비한다. 또 여기서는 도 2에 나타낸 전압전류 변환기(100)를 이용한다.
스위치회로(51)는 스위치소자(SW11~SW16)를 포함한다. 스위치소자(SW11)는 저항(8, 9)의 상호 접속노드(N101)와 출력노드(N32) 사이에 접속되며, 제어신호(S11)에 응답하여 온/오프 된다. 스위치소자(SW12)는 저항(9, 10)의 상호 접속노드(N102)와 출력노드(N32) 사이에 접속되며, 제어신호(S12)에 응답하여 온/오프 된다. 스위치소자(SW13)는 저항(10, 11)의 상호 접속노드(N103)와 출력노드(N32) 사이에 접속되며, 제어신호(S13)에 응답하여 온/오프 된다. 스위치소자(SW14)는 저항(11, 12)의 상호 접속노드(N104)와 출력노드(N31) 사이에 접속되며, 제어신호(S13)에 응답하여 온/오프 된다. 스위치소자(SW15)는 저항(12, 13)의 상호 접속노드(N105)와 출력노드(N31) 사이에 접속되며, 제어신호(S12)에 응답하여 온/오프 된다. 스위치소자(SW16)는 저항(13, 14)의 상호 접속노드(N106)와 출력노드(N31) 사이에 접속되며, 제어신호(S11)에 응답하여 온/오프 된다.
출력노드 쌍(N31, N32)의 전압은, 차동 출력신호(V3＋, V3－)로서 출력된다.
<가변이득 증폭기의 동작>
제 1 실시예와 마찬가지로 하여 도 7에 나타내는 가변이득 증폭기에 있어서도, 입력노드 쌍(N3, N4)과 출력노드 쌍(N11, N12)의 관계에서는 이득이 1인 증폭기로 되며, 입력노드 쌍(N3, N4)과 출력노드 쌍(N21, N22)의 관계에서는 디지털적으로 이득을 바꿀 수 있는 가변이득 증폭기로 된다.
출력노드(N31)는, 스위치소자(SW14~SW16)를 통해 상호 접속노드(N104~N106) 에 접속된다. 또 출력노드(N32)는, 스위치소자(SW11~SW13)를 통해 상호 접속노드(N101~N103)에 접속된다. 스위치소자((SW11, SW16), (SW12, SW15), (SW13, 14))는 각각 쌍을 이루며, 제어신호(S11~S13)에 응답하여 온/오프 된다. 제어신호(S11~S13) 중 어느 1 개가 활성화되어, 대응하는 2 개의 스위치소자가 온 된다. 이로써, 상호 접속노드(N104~N106) 중 1 개와 출력노드(N31)가 접속되고, 상호 접속노드(N101~N103) 중 1 개와 출력노드(N32)가 접속된다. 그리고 출력노드 쌍(N31, N32)에 접속된 상호 접속노드의 전압이 차동 출력신호(V3＋, V3－)로서 출력된다. 이 구조에 의해, 다음과 같은 식이 된다.
(식 17)
(V3＋)－(V3－)＝{(V1＋)－(V1－)} ×R4/R2
R4는 출력노드 쌍(N31, N32)에 접속된 상호 접속노드간의 저항값이며, 제어신호(S11~S13) 중 활성화되는 제어신호에 따라 변한다.
여기서 다시 R2/(R1＋2/gm)의 값이 1이 되도록 하면, 출력노드 쌍(N31, N32)은 이득이 R4/R2(＝B)인 증폭기의 출력이 된다. 그리고 R4의 값은, 스위치소자(SW11~SW16)의 온/오프를 제어함으로써 디지털적으로 제어 가능하다. 즉, 출력노드 쌍(N31, N32)은, 디지털적으로 이득(B)을 바꿀 수 있는 가변이득 증폭기의 출력이 된다. 제어신호(S11~S13)는 제어신호(S1~S3)와 독립시켜 제어되므로, 도 7에 나타내는 가변이득 증폭기에서는, 차동 입력신호(Vin＋, Vin－)와 차동 출력신호(V2＋, V2－) 사이의 이득(A)과, 차동 입력신호(Vin＋, Vin－)와, 차동 출력신호(V3＋, V3－) 사이의 이득(B)을 독립으로 제어할 수 있다.
이상과 같이 도 7에 나타낸 가변이득 증폭기는, 1 배의 이득 증폭기와, 이득(A)을 디지털적으로 제어할 수 있는 가변이득 증폭기와, 이득(B)을 디지털적으로 제어할 수 있는 가변이득 증폭기의 3 개 기능을 겸비한다.
그리고, 여기서는 1 입력-3 출력의 가변이득 증폭기에 대하여 설명했다. 출력노드 쌍(N31, N32) 및 스위치회로(51)와 마찬가지의 출력노드 쌍 및 스위치회로를 추가로 구성함으로써, 4 이상 출력의 가변이득 증폭기를 실현할 수 있다.
<GMC필터에의 적용예>
도 8은 도 7에 나타낸 가변이득 증폭기를 구비한 사다리형 GMC필터(의 일부)의 구성을 나타내는 블록도이다. 여기서 도 8에서는 설명을 간단하게 하기 위해 싱글구성의 회로로서 나타내지만, 실제로 각 배선은, 플러스(＋)쪽 및 마이너스(－)쪽 신호로 구성되는 1 쌍의 차동신호를 나타낸다. 도 8에 나타내는 GMC필터는 가변이득 증폭기(60)와, 트랜스콘덕터(61~63)와, 커패시터(64~66)를 구비한다. 도 8에서는 GMC필터의 후단부를 생략한다. 실제로는 트랜스콘덕터 및 커패시터가 도 8에 나타내는 전단부와 마찬가지로 접속된다.
가변이득 증폭기(60)는, 도 7에 나타낸 가변이득 증폭기이며, 차동 입력신호(Vin)를 1 배한 차동 출력신호(V1)와, A 배(A＝R3/R2)한 차동 출력신호(V2)와, B 배(B＝R4/R2)한 차동 출력신호(V3)를 출력한다.
트랜스콘덕터(61~63)는 다입력 트랜스콘덕터이며, 각 입력단자에 입력되는 전압에 비례하는 전류의 합을 취해 출력한다. 트랜스콘덕터(61)는 가변이득 증폭기(60)로부터의 출력전압(V1)을 gm 배 한 것과, 트랜스콘덕터(62)의 출력전압을 gm 배 한 것과의 합인 전류값의 전류를 출력한다. 커패시터(64)는 트랜스콘덕터(61)의 출력노드와 접지노드 사이에 접속된다. 트랜스콘덕터(61)의 출력전류는 커패시터(64)를 충방전시킴으로써 전압으로 변환된다. 트랜스콘덕터(62)는 트랜스콘덕터(61)의 출력전압을 gm 배 한 것과, 가변이득 증폭기(60)로부터의 출력전압(V2)을 gm 배 한 것과, 트랜스콘덕터(62)의 출력전압을 gm 배 한 것과의 합인 전류값의 전류를 출력한다. 커패시터(65)는 트랜스콘덕터(62)의 출력노드와 접지노드 사이에 접속된다. 트랜스콘덕터(62)의 출력전류는 커패시터(65)를 충방전시킴으로써 전압으로 변환된다. 트랜스콘덕터(63)는 트랜스콘덕터(62)의 출력전압을 gm 배 한 것과, 가변이득 증폭기(60)로부터의 출력전압(V3)을 gm 배 한 것과, 후단의 트랜스콘덕터(도시 생략)의 출력전압을 gm 배 한 것과의 합인 전류값의 전류를 출력한다. 커패시터(66)는 트랜스콘덕터(63)의 출력노드와 접지노드 사이에 접속된다. 트랜스콘덕터(63)의 출력전류는 커패시터(66)를 충방전시킴으로써 전압으로 변환된다.
도 8에 나타낸 GMC필터에서는, 입력신호(Vin)를 가변이득 증폭기(60)에서 받아, 다른 이득으로 증폭시킨 신호(V1~V3)를 생성하고, 각각을 다른 트랜스콘덕터(61~63)로 입력한다. 이로써, 필터의 전달함수는 분자에 2 차 전달함수를 가지며, 0 차, 1 차, 2 차 계수는 가변이득 증폭기(60)의 이득에 의해 임의로설정할 수 있다. 이에 따라 더욱 다양한 파형정형이 가능해진다. 이와 같은 기능을 실현하기 위해서, 종래의 GMC필터에서는 3 개의 증폭기를 필요로 하지만, 도 8에 나타내는 GMC필터에서는 1 개의 가변이득 증폭기(60)로 실현할 수 있다. 일반적으로 N출력의 가변이득 증폭기를 사용하면, (N-1)차 분자를 갖는 전달함수가 구성되며, 각 차수의 계수를 임의로 설정할 수 있다. 이와 같은 기능을 실현하기 위해서 종래의 GMC필터에서는 N 개의 증폭기를 필요로 하지만, 본 발명에 의한 가변이득 증폭기를 이용하면 1 개의 가변이득 증폭기로 실현할 수 있다.
<효과>
제 3 실시예에 의한 가변이득 증폭기에 의하면, 제 1 실시예에 의한 가변이득 증폭기에 의해 얻어지는 효과와 마찬가지의 효과가 얻어진다.
또한 제 2 실시예에서 설명한 바와 같이, 출력노드 쌍(N11, N12)에 스위치소자를 삽입시키거나, 출력노드 쌍((N11, N12), (N21, N22), (N31, N32))에 접속되는 부하용량을 균일하게 하기 위해 소정의 출력노드 쌍에 용량을 배치하거나 함으로써, 복수 출력신호((V1＋, V1－)~(V3＋, V3－))의 신호지연을 더욱 정밀도 좋게 맞출 수 있다. 이로써, 이 가변이득 증폭기를 이용하여 파형정형용 필터를 실현했을 경우의 필터특성 열화, 특히 군지연의 열화를 매우 적게 억제할 수 있다.
<변형예>
여기서는 도 2에 나타낸 전압전류 변환기(100)를 이용하지만, 도 3에 나타낸 전압전류 변환기(100)를 이용해도 된다.
또, 여기서는 입력차동 쌍으로서 N채널 MOS트랜지스터(1, 2)를 이용하지만,이 대신에 P채널 MOS트랜지스터 혹은 바이폴라 트랜지스터를 이용해도 된다.
또한 전류원(3~6)은, 1 개의 MOS트랜지스터로 구성되는 단순한 회로라도, 복수의 MOS트랜지스터를 세로로 적층시킨 캐스코드형 회로라도, 또는 정전류성을 향상시킨 다른 종류의 전류원이라도 된다.
또 전류원(3~6)의 전류량을 공통모드 피드백회로에 의해 안정시킴으로써 출력노드 쌍((N11, N12), (N21, N22), (N31, N32))의 중심전압을 일정하게 유지하도록 해도 된다.
또한 스위치소자(SW1~SW6, SW11~SW16)는, N채널 MOS트랜지스터 또는 P채널 MOS트랜지스터와 같은 단순한 스위치라도, CMOS스위치라도 된다.
또 여기서는, 출력노드(N02)와 출력노드(N01) 사이에 7 개의 저항(8~14)을 배치하고, 이에 대응하여 각각 6 개의 스위치소자(SW1~SW6, SW11~SW16)를 배치했다. 노드(N02)와 노드(N01) 사이에 배치되는 저항 및 이에 대응하여 배치되는 스위치소자의 수는 이에 한정되지 않으며, 이득 조정의 폭 등에 따라 적절하게 변경해도 된다.
또 도 8에 나타낸 GMC필터는, 도 7에 나타낸 가변이득 증폭기를 적용한 GMC필터의 일례이며, 다른 구성의 GMC필터에 적용해도 마찬가지의 효과를 얻을 수 있다. 예를 들어 도 9에 나타내는 바와 같은 구성의 GMC필터에도 적용할 수 있다. 도 9에 나타내는 GMC필터에서는, 도 1에 나타낸 가변이득 증폭기(21a, 21b)와, 도 7에 나타낸 가변이득 증폭기(60) 쌍방이 적용된다. 도 4 및 도 8에 나타낸 GMC필터에서는 필터의 입력단으로 가변이득 증폭기가 구성되었지만, 도 9에 나타내는 GMC필터에서는 필터의 입력단만이 아닌 필터의 도중의 단에도 가변이득 증폭기가 구성된다. 가변이득 증폭기(21a)는, GMC필터로의 차동 입력신호(Vin)를 N채널 MOS트랜지스터(1, 2)의 게이트에 받으며, 가변이득 증폭기(21b, 60)는, GMC필터를 구성하는 어느 트랜스콘덕터의 차동 출력신호를 N채널 MOS트랜지스터(1, 2)의 게이트에 받는다(여기서는, 도 2에 나타낸 전압전류 변환기(100)를 이용한 경우를 예로 한다).
본 발명에 의하면, 회로면적을 작게 할 수 있는 가변이득 증폭기를 얻을 수 있다. 또한, 군 지연오차를 작게 할 수 있는 필터회로를 얻을 수 있다.

Claims (20)

  1. 차동신호를 받는 입력노드 쌍과,
    제 1 출력노드 쌍과,
    상기 입력노드 쌍의 한쪽과 다른 쪽 사이의 전압에 따른 차동전류를 상기 제 1 출력노드 쌍으로 출력하는 전압전류 변환기와,
    상기 제 1 출력노드 쌍의 한쪽과 다른 쪽 사이에 직렬로 접속된 복수의 제 1 저항과,
    전원전압을 받는 전원노드와 상기 제 1 출력노드 쌍 한쪽과의 사이에 접속된 제 1 전류원과,
    상기 전원노드와 상기 제 1 출력노드 쌍의 다른 쪽과의 사이에 접속된 제 2 전류원과,
    상기 제 1 출력노드 쌍의 전압을 받는 제 2 출력노드 쌍과,
    제 3 출력노드 쌍과,
    상기 복수의 제 1 저항 상호 접속노드 중 한 개의 상호 접속노드와 상기 제 3 출력노드 쌍의 한쪽을 접속하며, 상기 복수의 제 1 저항 상호 접속노드 중 다른 한 개의 상호 접속노드와 상기 제 3 출력노드 쌍의 다른 쪽을 접속하는 스위치회로를 구비하는 것을 특징으로 하는 가변이득 증폭기.
  2. 제 1 항에 있어서,
    상기 전압전류 변환기는,
    상기 제 1 출력노드 쌍의 한쪽과 접지전압을 받는 접지노드 사이에 접속되며, 상기 입력노드 쌍의 한쪽 전압을 게이트기능 단자에 받는 제 1 트랜지스터와,
    상기 제 1 출력노드 쌍의 다른 쪽과 상기 접지노드 사이에 접속되며, 상기 입력노드 쌍의 다른 쪽 전압을 게이트기능 단자에 받는 제 2 트랜지스터와,
    상기 제 1 출력노드 쌍의 한쪽과 상기 접지노드 사이에 상기 제 1 트랜지스터와 직렬로 접속되며, 상기 제 1 트랜지스터에 바이어스전류를 공급하는 제 3 전류원과,
    상기 제 1 출력노드 쌍의 다른 쪽과 상기 접지노드 사이에 상기 제 2 트랜지스터와 직렬로 접속되며, 상기 제 2 트랜지스터에 바이어스전류를 공급하는 제 4 전류원과,
    상기 제 1 트랜지스터의 소스기능 단자와 상기 제 2 트랜지스터의 소스기능 단자 사이에 접속된 제 2 저항을 포함하는 것을 특징으로 하는 가변이득 증폭기.
  3. 제 1 항에 있어서,
    상기 전압전류 변환기는,
    상기 제 1 출력노드 쌍의 한쪽과 접지전압을 받는 접지노드 사이에 접속되며, 상기 입력노드 쌍의 한쪽 전압을 게이트기능 단자에 받는 제 1 트랜지스터와,
    상기 제 1 출력노드 쌍의 다른 쪽과 상기 접지노드 사이에 접속되며, 상기 입력노드 쌍의 다른 쪽 전압을 게이트기능 단자에 받는 제 2 트랜지스터와,
    상기 제 1 출력노드 쌍의 한쪽과 상기 접지노드 사이에 상기 제 1 트랜지스터와 직렬로 접속되며, 소정의 바이어스를 게이트기능 단자에 받는 제 3 트랜지스터와,
    상기 제 1 출력노드 쌍의 다른 쪽과 상기 접지노드 사이에 상기 제 2 트랜지스터와 직렬로 접속되며, 소정의 바이어스를 게이트기능 단자에 받는 제 4 트랜지스터를 포함하는 것을 특징으로 하는 가변이득 증폭기.
  4. 제 1 항에 있어서,
    상기 스위치회로는,
    상기 복수의 제 1 저항 상호 접속노드에 대응하여 배치되며, 각각이 대응하는 상호 접속노드와 상기 제 3 출력노드 쌍의 한쪽 또는 다른 쪽을 접속/비접속으로 하는 복수의 제 1 스위치소자를 포함하는 것을 특징으로 하는 가변이득 증폭기.
  5. 제 4 항에 있어서,
    상기 제 1 출력노드 쌍의 한쪽과 상기 제 2 출력노드 쌍의 한쪽 사이에 접속된 도통상태의 제 2 스위치소자와,
    상기 제 1 출력노드 쌍의 다른 쪽과 상기 제 2 출력노드 쌍의 다른 쪽 사이에 접속된 도통상태의 제 3 스위치소자를 추가로 구비하는 것을 특징으로 하는 가변이득 증폭기.
  6. 제 1 항에 있어서,
    상기 제 2 출력노드 쌍의 한쪽과 접지전압을 받는 접지노드 사이에 접속된 제 1 커패시터와,
    상기 제 2 출력노드 쌍의 다른 쪽과 상기 접지노드 사이에 접속된 제 2 커패시터를 추가로 구비하는 것을 특징으로 하는 가변이득 증폭기.
  7. 제 1 항에 있어서,
    상기 제 3 출력노드 쌍의 한쪽과 접지전압을 받는 접지노드 사이에 접속된 제 1 커패시터와,
    상기 제 3 출력노드 쌍의 다른 쪽과 상기 접지노드 사이에 접속된 제 2 커패시터를 추가로 구비하는 것을 특징으로 하는 가변이득 증폭기.
  8. 복수의 트랜스콘덕터와,
    상기 복수의 트랜스콘덕터에 대응하여 배치되고, 대응하는 트랜스콘덕터의 출력노드와 접지전압을 받는 접지노드 사이에 각각이 접속된 복수의 커패시터를 갖는 GMC필터회로이며,
    제 1 항 기재의 가변이득 증폭기를 추가로 구비하고,
    상기 복수의 트랜스콘덕터는,
    상기 가변이득 증폭기의 제 2 출력노드 쌍의 전압을 입력으로 받는 제 1 트랜스콘덕터와,
    상기 가변이득 증폭기의 제 3 출력노드 쌍의 전압을 입력으로 받는 제 2 트랜스콘덕터를 포함하는 것을 특징으로 하는 필터회로.
  9. 제 8 항에 있어서,
    상기 가변이득 증폭기의 입력노드 쌍의 한쪽은, 상기 필터회로로의 차동 입력신호의 한쪽을 받으며,
    상기 가변이득 증폭기의 입력노드 쌍의 다른 쪽은, 상기 필터회로로의 차동 입력신호의 다른 쪽을 받는 것을 특징으로 하는 필터회로.
  10. 제 8 항에 있어서,
    상기 복수의 트랜스콘덕터는 제 3 트랜스콘덕터를 포함하며,
    상기 가변이득 증폭기의 입력노드 쌍의 한쪽은, 상기 제 3 트랜스콘덕터의 차동 출력신호의 한쪽을 받고,
    상기 가변이득 증폭기의 입력노드 쌍의 다른 쪽은, 상기 제 3 트랜스콘덕터의 차동 출력신호의 다른 쪽을 받는 것을 특징으로 하는 필터회로.
  11. 차동신호를 받는 입력노드 쌍과,
    제 1 출력노드 쌍과,
    상기 입력노드 쌍의 한쪽과 다른 쪽 사이의 전압에 따른 차동전류를 상기 제 1 출력노드 쌍으로 출력하는 전압전류 변환기와,
    상기 제 1 출력노드 쌍의 한쪽과 다른 쪽 사이에 직렬로 접속된 복수의 제 1 저항과,
    전원전압을 받는 전원노드와 상기 제 1 출력노드 쌍 한쪽과의 사이에 접속된 제 1 전류원과,
    상기 전원노드와 상기 제 1 출력노드 쌍 다른 쪽과의 사이에 접속된 제 2 전류원과,
    상기 제 1 출력노드 쌍의 전압을 받는 제 2 출력노드 쌍과,
    복수의 제 3 출력노드 쌍과,
    상기 복수의 제 3 출력노드 쌍에 대응하여 배치된 복수의 스위치회로를 구비하며,
    상기 복수의 스위치회로 각각은,
    대응하는 제 3 출력노드 쌍의 한쪽과, 상기 복수의 제 1 저항 상호 접속노드 중 한 개의 상호 접속노드를 접속하고, 대응하는 제 3 출력노드 쌍의 다른 쪽과, 상기 복수의 제 1 저항 상호 접속노드 중 다른 한 개의 상호 접속노드를 접속하는 것을 특징으로 하는 가변이득 증폭기.
  12. 제 11 항에 있어서,
    상기 전압전류 변환기는,
    상기 제 1 출력노드 쌍의 한쪽과 접지전압을 받는 접지노드 사이에 접속되며, 상기 입력노드 쌍의 한쪽 전압을 게이트기능 단자에 받는 제 1 트랜지스터와,
    상기 제 1 출력노드 쌍의 다른 쪽과 상기 접지노드 사이에 접속되며, 상기 입력노드 쌍의 다른 쪽 전압을 게이트기능 단자에 받는 제 2 트랜지스터와,
    상기 제 1 출력노드 쌍의 한쪽과 상기 접지노드 사이에 상기 제 1 트랜지스터와 직렬로 접속되며, 상기 제 1 트랜지스터에 바이어스전류를 공급하는 제 3 전류원과,
    상기 제 1 출력노드 쌍의 다른 쪽과 상기 접지노드 사이에 상기 제 2 트랜지스터와 직렬로 접속되며, 상기 제 2 트랜지스터에 바이어스전류를 공급하는 제 4 전류원과,
    상기 제 1 트랜지스터의 소스기능 단자와 상기 제 2 트랜지스터의 소스기능 단자 사이에 접속된 제 2 저항을 포함하는 것을 특징으로 하는 가변이득 증폭기.
  13. 제 11 항에 있어서,
    상기 전압전류 변환기는,
    상기 제 1 출력노드 쌍의 한쪽과 접지전압을 받는 접지노드 사이에 접속되며, 상기 입력노드 쌍의 한쪽 전압을 게이트기능 단자에 받는 제 1 트랜지스터와,
    상기 제 1 출력노드 쌍의 다른 쪽과 상기 접지노드 사이에 접속되며, 상기 입력노드 쌍의 다른 쪽 전압을 게이트기능 단자에 받는 제 2 트랜지스터와,
    상기 제 1 출력노드 쌍의 한쪽과 상기 접지노드 사이에 상기 제 1 트랜지스터와 직렬로 접속되며, 소정의 바이어스를 게이트기능 단자에 받는 제 3 트랜지스터와,
    상기 제 1 출력노드 쌍의 다른 쪽과 상기 접지노드 사이에 상기 제 2 트랜지스터와 직렬로 접속되며, 소정의 버이어스를 게이트기능 단자에 받는 제 4 트랜지스터를 포함하는 것을 특징으로 하는 가변이득 증폭기.
  14. 제 11 항에 있어서,
    상기 복수의 스위치회로 각각은,
    상기 복수의 제 1 저항 상호 접속노드에 대응하여 배치된 복수의 제 1 스위치소자를 포함하며,
    상기 복수의 제 1 스위치회로 각각은,
    대응하는 제 3 출력노드 쌍의 한쪽 또는 다른 쪽과, 대응하는 상호 접속노드를 접속/비접속으로 하는 것을 특징으로 하는 가변이득 증폭기.
  15. 제 14 항에 있어서,
    상기 제 1 출력노드 쌍의 한쪽과 상기 제 2 출력노드 쌍의 한쪽 사이에 접속된 도통상태의 제 2 스위치소자와,
    상기 제 1 출력노드 쌍의 다른 쪽과 상기 제 2 출력노드 쌍의 다른 쪽 사이에 접속된 도통상태의 제 3 스위치소자를 추가로 구비하는 것을 특징으로 하는 가변이득 증폭기.
  16. 제 11 항에 있어서,
    상기 제 2 출력노드 쌍의 한쪽과 접지전압을 받는 접지노드 사이에 접속된 제 1 커패시터와,
    상기 제 2 출력노드 쌍의 다른 쪽과 상기 접지노드 사이에 접속된 제 2 커패시터를 추가로 구비하는 것을 특징으로 하는 가변이득 증폭기.
  17. 제 11 항에 있어서,
    상기 복수의 제 3 출력노드 쌍의 한쪽에 대응하여 배치된 복수의 제 1 커패시터와,
    상기 복수의 제 3 출력노드 쌍의 다른 쪽에 대응하여 배치된 복수의 제 2 커패시터를 추가로 구비하며,
    상기 복수의 제 1 커패시터 각각은, 대응하는 제 3 출력노드 쌍의 한쪽과 접지전압을 받는 접지노드 사이에 접속되고,
    상기 복수의 제 2 커패시터 각각은, 대응하는 제 3 출력노드 쌍의 다른 쪽과 상기 접지노드 사이에 접속되는 것을 특징으로 하는 가변이득 증폭기.
  18. 복수의 트랜스콘덕터와,
    상기 복수의 트랜스콘덕터에 대응하여 배치되며, 대응하는 트랜스콘덕터의 출력노드와 접지전압을 받는 접지노드 사이에 각각이 접속된 복수의 커패시터를 갖는 GMC필터회로이고,
    제 11 항 기재의 가변이득 증폭기를 추가로 구비하며,
    상기 복수의 트랜스콘덕터는,
    상기 가변이득 증폭기의 제 2 출력노드 쌍의 전압을 입력으로 받는 제 1 트랜스콘덕터와,
    상기 가변이득 증폭기의 복수의 제 3 출력노드 쌍에 대응하는 복수의 제 2 트랜스콘덕터를 포함하고,
    상기 복수의 제 2 트랜스콘덕터 각각은,
    상기 가변이득 증폭기의 제 3 출력노드 쌍 중, 대응하는 제 3 출력노드 쌍의 전압을 입력으로 받는 것을 특징으로 하는 필터회로.
  19. 제 18 항에 있어서,
    상기 가변이득 증폭기의 입력노드 쌍의 한쪽은, 상기 필터회로로의 차동 입력신호의 한쪽을 받고,
    상기 가변이득 증폭기의 입력노드 쌍의 다른 쪽은, 상기 필터회로로의 차동 입력신호의 다른 쪽을 받는 것을 특징으로 하는 필터회로.
  20. 제 18 항에 있어서,
    상기 복수의 트랜스콘덕터는 제 3 트랜스콘덕터를 포함하며,
    상기 가변이득 증폭기의 입력노드 쌍의 한쪽은, 상기 제 3 트랜스콘덕터의 차동 출력신호의 한쪽을 받고,
    상기 가변이득 증폭기의 입력노드 쌍의 다른 쪽은, 상기 제 3 트랜스콘덕터의 차동 출력신호의 다른 쪽을 받는 것을 특징으로 하는 필터회로.
KR1020020071362A 2001-11-16 2002-11-16 가변이득 증폭기 및 필터회로 KR100891221B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00351897 2001-11-16
JP2001351897 2001-11-16

Publications (2)

Publication Number Publication Date
KR20030040185A true KR20030040185A (ko) 2003-05-22
KR100891221B1 KR100891221B1 (ko) 2009-04-01

Family

ID=19164143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020071362A KR100891221B1 (ko) 2001-11-16 2002-11-16 가변이득 증폭기 및 필터회로

Country Status (3)

Country Link
US (1) US6714075B2 (ko)
KR (1) KR100891221B1 (ko)
CN (1) CN1206805C (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891436B2 (en) * 2002-09-30 2005-05-10 Integrant Technologies Inc. Transconductance varying circuit of transconductor circuit, varying bandwidth filter circuit using the same and digital tuning circuit of transconductor-capacitor filter
US7164711B2 (en) * 2003-01-22 2007-01-16 Agere Systems Inc. Programmable receive-side channel equalizer
JP4549650B2 (ja) * 2003-10-15 2010-09-22 パナソニック株式会社 小振幅差動インターフェース回路
JP2008141358A (ja) * 2006-11-30 2008-06-19 Mitsumi Electric Co Ltd 利得可変増幅回路
CN101202030B (zh) * 2006-12-15 2010-12-08 普诚科技股份有限公司 驱动电压产生电路
US7746261B2 (en) * 2007-08-01 2010-06-29 Denso Corporation Variable gain amplifier and D/A converter
US8200179B1 (en) 2008-10-07 2012-06-12 Lattice Semiconductor Corporation Combined variable gain amplifier and analog equalizer circuit
US8588289B2 (en) * 2010-07-19 2013-11-19 National Semiconductor Corporation Adaptive signal equalizer with segmented coarse and fine controls
CN102811067A (zh) * 2011-06-02 2012-12-05 凌阳科技股份有限公司 具可适应性滤波器的通用接收装置
US9178473B2 (en) * 2013-12-19 2015-11-03 Qualcomm Incorporated Distortion cancellation for low noise amplifier (LNA) non-linear second order products
KR102341230B1 (ko) * 2015-05-08 2021-12-21 에스케이하이닉스 주식회사 저항 또는 셀에 저장된 정보를 리드하는 반도체 장치
EP3504793A1 (en) * 2016-09-14 2019-07-03 Huawei Technologies Co., Ltd. Filter circuit with programmable gain and frequency response

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327376A (ja) * 1992-05-20 1993-12-10 Fujitsu Ltd ディジタル制御可変利得回路
US5574678A (en) * 1995-03-01 1996-11-12 Lattice Semiconductor Corp. Continuous time programmable analog block architecture
JPH10501672A (ja) * 1995-04-04 1998-02-10 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 増幅段
US5757230A (en) * 1996-05-28 1998-05-26 Analog Devices, Inc. Variable gain CMOS amplifier
US6456158B1 (en) * 2000-10-13 2002-09-24 Oki America, Inc. Digitally programmable transconductor

Also Published As

Publication number Publication date
KR100891221B1 (ko) 2009-04-01
US20030095005A1 (en) 2003-05-22
US6714075B2 (en) 2004-03-30
CN1206805C (zh) 2005-06-15
CN1420625A (zh) 2003-05-28

Similar Documents

Publication Publication Date Title
US6140872A (en) Offset-compensated amplifier input stage and method
US7088180B2 (en) Programmable gain current amplifier
US5854574A (en) Reference buffer with multiple gain stages for large, controlled effective transconductance
KR100346989B1 (ko) 차동전압을 전평형전류로 변환하는 장치 및 방법
EP1863171A1 (en) Operational amplifier of class AB
KR100299740B1 (ko) 필터회로
JP3272380B2 (ja) 高性能演算増幅器と増幅方法
US5789981A (en) High-gain operational transconductance amplifier offering improved bandwidth
KR20020028783A (ko) 선형 가변 이득 증폭기
KR100891221B1 (ko) 가변이득 증폭기 및 필터회로
US6583652B1 (en) Highly linear programmable transconductor with large input-signal range
WO1999003197A2 (en) A high speed and high gain operational amplifier
US6034568A (en) Broadband dc amplifier technique with very low offset voltage
JP4045959B2 (ja) 利得可変電圧・電流変換回路とこれを用いたフィルタ回路
US5495201A (en) Transconductor stage
US4068184A (en) Current mirror amplifier
US6538513B2 (en) Common mode output current control circuit and method
US6791415B2 (en) Integrated circuit arrangement with a transconductance amplifier
EP0655831B1 (en) High performance transconductance operational amplifier, of the CMOS integrated type
US9231540B2 (en) High performance class AB operational amplifier
JP3859572B2 (ja) 可変ゲインアンプおよびフィルタ回路
RU2310268C1 (ru) Каскодный дифференциальный усилитель с низковольтным питанием
US6031424A (en) Differential amplifier with improved voltage gain using operational amplifiers to eliminate diode voltage drops
JPH06232655A (ja) シングルエンド−差動変換器
US6542018B1 (en) Current mode step attenuation control circuit with digital technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee