TWI324855B - Dual reference input receiver of semiconductor device and method of receiving input data signal - Google Patents

Dual reference input receiver of semiconductor device and method of receiving input data signal Download PDF

Info

Publication number
TWI324855B
TWI324855B TW095131004A TW95131004A TWI324855B TW I324855 B TWI324855 B TW I324855B TW 095131004 A TW095131004 A TW 095131004A TW 95131004 A TW95131004 A TW 95131004A TW I324855 B TWI324855 B TW I324855B
Authority
TW
Taiwan
Prior art keywords
input
voltage
buffer
signal
transistor
Prior art date
Application number
TW095131004A
Other languages
English (en)
Other versions
TW200715711A (en
Inventor
Young-Jin Jeon
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200715711A publication Critical patent/TW200715711A/zh
Application granted granted Critical
Publication of TWI324855B publication Critical patent/TWI324855B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0292Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Description

1324855 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種半導體裴置,且更特定言之,係關於 一種半導體裝置之輸入接收器及由該輪入接收器執行之接 收輸入資料信號之方法。 【先前技術】
系統中之半導體裝置將資料信號傳輸至彼此或自彼此接 收資料信號。當接收資料信號時,半導體裝置需要確定資 料Ί5號疋邏輯南還是邏輯低。因此,半導體裝置包括幹入 接收器’該輸入接收器接收資料信號且確定資料信號二 輯高還是邏輯低。 系統中之半導體裝置可以兩種不同方式(意即,微分十 號傳輸法(diff⑽tial signaling meth〇d)及單端信號傳輸乂 ⑷ngle-ended signaling meth〇d))將資料信號傳輪至彼此。」 自彼此接收資料信號。以微分信號傳輸法或單端信號傳秦
法任-者操作之半導體裝置之實例揭示於美國 6,590,429號中。 ^為說明使用微分信號傳輸法在半導體裝置 :::::之波形圖。參看圖1,在微分信號傳輸法中, DATA/ 個資料傳輸線彼此連接,且資料信號 體裝置之互:傳:枓信號/DATA經由個別資料傳輪線在半導 裝置之間傳輸1之單端信㈣輸法 可為共同模式雜健艾刀乜唬傳輸去 提供單端容限’且微分信號傳輸法可 。號傳輸法兩倍寬的輸入資料眼Wi。然而,在 I J3660.doc (意即,資料信號DATA 因此增大半導體裝置所 微分信號傳輪法中’㈣資料信號 及互補資料信號/DATA) 一起傳輪: 需之插腳的數目。 圖2為說明使用單端信號傕 輪法在半導體裝置之間傳輪 之貝科信唬之波形圖。泉砉 生说诚 ,看圖2,在單端信號傳輸法中, η:裝置由單一資料傳輸線彼此連接,…信號 經由單-資料傳輸線在半導體裝置之間傳輸。單端 k號傳輸法可減少半導體萝番 〇〇 卞守菔聚置所需之插腳的數目。然而, 單端信號傳輸法比微分信號僂鈐法 刀丨。現得輸法更易受共同模式雜訊影 響且提供輸人資料眼W2,其寬度僅為由微分信號傳輸法 所提供之輸入資料眼之寬度的一半。 同時,為了降低系統之製造成本且增大系統之效能,系 統中之半導體裝置之輸入接收器必須能夠使用盡可能少的 資料傳輸線來傳輸盡可能多的資料且提供盡可能寬的輸入 資料眼。 【發明内容】 因此,本發明之一目標在於提供一半導體裝置之一雙參 考輸入接收器’該雙參考輸入接收器可提供一與由一微分 信號傳輸法所提供之一輸入資料眼一樣寬的資料輸入眼, 且可如一單端信號傳輪法一樣減少插腳數目。 本發明之一另一目標在於提供一種接收一半導體裝置之 一輸入資料信號的方法,該方法可提供一與由一微分信號 傳輸法所提供之一輸入資料眼一樣寬的資料輸入眼,且可 如一單端信號傳輸法一樣減少插腳數目。 I13660.doc 為達成此等及盆#曰43& 八他目裇,根據一第一態樣,提供一種接 收一輸入資料传缺 。就之輸入接收器,其中該輸入接收器包 括 第輸入緩衝器,該第一輸入緩衝器與一時脈信號 同V且由該時脈k號啟用或停用,感測該輸人資料信號之 一電壓與一第-參考電壓之間的-差異,且放大感測結 果《亥輸入資料k號及肖第一參考電歷分別輸入至該第一 輸^緩衝H之-JL輪人端子及—負輸人端子;—第二輸入 緩衝器H輸人緩衝器與該時脈信號同步且由該時脈 信號啟用或停用,感測一第二參考電壓與該輸入資料信號 之該電壓之間的一差異’且放大感測結果,該第二參考電 壓及該輸入資料信號分別輸入至該第二輸入緩衝器之一正 輸入子及負輸入端子;及一相位偵測器,該相位伯測 器偵測該第一輸入緩衝器之一輸出信號的一相位與該第二 輸入緩衝器之一輸出信號的一相位之間的一差異,且輸出 一對應於偵測結果之預定輸出信號。 該第一參考電壓可高於該輸入資料信號之一中值電壓。 該第二參考電壓可低於該輸入資料信號之一中值電壓。 根據另一態樣,提供一種接收一輸入資料信號之輸入接 收器’其中該輸入資料接收器包括:一第一輸入緩衝器, 該第一輸入缓衝器感測該輸入資料信號之一電壓與_第_ 參考電壓之間的一差異且放大感測結果,該輸入資料信號 及該第一參考電壓分別輸入至該第一輸入緩衝器之一正輪 入端子及一負輸入端子;一第二輸入緩衝器,該第二輸入 緩衝器感測一第二參考電壓與該輸入資料信號之一電壓之 113660-doc 1324855 間的一差異且放大感測結杲,該第二參考電壓及該輸入資 料信號分別輸入至該第二輸入緩衝器之一正輸入端子及一 負輸入端子;及一相位偵測器,該相位偵測器損測該第— 輸入緩衝器之一輸出信號的一相位與該第二輸入緩衝器之 一輸出信號的一相位之間的一差異,且輸出一對應於偵測 結果之預定輸出信號。 該第一參考電Μ可高於該輸入資料信號之一中值電麼。 該第二參考電壓可低於該輸入資料信號之一中值電壓。 根據另一態樣,提供一種接收一輸入資料信號之輸入接 收器’其中該輸入資料接收器包括:一第一微分放大器類 型輸入緩衝器,該第一微分放大器類型輸入緩衝器感測— 第一參考電壓與該輸入資料信號之一電壓之間的一差異且 對感測結果進行微分放大,該第一參考電壓及該輸入資料 信號分別輸入至該第一微分放大器類型輸入缓衝器之一正 輸入端子及一負輸入端子;一第二微分放大器類型輸入緩 衝器,該第二微分放大器類型輸入緩衝器感測該輸入資料 信號之該電壓與一第二參考電壓之間的一差異且對感測結 果進行微分放大,該輸入資料信號及該第二參考電壓分別 輸入至該第二微分放大器類型輸入緩衝器之一正輸入端子 及一負輸入端子;一第一感測放大器類型輸入緩衝器,該 第一感測放大器類型輸入緩衝器與一時脈信號同步且由該 時脈信號啟用或停用,感測該第一微分放大器類型輸入缓 衝器之一輸出信號之一電壓與該第一微分放大器類型輸入 緩衝器之該輸出信號的一互補信號的一電壓之間的一差 113660.doc •10- 1324855 異,且放大感測結果,該輪出信號及該互補輸出信號分別 輸入至該第一感測放大器類型輸入緩衝器之一負輪入端子 及一正輸入端子;一第二感測放大器類型輸入緩衝器,該 第二感測放大器類型輸入緩衝器與該時脈信號同步且由該 時脈信號啟用或停用,感測該第二微分放大器類型輸入緩 衝器之一輸出信號之一電壓與該第二微分放大器類型輸入 緩衝器之該輸出信號的一互補信號的一電壓之間的一差 異,且放大感測結果,該輸出信號及該互補輸出信號分別 輸入至該第二感測放大器類型輸入緩衝器之一負輸入端子 及一正輸入端子;及一相位偵測器,該相位偵測器偵測該 第一感測放大器類型輸入缓衝器之一輸出信號的一相位與 該第二感測放大器類犁輸入緩衝器之一輸出信號的一相位 之間的一差異,且輸出一對應於偵測結果之預定輸出信 號。 該第一參考電壓可高於該輸入資料信號之一中值電壓。 該第二參考電壓可低於該輸入資料信號之一中值電壓。 根據本發明之另一例示性實施例,提供一種接收一輪入 資料信號之方法,其中該方法包括:分別經由一第一輸入 緩衝器之一正輸入端子及一負輸入端子接收該輸入資料信 號及一高於該輸入資料信號之一中值電壓的第一參考電 壓,且藉由啟用該第一輸入緩衝器以感測該輸入資料信號 之電壓與該第一參考電壓之間的—差異且放大感測結果 來輸出一第一輸出信號;分別經由一第二輸入緩衝器之一 正輸入端子及一負輸入端子接收一低於該輸入資料信號之 113660.doc -11· 1324855 該中值電壓的第二參考電壓及該輸入資料信號,且藉由啟 用該第二輸入緩衝器以感測該第二參考電壓與該輸入資料 信號之該電壓之間的一差異且放大感測結果來輸出一第二 輸出信號;及啟用一相位偵測器,以偵測該第—輸出信號 之一電壓與該第二輸出信號之一電壓之間的一差異,且輸 出一對應於偵測結果之預定輸出信號。 該第一參考電壓可高於該輸入資料信號之一中值電壓。 該第二參考電壓可低於該輸入資料信號之一中值電壓。 根據另一態樣,提供一種接收一輸入資料信號之方法, 其中該方法包括··分別經由一第一微分放大器類型輸入緩 衝器之一正輸入端子及一負輸入端子接收一高於該輸入資 料信號之一中值電壓的第一參考電壓及該輸入資料信號, 且啟用該第一微分放大器類型輸入緩衝器以感測該輸入資 料信號之一電壓與該第一參考電壓之間的一差異且對感測 結果進行微分放大;分別經由一第二微分放大器類型輸入 緩衝益之一正輸入端子及一負輸入端子接收該輸入資料信 號及一低於該輸入資料信號之該中值電壓的第二參考電 壓,且啟用該第二微分放大器類型輸入緩衝器以感測該第 二參考電壓與該輸入資料信號之該電壓之間的一差異且對 感測結果進行微分放大;分別經由該第一感測放大器類型 輸入緩衝器之一負冑入端子及一正輸入端子接收該第一微 分放大器類型輸入緩衝器之一輸出信號及該第一微分放大 器類型輸入緩衝器之該輸出信號的一互補輸出信號,且藉 由在該時脈信號處於第一邏輯狀態時啟用該第一感測放大 113660.doc •12- 3L輸人緩衝器,以感測該第—微分放大器類型輸入緩 衝态之該輸出信號與該第一微分放大器類型輸入緩衝器之 該互補輸出信號之間的—差異且放大感測結果,來輸出一 第輸出仏號,分別經由該第二感測放大器類型輸入緩衝 盗之—負冑A端子&一正輸入$子接收該第二微分放大器 類型輸入緩衝器之一輸出信號及該第二微分放大器類型輪 入緩衝器之該輸出信號的一互補信號,且藉由在該時脈信 號處於第-邏輯狀態時啟用該第二感測放大器類型輸入緩 衝盗,以感測該第二微分放大器類型輸入缓衝器之該輸出 ^號與該第二微分放大器類型輸入緩衝器之該互補輸出信 號之間的一差異且放大感測結果,來輸出一第二輸出信 號,及啟用一相位偵測器,以偵測該第一輸出信號之一電 壓與該第二輸出信號之一電壓之間的一差異,且輸出一對 應於偵測結果之預定輸出信號。 該第一參考電壓可高於該輸入資料信號之一中值電壓。 該第二參考電壓可低於該輸入資料信號之一中值電壓。 【實施方式】 現將參看展示本發明之例示性實施例之隨附圖式更全面 地描述本發明。在諸圖式中,相同參考數字表示相同元 件。 圖3為根據一例示性實施例之雙參考輸入接收器之方塊 圖。參看圖3’雙參考輸入接收器包括一第一輸入緩衝器 31、一第二輸入緩衝器33及一相位偵測器35。 第一輸入緩衝器3 1感測輸入資料信號DATA之電壓與第 113660.doc -13· 1324855 一參考電壓VREFH之間的差異,放大該感測結果,且輸出 作為放大結果之輸出信號SEL1。此處,輸入資料信號 DATA與時脈信號CLK同步且輸入至第一輸入緩衝器31之 正輸入端子(+),且第一參考電壓VREFH輸入至第一輸入 . 緩衝器3〗之負輸入端子(-)。如隨後將描述,第一輸入緩衝 器3 1由時脈化號CLK:啟用/停用。第二輸入緩衝器33感測第 二參考電壓VREFL與輸入資料信號DATA之間的差異,放 φ 大該感測結果,且輸出作為放大結果之輸出信號SEL2。此 處,第二參考電壓與時脈信號CLK同步且輸入至第二輸入 缓衝器33之正輸入端子,且輸入資料信號Data輸入至 第二輸入緩衝器33之負輸入端子(_)β又,第二輪入緩衝器 33由時脈信號CLK啟用/停用。 相位偵測器35偵測由第一輸入緩衝器31輪出之輪出信號 SEL1的相位與由第二輸入緩衝器33輸出之輸出信號π。 的相位之間的差異,且輸出對應於偵測結果之輸出信號 ,DI。 此處’第-參考電壓VREFH高於輸入資料信號DATA之 中值電壓,且第二參考電壓VREFL低於輸入資料信號 data之中值電壓。可將產生於半導體裝置内部之電壓或 電源電壓VDD用作第一參考電壓VREFH。可將產生於半導 體裝置内部之電壓或接地電壓VSS用作第二參考電壓 VREFL。 詳言之’第一輸入緩衝器31债測輸入資料信❹磁之 低位準且比較輸入資料信號data與第一參考電壓 113660.doc 14- 1324855 VREFH,因為當輸入資料信號DATA之電壓最小時,第一 參考電壓VREFH與輸入資料信號DATA之電壓之間的差異 最大’如圖5及圖6中所說明。
第二輸入緩衝器33偵測輸入資料信號DATA之最高電壓 且比較輸入資料信號DATA與第二參考電壓vrefl,因為 當輸入資料信號DATA之電壓最大時,第二參考電壓 VREFL與輸入資料信號DATA之電壓之間的差異最大,如 圖5及圖6中所說明。 圖4為根據一例示性實施例之雙參考輸入接收器的電路 圖。參看圖4,第一輸入緩衝器31經設計為交又耦合感測 放大器且包括一輸入接收單元311、一感測放大單元313、 一控制單元315及一反相緩衝器1]:1。輸入接收單元311包 括,具有閘極之第一輸入電晶體N13,輸入資料信號 施加至該閘極;及具有閘極之第二輸入電晶體N14,第一 參考電麼VREFH施加至該閘極。第一輸入電晶體n 13之閘 極對應於第一輸入緩衝器31之正輸入端子(+),且第二輸 入電晶體N14之閘極對應於第一輸入緩衝器3丨之負輸入端 子(-)。此處,第一輸入電晶體N13及第二輸入電晶體ni4 可為NMOS電晶體。 感測放大單元313連接於第一輸入電晶體Nu之第一端與 第二輸入電晶體N14之第一端之間,感測第—輸入電晶體 N13之第一端處的電壓與第二輸入電晶體n14之第一端處 的電壓之間的差異,且放大感測結果❶感測放大單元 包括交又耦合之兩個PMOS電晶體P12及P13以及交.
113660.doc < S 之兩個NMOS電晶體川]及川2。 控制單几315包括:NM〇s電晶體叩,其連接於第一輸 •^電阳體N13及第二輪人電晶體m4之共同節點與接地電 C vss之間’且由時脈信號匸乙尺控制;p娜^電晶體, ”連接於電源電壓VDD與輸出内部輸出信號…之節點之 間’且由時脈信號CLK控制;及pM〇s電晶體Η】,其連接 於電源電屬VDD與輸出内部輸出信號V1之互補信號νι,(下 文中稱為互補内部輸出信號)之節點之間,且由時脈信號 CLK控制。 田時脈k號(:1^為邏輯高時,NM〇s電晶體Nl5接通’ 且PM0S電晶體P14及pu關閉。因此,輸入接收單元3ΐι及 f則放大單元3 13啟用且正常操作。當時脈信號clk為邏 輯低時,NM〇S電晶體N15關閉,且PM0S電晶體pi4及pu 接通。因此,輸入接收單元311及感測放大單元313停用且 因此不操作’在該情況下,在輸出内部輸出信號V!之節點 處及在輸出互補内部輸出信號V1,之節點處的電壓與電源 電壓VDD—樣高。 反相緩衝器111使内部輸出信號幻反相,緩衝反相結果 且輸出作為緩衝結果之輸出信號SEL j。 第一輸入緩衝器33(與第一輸入緩衝器31 一樣)經設計為 父叉感測放大器且包括一輸入接收單元331、一感測放大 單兀333、一控制單元335及一反相緩衝器Ι3ι。輸入接收 單兀331包括:具有閘極之第一輸入電晶體N33,第二參考 電壓VREFL施加至該閘極;及具有間極之第二輸入電晶體 113660.doc N34,輸入資料信號DATA施加至該閘極。第一輸入電晶體 N33之閘極對應於第二輸入緩衝器33之正輸入端子( + ),且 第二輸入電晶體N34之閘極對應於第二輸入緩衝器33之負 輸入端子(-)。此處,第一輸入電晶體N33及第二輸入電晶 體N34可為NMOS電晶體。 感測放大單元333連接於第一輸入電晶體N33之第一端與 第二輸入電晶體N34之第一端之間,感測第一輸入電晶體 N33之第一端處的電壓與第二輸入電晶體N34之第一端處 的電壓之間的差異,且放大感測結果。感測放大單元333 包括交叉耦合之兩個PMOS電晶體P32及P33以及交叉耦合 之兩個NMOS電晶體N31及N32。 控制單元335包括:NMOS電晶體N35,其連接於第一輸 入電晶體N33及第二輸入電晶體N34之共同節點與接地電 壓VSS之間,且由時脈信號CLK控制;PMOS電晶體P34, 其連接於電源電壓VDD與輸出内部輸出信號V2之節點之 間,且由時脈信號CLK控制;及PMOS電晶體P3 1,其連接 於電源電壓VDD與輸出内部輸出信號V2之互補信號V2’之 節點之間,且由時脈信號CLK控制。 當時脈信號CLK為邏輯高時,NMOS電晶體N35接通, 且PMOS電晶體P34及P31關閉。因此,輸入接收單元331及 感測放大單元333啟用且正常操作。當時脈信號CLK為邏 輯低時,NMOS電晶體N35關閉,且PMOS電晶體P34及P31 接通。因此,輸入接收單元331及感測放大單元333停用且 因此不操作,在該情況下,輸出内部輸出信號V2之節點處 113660.doc -17· 的電壓及輸出互補内部輸出信號v2,之節點處的電壓與電 源電壓VDD—樣高。 反相緩衝器131使内部輪出信號V2反相、緩衝反相結果 且輸出作為緩衝結果之輸出信號SEL2。 如上所述,除了以下情況外第二輸入緩衝器33具有與第 一輸入緩衝器31相同的結構:輸入資料信號DATA輸入至 第一輸入緩衝器33之負輸入端子(_),意即,nm〇s電晶體 N34之閘極,而輸入資料信號DATA輸入至第一輸入緩衝器 31之正輸入端子(+ ),意即,NMOS電晶體N13之閘極;且 第二參考電壓VREFL輸入至第二輸入緩衝器33之正輸入端 子(+) ’思即’ NMOS電晶體N33之閘極,而第一參考電壓 VREFH輸入至第一輸入緩衝器31之負輸入端子(·)意即, NMOS電晶體N14之閘極。 相位偵測器3 5包括:第一鎖存電路3 5 j,其經設計為設 定重設(SR)鎖存電路且鎖存由第一輸入緩衝器31輸出之輸 出信號SEL1及由第二輸入緩衝器33輸出之輸出信號 SEL2 ;及第二鎖存電路353,其亦經設計為SR鎖存電路且 鎖存第一鎖存電路351之兩個輸出信號。第二鎖存電路3 53 輸出一輸出信號DI,該輸出信號DI對應於輸出信號SEL1 之相位與輸出信號SEL2之相位之間的差異。第一鎖存電路 351包括兩個「反及」(Nand)閘ND11及NO 13,且第二鎖 存電路353包括兩個NAND閘ND3 1及ND33。 圖3及圖4中所說明之第一輸入緩衝器31及第二輸入緩衝 器33與時脈信號CLK同步且由時脈信號CLK控制。然而, Μ 3660.doc -18- 1324855 應瞭解,第一輸入緩衝器31及第二輸入緩衝器33未必與時 脈信號同步且未必由時脈信號控制。另外,圖3及圖4中所 說明之第一輸入緩衝器31及第二輸入緩衝器33被實現為交 叉耦合感測放大器,但可將其實現為除交叉耦合感測放大 器之外的放大器。又,圖3及圖4中所說明之相位偵測器35 被實現為SR鎖存電路,但可將其實現為除SR鎖存電路之 外的電路。 圖5及圖6為說明與根據一例示性實施例之雙參考輸入接 收器,相關聯的信號的波形的圖式。詳言之,圖5為說明當 第一參考電壓VREFH高於輸入資料信號DATA之電壓,且 第一參考電壓VREFL低於輸入資料信號DATA之電壓時, 與根據一例示性實施例之圖4的雙參考輸入接收器相關聯 的信號的波形圖。圖6為說明當第一參考電高於 輸入資料信號DATA之中值電壓但低於輸入資料信號Data 之最高電壓,且第二參考電壓VREFL低於輸入資料信號 DATA之中值電壓但高於輸入資料信號DATA之最低電屋 時,與根據另一例示性實施例之圖4的雙參考輸入接收器 相關聯的信號的波形圖。 現將參看圖5描述根據一例示性實施例之圖4的雙參考輸 入接收器的操作及根據一例示性實施例之接收輸入資料作 號的方法。根據一例示性實施例之接收輸入資料信號之方 法由圖4的雙參考輸入接收器執行。 參看圖4及圖5,當時脈信號CLK為邏輯低時,笛 ^ 卑一輸入 緩衝器31中之内部輸出信號V1之電壓及互補内部輪出信號 113660.doc 1324855 二.'之電I變得與電源電麗卿一樣高,且第二輸入緩衝 ^ 之内邛輸出仏號V2之電壓及互補内部輸出信號V2, 之電壓變得與電源電壓VDD—樣高。
當將輸入資科信號DATA輸入至雙參考輸入接收器時, 在時脈信號CLK為邏輯高之時間週期中,第—輸人缓衝器 31感測第-參考㈣聰阳與輸入資料信號data之電壓 ]的差異放大感測結果。$外在時脈信號為邏 輯高之時間週期中,第二輸入緩衝器33感測第二參考電壓 VREFL與輸入資料信號DATA之電壓之間的差異且放大 感測結果。 當在時脈信號CLK為邏輯高之_間週期中(特定而言在 時間週期MW測到輸人資料信號DATA之最低電壓時, 輸入資料信號DATA與第一參考電壓VREFH之間的差異最 大’且輸人資料信號DATA與第二參考電壓化肌之間的 差異最小。因此’第一輸入緩衝器31以高速轉換輸入資料 信號DATA’且第二輸人緩衝器33以低速轉換輸人資料信 號 DATA。 因此,第一輸入緩衝器31中之内部輸出信號¥1之電壓在 第二輸入緩衝器33中之内部輸出信號V2之前達到預定中值 位準。因此,由第二輸入緩衝器33輸出之輸出信號sel2在 由第一輸入缓衝器31輸出之輸出信號8£1^變為邏輯高之後 的一預定時間量T變為邏輯高。以此方式,第一輸入緩衝 器31及第二輸入緩衝器33將預定電壓差轉換成時間差(意 即,T)。 113660.doc -20- 1324855 若輸出信號SEL1在輪ψ於咕。 ,,y 出仏唬SEL2之前變為邏輯高,則
由相位偵測器35輸出之輪 、J 輯高時變為邏輯高。 5⑽在輸出信號SEU為邏 當在時脈信號CLK為邏鞔古 n & 輯问之時間週期甲(特定言之在 時間週期P 2中)偵測到輸人 仗 #科“唬DATA之最高電壓時, 差\最’信號DATA之電屋與第—參考電壓刪FH之間的 Ϊ間=且輸入資料信號―與第二參考電請赃 入資料Γ號最大。因此,第一輸入緩衝器31以低速轉換輸 入資科k號DATA,且第二輪 一 資料信號DATA。 ^入緩衝㈣以局速轉換輸入 η一輸入緩衝器31中之内部輸出信號νι之㈣在 :鲛衝器33中之内部輸出信號W之後的一預定時間 罝Τ達到預定中值位準。因 之輪屮枯站C 由第一輸入緩衝器31輸出 SEL2變I. Τ在由第二輪入緩衝器33輸出之輸出信號 邏輯高之後的一預定時間量τ變為邏輯高。 右輸出信號SEL2在輸出 由相位偵” : 之前變為邏輯高,則 輯汽時變二 號DI在輸出信號㈣為邏 科间吟變為邏輯低。 體位偵測器35輸出之輪出信號⑽邏輯高,則半導 準:換▲之㈣電路可確定輸人資料信號DATA具有低位 低,則δΛ,若由相位偵測器35輸出之輸出信號di為邏輯 膽八具有高位準。 路了確疋輪入:貝料信號 如圖6中所說明,當第一參考電壓侧印高於輸入資料 113660.doc 信號DATA之中值電麼但低於輸入資料信號〇湯之最高電 壓’且第—參考電壓VREFL低於輸人資料信號DATA之中 值電壓但高於輸入資料信號DATA之最低電壓時,根據一 例示性實施例之雙參考輸入接收器幾乎以與上文參看圖5 所述之方式相同的方式操作。 參看圖6’在時間週期μ,第二參考電mrefl高於 輸入資料信號DATA之最低電壓,且因此,第二輸入緩衝 器33中之互補内部輸出信號V2·具有最低電壓。 第二輸入緩衝器33轉換輸入資料信號DATA之速度與第 一輸入緩衝器31轉換輸人資料信號DATA之速度一樣高, 且因此,第-輸入緩衝器31中之内部輸出信號…之電壓盥 互補内部輸出信號V2,之電壓幾乎同時達到默中值位 準。在時間週期P 1中,Λ & Λ丨中由第一輸入緩衝器31輸出之輸出信 號㈣變為邏輯高,且第二輸人緩衝器抑出之輸出信號 SEL2變為邏輯低。當輸出信號咖變為邏輯高時,由相 位摘測器35輸出之輸出信號DI變為邏輯高。 在時間週期P2中,第—參考電avREFH低於輸入資料作 號驗A之最高電麼’且因此’互補内部輸出信號…,具; 低位準。 第一輸入緩衝器31轉換輸入資料信號data之速度盘第 二輸入緩衝器33轉換輪 日u β 仙級之速度—樣高, 互捕肉,:輸入緩衝器33中之内部輸出信號V2之電壓愈 輸出以V1之電愿幾乎同時達到 準。在時間週期打中,由第 调八猨衝窃33輸出之輸出信 113660.doc •22· 號SEL2變為邏錄宾,n松 SET”,二 第一輸入緩衝器31輸出之輪出信號 一為、輯低。當輸出信號SEL2變為邏輯高時,由相 位偵測㈣35輸出之輸出信號DI變為邏輯低。 圖7為根據本發明之另—例示性實施例之 收器之方塊W,雙參考輸入接收器包 微t放^器類型輸入緩衝器71一第二微分放大器類型輸 入緩衝$ 73、—第—感測放大器類型輸人緩衝器75、-第 二感測放大器類型輸入緩衝器77及一相位偵測器79。 第一微分放大器類型輸入緩衝器71感測第一參考電壓 二晒與輸人資料信號之電壓之間的差異、對感測結果進 仃微刀放大且輸出作為微分放大結果之輸出信號⑽τη及 互補輸出信號OUTHB。此處,g 一參考電壓輸入至第一 微分放大H類型輸人緩衝器71之正輸人端子(+),且輸入 資料信號DATA輸入至第一微分放大器類型輸入緩衝器71 之負輸入糕子(-)。第二微分放大器類型輸入緩衝器73感測 第二參考電M VREFL與輸人f料信號DATA之電壓之間的 差異,對感測結果進行微分放大且輸出作為微分放大結果 之輸出仏號OUTL及互補輸出信號〇UTLB。此處,輸入資 料信號DATA輸入至第 —微分放大器類型輸入缓衝器73之 正輸入端子( + ),且第二參考電壓乂^^几輸入至第二微分 放大器類型輸入緩衝器73之負輸入端子卜)。 第一感測放大器類型輪入缓衝器75與時脈信號CLk同步 且由時脈仏號CLK啟用或停用,感測由第一微分放大器類 型輸入緩衝益71輸出之輸出信號〇1;丁11的電壓與互補輸出 113660.doc 1324855 信號OUTHB的電壓之間的差異,放大感測結果,且輸出 作為放大結果之輸出信號SEL1。此處,輸出信號〇υτΗ輸 入至第一感測放大器類型輸入緩衝器75之負輸入端子(_), 且互補輸出信號OUTHB輸入至第一感測放大器類型輸入 緩衝器75之正輸入端子(+)。第二感測放大器類型輸入缓 衝器77與時脈信號同步且由時脈信號啟用或停用,感測由 第二微分放大器類型輸入緩衝器73輸出之輸出信號〇1;丁1/
的電壓與互補輸出信號OUTLB的電壓之間的差異,放大感 測結果,且輸出作為放大結果之輸出信號SEL2。此處,輸 出信號OUTL輸入至第二感測放大器類型輸入緩衝器”之 負輸入端子(-)’且互補輸出信號OUTLB輸入至第二感測 放大器類型輸入緩衝器77之正輸入端子(+)。
第一感測放大器類型輸入緩衝器75具有與圖3或圖4之第 一輸入緩衝器31相同的結構,且第二感測放大器類型輸入 緩衝器77具有與圖3或圖4之第二輸入緩衝器33相同的結 構。由第一微分放大器類型輸入缓衝器71輸出之輸出信號 OUTH輸入至第一感測放大器類型輸入緩衝器乃之負輸入 端子(-)’該負輸入端子對應於圖4之輪入接收單元3n的第 二輸入電晶體N14的開極’且由第一微分放大器類型輸入 緩衝器7 1輸出之互補輸出信號〇UTHB輸入至第一感測放 大器類型輸入緩衝器75之正輸入端子(+),該正輸1端子 對應於圖4之輸入接收單元311的第一輸入電晶體的閉 極0 器73輪出之輸出信號 由第二微分放大器類型輸入緩衝 113660.doc ‘24· 1324855 〇UTL輸入至第二感測放大器類型輸入緩衝器77之負輸入 端子(-),該負輸入端子對應於圖4之輸入接收單元331的第 一輸入電晶體N34的閘極’且由第二微分放大器類型輸入 緩衝器73輸出之互補輸出信號〇uTLB輸入至第二感測放大 器類型輸入緩衝器77之正輸入端子(+),該正輸入端子對 應於圖4之輸入接收單元33丨的第一輸入電晶體N33的閘 極0 第一微分放大器類型輪入緩衝器71及第一感測放大器類 型輸入緩衝器75用於偵測輸入資料信號DATA之低位準, 且第二微分放大器類型輸入緩衝器73及第二感測放大器類 型輸入緩衝器77用於偵測輸入資料信號DATA之高位準。 相位债測器79偵測由第一感測放大器類型輸入緩衝器75 輸出之輸出信號SEL1的相位與由第二感測放大器類型輸入 緩衝器77輸出之輸出信號SEL2的相位之間的差異,且輸出 對應於偵測結果之輸出信號DI。相位偵測器79具有與圖3 或圖4之相位偵測器35相同的結構。 圖8為根據一例示性實施例之圖7之第一微分放大器類型 輸入緩衝器71的電路圖,且圖9為根據一例示性實施例之 圖7之第二微分放大器類型輸入緩衝器73的電路圖。 參看圖8’第一微分放大器類型輸入緩衝器71包括一典 型微分放大器且包括兩個負載電阻器R81及R82、兩個輸 入電晶體N81及N82以及偏壓電晶體N83。第一參考電壓 VREFH施加至輸入電晶體N81之閘極,且輸入資料信號 DATA施加至輸入電晶體N82之閘極。輸入電晶體Ν8ι之間 113660.doc -25· 1324855 極對應於第一微分放大器類型輸入緩衝器71之正輸入端子 (+),且輸入電晶體N82之閘極對應於第一微分放大器類型 輸入緩衝器71之負輸入端子(-)。用於控制偏壓電晶體N83 之接通或關閉之偏壓電壓VBIAS施加至偏壓電晶體N83之 閘極。輸出信號OUTH自負載電阻器R82與輸入電晶體N82 之間的連接節點輸出,且互補輸出信號OUTHB自負載電 阻器R8 1與輸入電晶體N8 1之間的連接節點輸出。此處, 輸入電晶體N81及N82以及偏壓電晶體N83可為NMOS電晶 體。 參看圖9,第二微分放大器類型輸入緩衝器73包括一典 型微分放大器且包括兩個負載電阻器R91及R92、兩個輸 入電晶體N91及N92以及偏壓電晶體N93。輸入資料信號 DATA施加至輸入電晶體N91之閘極,且第二參考電壓 VREFL施加至輸入電晶體N92之閘極。輸入電晶體N91之 閘極對應於第二微分放大器類型輸入緩衝器73之正輸入端 子(+),且輸入電晶體N92之閘極對應於第二微分放.大器類 型輸入緩衝器73之負輸入端子(-)。用於控制偏壓電晶體 N93之接通或關閉之偏壓電壓VBIAS施加至偏壓電晶體 N93之閘極。輸出信號OUTL自負載電阻器R92與輸入電晶 體N92之間的連接節點輸出,且互補輸出信號OUTLB自負 載電阻器R91與輸入電晶體N91之間的連接節點輸出。此 處,輸入電晶體N91及N92以及偏壓電晶體N93可為NMOS 電晶體。應瞭解第一微分放大器類型輸入緩衝器71或第二 微分放大器類型輸入緩衝器73之操作,且因此為簡潔起見 113660.doc -26- 省略其詳細描述。 圖7之雙參考輸入接收器之操作幾乎與圖3之雙參考輸入 接收器的操作相同,且由圖7之雙參考輸入接收器執^之 接收輸入資料信號的方法幾乎與由圖3之雙參考輸入接收 器執行之接收輸入資料信號的方法相同。因此,為簡潔起 見,將省略圖7之雙參考輸入接收器之操作及由圖雙參 考輸入接收器執行之接收輸入資料信號的方法的詳細描 述。 圖7中所說明之第一感測放大器類型輸入緩衝器乃及第 二感測放大器類型輸入緩衝器77與時脈信號CLK同步且由 時脈信號CLK控制,但可不必與時脈信號CLK同步或由時 脈信號CLK控制。另外,圖7中所說明之根據本發明之一 例示性實施例的雙參考輸入接收器包括第—感測放大器類 型輸入緩衝器75及第二感測放大器類型輸入緩衝器77,但 可包括除感測放大器之外的各種類型的放大器。 又,應瞭解,圖7之第一微分放大器類型輸入緩衝器71 可不具有圖8中所說明之結構,且第二微分放大器類型輸 入緩衝器73可不具有圖9中所說明之結構。另外,可將相 位偵測器79(如圖3之相位偵測器35)實現為SR鎖存電路。 然而,可將相位偵測器79實現為除SR鎖存電路之外的電 路。 在根據一例示性實施例之雙參考輸入接收器及根據一例 不性實施例之接收輸入資料信號的方法中,使用自外部源 施加之單一資料信號DATA,且因此,僅需要一個插腳來 113660.doc 接收資料信號DATA。因此,可能提供與單端信號傳輸法 相同之益處’意即’減少所需插腳之總數。如上所述,在 根據-例示性實施例之雙參考輸入接收器及根據一例示性 實施例之接收輸入資料信號的方法令,使用兩個參考電 I ’意即,第-參考電壓及低於第一參考電壓之第二參考 電壓因此,可旎提供與微分信號傳輸法相同之益處,意 即,提供寬輸入資料眼。 φ 如上所述,可能提供與單端信號傳輸法相同之益處,意 即,減少所需插腳之總數。另外,可能提供與微分信號傳 輸法相同之益處,意即,提供寬輸入資料眼。 雖然已參考本發明之例示性實施例特定展示及描述了本 發月但一知·熟習此項技術者將瞭解,可在不偏離以下申 "月專利範圍所界定之本發明之精神及範疇的情況下進行形 式上及細節上之各種改變。 【圖式簡單說明】 鲁圖1為說明使用微分信號傳輸法在半導體裝置之間傳輸 之信號之波形圖; 圖2為說明使用單端信號傳輸法在半導體裝置之間傳輸 之信號之波形圖; 圖3為根據一例示性實施例之雙參考輸入接收器之方塊 園, 圖4為根據一例示性實施例之圖3之雙參考輸入接收器的 電路圖; 圖5為說明與根據一例示性實施例之圖4之雙參考輸入接 113660.doc •28· ⑶4855 收器相關聯的信號的波形圖; 圖6為說明與根據另一例示性實施例之圖4之雙參考輸入 接收器相關聯的信號的波形圖; 圖7為根據另一例示性實施例之雙參考輸入接收器之方 塊圖; 圖8為根據一例示性實施例之圖7之第一微分放大輸入緩 衝器的電路圖;及
圖9為根據一例示性實施例之圖7之第二微分放大輸入緩 衝器的電路圖。 【主要元件符號說明】 第一輸入緩衝器 第二輸入緩衝器 相位偵測器 第一微分放大器類型輸入缓衝器 第二微分放大器類型輸入緩衝器
31 33 35 71 73 75 77 79 311 313 315 331 333 335 第一感測放大器類型輸入緩衝器 第二感測放大器類型輸入緩衝器 相位偵測器 輸入接收單元 感測放大單元 控制單元 輸入接收單元 感測放大單元 控制單元 113660.doc -29- 1324855
351 第一鎖存電路 353 第二鎖存電路 CLK 時脈信號 DATA 輸入資料信號 DI 輸出信號 111 反相緩衝器 131 反相緩衝器 Nil NMOS電晶體 N12 NMOS電晶體 N13 第一輸入電晶體 N14 第二輸入電晶體 N15 NMOS電晶體 N31 NMOS電晶體 N32 NMOS電晶體 N33 第一輸入電晶體 N34 第二輸入電晶體 N35 NMOS電晶體 N81 輸入電晶體 N82 輸入電晶體 N83 偏壓電晶體 N91 輸入電晶體 N92 輸入電晶體 N93 偏壓電晶體 ND11 NAND 閘 113660.doc •30- 1324855
ND13 NAND 閘 ND3 1 NAND 閘 ND33 NAND 閘 OUTHB 互補輸出信號 OUTH 輸出信號 OUTLB 互補輸出信號 OUTL 輸出信號 Pll PMOS電晶體 P12 PMOS電晶體 P13 PMOS電晶體 P14 PMOS電晶體 P31 PMOS電晶體 P32 PMOS電晶體 P33 PMOS電晶體 P34 PMOS電晶體 R81 負載電阻器 R82 負載電阻器 R91 負載電阻器 R92 負載電阻器 SEL1 輸出信號 SEL2 輸出信號 VI' 互補内部輸出信號 VI 内部輸出信號 V2' 互補内部輸出信號 •31- 113660.doc 1324855 V2 内部輸出信號 VBIAS 偏壓電壓 VDD 電源電壓 VREFH 第一參考電壓 VREFL 第二參考電壓 VSS 接地電壓 W1 輸入資料眼 W2 輸入資料眼
113660.doc •32

Claims (1)

1324855 第095131004號專利申請案 中文申請專利範圍替換本(98年12月) 十、申請專利範圍: 1. 一種接收一輸入資料信號之輸入接收器,該輸入接收器 包含: 一第一輸入缓衝器,其與一時脈信號同步且由該時脈 信號啟用,其感測該輸入資料信號之一電壓與一第一參 考電壓之間的一差異以提供一第一感測結果,且放大該 第一感測結果,該輸入資料信號及該第一參考電壓分別 輸入至該第一輸入緩衝器之一正輸入端子及一負輸入端 子; ' 一第二輸人緩衝器,其與該時脈信號同步且由該時脈 信號啟用,其感測一第二參考電壓與該輸入資料信號之 該電壓之間的-差異以提供—第二感測結果,且放大該 第一感測結果,該第二參考雷 ^ 电壓及s亥輸入貧料信號分別 輸入至該第二輸入緩衝器之— 正輸入柒子及一負輸入端 千,及 一相位偵測器,其偵測該 , ^ _ 第輸入緩衝器之一輸出信 號的一相位與該第二輸入 Λ. . a ^ 衝态之一輸出信號的一相位 之間的—差異,且輸出— 信號。 t應於一偵測結果之偵測輸出 2. 如請求項1之輸入接收器, # ^ t ^ ^ ^ Α “中該第一參考電壓高於該 彻八頁抖k唬之一中值電壓。 3. 如請求項1之輸入接收器, 輸入資料信號之-中值電壤了該第二參考電壓低於該 4. 如請求項2之輸入接收器, /、中該第一參考電壓為一電 113660-981204.doc ,項3之輪入接收|g,其中該第二參考電壓為接地 電壓。 6_ ,請求们之輪入接收器’其中該第一輸入緩衝器及該 第:輸入緩衝器之每一者包含一交又耦合感測放大器。 7·如請求項1之輸入接收器,其中該第-輸入緩衝器包 含: 曰:輪入接收單元,其包含一具有—閘極之第一輸入電 晶體,該輸入資料信號施加至該閘極;及一具有一閘極 之第二輸入電晶體,該第一參考電壓施加至該閘極; 感測放大單元,其連接至該第一輸入電晶體之一第 -端:該第二輸入電晶體之一第一端,其感測該第一輸 入電晶體之該第一端處的一電壓與該第二輸入電晶體之 該第-端處的-電壓之間的—差異以作為該第—感測結 果,且放大該第一感測結果;及 一控制單元’其回應於該時脈信號而啟用該輸入接收 單元及該感測放大單元, 其中該第一輸入電晶體之該閘極為該第一輸入緩衝器 之該正輸入端子,且該第二輸入電晶體之該間極為該第 一輸入緩衝器之該負輸入端子。 8·如請求項1之輸入接收器,其中該第二輸入緩衝哭包 含: °° 一輸入接收單元,其包含一具有一閘極之第—輸入電 aB體,該第二參考電壓施加至該閘極;及—具有一閘極 113660-981204.doc -2 - 1324855 之第二輸入電晶體,該輸入資料信號施加至該閘極; 一感測放大單元,其連接至該第一輸入電晶體之一第 一端及該第二輸入電晶體之一第一端,其感測該第一輸 入電晶體之該第一端處的一電壓與該第二輸入電晶體之 該第一端處的一電壓之間的一差異以作為該第二感測結 果,且放大該第二感測結果;及 一控制單元,其回應於該時脈信號而啟用該輸入接收 單元及該感測放大單元,
其中該第一輸入電晶體之該關搞氐兮结 ^ 〜閘極為该第二輸入緩衝器 之該正輸入端子,且該第二鉍触 ^ 本一輸入電晶體之該閘極為該第 二輸入緩衝器之該負輸入端子。 9. 一種接收一包含: 輸入資料信號之輪 入接收器 該輸入接收器 第一輸入緩衝器,其碭,、丨 ^ 與 饮測該輸入資料信號之一電壓 結 第一參考電壓之間的__ 差異以&供一第一感測 果’且放大該第一感測結果, 一 該輸入育料信號及該第 參考電壓分別輸入至該第一輪 a 缓衝益之—正輸入端早 及一負輸入端子;. 】細于 一第二輸入緩衝器,其感 資料信號之該電壓之間的一"第一:考電壓與該輸入 果,且放大該第二感測:果…提供-第二感測結 資料信號分別輸入至該第— ^ i及該輸入 及一負輸入端子丨及 正輸入鳊子 一相位偵測器,其偵剛讀第一輸入緩衝。。 钿攱衡态之一輸出信 113660-981204.doc -3 · 10 ):相位與該第二輸入緩衝器之一輸出信號的—相位 間的—至田 . 和咕 ",且輸出一對應於一偵測結果之偵測輪出 1s就0 項9之輸入接收器,其中該第一參考電壓高於該 輸入資料信號之一中值電壓。 11 12 13. 14. 15. 明=項9之輪入接收器,其中該第二參考電壓低於該 輸入資料信號之一中值電壓。 .如6月求項10之輸人接收器,其中該第—參考電壓為—電 源電壓。 .如請求項"之輸入接收器’其中該第二參考電壓為接地 電壓。 如請求項9之輸入接收器’其中該第一輸入緩衝器及該 第二輸入緩衝器之每—者包含—交叉麵合感測放大器。 如請求項9之輸入接收器’纟中該第一輸入緩衝器包 含: -輸入接收單元,其包含H閘極之帛―輸 晶體,該輸入資料信號施加至該閘極;及一具有一閘極 之第二輸入電晶體’該第一參考電壓施加至該閘極;及 一感測放大單元,其連接至該苐一輸入電晶體之一第 -端及該第二輸入電晶體之一第一端,其感測該第一輸 入電晶體之該第一端處的一電壓與該第二輸入電晶體之 該第一端處的一㈣之間的一差異以作為該第-L則結 果’且放大該第一感測結果, 其中該第一輪入電晶體之該開極為該第一輸入緩衝器 113660-981204.doc •4- 1324855 之°亥正輸入端子,且該第二輸入電晶體之該閘極為該第 一輸入緩衝器之該負輸入端子。 16. 如凊求項15之輸入接收器,其中該第一輸入緩衝器進一 步包3 —控制單元,該控制單元回應於一時脈信號而啟 用邊輸入接收單元及該感測放大單元。 17. 如請求項9之輸入接收器,其中該第二輸入緩衝器包 含: 一輸入接收單元,其包含一具有一閘極之第一輸入電 晶體’該第二參考電壓施加至該閘極;及一具有一閘極 之第二輸入電晶體,該輸入資料信號施加至該閘極;及 一感測放大單元,其連接至該第一輸入電晶體之—第 一端及該第二輸入電晶體之一第一端,其感測該第—輪 入電晶體之該第一端處的一電壓與該第二輸入電晶體之 該第一端處的一電壓之間的一差異以提供一第二感測結 果,且放大該第二感測結果, 其中s亥第一輸入電晶體之該閘極為該第二輸入緩衝器 之該正輸入端子’且該第二輸入電晶體之該閘極為該第 二輸入缓衝器之該負輸入端子。 18. 如請求項17之輸入接收器,其中該第二輸入緩衝器進— 步包含一控制單元’該控制單元回應於一時脈信號而啟 用該輸入接收單元及該感測放大單元。 19. 一種接收一輸入資料信號之輸入捿收器,該輸入接收器 包含: 一第一差動放大器類型輸入緩衝器,其感測一第一參 113660-981204.doc -5- 考電壓與該輪入資料作 1°咸之一電壓之間的一差異以提供 一第一感測結果,且對 了孩弟一感測結果進行差動放大, 該第一參考電壓及該輸 入貝枓k唬分別輸入至該第一差 動放大窃類型輸入緩衝器之 打斋之一正輸入端子及一負輸入端 子; 第一差動放大益類型輪入緩衝器,其感測該輸入資 料信號之該電壓與一第二參考電壓之間的一差異以提供 -第二感測結果,且對該第二感測結果進行差動放大, 一正輸入端子及一負輸入端 該輸入資料信號及該第:參考電壓分別輸人至該第二差 動放大器類型輸入緩衝器 子; 一第一感測放大器類型輸入緩衝器,其與一時脈信號 同步且由料脈信號啟用,其感測該第__差動放大器類 型輸入缓衝益之一第一輸出信號之—電壓與該第一差動 放大器類型輸入緩衝器之該第一輸出信號的一第一互補 4號的一電壓之間的一差異以提供—第三感測結果,且 放大該第二感測結果,該第一輸出信號及該第一互補信 號分別輸入至該第一感測放大器類型輸入緩衝器之一負 輸入端子及一正輸入端子; 一第二感測放大器類型輸入緩衝器,其與該時脈信號 同步且由該時脈信號啟用,其感測該第二差動放大器類 型輸入緩衝器之一第二輸出信號之—電壓與該第二差動 放大器類型輸入緩衝器之該第二輸出信號的一第二互補 信號的一電壓之間的一差異以提供一第四感測結果,且 113660-981204.doc -6· 1324855 放大該第四感測結果,該第二輸出信號及該第二互補信 號分別輸入至該第二感測放大器類型輸入緩衝器之一負 輸入端子及一正輸入端子;及 一相位偵測器,其偵測該第—感測放大器類型輸入缓 衝器之一輸出信號的一相位與該第二感測放大器類型輸 入緩衝器之一輸出信號的一相位之間的一差異,且輸出 一對應於一偵測結果之偵測輸出信號。 20. 如請求項19之輸入接收器’其中該第一參考電壓高於該 輸入資料信號之一中值電壓。 21. 如請求項19之輸入接收器,其中該第二參考電壓低於該 輸入資料信號之一中值電壓。 22. 如請求項20之輸入接收器’其中該第一參考電壓為一電 源電壓。 23. 如請求項之輸入接收器,其中該第二參考電壓為接地 電壓。
24·如請求項19之輸入接收器,其中該第一感測放大器類型 輸入缓衝器及該第二感測放大器類型輸入緩衝器之每一 者包含一交叉耦合感測放大器。 25.如請求項19之輸入接收器 其中該第一感測放大器類型 輸入緩衝器包含: 一輸入接收單元,其包含一具有一閘極之第一輸入電 晶體,該第一差動放大器類型輸入緩衝器之該第一互補 信號施加至該閘極;及一具有一閘極之第二輸入電晶 體,該第一差動放大器類型輸入緩衝器之該第一輸出信 113660-981204.doc 1324855 號施加至該閘極; 一感測放大單元’其連接至該第一輸入電晶體之一第 一端及該第二輸入電晶體之一第一端,其感測該第一輸 入電晶體之該第一端處的一電壓與該第二輸入電晶體之 該第一端處的一電壓之間的一差異以作為 F芍β第二感測結 果,且放大該第三感測結果;及 一控制單元,其回應於該時脈信號而啟用該輪入接收 單元及該感測放大單元, 其中該第一輸入電晶體之該閘極為該第一感測放大器 類型輸入緩衝器之該正輸入端子,且該第二輸入電晶體 之該閘極為該第一感測放大器類型輪入緩衝器之該負輸 入端子。 26_如請求項19之輸入接收器’其中該第二感測放大器類型 輸入緩衝器包含: 一輸入接收單元,其包含一具有一閘極之第一輸入電 晶體’該第二差動放大器類型輸入緩衝器之該第二互補 信號施加至該閘極;及一具有一閘極之第二輸入電晶 體’該第二差動放大器類型輸入緩衝器之該第二輸出信 號施加至該閘極; 一感測放大單元’其連接至該第一輸入電晶體之一第 一端及該第二輸入電晶體之一第一端,其感測該第一輸 入電晶體之該第一端處的一電壓與該第二輸入電晶體之 該第一端處的一電壓之間的一差異以作為該第四感測結 果,且放大該第四感測結果;及 113660-981204.doc * 8 - u。y控制單元,其回應於該時脈信號而啟用該輸入接收 单元及该感測放大單元, 其中該第-輸入電晶體之該閉極為該第二感測放大器 類型輸入緩衝器之該正輸人端子,且該第二輸入電晶體 之該閘極為該第二感測放大器類型輸人緩衝器之該負輸 入端子。 27.—種接收一輸入資料信號之方法其包含: 分別經由-第-輸入緩衝器之—正輸入端子及一負輸 入端子接收該輸入資料信號及—第一參考電壓,且藉由 在一時脈信號處於一第-邏輯狀態時啟用該第一輸入緩 衝器’以感測該輸入資料信號之一電壓與該第一參考電 麼之間的一差異以作為—第一咸 弟感測結果,且放大該第一 感測結果’來輸出一第—給屮产咕 ^ 翰出俏號,其中該第一參考電 壓咼於該輸入資料信號之一中值電壓. 分別經由一第二輸入緩衝哭 術益之一正輸入端子及一負輸 入端子接收一第二參考電懕;认 — 电歷及该輸入資料信號,且藉由 在該時脈信號處於該第一遴鮭灿士, 邇輯狀態時啟用該第二輸入緩 衝益’以感測3玄第一參考雷廢偽— 可冤迆與該輸入資料信號之該電 壓之間的一差異以作為一第-戍、日,^田 弟—感測結果,且放大該第二 感測結果,來輸出一第二輪出作 衝出L #u ’其中該第二參考電 壓低於該輸入資料信號之該中值電壓;及 啟用-相位㈣器,以债測該第一輸出信號之一相位 與該第二輸出信號之-相位之間的一差異,且輸出一對 應於一偵測結果之偵測輪出信號。 113660-981204.doc -9- 1324855 28.如請求項27之方法,其令該第-參考電屡為-電源電 壓。 29. 如請求項27之方法,立中 ” 弟一參考電麈為接地電壓。 30. 如請求項27之方法,苴φ ,、第—輪入緩衝器及該第二輸 入緩衝器之每一者々冬一 . 3一乂又輕合感測放大器。 31 -種接收-輸入資料信號之方法,其包含·· 分別經由一第—輪入键备 叛入綾衝器之一正輸入端子及一負輸 入 '子接收該輸入資料信號及一第一參考電壓且藉由 啟用β亥第冑入緩衝器以感測該輸入資料信號之一電壓 與δ亥弟·一參考電壓之卩丨M W 可电&之間的一差異以作為一第一感測結 果,且放大該第—感測結果,來輸出—第一輸出信號, 其中該第一參考電壓高於該輸入資料信號之一中值電 壓; 分別經由一第二輸入緩衝 野盗之正輸入端子及一負輪 入端子接收一第二參考電懕 罨坠及該輸入貝料信號,且藉由 啟用該第二輸入緩衝器以感 次 aje亥第一參考電壓與該輸入 貝枓k旒之該電壓之間的—罢 里"丄 的差異以作為一第二感測結 果,且放大該第二感測結果, 輸 弟二輸出信號, 其中该第二參考電壓低於該輸入資料信號之該中 壓;及 电 啟用—相位偵測器,以偵測該第一 ^笛^, 乐铷出化戒之一相位 一第-輸出信號之-相位之間的一差異,且輸 應於一偵測結果之偵測輸出信號。 32.如請求項31之方法’其中該第一參考電壓為-電源電 113660-981204.doc •10- 壓。 33. 如凊求項31之方法,其中該第二參考電壓為接地電麼。 34. 如請求項之方法,其中該第一輸入緩衝器及該第二輸 入緩衝器之每一者包含一交又耦合感測放大器。 35. —種接收一輸入資料信號之方法,其包含·· 刀别.’·呈由第差動放大器類型輸入缓衝器之一正輪 入端子及貞輸人端子接收—第__參考電壓及該輸入資 料#號’且啟用該第—差動放大器類型輸人緩衝器以感 測該輸入資料信號之一電壓與該第一參考電壓之間的一 差異以作為一第一感測結果,且對該第一感測結果進行 差動放大’其中$第—參考電壓高於該輸人資料信號之 一中值電壓; 刀別經由一第二差動放大器類型輸入緩衝器之一正輸 入端子及一負輸入端子接收該輸入資料信號及一第二參 考电壓,且啟用該第二差動放大器類型輸入緩衝器以感 測嫿第一參考電壓與該輸入資料信號之該電壓之間的一 差異以作為一第二感測結果’且對該第二感測結果進行 差動放大’其中該第二參考電壓低於該輸入資料信號之 一中值電壓; 分別座由一第一感測放大器類型輸入緩衝器之一負輸 入端子及一正輸入端子接收該第一差動放大器類型輸入 緩衝益之一輸出信號及該第一差動放大器類型輸入緩衝 器之該輸出信號的一互補信號,且藉由在該時脈信號處 於一第一邏輯狀態時啟用該第一感測放大器類型輸入緩 113660-981204.doc 132485:) 衝哭,Γ2成 ro 琢測該第一差動放大器類型輸入緩衝器之該輸 出號與該第一差動放大器類型輸入緩衝器之該互補信 號之間的—差異以作為一第三感測結果,且放大該第三 感測結果’來輸出一第一輸出信號; y刀別經由一第二感測放大器類型輸入缓衝器之一負輸 入端早月 ~ 叹—正輸入端子接收該第二差動放大器類型輸入 緩衝器之一輪出信號及該第二差動放大器類型輸入緩衝 斋之該輸出信號的一互補信號,且藉由在該時脈信號處 於該第一邏輯狀態時啟用該第二感測放大器類型輸入緩 衝器,以感測該第二差動放大器類型輸入緩衝器之該輸 出信號與該第二差動放大器類型輸入緩衝器之該互補信 唬之間的一差異以作為一第四感測結果,且放大該第四 感測結果’來輸出一第二輸出信號;及 啟用一相位偵測器,以偵測該第一輸出信號之一相位 與該第一輸出信號之一相位之間的一差異,且輸出一對 應於一伯測結果之偵測輸出信號。 36.如請求項35之方法,其中該第一參考電壓為一電源電 壓。 3 7·如請求項35之方法,其中該第二參考電壓為接地電壓。 38.如請求項35之方法’其中該第—感測放大器類型輸入緩 衝器及該第二感測放大器類型輸入緩衝器之每一者包含 一交叉耦合感測放大器。 113660-981204.doc •12-
TW095131004A 2005-08-26 2006-08-23 Dual reference input receiver of semiconductor device and method of receiving input data signal TWI324855B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078909A KR100699862B1 (ko) 2005-08-26 2005-08-26 반도체 장치의 이중 기준 입력 수신기 및 이의 입력 데이터신호 수신방법

Publications (2)

Publication Number Publication Date
TW200715711A TW200715711A (en) 2007-04-16
TWI324855B true TWI324855B (en) 2010-05-11

Family

ID=37763330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095131004A TWI324855B (en) 2005-08-26 2006-08-23 Dual reference input receiver of semiconductor device and method of receiving input data signal

Country Status (6)

Country Link
US (1) US7778374B2 (zh)
JP (1) JP4955344B2 (zh)
KR (1) KR100699862B1 (zh)
CN (1) CN1921307B (zh)
DE (1) DE102006041648B4 (zh)
TW (1) TWI324855B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212544B2 (en) 2007-08-13 2012-07-03 SK hynix, Inc. Semiconductor integrated circuit having level regulation for reference voltage
US8031533B2 (en) * 2008-02-14 2011-10-04 Hynix Semiconductor Inc. Input circuit of semiconductor memory apparatus and controlling method thereof
US8350598B2 (en) * 2011-04-20 2013-01-08 Nanya Technology Corp. Multi-stage receiver
US8718216B2 (en) 2011-09-23 2014-05-06 International Business Machines Corporation Digital phase detector with zero phase offset
US9151783B2 (en) * 2012-04-26 2015-10-06 Synopsys, Inc. Ground offset monitor and compensator
US9383391B2 (en) * 2014-04-11 2016-07-05 Himax Technologies Limited Voltage sensing circuit
KR102237733B1 (ko) 2014-12-05 2021-04-08 삼성전자주식회사 기준 전압 신호의 변동에 강인한 버퍼 회로
KR102083222B1 (ko) * 2016-08-03 2020-03-02 에스케이하이닉스 주식회사 노이즈 입력에 강인한 수신기
US9911471B1 (en) * 2017-02-14 2018-03-06 Micron Technology, Inc. Input buffer circuit
CN108270428B (zh) * 2018-02-06 2022-04-22 上海艾为电子技术股份有限公司 缓冲器及缓冲方法
JP7144696B2 (ja) * 2018-06-14 2022-09-30 株式会社ソシオネクスト 分周回路、通信回路、及び集積回路
US11132015B2 (en) * 2019-02-08 2021-09-28 Micron Technology, Inc. Powering clock tree circuitry using internal voltages
KR20210142908A (ko) * 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 버퍼 회로, 버퍼 회로를 포함하는 리시버 회로 및 리시버 회로를 포함하는 반도체 장치
US11528016B2 (en) * 2021-01-21 2022-12-13 Apple Inc. Low latency comparator with local clock circuit

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1451664A (en) 1973-06-06 1976-10-06 Nat Res Dev Surface acoustic wave oscillators
JPH05102790A (ja) * 1991-06-25 1993-04-23 Fujitsu Ltd 電流合成回路
US5568073A (en) * 1993-12-22 1996-10-22 Sgs-Thomson Microelectronics, Inc. Data comparing sense amplifier
US5465059A (en) * 1994-04-18 1995-11-07 Silicon Systems, Inc. Method and apparatus for timing acquisition of partial response class IV signaling
JPH0818397A (ja) * 1994-06-27 1996-01-19 Hitachi Ltd 90度移相器
US20020022261A1 (en) * 1995-06-29 2002-02-21 Anderson Rolfe C. Miniaturized genetic analysis systems and methods
US5933459A (en) * 1996-12-30 1999-08-03 Intel Corporation Dual reference voltage input receiver for high speed data transmission
JP3042462B2 (ja) * 1997-09-29 2000-05-15 日本電気株式会社 振幅信号処理回路および振幅信号処理方法
US5901088A (en) * 1998-02-11 1999-05-04 Ramtron International Corporation Sense amplifier utilizing a balancing resistor
US6160423A (en) 1998-03-16 2000-12-12 Jazio, Inc. High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines
US6919200B2 (en) * 1998-11-23 2005-07-19 The United States Of America As Represented By The Secretary Of The Army Purification method and apparatus
US6262602B1 (en) * 1999-03-18 2001-07-17 Agilent Technologies, Inc. Incident-edge detecting probe
KR100370233B1 (ko) * 1999-05-19 2003-01-29 삼성전자 주식회사 입력버퍼 회로
US6664104B2 (en) * 1999-06-25 2003-12-16 Cepheid Device incorporating a microfluidic chip for separating analyte from a sample
CN1202451C (zh) * 1999-11-15 2005-05-18 威盛电子股份有限公司 支持多种传输逻辑总线的输入输出缓冲器
JP2001185999A (ja) * 1999-12-22 2001-07-06 Sony Corp 差動型センスアンプ回路およびそれを用いた動的論理回路
DE60135100D1 (de) * 2000-03-24 2008-09-11 Cymbet Corp E mit ultradünnem elektrolyten
US6590429B2 (en) 2001-07-16 2003-07-08 Samsung Electronics Co., Ltd. Data receivers for reproducing data input signals and methods for detecting data signals in data input receivers
US6836127B2 (en) * 2001-07-27 2004-12-28 Hewlett-Packard Development Company, L.P. Dual switching reference voltages
JP2003045181A (ja) * 2001-07-30 2003-02-14 Hitachi Ltd 半導体装置
US6476645B1 (en) * 2001-08-10 2002-11-05 Hewlett-Packard Company Method and apparatus for mitigating the history effect in a silicon-on-insulator (SOI)-based circuit
US6512704B1 (en) * 2001-09-14 2003-01-28 Sun Microsystems, Inc. Data strobe receiver
AR037955A1 (es) 2001-12-20 2004-12-22 Halliburton Energy Serv Inc Sistema y metodo para medir la resistividad a traves de la envoltura
KR100808581B1 (ko) 2001-12-28 2008-03-03 주식회사 하이닉스반도체 글리치 방지 기능을 갖는 입력 버퍼 회로
US7023243B2 (en) * 2002-05-08 2006-04-04 University Of Southern California Current source evaluation sense-amplifier
KR100480597B1 (ko) * 2002-05-14 2005-04-06 삼성전자주식회사 출력 피드백 신호를 사용하여 오프셋 전압을 조절하는입력 수신기
US6864725B2 (en) * 2002-06-05 2005-03-08 Micron Technology, Inc. Low current wide VREF range input buffer
JP2004040466A (ja) 2002-07-03 2004-02-05 Kenwood Corp 出力回路
US20040197793A1 (en) * 2002-08-30 2004-10-07 Arjang Hassibi Methods and apparatus for biomolecule detection, identification, quantification and/or sequencing
KR100484257B1 (ko) 2002-09-12 2005-04-22 주식회사 하이닉스반도체 반도체 소자의 차동증폭형 입력 버퍼
JP4349813B2 (ja) * 2003-02-03 2009-10-21 Okiセミコンダクタ株式会社 センスアンプ
US7282962B1 (en) * 2003-02-19 2007-10-16 Marvell Semiconductor Israel, Ltd. Inverted-phase detector
JP3842752B2 (ja) * 2003-03-26 2006-11-08 株式会社東芝 位相補正回路及び受信装置
KR100510548B1 (ko) * 2003-09-25 2005-08-26 삼성전자주식회사 입력 신호의 입력 커패시턴스를 줄일 수 있는 입력 버퍼
US7948272B2 (en) * 2003-11-27 2011-05-24 Samsung Electronics Co., Ltd. Input buffer for detecting an input signal
US20050142565A1 (en) * 2003-12-30 2005-06-30 Agency For Science, Technology And Research Nucleic acid purification chip
US20050162193A1 (en) * 2004-01-27 2005-07-28 Texas Instruments Incorporated High performance sense amplifiers
US20050227275A1 (en) * 2004-04-07 2005-10-13 Access Bio, Inc. Nucleic acid detection system
US7206234B2 (en) * 2005-06-21 2007-04-17 Micron Technology, Inc. Input buffer for low voltage operation
KR100771878B1 (ko) * 2006-08-09 2007-11-01 삼성전자주식회사 세미-듀얼 기준전압을 이용한 데이터 수신 장치

Also Published As

Publication number Publication date
US20070064504A1 (en) 2007-03-22
TW200715711A (en) 2007-04-16
CN1921307A (zh) 2007-02-28
KR20070024213A (ko) 2007-03-02
CN1921307B (zh) 2011-07-06
JP2007068176A (ja) 2007-03-15
JP4955344B2 (ja) 2012-06-20
DE102006041648A1 (de) 2007-03-15
DE102006041648B4 (de) 2011-03-10
US7778374B2 (en) 2010-08-17
KR100699862B1 (ko) 2007-03-27

Similar Documents

Publication Publication Date Title
TWI324855B (en) Dual reference input receiver of semiconductor device and method of receiving input data signal
US20060165185A1 (en) Communication system with low power, DC-balanced serial link
US7268706B2 (en) Low power, DC-balanced serial link transmitter
TWI409478B (zh) 信號檢測電路
JP2000165207A (ja) ラッチ回路
US20120320691A1 (en) Clamped bit line read circuit
US8896348B2 (en) Semiconductor apparatus
US20130127507A1 (en) Low-hysteresis high-speed differential sampler
JP7303398B1 (ja) 動的に交差結合された再生段をもつ高速センス増幅器
TW544834B (en) Data receivers for reproducing data input signals and methods for detecting data signals in data input receivers
JP4342548B2 (ja) プリアンプラッチコンパレータ
US20060165195A1 (en) A low power, dc-balanced serial link
JP2004531909A (ja) 低待ち時間多重レベル通信インタフェース
US10177749B2 (en) Differential cryogenic transmitter
US7394872B2 (en) Data receiver and method for receiving data using folded differential voltage sampler
EP1550149B1 (en) Constant delay zero standby differential logic receiver and method
JP4091401B2 (ja) データレシーバ及びデータ受信方法
US11349522B2 (en) Communication circuit and communication meihod
US20020180516A1 (en) Data receiver technology
Kawar et al. A 10 Gbps loss of signal detector for high-speed AC-coupled serial transceivers in 28nm CMOS technology
Thote et al. Modified synchronizer for protection from metastability
Kawar et al. A 10 Gbps differential low-power loss of signal detector for AC-coupled serial transceivers in 28 nm CMOS technology
US11770274B1 (en) Receiver with half-rate sampler circuits
EP4312378A1 (en) Threshold voltage generator circuit and corresponding receiver device
EP1847033A2 (en) Communication system with low power, dc-balanced serial link