TWI409478B - 信號檢測電路 - Google Patents

Description

信號檢測電路

本發明有關於信號檢測電路，特別有關於用以檢測微小振幅之差動信號之信號檢測電路。

在資料通信領域，以高速傳送信號。為能達成以高速和低消耗電流，傳送信號使用小振幅之差動信號。差動信號由1對之互補信號構成，以基準位準作為中心，設定成一方為高位準，另外一方為低位準(low level)。當與轉送1個之信號之情況比較時，可以使信號振幅成為2倍，通常被利用作為高速數位通信之傳送信號。

在資料傳送時，發信側和收信側需要取得資料之同步。為能確立該同步，使用有時脈信號。時脈信號之傳送方式是從發信側向收信側，使用與資料不同之信號線，以同步樣態轉送時脈信號之方式。另外，代替此種方式者有時脈埋入方式，將時脈信號埋入到發信資料列，而將其發信到收信側。在8b/10b方式等之時脈埋入方式之情況，在收信側從收信資料列抽出時脈信號，並使時脈信號再生。在此種時脈埋入方式之情況，為能判別是否在資料轉送中，在資料非轉送時，重複轉送指定之形態之資料。例如在框架同步方式等，在不發信/收信數位信號之情況，重複發信/收信指定之旗標形態。

另外，在以差動信號作為資料之串列傳送之8b/10b方式等，即使在資料傳送路徑為正常狀態，當不進行發信/收信之狀態，數位信號線對維持在中間電壓位準之基準電壓位準。當傳送路徑之互補信號線之電位與基準電位不同時，在收信側判定為已進行發信，則進行發信資料之輸入(收信)。

在利用此種傳送路徑之資料通信方式中，由於發信側之未連接狀態，傳送線之斷線狀態，或發信側之故障等，均需要檢測通信狀態為不正常。為此種傳送路徑之狀態之檢測，而利用信號檢測電路，用來測定被輸入到收信側之信號之振幅在指定時間以上是否為規定值以下。

另外，信號線在無信號傳送時維持在基準電壓位準，在資料傳送時信號線之電位進行變化，在此種傳送方式中，為資料之同步確立，需要識別無信號狀態和信號發信狀態。

檢測此種傳送路徑之狀態之信號檢測電路之一實例，被揭示在專利文獻1(日本專利特開2000-83069號公報)。在該專利文獻1所示之構造中，在傳送差動信號之信號線(互補信號線對)和內部信號檢測節點之間，設有交叉耦合之MOS電晶體(絕緣閘型場效電晶體)。亦即，一方之MOS電晶體以其閘極和源極連接到構成互補信號線之第1和第2信號線，另外一方之MOS電晶體以其閘極和源極分別連接到第2和第1信號線。該信號檢測節點在無信號時，例如被預充電成為電源電壓位準之高側電源電壓Vh位準。

互補信號線對均在無信號狀態時，維持在高側電源電壓 Vh和低側電源電壓V1間之中間電壓(Vh+Vl)/2之電壓位準。因此，在無信號狀態，該等之交叉耦合之MOS電晶體其源極和閘極成為同一電位，而維持OFF狀態，則在該交叉耦合之MOS電晶體沒有電流流動。在信號傳送時，在傳送差動信號之第1和第2信號線產生電壓差。因此，電流經由交叉耦合之MOS電晶體之一方流動，使信號檢測節點之電位發生變化。檢測該信號檢測節點之電壓變化或電流流動，用來檢測信號收信狀態，而驅動輸入電路。

在該專利文獻1所示之構造中，發信側在時脈信號之每半個週期，成為資料發信和高輸出阻抗狀態。因此，在1個之時脈循環，只有半個之循環使互補信號線對依照發信資料而被驅動。在收信側，使用該交叉耦合之MOS電晶體檢測互補信號線之電壓差，藉以用來產生信號收信檢測信號。輸入電路，與該信號收訊檢測信號同步地被活性化，取入收信信號。另外，其代替方式是在信號收信期間中，設在內部之時脈產生電路產生時脈信號，從收信資料之開頭起，與來自該內部之時脈產生器之內部時脈信號同步地取入收信資料列。

利用該專利文獻1之信號檢測電路時，可以識別傳送差動信號之信號線是否為無信號狀態。

在以高速和低消耗電力發信/收信數位信號之情況時，最好使傳送信號之振幅儘可能地減小。在檢測該微小振幅之差動信號之情況時，於利用專利文獻1所示之構造之情況，需要使交叉耦合之差動MOS電晶體之各個之臨限電壓 儘可能地變小。因此，需要使該收信檢測用之MOS電晶體之臨限電壓，和其他之電路之MOS電晶體之臨限電壓成為不同，要增加製造步驟，也因此會產生使成本增大之問題。

另外，用以傳達該差動信號之互補信號線對之第1和第2信號線，分別耦合到交叉耦合之第1和第2MOS電晶體之源極節點。第1和第2信號線更連接到該等之第2和第1MOS電晶體之閘極。因此，在信號傳送時，在第1信號線為高位準，第2信號線為低位準之情況，第2MOS電晶體進行導通，電流則流到第2信號線。來自該第2MOS電晶體之電流，其功能在使微小振幅之差動信號之振幅減小，會有不能正確檢測收信信號之可能性。特別是在資料收信時，在利用信號檢測MOS電晶體將第1和第2信號線均驅動成為高側之情況，後來即使例如使第1和第2信號線短路而將該電位等化，該基準電壓亦不會回復到原來之中間電壓(Vh+Vl)/2，會偏移到高側電源電壓Vh。當成為此種狀態時，此後會產生不能正確檢測收信信號之問題。

另外，在專利文獻1所示之構造中，利用該交叉耦合之MOS電晶體之各個之臨限電壓，用來規定該可檢測之差動信號之振幅。在此種情況，可檢測之信號振幅被固定。因此，例如在介面規格成為不同，信號振幅成為不同之情況，需要製作修正新的信號檢測電路。

另外，在利用無信號狀態檢測發信/收信之資料傳送路徑之異常之情況，要依照其使用環境彈性地設定該異常檢測之判定基準會有困難。在專利文獻1中，對於利用信號傳送路徑之電壓位準之檢測而用來確立傳送資料之同步之構造進行過檢討，但是對於檢測信號線之異常之構造並未有任何考慮。

因此，本發明之目的是提供可以正確檢測微小振幅之差動信號之有無之信號檢測電路。

本發明之另一目的是提供可以彈性設定無信號狀態之判別時之判定基準，和可以正確檢測無信號狀態之信號檢測電路。

本發明之信號檢測電路主要的是以高阻抗接受差動信號，根據與該差動信號之差分值對應之信號，和與電壓位準不同之差動基準電壓之差分值對應之信號，用來判定差動信號振幅是否為無信號狀態不同之狀態。

在本發明之1個形態中，該信號檢測電路具備有：輸入電路，以高阻抗接受互補輸入信號；參考電路，用來產生與電壓位準不同之第1和第2參考電壓之差分值對應之信號；和內部輸入信號產生電路，用來使該等之輸入電路和參考電路之輸出信號進行比較。輸入電路產生與該互補輸入信號之差分值對應之信號。內部輸入信號產生電路使該等之輸入電路和參考電路之輸出信號進行比較，並依照其比較結果產生表示互補輸入信號之邏輯位準之信號。

在本發明之另一形態中，信號檢測電路具備有：輸入電路，依照互補輸入信號和互補參考電壓產生互補輸出信號；和內部信號產生電路，依照該輸入電路之輸出信號，產生內部信號。輸入電路包含有以閘極接受互補輸入信號之第1電晶體對，和以閘極接受互補參考電壓之第2電晶體對，使分別在該等之電晶體對流動之電流進行差動放大，並產生互補輸出信號。內部信號產生電路使該輸入電路之互補輸出信號進行比較，依照該比較結果產生表示互補輸入信號之邏輯位準之信號。

最好使該參考電壓之差分值成為可調整。另外，其代替者是最好使輸入電路和輸入放大電路之輸出信號振幅成為可變更。

以高阻抗接受差動信號，則在該互補信號線對不存在有電流流動之路徑。因此，可以抑制傳達該差動信號之互補信號線對之中心電位均向高側電源電壓位準上升。利用此種方式可以正確地檢測收信信號之存在。

另外，利用電晶體對，根據該與該參考電壓之比較而進行檢測，即使在差動信號振幅很小之情況時，亦可以進行正確之檢測，另外，不要求使電晶體對之臨限電壓減小，所以可以抑制製造步驟之增加。

另外，經由使參考電壓差或對該輸入信號產生電路之輸入信號振幅成為可變，可以變更收信信號之振幅判定基準值，可以確實地檢測微小振幅數位信號。

本發明之上述和其他之目的、特徵、態樣和優點，經由關於結合附圖而理解之本發明之下列詳細說明當可明白。

[實施形態1]

圖1概略地表示依照本發明之實施形態1之信號檢測電路之全體之構造。在圖1中，信號檢測電路包含有：輸入電路2，依照在互補信號線1t和1b上傳達之差動信號Drt,Drb之差分值和基準電壓Ref1和Ref2之差分值，產生表示該等之差分值之大小之信號20和21；和內部信號產生電路4，依照輸入電路2之輸出互補信號20和21，產生表示差動信號Drt,Drb之邏輯位準之信號40。

差動信號Drt,Drb在信號傳送時，係由以基準電壓(共同位準(common level))作為中心，且在高側和低側以大致相同之振幅△V進行變化之互補信號所構成。因此，差動信號Drt,Drb之振幅具有2．△V。在以下之說明中，分別表示信號Drt和Drb時，稱為互補信號。

輸入電路2包含有：前置放大器PA1，對經由輸入端PI和NI所施加之差動信號Drt,Drb進行差動式之放大；前置放大器PA2，對基準電壓Ref1和Ref2進行差動式之放大；和全波整流電路AWR，對前置放大器PA1之互補輸出信號10和11，與前置放大器PA2之互補信號12和13分別進行加算(全波整流)，用來產生互補信號20和21。

基準電壓Ref1和Ref2由可變基準電壓產生電路VRG產生。經由使該基準電壓Ref1和Ref2之電壓位準成為可變，在差動信號之振幅發生變化之情況時，亦可以適用，而識別差動信號是否被正確地傳送。

來自基準電壓產生電路VRG之基準電壓Ref1和Ref2之差分值，係用來規定互補信號Drt和Drb之差分值(差動信號之振幅)之檢測臨限值。該基準電壓Ref1和Ref2之差分值(Ref2－Ref1)與差動信號之振幅(Drt－Drb)，在有意義信號(資料信號)之傳送時，可以滿足下列式子之關係：(Ref2－Ref1)<| Drt－Drb |。

當未能滿足上列式子時，不轉送有意義之信號，則分別耦合在輸入端PI和NI之互補信號線1t和1b將被判定為無信號狀態。

前置放大器PA1，其內部構造將於後面詳細說明，其具有高輸入阻抗，不會影響傳達到輸入端(襯墊(pad))PI和NI之信號Drt和Drb之電壓位準。具體來說，前置放大器PA1以MOS電晶體之閘極接受差動信號Drt,Drb。前置放大器PA2具有與前置放大器PA1同樣之構造。經由利用前置放大器PA1和PA2，產生中心值(共同位準)相同之差動電壓。

全波整流電路AWR接受作為比較參考電壓之前置放大器PA1和PA2之輸出信號10~13，而產生與前置放大器PA1之互補輸出信號10和11之加算值20對應之信號，以及與前置放大器PA2之互補輸出信號12和13之加算值對應之信號21。該全波整流電路AWR，其構造將於後面詳細說明，其具備有電流加算/電壓變換之功能，在其輸出信號20和21保存有差動信號之振幅資訊和基準電壓差分值資訊。該全波整流電路AWR以MOS電晶體(絕緣閘極型場效電晶體)之閘極接受前置放大器PA1和PA2之輸出信號10、11和12、13之輸出信號，亦即以高輸入阻抗接受，而進行各個電流加算。因此，依據前置放大器PA1和PA2之輸出信號之電壓位準而進行電流加算，將其結果變換成電壓信號之構造利用比較簡易之電路構造，而可以容易地實現。

內部信號產生電路4包含有：電壓比較器CMP，用來使來自全波整流電路AWR之加算輸出信號20和21之大小進行比較；和計時器TMR，依照電壓比較器CMP之輸出信號30，檢測是否被施加具有指定振幅之差動信號Drt,Drb。

電壓比較器CMP只要是能夠使全波整流電路AWR之輸出信號20和21之大小進行比較之電路構造均可使用。計時器TMR在指定時間內，判定電壓比較器CMP之輸出信號30在指定時間以上是否成為H位準，依照其判定結果設定輸出信號40之邏輯位準。具體來說，計時器TMR，假如電壓比較器CMP之輸出信號30在指定時間以上為L位準(邏輯低位準)時，將其輸出信號40設定為H位準；當該電壓比較器CMP之輸出信號30之L位準期間未滿指定時間時，將其輸出信號40設定在H位準(邏輯高位準)。全波整流電路AWR之輸出信號20和21分別包含有差動信號Drt,Drb之振幅資訊和基準電壓Ref1,Ref2之差分值資訊。因此，經由利用電壓比較器CMP使該等之信號20和21進行比較，可以識別輸入差動信號Drt,Drb之振幅大於依照基準電壓Ref1,Ref2之差分值所規定之值。

依照以上之說明，經由利用計時器TMR監視電壓比較器CMP之輸出信號，可以判定指定振幅以上之有意義之差動信號未被傳送之狀態是否繼續指定時間以上。利用此種方式，可以識別無信號狀態是否繼續指定時間以上，而可以進行傳送路徑之異常之檢測。

另外，經由利用電壓比較器之輸出信號30，可以檢測有意義之差動信號之傳送時序(振幅變化時序)。因此，使用該電壓比較器CMP之輸出信號30，可以確立對傳送信號之同步。以下對其具體之構造進行說明。

圖2概略地表示圖1所示之基準電壓產生電路VRG之構造。在圖2中，基準電壓產生電路VRG包含有電阻元件Z1~Z3，串聯連接在高側電源節點和低側電源節點之間。從節點ND1輸出基準電壓Ref2，在節點ND2產生基準電壓Ref1。該等之電阻元件Z1~Z3可以變更電阻值。亦即，利用電阻值設定電路RSK，可以設定該等之電阻元件Z1~Z3之電阻值。

(可變)基準電壓產生電路VRG之構造，例如，可以利用以下之構造。亦即，以多個串聯連接之單位電阻元件構成可變電阻元件Z1~Z3之各個，設置與該等之單位電阻元件並聯之開關電晶體(switching transistor)。將該等之開關電晶體依照電阻值設定電路RSK之輸出信號，選擇性地設定成為導通/遮斷狀態。利用此種方式，可以將可變電阻元件Z1~Z3之電阻值設定在所希望之值。電阻值設定電路RSK亦可以由暫存器電路構成，其記憶值例如可以利用系統控制器設定，或是可以構建成如同熔線程式電路之方式，利用熔線元件之選擇性熔斷，用來固定式地產生開關電晶體控制信號。在利用暫存器電路之記憶值之情況，在系統組裝後，可以依照動作環境將基準電壓Ref1和Ref2之電壓位準設定在最佳值。

另外，代替開關電晶體者，亦可以與各個單位電阻元件並聯地連接熔線元件，經由將該等之熔線元件選擇性地設定成熔斷/非熔斷狀態，可以設定各個電阻元件Z1~Z3之電阻值。在利用該熔線元件之程式時，可以校正各個製造步驟之元件的特性之變動，而產生所希望之電壓位準之基準電壓。

另外，經由變更電阻元件Z1~Z3之電阻值，可以適當地變更基準電壓Ref1和Ref2之差分值(Ref2－Ref1)之大小。該基準電壓之差分值(Ref2－Ref1)是差動信號Drt,Drb之振幅之判定基準值，可以將信號狀態識別時之判定基準值設定在所希望之值。

圖3表示圖1所示之前置放大器PA1和PA2之構造之一實例。在圖3中，該等之前置放大器PA1和PA2具有相同之構造，所以只代表性地顯示前置放大器PA1之構造。

在圖3中，前置放大器PA1包含有：P通道MOS電晶體PQ1和PQ2，依照偏壓電壓Vbias分別將定電流從高側電源節點供給到節點ND3和ND4；和電阻元件RZ4，連接在節點ND3和ND4之間。該電阻元件RZ4具有較小之電阻值，在無信號狀態時，將節點ND3和ND4維持在同電位。在差動動作時，該電阻元件RZ4形成電流回饋路徑，使輸出信號依照輸入差動信號之振幅值大致直線式地變化。

前置放大器PA1更包含有：P通道MOS電晶體PQ3，依照輸入端NI上之信號電壓使來自節點ND3之電流進行放電；P通道MOS電晶體PQ4，依照輸入端PI上之信號電壓使來自節點ND4之電流進行放電；電阻元件RZ5，將來自MOS電晶體PQ3之放電電流變換成為電壓；和電阻元件RZ6，將來自MOS電晶體PQ4之放電電流變換成為電壓。

在節點ND5產生輸出信號11，在節點ND6產生輸出信號10。在使用基準電壓之前置放大器PA2之情況時，如圖3之括弧內所示，MOS電晶體PQ3和PQ4分別耦合成，閘極分別接受基準電壓Ref2和Ref1，而代替輸入端NI和PI。另外，輸出信號12和13分別產生在節點ND6和ND5。

其次，簡單地說明該圖3所示之前置放大器PA1之動作。MOS電晶體PQ1和PQ2之大小(通道幅度W和通道長度L之比，W/L)相同，用來供給由偏壓電壓Vbias所規定之相同大小之電流。另外，MOS電晶體PQ3和PQ4之大小相同。

在無信號狀態時，輸入端NI和PI維持在高側電壓Vh和低側電壓V1之中間電壓(Vh＋V1)/2之位準。在此種狀態，MOS電晶體PQ1和PQ2以閘極接受偏壓電壓Vbias，經常供給指定大小之電流。MOS電晶體PQ3和PQ4其電流驅動力相同，從MOS電晶體PQ3和PQ4，將相同大小之電流，分別供給到電阻元件RZ5和RZ6。該等之電阻元件RZ5和RZ6，其電阻值相同。因此，在此種情況，輸出信號10和11之電壓位準成為相同。

當進行資料傳送時，施加具有某一大小之振幅之差動信號，產生輸入端NI和PI之電壓位準之差。這時，輸入端PI之電壓位準視為比輸入端NI之電壓位準為高之狀態。在此種情況，MOS電晶體PQ3之電流驅動力變成大於無信號時，MOS電晶體PQ4之電流驅動力變成小於無信號時。因此，MOS電晶體PQ4不能使從MOS電晶體PQ2所供給之電流全部放電，節點ND4之電壓位準將會上升。另外一方面，MOS電晶體PQ3使驅動電流量增大，而使該節點ND3之電壓位準開始降低。

電阻元件RZ4依照在節點ND3和ND4產生之電壓差，從節點ND4對節點ND3供給電流，用來抑制該節點ND4之電壓降。因此，MOS電晶體PQ3依照輸入端NI之信號設定其閘極－源極間之電壓，而電流驅動力則依照輸入端NI之信號設定。另外一方面，利用節點ND4之電壓上升，電阻元件RZ4將電流供給到節點ND3，而抑制節點ND4電壓上升。因此，在MOS電晶體PQ4，可以防止由於節點ND4之電壓上升抵銷閘極電壓上升之狀態，可以將與閘極電壓(輸入端PI之信號電壓)對應之電壓供給到電阻元件RZ6。

亦即，等效地，將MOS電晶體PQ4之驅動電流量之降低部份供給到MOS電晶體PQ3，而使MOS電晶體PQ3之驅動電流量增大。

因此，電阻元件RZ5之電壓位準變成高於電阻元件RZ6之電壓位準。亦即，輸出信號10之電壓位準變成低於輸出信號11之電壓位準。利用該電阻元件RZ4之電流回饋，使前置放大器PA1之輸出信號，可以大致直線地依照輸入差動信號之振幅而變化，另外，可以使輸出信號10和11之電壓位準從無信號狀態之中間值互補地變化。

該等之輸出信號10和11之電壓位準，在輸入端PI和NI之互補信號產生電壓差時，依照該電壓差發生變化。利用此種方式，可以從前置放大器PA1輸出將輸入端PI和NI之差動信號之振幅反相放大後之信號。

在前置放大器PA2之情況，依照基準電壓Ref2和Ref1之差分值，設定輸出信號12和13之電壓位準。在實際之動作時，基準電壓Ref1和Ref2之電壓位準維持為一定。因此，前置放大器PA2之輸出信號12和13之電壓位準亦維持為一定，則其差分值亦維持為一定。該一定之差分值被利用作為輸入差動信號之振幅判定基準。

另外，經由利用相同構造和特性之前置放大器PA1和PA2，即使在基準電壓Ref2和Ref1之中間電壓位準，與差動信號之共同位準(中間值)不同之情況，亦可以產生與該差分值對應之信號。因此，基準電壓Ref1和Ref2，可以與該差動信號Drt和Drb之中間電壓位準獨立地，設定其電壓位準。

另外，在前置放大器PA1，輸入端PI和NI連接到MOS電晶體PQ4和PQ3之閘極。該等之MOS電晶體PQ3和PQ4之閘極為高輸入阻抗狀態，前置放大器PA1之放大動作不會對輸入端NI和PI之信號振幅造成任何不良之影響。因此，可以正確地產生與輸入端NI和PI之信號電壓位準之差分對應之信號。另外，輸入端PI和NI均在信號傳送時可以正確地設定在中間值(共同位準)，而可以正確地檢測信號/資料之傳送時序。

另外，經由利用電阻元件RZ4，可以正確地對輸入差動信號進行差動放大。另外，MOS電晶體PQ3和PQ4，在節點ND3和ND4維持在高側電源電壓位準時，其閘極－源極間電壓被充分地維持。在無信號狀態時，節點ND3和ND4之電壓位準具有很高之電壓位準。即可以產生對應該輸入端NI和PI之電壓變化之高速反應之電流變化，而不要求其臨限值電壓之絕對值變小。因此，可以在與其他之電路元件之P通道MOS電晶體之同一製造步驟，製造前置放大器，可以防止製造步驟之變為複雜。

圖4表示圖1所示之全波整流電路AWR之構造之一實例。在圖4中全波電流電路AWR包含有：MOS電晶體NQ1和NQ2，連接在節點ND7和低側電源節點之間；和N通道MOS電晶體NQ3和NQ4，並聯連接在節點ND8和低側電源節點之間。MOS電晶體NQ1和NQ2分別以閘極接受圖1所示之前置放大器PA1之輸出信號10和11。MOS電晶體NQ3和NQ4分別以閘極接受圖1所示之前置放大器PA2之輸出信號12和13。

全波整流電路AWR更包含有：電阻元件RZ7，連接在高側電源節點和節點ND7之間；和電阻元件RZ8，連接在節點ND8和高側電源節點之間。從節點ND7和ND8產生輸出信號20和21。在高側電源節點供給有電源電壓VDD。在低側電源節點，與圖3所示之前置放大器同樣地，施加有接地電壓VSS。

在該圖4所示之全波整流電路AWR之構造之情況時，MOS電晶體NQ1和NQ2使與前置放大器PA1之輸出信號10和11之電壓位準對應之電流，從節點ND7放電到低側電源節點。MOS電晶體NQ3和NQ4亦同樣地，使與前置放大器PA2之輸出信號12和13之電壓位準對應之電流，從節點ND8放電到低側電源節點。因此，在該等之節點ND7具有與前置放大器PA1之互補輸出信號10和11之加算值對應之電流流動，另外，在節點ND8具有與前置放大器PA2之互補輸出信號12和13之加算值對應之電流流動。利用此種方式，可以產生與輸入差動信號之電壓加算值和基準電壓之加算值之大小對應之信號。依照以下所說明之方式，與該等之加算值對應之電流包含輸入差動信號之振幅資訊和基準電壓之差分值資訊。以下具體地說明全波整流電路AWR之動作。

圖5表示全波整流電路AWR之MOS電晶體NQ1和NQ2之閘極電壓－汲極電流特性。在圖5中，MOS電晶體NQ1和NQ2以其閘極接受信號10和11之電壓V(10)和V(11)，用來分別驅動汲極電流I(10)和I(11)。

該等之電壓V(10)和V(11)之中間值(共同位準)Vcoml在信號收信時被設定在{V(10)＋V(11)}/2之電壓位準。電壓V(10)和V(11)對共同位準Vcoml分別具有電壓差△V1。

另外，在圖5中，電壓Vtn表示MOS電晶體NQ1和NQ2之臨限電壓。該等之MOS電晶體NQ1和NQ2之汲極電流具有與閘極電壓對應之平方特性。

圖6表示圖5所示之全波整流電路AWR之MOS電晶體NQ3和NQ4之閘極電壓－汲極電流特性。在該圖6中，MOS電晶體NQ3和NQ4以其閘極接受信號12和13之電壓V(12)和V(13)，分別驅動電流I(12)和I(13)。該電壓V(12)和V(13)之中心值Vcom2具有電壓{V(12)＋V(13)}/2。電壓Vtn為該等之MOS電晶體NQ3和NQ4之臨限電壓。MOS電晶體NQ1~NQ4之大小(通道幅度和通道長度之比)相等，且臨限值電壓Vtn亦相等。

這時，假定中間電壓Vcom1和Vcom2為相等之狀態。在信號收信時，滿足V(11)－V(10)>V(13)－V(12)之關係。在此種狀態，利用MOS電晶體之汲極電流之平方特性求得下式。

如此一來，利用△V1>△V2求得下式。

因此，VDD－V(20)＝R．I(20)>VDD－V(21)＝R．I(21)

在上式中記號^表示平方。另外，R表示電阻元件RZ7和RZ8之電阻值。

因此，該全波整流電路AWR之輸出振幅(VDD－V(20)，VDD－V(21))，和前置放大器PA1和PA2之輸入之電壓振幅(V(PI)及V(NI)，V(Ref2)－V(Ref1))之大小關係將被保存。

在該輸入端PI和NI之輸入信號之振幅小於基準電壓Ref2－Ref1之振幅(Ref2－Ref1)之情況，輸出電壓V(20)和V(21)之電壓位準為相反地變化，同樣地，施加在該輸入端之差動信號Drt,Drb和基準電壓之振幅關係被保存在全波整流電路AWR之輸出。

因此，在該全波整流電路AWR中，將各個之信號電壓之加算值變換成為電流信號，經由使與該加算值對應之電流/電壓進行比較，可以識別輸入差動信號之振幅是否不大於基準電壓所規定之振幅。

圖1所示之電壓比較器CMP之輸出信號30，成為依照該全波整流電路AWR之輸出信號20和21之電壓位準之高低之電壓位準。亦即，在互補信號Drt和Drb之差分值(差動信號之振幅)大於基準電壓之差分值之情況時，電壓比較器CMP之輸出信號30成為H位準；在無信號狀態時，該電壓比較器CMP之輸出信號30成為L位準。該電壓比較器CMP之輸出信號之L位準之持續期間則利用計時器TMR檢測。

圖7表示圖1所示之計時器TMR之構造之一實例。在圖7中，計時器TMR包含有：P通道MOS電晶體PQ5和PQ6，串聯連接在高側電源之電源節點和輸出節點ND9之間；和N通道MOS電晶體NQ5，連接在輸出節點ND9和低側電源節點之間。

MOS電晶體PQ5以其閘極接受偏壓電壓Vbias，具有作為供給一定之電流之電流源之功能。MOS電晶體PQ6和NQ5以各個之閘極接受電壓比較器之輸出信號30。

計時器TMR更包含有連接在輸出節點ND9和低側電源節點之間之電容元件C。以偏壓電壓Vbias所規定之電流對該電容元件C進行充電，並利用該充電電壓位準檢測信號30之L位準期間。

另外，在圖7中表示規定電容元件C之充電電流之偏壓電壓Vbias，該偏壓電壓Vbias亦可以不是與圖3所示之偏壓電壓Vbias相同之電壓位準。

圖8是信號波形圖，用來表示圖7所示之計時器TMR之動作。以下參照圖8用來說明圖7所示之計時器TMR之動作。

在時刻ta以前，當電壓比較器之輸出信號30為H位準時，MOS電晶體NQ5為ON狀態，MOS電晶體PQ6為OFF狀態。因此，電容元件C放電成為低側電源電壓位準，節點ND9之電壓位準為邏輯低位準(L位準)。

在時刻ta，當信號30降低為L位準時，MOS電晶體NQ5為OFF狀態，MOS電晶體PQ6為ON狀態。因此，經由MOS電晶體PQ5和PQ6從高側電源節點將電流供給到電容元件C。該電容元件C之充電電流利用由偏壓電壓Vbias所規定之MOS電晶體PQ5之電流驅動力而決定。

在此種狀態，節點ND9以藉由電容元件C之電容量和偏移電壓Vbias規定之定電流I所決定之速度，使其電壓位準逐漸上升。其次，在電壓比較器之輸出信號30上升至H位準之時刻tb之時間很長之情況，節點ND9之電壓位準將超過判定基準位準Vt，最後充電至電源電壓VDD位準。

在時刻tb，當電壓比較器之輸出信號30上升為H位準時，MOS電晶體NQ5成為ON狀態，以高速使電容元件C放電，用來使節點ND9之電壓位準成為L位準。

從時刻tc至時刻td之短時間，電壓比較器之輸出信號30視為被驅動為L位準之狀態。在此種情況，電容元件C只在短期間被充電，其電壓位準為低於判定基準電壓Vt之電壓位準。在此種狀態，信號30在時刻tb上升為H位準時，節點ND9立即被驅動成為L位準。

因此，經由檢測該電容元件C之充電電壓位準，不需要利用複雜之電路構造，就可以識別無信號狀態或有發信資料信號。

該信號30在無信號狀態時成為L位準。經由適當地設定從時刻ta起到超過判定基準值Vt之期間，可以正確地進行信號傳送時之資料間之間隔和信號線路之異常狀態之識別。該判定基準值Vt為下一段之檢測部(驅動器)之輸入邏輯臨限值，利用該下一段之檢測部輸入邏輯臨限值和電容元件C之電容量及MOS電晶體PQ5之充電電流，藉以用來設定決定無信號狀態是否為線路之異常所造成之判斷時間。

在下一段之電路中，依照該節點ND9之電壓位準檢測無信號狀態，並實行必要之處理。

另外，假如利用電壓比較器之輸出信號30時，可以在資料收信部再生與收信資料之同步用之時脈信號。亦即，如先前技術之專利文獻1所示，在資料發信時，資料在時脈信號之半個循環期間被轉送，在時脈信號之每半個循環，當資料信號被設定在高阻抗狀態之情況時，圖8所示之時刻td之輸出信號30之上升則表示檢測到有收信到發信資料，藉由利用該信號30之上升，不會對收信信號之電壓位準造成不良之影響，而可以產生輸入資料信號之取入時序信號。

[變化例]

圖9概略地表示本發明之實施形態1之變化例之信號檢測電路之構造。該圖9所示之信號檢測電路之構造在以下之部份與圖1所示之信號檢測電路之構造有所不同。亦即，在輸入電路2未設有前置放大器PA1和PA2。輸入端PI和NI耦合到全波整流電路AWR，另外，來自可變基準電壓產生電路VRG之基準電壓Ref1和Ref2分別代替信號12和13而被施加到全波整流電路AWR。

該圖9所示之信號檢測電路之其他之構造，與圖1所示之構造相同，在對應之部份附加相同之元件符號，而省略其詳細之說明。

在該圖9所示之構造中，基準電壓和差動信號滿足以下之關係：(Drt＋Drb)/2＝(Ref1＋Ref2)/2

亦即，基準電壓Ref1和Ref2之振幅之中間電壓(共同位準)等於差動信號Drt,Drb之振幅之中間值(共同位準)。在此種情況，不需要以前置放大器進行使該共同位準Vcom成為彼此相等之變換操作。

因此，即使使用該圖9所示之信號檢測電路，全波整流電路AWR亦可以以MOS電晶體之閘極接受輸入差動信號，而可以獲得與先前之圖1所示之信號檢測電路相同之作用和效果。另外，不需要設置前置放大器，所以可以減小電路之布置面積和消耗電流。

依照上述方式之本發明之實施形態1時，利用以閘極接受之差動放大器(利用MOS電晶體之閘極而接受信號之放大器)，對互補信號進行放大，和產生基準電壓之差分值，以保存各個差分值之方式對該等之互補信號和互補基準電壓進行電流加算，比較該加算值資訊之大小。因此，可以檢測微小振幅之互補信號之存在面不會影響到輸入差動信號。

另外，經由調整該等之基準電壓Ref1和Ref2之電壓位準，可以用來調整基準電壓之差分值△V2，因此，可以調整互補信號對之差分值，亦即可以調整差動信號之振幅之檢測臨限值。

[實施形態2]

圖10概略地表示依照本發明之實施形態2之信號檢測電路之全體之構造。該圖10所示之信號檢測電路在以下之部份與圖1所示之信號檢測電路之構造有所不同。亦即，在輸入電路2，全波整流電路AWR使用電流鏡型全波整流電路CAWR。在該電流鏡型全波整流電路CAWR，依照來自前置放大器PA1之輸出信號10和11之加算值，與前置放大器PA2之輸出信號12和13之加算值，利用電流鏡動作進行差動放大，產生互補輸出信號20和21。

該圖10所示之信號檢測電路之其他之構造，與圖1所示之信號檢測電路之構造相同，在對應之部份附加相同之元件符號，而省略其詳細之說明。

圖11表示圖10所示之電流鏡型全波整流電路CAWR之構造之一實例。在圖11中，電流鏡型全波整流電路CAWR包含有耦合到高側電源節點且構成電流鏡電路之P通道MOS電晶體PQ10和PQ11。MOS電晶體PQ10之閘極和汲極耦合到節點ND10，其源極耦合到高側電源節點。

MOS電晶體PQ11以其閘極耦合到節點ND10，以其汲極耦合到節點ND11。MOS電晶體PQ10構成該電流鏡電路之主電路。該等之MOS電晶體PQ10和PQ11之大小相等，在MOS電晶體PQ11具有流經MOS電晶體PQ10之電流之鏡比為1之電流流動。

電流鏡型全波整流電路CAWR更包含有：N通道MOS電晶體NQ10和NQ11，並聯連接在節點ND10和低側電源節點之間；和N通道MOS電晶體NQ12和NQ13，並聯連接在節點ND11和低側電源節點之間。

MOS電晶體NQ10和NQ11分別以其閘極接受圖10所示之前置放大器PA1之輸出信號10和11。M0S電晶體NQ12和NQ13分別以其閘極接受圖10所示之前置放大器PA2之輸出信號12和13。

在該圖11所示之電流鏡型全波整流電路CAWR中，在節點ND10有與在MOS電晶體NQ10和NQ11流動之電流之加算值相等之電流I(20)流動。同樣地，在節點ND11亦是有與在MOS電晶體NQ12和NQ13流動之電流之加算值相等之電流I(21)流動。利用圖4所示之電流之表示法時，獲得下列式子。

I(20)＝I(10)＋I(11) I(21)＝I(12)＋I(13)

MOS電晶體PQ10和PQ11構成電流鏡電路，使相同大小之電流流到節點ND10和ND11。在電流I(20)大於電流I(21)之情況時，MOS電晶體NQ12和NQ13不能使該電流全部放電，而節點ND11之電壓V(21)將會上升。亦即，在輸入差動信號之振幅大於基準電壓(參考電壓)之差分值之情況時，信號21成為高位準，信號20成為低位準。

另外一方面，在電流I(20)小於電流I(21)之情況時，相反地，節點ND11之電壓V(21)變成低於節點ND10之電壓V(20)。因此，在無信號狀態時，信號21成為低位準，信號20成為高位準。

節點ND10和ND11之信號20和21之電壓V(20)和V(21)之電壓差，因此與電流加算值I(10)＋I(11)和電流加算值I(12)＋I(13)之加算值之差成正比例。在此種情況，經由MOS電晶體PQ10和PQ11流動之電流成為相等，但是節點ND10和ND11之放電電流量成為不同。輸出信號20和21之電壓V(20)和V(21)滿足下列之關係：

對於該關係式，與求得先前之實施形態1之式(1)時同樣地，經由適用MOS電晶體之汲極電流之平方特性，與實施形態1同樣地，可以在輸出電壓V(20)和V(21)保存差動信號之振幅和基準電壓之差分值。因此，依照該輸出信號20和21之電壓位準，可以識別輸入差動信號振幅是大於或小於基準電壓差分值。經由利用該電流鏡電路(MOS電晶體PQ10和PQ11)，可以藉由其差動動作以高速對電流加算值進行放大，並產生互補信號。

內部信號產生電路4之動作與實施形態1相同。因此，利用高敏感度之電流鏡型全波整流電路，可以更正確地識別該無信號狀態。

[變化例]

圖12表示依照本發明之實施形態2之信號檢測電路之電流鏡型全波整流電路CAWR之變化例。該圖12所示之電流鏡型全波整流電路CAWR包含有：電流源P通道MOS電晶體PQ12，從高側電源節點將定電流供給到節點ND12；和P通道MOS電晶體PQ13，PQ14，PQ15和PQ16，以其源極節點共同耦合到節點ND12，以其閘極分別接受信號10、11、12和13。

MOS電晶體PQ13和PQ14之汲極節點共同耦合到節點ND13。MOS電晶體PQ15和PQ16之汲極共同耦合到節點ND14。在MOS電晶體PQ13和PQ14分別有電流I(10)和I(11)流動。在MOS電晶體PQ15和PQ16分別有電流I(12)和I(13)流動。在節點ND13和14分別產生有輸出信號21和20。

電流鏡型全波整流電路CAWR更包含有構成電流鏡電路之N通道MOS電晶體NQ14和NQ15。MOS電晶體NQ14以其閘極和汲極耦合到節點ND13，以其源極連接到低側電源節點，作為電流鏡電路之主電路而進行動作。MOS電晶體NQ15耦合在節點ND14和低側電源節點之間，並且以其閘極耦合到節點ND13。在MOS電晶體NQ14和NQ15，該等之大小相等，並有相同大小之電流流動。

在該圖12所示之電流鏡型全波整流電路CAWR之構造中，經由MOS電晶體NQ14有電流I(10)＋I(11)流動。另外一方面，在節點ND14，電流I(12)＋I(13)經由M0S電晶體PQ15和PQ16而流動。MOS電晶體NQ14和NQ15有相同大小之電流流動。因此，節點ND14之電壓位準成為與加算電流I(10)＋I(11)和加算電流I(12)＋I(13)之差分值對應之電壓位準。

即使利用P通道電晶體作為振幅檢測電晶體，汲極電流亦具有與N通道MOS電晶體同樣之平方特性，利用與先前之實施形態1同樣之式子，可以表現加算電流之差分值。因此，在該加算電流之差分值，保存輸入差動信號之振幅△V1和基準電壓之差分值△V2之大小關係。

因此，在互補信號10和11之差分值△V1大於基準電壓12和13之差分值△V2之情況時，在節點ND13流動之電流大於在節點ND14流動之電流，來自節點ND14之信號20之電壓位準，變成低於來自節點ND13之信號21之電壓位準。相反地，在輸入互補信號10和11之振幅小於基準電壓12和13之差分值之情況時，在節點ND13流動之電流變成大於在節點ND14流動之電流。因此，利用MOS電晶體NQ14和NQ15之電流鏡動作，用來使來自節點ND14之信號20之電壓位準變成高於來自節點ND13之信號21之電壓位準。

在下一段之電壓比較器CMP，經由使信號20和21之電壓位準進行比較，可以正確地判定互補信號振幅是否在基準電壓值之差分值以上。

在圖11和圖12所示之構造中，係利用依照電源電壓VDD之電壓位準和共同位準Vcom(＝(Vh＋Vl)/2)之電壓位準之關係，以電流鏡型全波整流電路CAWR之敏感度最好之區域進行動作之構造。

經由利用該電流鏡型全波整流電路，可以藉由該差動放大動作，以高敏感且高速度進行輸入差動信號和基準電壓之差分值之大小比較。

依照上述方式之本發明之實施形態2時，利用對電流加算值進行差動放大之電流鏡型全波整流電路，可以高速而且正確地識別該互補輸入信號之差分值之大小。另外，可以獲得與實施形態1同樣之效果。

另外，在該實施形態2，當基準電壓Ref1和Ref2之中間電壓位準，與差動信號Drt,Drb之共同位準相同之情況時，不需要設置前置放大器PA1和PA2。

[實施形態3]

圖13用來概略地表示依照本發明之實施形態3之信號檢測電路之全體之構造。在該圖13所示之信號檢測電路之構造中，在以下之部份與圖1所示之信號檢測電路之構造有所不同。亦即，在輸入電路2，對前置放大器PA2施加之電壓V1和V2被固定在其電壓位準。另外一方面，接受前置放大器PA1和PA2之輸出信號10~13之全波整流電路，由輸出振幅可變全波整流電路VAWR構成。利用該輸出振幅可變全波整流電路VAWR調整比較基準振幅，因此可以調整差動信號Drt,Drb之振幅之檢測臨限值。

圖14表示該圖13所示之輸出振幅可變全波整流電路VAWR之構造之一實例。圖14所示之輸出振幅可變全波整流電路VAWR之構造，與圖1所示之全波整流電路AWR之構造在以下之部份其構造有所不同。亦即，在高側電源節點和節點ND7之間連接有可變電阻元件Z10，在高側電源節點和節點ND8之間連接有可變電阻元件Z11。該等之可變電阻元件Z10和Z11之電阻值由電阻值設定電路RSKK設定。可變電阻元件Z10和Z11之構造，利用例如與先前之圖2所示之基準電壓產生電路之可變電阻元件之構造同樣之構造。亦即，將與各個單位電阻元件並聯連接之開關元件，依照電阻值設定電路RSKK之輸出信號，選擇性地被設定為導通/非導通狀態。該電阻值設定資料，例如，在電阻值設定電路RSKK由暫存器電路構成之情況時，亦可以利用暫存器電路儲存值進行初期設定。

另外，該電阻值設定電路RSKK亦可以例如由可程式設計ROM(唯讀記憶體)所構成，其記憶值可以依照各種用途變化，在各領域實行程式並設定記憶值，依照該記憶值設定可變電阻元件Z10和Z11之電阻值(亦可以進行開關電晶體之選擇性導通/非導通狀態之設定)。另外，亦可以使用熔線元件進行可變電阻元件Z10和Z11之電阻值之調整。

圖14所示之輸出振幅可變全波整流電路VAWR之另一構造，與先前之圖4所示之全波整流電路AWR之構造相同，在對應之部份附加相同之元件符號，而省略其詳細之說明。

在利用圖14所示之輸出振幅可變全波整流電路VAWR之情況時，對於在MOS電晶體NQ1和NQ2流動之電流之加算值I(20)，和在MOS電晶體NQ3和NQ4流動之電流I(12)和I(13)之加算值I(21)，當使可變電阻元件Z10和Z11之電阻值成為R(10)和R(11)時，與求得先前之式子(1)時同樣地，獲得下列之關係：

在此處A表示可變電阻元件Z11和Z10之電阻值R(11)和R(10)之比，R(10)/R(11)。

Vcom表示差動信號之共同位準(基準值)，Vtn是MOS電晶體NQ1~NQ4之臨限電壓。因此，上式之最終邊之第1項為常數。

前置放大器PA2之輸出信號12和13之差分值△V2亦是使其值對應到固定值(V1－V2)之固定值。因此，差動信號之振幅△V1可以依照電阻元件Z10和Z11之比A而調整。亦即，對於輸出信號20和21之電壓位準V(20)和V(21)之大小之判定，經由調整該電阻比A之值可以使差動信號之振幅△V1對基準電壓差分值△V2擴大/縮小，可以調整差動信號之差分值△V1之判定基準位準。

亦即，差動信號之振幅△V1之判定係根據下列之關係進行： ，在上式中K=Vcom+Vtn

依照上述之方式，經由使變更進行互補信號之全波整流(電流加算)之全波整流電路之輸出振幅成為可能，可以將該差動信號振幅之判定基準設定在最佳值，並可以依照各個之使用用途或動作環境，設定最佳值之判定基準。

另外，在該實施形態3中，亦是當固定基準電壓V1和V2之共同位準(中間值)為與差動信號Drt,Drb之共同位準相同之電壓Vcom之情況時，則不需要特別使用前置放大器PA1和PA2。

依照上述方式之本發明之實施形態3時，可以變更全波整流電路之輸出信號之振幅，即使利用固定電壓位準之基準電壓，亦可以將該差動信號振幅之檢測判定臨限值正確地設定在最佳值。

[實施形態4]

圖15表示包含有依照本發明之信號檢測電路之通信系統之構造之一實例。在該圖15中，通信系統包含有發信部100和收信部110。在發信部100和收信部110之間設有互補信號線對1t和1r。通常，在串列資料轉送模態，發信和收信係經由不同之信號線進行，而傳送線路則設置有全雙工方式之資料傳送路徑。因此，該互補信號線1t和1r為從發信部100向收信部110之單方向之資料轉送路徑。該互補信號線對1t,1r亦可以設置多對。

在收信部110包含有：信號檢測電路112，耦合到互補 信號線對1t和1r；和收信緩衝器114，用來對經由互補信號線1t和1r轉送之資料信號進行收信。該信號檢測電路112具有先前之實施形態1至3所說明之構造之任一個，具有用來識別互補信號線1t和1r在指定時間以上是否為無信號狀態之功能。

收信部110更包含有：通信控制電路116，接受來自信號檢測電路112之輸出信號，而進行通信控制；和次段電路118，用以處理從收信緩衝器114所轉送之資料，並將其轉送到內部。

通信控制電路116，在該信號檢測電路112之計時器輸出信號(40)表示為無信號狀態之情況時，判定為在傳送路徑或發信部110有連接不良等之匯流排異常，和實行次段電路118之停止動作和必要之異常檢測處理。

在圖15中，亦表示收信緩衝器114接受來自信號檢測電路112之輸出信號。在此種情況，當在互補信號線對1t,1r產生有異常無信號狀態時，亦可以使收信緩衝器114成為動作停止狀態，並維持高輸出阻抗狀態。

另外，收信緩衝器114亦可以構建成使用該信號檢測電路112所包含之電壓比較器之輸出信號，使用作為資料取入之時脈信號，以進行資料之取入。亦即，在經由互補信號1t和1r轉送互補信號之情況時，時脈信號之半個循環資料信號被轉送，在其餘之半個循環，互補信號線1t和1r被設定在中間電壓(共同位準)。因此，在該資料轉送時，經由檢測互補信號線1t和1r之電壓變化，可以用來 檢測收信資料信號之存在和取樣時序。亦即，以信號檢測電路內之電壓比較器之輸出信號作為觸發信號，在收信緩衝器114進行資料之取樣(取入)，藉以可以確實地取入經由互補信號線1t和1r所轉送之資料信號。在此種情況，通信控制電路116亦可以依照信號檢測電路112之電壓比較器之輸出信號，控制收信緩衝器114之動作。

該圖15所示之通信系統亦可以例如如同在演算處理系統之處理器和記憶器，或處理器和處理器之間所進行者構建成經由互補信號線對轉送資料。另外，在1個之半導體晶片上之記憶器電路中，亦可以使發信部100成為內部資料讀出電路，互補信號線對1t,1r成為內部資料傳送路徑，收信部110成為將資料輸出到外部之輸出電路。在此種情況，收信緩衝器114被構建成為將從內部之資料讀出電路(發信部100)所讀出之資料依序轉送之內部讀出緩衝器，而下段電路118被構建成為最終段之輸出緩衝器。可以抑制在半導體晶片內部之信號傳播延遲之影響，並可以正確地取入內部資料，從而轉送資料。

另外，在互補信號線1t和1r，即使在傳送信號之振幅變小之情況時，經由調整在信號檢測電路112之資料振幅檢測臨限值，可以正確地檢測振幅衰減後之資料信號。

因此，依照本發明之信號檢測電路112可以適用在經由基板上或晶片上之互補信號線對轉送資料之系統/裝置。

依照上述方式之本發明之實施形態3時，可以構建成依照信號檢測電路之輸出信號，控制對轉送資料收信之收信緩衝器之動作，而藉以抑制傳送線路之影響並正確轉送資料信號之系統。

[實施形態5]

圖16概略地表示依照本發明之實施形態5之信號檢測電路之構造。該圖16所示之信號檢測電路在以下之部份其構造與圖1所示之信號檢測電路之構造有所不同。亦即，基準電壓產生電路RGA產生2組之基準電壓Refa,Refb和Refc,Refd。該等之基準電壓分別成為不同之電壓位準。

在前置放大器PA2之前段設有：選擇器120，依照切換控制信號SWCTL選擇基準電壓Refa和Refb之一方；和選擇器121，依照變換控制信號SWCTL選擇基準電壓Refc和Refd之一方。選擇器120和121所選擇之電壓作為比較參考電壓而施加到前置放大器PA2。選擇器120和121所選擇之基準電壓之組，例如(Refa,Refc)和(Refb,Refd)其差分值相同，但是前置放大器PA2之輸出12和13之極性(相對於共同位準)被反轉。亦即，該等之基準電壓滿足以下之關係：Refa>Refc，Refb<Refd

該等之基準電壓之組之中間值(共同位準)可以為相同，亦可以為不同。利用前置放大器PA2可以吸收共同位準之不同。

該圖16所示之信號檢測電路之另一構造，與圖1所示之信號檢測電路之構造相同，在對應之部份附加相同之元件符號/號碼，而省略該等之詳細說明。

前置放大器PA2其構造如圖3所示，用來進行差動放大動作。另外，全波整流器AWR其構造如圖4等所示，用來進行差動放大動作。通常，在差動放大器由於元件(電晶體)特性之差異，存在有偏位(offset)。因此，在輸入信號之電壓位準被固定之情況時，在差動放大後之輸出存在有偏位，會有不能獲得所希望之電壓位準之差動輸出之可能性。

例如，當前置放大器PA2之輸出信號12移位到高於偏位之位準時，將會造成使施加在全波整流器AWR之參考電壓之差分值增大之結果。在此種狀態，即使有資料信號被轉送亦可能被誤判為無信號狀態。在全波整流器AWR，當該前置放大器PA2之輸出信號(比較)參考電壓12,13之電壓位準被固定之情況時，同樣地，由於該偏位，將使比較判定基準固定地偏移，會有不能進行正確之判定之可能性。

利用選擇器120和121，經由切換對前置放大器PA2之基準電壓之電壓位準，用來切換前置放大器PA2之輸出信號(參考電壓)12和13之極性，藉以使該前置放大器PA2之偏位互相抵銷，用來產生正確之判定基準。同樣地，在全波整流器AWR亦是經由切換所施加之比較參考電壓12和13之電壓位準，可以使以閘極接受該等之輸入參考電壓12和13之電晶體之元件特性之差異所引起之偏位互相抵銷，可以進行正確之判定動作(差動放大動作)。

對於前置放大器PA1，轉送互補信號Drt和Drb，在資料傳送時，其極性在每次轉送資料時成為不同之可能性變高(同一邏輯值之資料被連續轉送之可能性變小)，此種之偏位因為在資料轉送時被抵銷，所以不會特別地產生問題。

對選擇器120和121之切換控制信號SWCTL之產生係以考慮資料轉送時脈信號週期之適當週期，變換選擇器120和121之選擇信號。該切換控制信號SWCTL亦可以例如從圖15所示之通信控制電路116產生。該基準電壓之切換時序亦可以在資料轉送時，在互補信號線1t和1r回複到共同位準之期間進行，亦可以與傳送資料同步地變換基準電壓。在與輸入差動信號同步地切換基準電壓之情況時，設置時脈產生器用來在內部產生與資料轉送時脈信號相同頻率之內部時脈信號，當檢測到資料傳送時，使該時脈產生器活性化，與內部之時脈信號同步地產生變換控制信號SWCTL。

依照上述方式之本發明之實施形態5時，因為構建成可切換比較基準之參考電壓之極性，所以差動放大器之偏位會互相抵銷，可以進行正確之輸入差動信號之振幅之檢測。

另外，在實施形態5中，與實施形態1同樣地，可以使基準電壓產生電路RGA之輸出之基準電壓之電壓位準成為可調整，另外，與實施形態3同樣地，亦可以使基準電壓產生電路之輸出之基準電壓之電壓位準被固定，使全波整流器之輸出電壓振幅成為可變。另外，在選擇器120和121所選擇之基準電壓之組之共同位準，與輸入差動信號之共同位準為相同之情況時，與實施形態1之變化例同樣地，亦可以不使用前置放大器PA1和PA2。

[實施形態6]

圖17概略地表示依照本發明之實施形態6之信號檢測電路之應用之構造。在圖17所示之構造中，使依照輸入信號IN產生互補信號OUT和OUTN之驅動器130之增益，根據該驅動器130之輸出信號之振幅進行調整。對驅動器130之輸入信號IN亦可以為差動信號。該驅動器130只被要求依照輸入信號產生互補信號OUT和OUTN而用以驅動圖式所無之信號線，可以是通信介面之發信部之匯流排驅動器，亦可以是用以驅動積體電路裝置內部之內部資料匯流排之驅動器。驅動器130亦可以是具有可變增益放大功能之電路構造。

為能進行該驅動器130之增益控制，設有靜噪器(squelch)134。該靜噪器134與實施形態1至3和5之信號檢測電路之任一個之構造同樣地，至少具有全波整流器和電壓比較器，在增益控制之情況時，利用電壓比較器CMP之輸出信號。

靜噪器134接受基準電壓產生電路132輸出之基準電壓Ref1和Ref2，和驅動器130輸出之互補信號OUT和OUTN，使該等之差分值進行比較，依照其比較結果控制驅動器130之增益。

亦即，靜噪器134在驅動器130之輸出互補信號OUT和OUTN之差分值(差動信號之振幅)小於基準電壓Ref1和Ref2之差分值時，驅動器130之增益變大，在相反時則維持驅動器130之增益。利用此種方式，可以使驅動器130之輸出互補信號OUT和OUTN之振幅維持在指定值以上，可以抑制由於動作環境在驅動器130之輸出信號線或輸入信號線之負載發生之差異之影響，可以傳送所希望之振幅之信號。

另外，驅動器130之增益可以依照動作環境進行調整，假設最劣之情況，亦不需要固定式地設定驅動器130之增益，可以減小驅動器之過量之消耗電流。

驅動器130之增益之調整，經由調整驅動器130之電流源電晶體之驅動電流量，可以容易地進行。亦即，在驅動器130，並聯地設置多個之電流源電晶體，將該等之電流源電晶體，依照靜噪器134之輸出信號(依照電壓比較器之輸出信號)，選擇性地設定為導通/非導通狀態。

另外，基準電壓產生電路132輸出之基準電壓，在圖17中，使其電壓位準成為可變。但是，亦可以使該等之基準電壓Ref1和Ref2之電壓位準成為可變，在靜噪器134之內部利用用以調整全波整流電路之輸出信號之振幅之構造。另外，與實施形態5同樣地，亦可以利用從基準電壓產生電路132之多組中選擇基準電壓並將其施加到靜噪器之構造。

另外，當對驅動器130施加互補信號之情況時，亦可以依照設在靜噪器134之計時器之輸出信號，將驅動器130選擇性地設定在非活性狀態。亦即，當無信號狀態繼續指定時間以上時，驅動器130之互補輸出信號OUT和OUTN成為相同電壓位準，而差分值成為在基準電壓之差分值以下。因此，利用靜噪器134內之計時器檢測出不進行信號傳送時，將驅動器130之電流源電晶體設定為OFF狀態。利用此種方式可以減小無信號時之消耗電流。

依照上述方式之本發明之實施形態6時，依照驅動器之互補輸出信號之振幅和基準電壓之差分值之大小，調整驅動器之增益。因此，可以依照動作環境適當地調整增益，並正確地傳送信號，可以防止下一段(收信部)之錯誤動作。

本發明之信號檢測電路可以適用在一般之轉送互補信號之電路。經由適用在微小振幅之信號之傳送路徑，可以正確地檢測微小信號之存在。特別是可以適用在經由互補信號線對串列轉送資料之系統。例如，經由適用在以串列ATA或PCI陳式(PCI Express)等之串列傳送模態，高速地進行資料傳送之介面電路的收信部，可以用來正確地識別信號傳送狀態。

上面已詳細說明本發明，但是該說明只作舉例用，不用來限定本發明，本發明之範圍係由所附之申請專利範圍經解釋而應明白地理解。

1t、1b‧‧‧互補信號線

1t、1r‧‧‧互補信號線對

2‧‧‧輸入電路

4‧‧‧內部信號產生電路

10、11‧‧‧互補信號

12、13‧‧‧互補信號

20、21‧‧‧互補信號

30、40‧‧‧輸出信號

100‧‧‧發信部

110‧‧‧收信部

112‧‧‧信號檢測電路

114‧‧‧收信緩衝器

116‧‧‧通信控制電路

118‧‧‧次段電路

120、121‧‧‧選擇器

130‧‧‧驅動器

132‧‧‧基準電壓產生電路

134‧‧‧靜噪器

AWR‧‧‧全波整流電路

C．．．電容元件

CAWR．．．電流鏡型全波整流電路

CMP．．．電壓比較器

Drt、Drb．．．差動信號

NQ1~NQ5、NQ10~NQ15．．．N通道MOS電晶體

OUT、OUTN．．．互補信號

PA1、PA2．．．前置放大器

PI、NI．．．輸入端

PQ1~PQ6、PQ10~PQ16．．．P通道MOS電晶體

Refa、Refb、Refc、Refd．．．基準電壓

RGA．．．基準電壓產生電路

Ref1、Ref2．．．基準電壓

RSK、RSKK．．．電阻值設定電路

RZ4~RZ8．．．電阻元件

SWCTL．．．切換控制信號

TMR．．．計時器

VAWR．．．輸出振幅可變全波整流電路

VRG．．．(可變)基準電壓產生電路

Z1~Z3．．．電阻元件

Z10、Z11．．．可變電阻元件

圖1概略地表示本發明之實施形態1之信號檢測電路之全體之構造。

圖2表示圖1所示之基準電壓產生電路之構造之一實例。

圖3表示圖1所示之前置放大器之構造之一實例。

圖4表示圖1所示之全波整流電路之構造之一實例。

圖5表示圖4所示之全波整流電路之差動信號振幅和加算電流之關係。

圖6表示圖4所示之全波整流電路之基準電壓振幅和加算電流之關係。

圖7表示圖1所示之計時器之構造之一實例。

圖8是信號波形圖，用來表示圖7所示之計時器之動作。

圖9表示本發明之實施形態1之變化例之信號檢測電路之構造。

圖10表示本發明之實施形態2之信號檢測電路之構造。

圖11表示圖10所示之電流鏡型全波整流電路之構造之一實例。

圖12表示圖10所示之電流鏡型全波整流電路之另一構造。

圖13概略地表示本發明之實施形態3之信號檢測電路之構造。

圖14表示圖13所示之輸出信號可變全波整流電路之構造之一實例。

圖15表示本發明之實施形態4之通信系統之構造之一實例。

圖16概略地表示本發明之實施形態5之信號檢測電路之全體之構造。

圖17表示本發明之實施形態6之信號檢測電路之用途之一實例之構造。

1t、1b．．．互補信號線

2．．．輸入電路

4．．．內部信號產生電路

10、11．．．互補信號

12、13．．．互補信號

20．．．互補信號

21．．．互補信號

30．．．輸出信號

40．．．輸出信號

AWR．．．全波整流電路

CMP．．．電壓比較器

Drt、Drb．．．差動信號

PA1、PA2．．．前置放大器

PI、NI．．．輸入端

Ref1、Ref2．．．基準電壓

TMR．．．計時器

VRG．．．(可變)基準電壓產生電路

Claims (15)

1. 一種信號檢測電路，其具備有：輸入電路，分別以高阻抗接受互補輸入信號和互補參考電壓，產生上述互補輸入信號之電流加算信號和上述互補參考電壓之電流加算信號，並且將該等之電流加算信號分別變換成為第1和第2電壓信號而進行輸出；和電壓比較電路，使上述輸入電路所輸出之第1和第2電壓信號進行比較，依照該比較結果產生表示上述互補輸入信號之差分值和上述互補參考電壓之差分值之大小之信號。
2. 如申請專利範圍第1項之信號檢測電路，其中，上述互補輸入信號經由互補信號線對而被轉送；上述輸入電路包含有：第1前置放大器，包含有以閘極接受上述互補輸入信號之第1電晶體對，用來對上述第1電晶體對之閘極電壓進行差動式放大，而產生互補信號；第1加算電路，用來對上述第1前置放大器所輸出之互補信號進行電流加算，將該加算結果變換為電壓信號，並作為上述第1電壓信號輸出；第2前置放大器，包含有以閘極接受上述第1和第2參考電壓之第2電晶體對，用來對上述第2電晶體對之閘極電壓進行差動式放大，而產生互補信號；和第2加算電路，用來對上述第2前置放大器所輸出之互補信號進行電流加算，並且將電流加算信號變換成為電壓 信號，並作為上述第2電壓信號輸出。
3. 如申請專利範圍第1項之信號檢測電路，其中，上述互補輸入信號經由互補信號線而被轉送；上述輸入電路具備有：第1加算電路，包含有以閘極接受上述互補輸入信號之第1電晶體對，用來對上述互補輸入信號進行電流加算，將該加算電流信號變換成為第1電壓信號而進行輸出；和第2加算電路，包含有以閘極接受上述第1和第2參考電壓之第2電晶體對，用來對上述第1和第2參考電壓進行電流加算，將該電流加算值變換成為第2電壓信號而進行輸出。
4. 如申請專利範圍第1項之信號檢測電路，其中，更具備有：計時器電路，依照上述電壓比較電路之輸出信號，判定上述互補輸入信號之差分值小於上述互補參考電壓之差分值之時間，是否繼續於預定時間以上。
5. 如申請專利範圍第4項之信號檢測電路，其中，上述計時器具備有：電容元件，依照上述電壓比較電路之輸出信號而被充電。
6. 如申請專利範圍第1項之信號檢測電路，其中，上述輸入電路更具備有：用以調整上述互補參考電壓之電壓位準之電路。
7. 如申請專利範圍第1項之信號檢測電路，其中，上述輸入電路更具備有：基準電壓產生電路，用來產生多組之基準電壓；和 選擇器，以變更上述互補參考電壓之極性之方式，選擇上述基準電壓產生電路所產生之基準電壓之組。
8. 如申請專利範圍第1項之信號檢測電路，其中，上述互補輸入信號由依照上述電壓比較電路之輸出信號而被調整增益之驅動器所產生。
9. 一種信號檢測電路，其具備有：輸入電路，包含有以閘極接受互補輸入信號之第1電晶體對和以閘極接受互補參考電壓之第2電晶體對，對分別在上述第1電晶體對和上述第2電晶體對流動之電流進行差動式放大，而產生互補輸出信號；和電壓比較電路，用來使上述輸入電路之互補輸出信號進行比較，而產生與該比較結果對應之信號。
10. 如申請專利範圍第9項之信號檢測電路，其中，上述輸入電路更具備有：第1前置放大器，包含有以閘極接受在互補信號線轉送之差動信號之第3電晶體對，用以對上述差動信號進行差動放大，而產生上述互補輸入信號；和第2前置放大器，包含有以閘極接受電壓位準不同之第1和第2基準電壓之第4電晶體對，用來對上述第1和第2基準電壓進行差動式放大，而產生上述互補參考電壓。
11. 如申請專利範圍第9項之信號檢測電路，其中，更具備有計時器電路，依照上述電壓比較電路之輸出信號，判定上述互補輸入信號之差分值小於上述互補參考電壓之差分值之時間是否繼續於預定時間以上。
12. 如申請專利範圍第11項之信號檢測電路，其中，上述計時器具備有電容元件，依照上述電壓比較電路之輸出信號而被充電。
13. 如申請專利範圍第9項之信號檢測電路，其中，上述輸入電路更具備有用來調整上述互補參考電壓之電壓位準之電路。
14. 如申請專利範圍第9項之信號檢測電路，其中，上述輸入電路更具備有：基準電壓產生電路，用來產生多組之基準電壓；和選擇器，以變更上述互補參考電壓之極性之方式，選擇上述基準電壓產生電路所產生之基準電壓之組。
15. 如申請專利範圍第9項之信號檢測電路，其中，上述互補輸入信號由依照上述電壓比較電路之輸出信號而被調整增益之驅動器所產生。