CN100437127C - 差分电压重叠检测器及检测差分电压的方法 - Google Patents
差分电压重叠检测器及检测差分电压的方法 Download PDFInfo
- Publication number
- CN100437127C CN100437127C CNB2005800182598A CN200580018259A CN100437127C CN 100437127 C CN100437127 C CN 100437127C CN B2005800182598 A CNB2005800182598 A CN B2005800182598A CN 200580018259 A CN200580018259 A CN 200580018259A CN 100437127 C CN100437127 C CN 100437127C
- Authority
- CN
- China
- Prior art keywords
- voltage
- input
- differential
- differential voltage
- displacement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00323—Delay compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Devices For Supply Of Signal Current (AREA)
Abstract
一种差分阈值电压电平检测电路(300)接收一差分电压对(VP、VM)作为输入,并将差分对的各个分量施加于一独立的电压位移电路(315)。各个电压位移电路可构成以一调节(318)电流产生同相的位移和非位移版本(VPH、VPL、VMH、VML)的。对于位移的输出差分电压的组来说,位移幅值正比于输入了位移电路的电流并且构成小于所要检测的差分电压峰间值的幅值。在检测器中的电流反射镜包括一基准电流(Iref),其构成为产生一流过电压发生器的电流。该电流幅值足以产生一调节电压输出给该向提供电压位移电路的两个电流调节器件。重叠检测器(500)接收(540-546)两个差分电压对(330、335、370、375)并产生一表示一输入是处于一检测阈值的信号(VOUT)。
Description
技术领域
本发明涉及差分电压电平检测的领域。更具体地说,本发明涉及一种基于以一基准阈值电平检测高速差分信号的重叠的差分信号检测。
背景技术
差分信号常用于廉价、高速、低功耗和抗噪声的通信。差分信号对具有电位以相反方向转变的互补电压分量。这种互补变化使信号可以较低的峰间值电压进行通信,因为接收器比单端检测器可以更佳地控制其输入阈值。较小的电压摆幅意味着较低的电源要求。
差分阈值检测一般都包含一检测器电路,该检测器电路以一差分输入信号分量作为输入并且响应于该输入信号的变化产生电压或电流量。该检测器重复地为该输入信号的相反(互补)分量产生一电响应并且在一互连的网络中将两分量组合以提供一完整的检测装置。检测器可以利用该两个电压或电流量以及互补地工作以提高灵敏度并且可要求较小的在输入端上的峰间幅值作检测。另外,大部分差分检测电路不能有效地响应输入对中的由噪声、工艺过程或温度波动所引起的恒等变化。理想地说,当两个信号都具有相类似的正或负的分量时。差分检测器能够相同地追踪类似分量并且不会对所输出的差分信号附加由类似分量所引起的响应。这一效应被称之为共模抑制能力。
在其它差分检测技术中,电流反射镜偏置处于饱和状态的长沟道晶体管对以为过程提供电流。施加于互补晶体管的差分信号分量提供这些分量的电流导引。在极限情况下,随着输入电压分量以相反的方向变化,一侧会积聚所有电流而另一分支会开路和不导通,这样,就可以检测到单个信号的变化。通过电路的对称,就能够检测到互补信号的变化。因为输入信号尽可能多的发生变化,所以当两个器件都处于饱和状态时就能够获得最大放大器增益。这也使得功耗达到最大。更理想的技术是能够以较低的功率来获得类似的检测结果。
业已有人试图改善差分信号检测器。例如,授予Fetterman等人的美国专利5,939,904叙述了一种控制在一差分缓冲器中的共模电压的调整器件。通过向差分缓冲器的输出提供两个具有相反极性的电流可驱使共模输出电压到一选择值。感测一产生的输出电压以及将第二电流调节到可给出一要求的共模输出电压。授予Clerici等人的美国专利6,175,226叙述了一种全差分放大器,其具有一可为该放大器的一输出电流提供调节的电流反射镜。差分放大器的输出电压仍固定在一施加于电流反射镜的调节分支的基准电压的数值上。Therisod的美国专利申请公告2002/0070767叙述了一种高频检测电路,其包括一在差分输入两端具有偏置网络的差分放大器。该偏置网络的中点连接于一输出晶体管。输出晶体管可基于输入差分电压信号来调节差分放大器何时导通。
然而,这些参考文献都存在着一些缺点,至少在以下其中一个方面:允许施加一基准电流以产生一差分信号结构的一位移电压从而能够将检测设置在精确校对的水平上;创建成对的自一单源相互校对的高电平和低电平信号组,其适于直接施加于一具有有限数量器件的电压重叠检测器以使电路最少化;以及允许在现有集成电路芯片技术中所遇到的降低的电源和有限带宽的环境中产生具有高精度的位移和非位移电压对。
参照图1,所示为一现有技术的前端电压电平位移器100。一差分电压对的正分量输入第一差分输入110(VP)。第一差分输入100连接着两个运算放大器。第一运算放大器120在正的差分-低端130(VPL)上提供输入信号的相位位移。第二运算放大器120b连接于第一位移电压源140。第二运算放大器120b在正的差分-高端135(VPH)上产生一输出,其通过第一位移电压源140的值位移且与正的差分-低端130上的输出同相。
进一步参照图1,互补差分电压对的负分量连接于负的差分输入150(VM)。在负的差分输入150连接的电路对称于上文的在正分量处理中所述的电路。负分量处理相类似地进行,但与所述的正分量相比较则相移180°。互补差分电压产生于负的差分-低端170(VML)和负的差分-高端175(VMH)。
参照图2,一互补差分电压对包括一正的分量210和一相反或负的分量2。两分量的电压皆可在一峰间差分电压239(VP-P)的范围内变化。一差分电压239的峰间幅值的范围从差分电压最大电平240(VH)的一最大值至到差分电压最小电平245(VL)的一最小值。一互补差分电压对的正分量210可施加到,例如前端电压电平位移器100的正差分输入110,而一互补差分电压对的负分量250可如上述般施加到负差分输入150。
然而,独立的类似于图1中所需要的四个运算放大器,意味着可以引入个别、独立的偏置系数并且要求相当多数量的器件以实现四个电路。这种方法需要增加集成电路的面积和功率以致实现起来较为昂贵。此外,如此多的独立器件使到难以维持对输出电压范围的容限作紧密跟踪。
因此,本领域需要:一种提供一用于调节前端电压位移器的位移电压且具有在所产生电压中紧密跟踪的能力的器件、避免采用多个独立电压偏移分量以及一采用较少器件来实现的电压检测器的设计。此外,还希望能够产生一种前端位移器的结构,其无需一有源器件电路,继而其对电压阈值的要求。这种有源器件不能以不断地降低的电源电压来测量。
发明内容
本发明涉及一种于一可配置阈值电压检测差分电压对的装置。这是通过以一差分电压对作为一前端电压位移器的一输入以及继而使该前端电压位移器与一产生一表示一检测信号的输出信号的重叠电压检测器耦合来实现。该前端电压位移器接受该差分电压对作为输入并且提供一位移版本以及一与位移版本基本相等且同相的非位移版本的输出。这种电压对的结构适于施加于一后端重叠检测器,其中一输出表示一在一可配置电压阈值上的检测信号。
一在电流镜电路中的电流幅值产生一相应的电压基准基准输出。在与该电压基准相连的电压跟随电流发生器产生一由电流镜电路中的电流幅值所配置的输出电流幅值。该电流发生器的输出施加于一电压位移电路。
在该前端电压位移器中,一输入差分电压对中的各个分量皆有一电压位移电路。电压基准输出与每一电压位移电路连接以在每一电压位移电路产生一基本相等的校正电流。该电压位移电路产生该差分输入电压对的位移版本和非位移版本。为了作比较,产生的非位移版本与位移版本同相。将位移版本和非位移版本施加于本文所述的重叠电压检测器。选择在位移电路中的电流幅值以产生一在输出端位移的电压幅值,其校正到小于所要检测的差分输入电压的要求的峰间幅值。由于在每一电压位移电路中流过基本相等的电流,所以两组差分电压皆被校正。可产生四组差分电压分量。
该四组差分电压分量馈入一差分重叠检测器的输入端。一由差分电压分量所驱动的器件电路可以向一差分放大器提供中间差分电压输入。一自该差分放大器的输出信号表示在一可配置阈值上的差分信号的检测。
本发明的上述以及其它功能特征、方面和优点通过参考以下的叙述和所附的权利要求就会变得更加容易理解。
附图说明
图1所示为一自一输入互补差分电压对产生一电压位移版本和一基本相等且同相的版本的现有技术电路。
图2所示为一对应于图1所示的现有技术电路的输入电压波形。
图3所示为本发明的一高速前端差分电压位移器。
图4所示为图3所示的高速前端差分电压位移器的电压波形。
图5所示为本发明的一电压重叠检测器。
图6所示为图5所示的电压重叠检测器的电压和电流波形。
图7所示为检测差分电压的一典型工艺流程图。
图8所示为位移一差分电压对的一典型工艺流程图。
具体实施方式
参照图3,所示为一前端电平位移器300的示范性实施例,其包括在一正电源总线305和一负电源总线320之间串联耦合的电压发生PMOS晶体管355和电流基准360。电压发生PMOS晶体管355和电流基准360形成一在一电压基准端359产生一基准电压的电流反射镜。
一互补差分电压对的正信号分量连接在一第一差分输入PMOS晶体管312的一正差分输入310(VP)上。该第一差分输入PMOS晶体管的源极端与一正差分-低端330(VPL)耦合,而其的一漏极端则与负电源总线320耦合。一第一电压位移电路315在正差分-低端330和正差分-高端335(VPH)之间耦合。该第一电压位移电路315包含并行连接的一第一电压位移电阻器314和一第一电压位移电容器316。一第一电流调节PMOS晶体管318在正差分一高端335和正电源总线305之间耦合。
电压基准端359与一向第一电压位移电路315提供基准电压和产生一调节电流的第一电压控制输入319耦合。一施加于正差分输入310的低电平信号在正差分-低端330上产生一低电平,从而使一调节电流流过以在该正差分-低端330上产生一正差分-低电压430(见图4)以及在该正差分-高端335上产生一正差分-高电压435。该在正差分-高端335上产生的正差分-高电压435的幅值与该由第一电流调节PMOS晶体管318产生且流过第一电压位移电路315的调节电流的幅值成正比。该由第一电流调节PMOS晶体管318产生的电流的幅值进一步配置成产生一位移的正差分-高电压435,其小于要检测的输入差分电压对的峰间电压分量。
在正差分-低端330上的信号输出与在正差分输入310上的信号输入在幅值、持续时间、脉冲宽度、输入及输出转换速率、上升及下降时间作比较以使其与在正差分输入310上的信号基本相等,此外其相移或延迟时间与该正差分-高端335的相等。该相移在正差分-低端330上提供该在正差分输入310的信号输入的一延迟版本以及在该正差分-高端335上提供一与该在正差分输入310上的信号输入同相的位移版本。
一互补差分电压对的负信号分量连接着一负差分输入350。负差分输入350连接着与上述的用于正差分输入310的电路相对称的电路。负信号分量产生的结果类似于正信号分量,但相移180°。例如,在一负差分-高端375上产生一负差分-高电压475和在一负差分-低端370上产生一负差分-低电压470。
例如,本发明的一适用于USB的具体示范性实施例可以具有适当地选择的电压位移电阻器,以使该输入电压对的幅值位移以产生一在大约15mv以及15mv外加该前端电平位移器300的任何偏移电压之间的重叠。一与电压位移电阻器并联的电容数值可选择成使一RC时间常数可与在输入端检测到的最大时间周期相关联。该时间周期在一最小输入频率时发生。
参照图5,所示为一重叠检测器500的示范性实施例,其包括一与一第一电流源525a和一第二电流源525b的一输入端耦合的正电源总线510。电流源525a和525b各自具有一与一对PMOS晶体管540、542和544、546的一源极输入耦合的输出端。一第一上拉PMOS晶体管540在其栅极输入与前端电压电平位移器300的正差分-低端330(见图3)耦合以接收一正差分-低电压430(见图4)。一第二上拉PMOS晶体管542在其栅极输入与前端电压电平位移器300的负差分-高端375耦合以接收一负差分-高电压475。一第三上拉PMOS晶体管544在其栅极输入与前端电压电平位移器300的负差分-低端370耦合以接收一负差分-低电压470。一第四上拉PMOS晶体管546在其栅极输入与前端电压电平位移器300的正差分-高端335耦合以接收一正差分-高电压435。
第一上拉PMOS晶体管540和第三上拉PMOS晶体管544的漏极输出与一差分放大器550的负输入端552耦合。第二上拉PMOS晶体管542和第四上拉PMOS晶体管546的漏极输出则与差分放大器550的正输入端554耦合。
该差分放大器550与两个电容器耦合。一第一电容器562耦合在差分放大器550的负输入端552和负电源总线520之间。一第二电容器564耦合在差分放大器550的正输入端554和负电源总线520之间。
两对NMOS晶体管570、572和574、576的各个源极端与负电源总线520连接。一第一下拉NMOS晶体管570通过其栅极输入和漏极输入与差分放大器550的负输入端552耦合。一第二下拉NMOS晶体管572以其栅极输入与差分放大器550的正输入端554耦合以及以其漏极输入与差分放大器550的负输入端552耦合。一第三下拉NMOS晶体管574通过其栅极输入和漏极输入与差分放大器550的正输入端554耦合。一第四下拉NMOS晶体管576以其栅极输入与差分放大器550的负输入端552耦合以及以其漏极输入与差分放大器550的正输入端554耦合。
参照图6,一示范性的重叠检测波形600表示了一互补差分电压对的相互作用。如上所详述,在正差分-低端330(见图3)上产生一正差分-低电压430(见图4),在负差分-低端370上产生一负差分-低电压470,在正差分-高端335上产生一正差分-高电压435以及在负差分-高端375上产生一负差分-高电压475。所有四个差分电压分量皆施加于该重叠检测器500的相应端(见图5)。
该负差分-高电压475与该正差分-低电压430相重叠425或该正差分-高电压435与该负差分-低电压470相重叠420可产生一高电平正差分电路电流614(Io2)。该正差分电路电流614给该该差分放大器的正输入端554产生一高电平正差分放大器输入电压654(Vo2)。该正差分放大器输入电压654的高电平施加于该第二下拉NMOS晶体管572,导致一反向的负差分电路电流612(Iol),以减小在第一下拉NMOS晶体管570两端的电压,该电压会将施加于该差分放大器的负输入端552的负差分放大器输入电压652(Vol)的电位降低。
在两个重叠相位间,这种互补电压组可在差分放大器的输出端555上产生一高电平的差分放大器输出电压655(Vout)。只要通过一输入互补差分电压对的一组合适的功能部件产生相继的重叠,就可以维持该高电平的差分放大器输出电压。
参照本发明的采用一USB的实施例,对于上升时间大约500.微微秒的信号来说,就需要电容器的值至少为大约140毫微微法拉以及直至一可确保Vol的上升电压不超过10mV和Il大约为200μA的电容值。
参照图7,所示为一差分电压的检测方法700,其包括选择一电压检测阈值的幅值710,其选定为小于一输入差分电压对的一预期的峰间值电压。该阈值选定为小于输入信号,以使有一可由重叠检测器检测的重叠,正如上述那样。该检测阈值的幅值小于输入信号的幅值,两者相差相等于输入信号中的任何峰间值噪声分量和电压位移电路的任何非线性幅值之和。
通过选择的电压检测阈值使一输入差分电压对的电位位移720,从而产该生输入电压对的一位移版本。幅值上大于检测阈值的任何部分的输入信号流都会与非位移版本产生一重叠。然后,该过程检测730在该输入差分电压对的非位移版本的各个相位与该输入差分电压对的位移版本的各个相位中的任何重叠。该检测过程的最后步骤为产生740一表示该输入差分电压对是在所选择检测阈值下检测还是在大于所选择检测阈值下检测的输出信号。
参照图8,所示为一通过一位移电位幅值作位移的差分电压对的产生方法800,其包括选择一位移电位幅值810。该位移电位幅值选择成小于一预期的峰间值信号,使得位移的输出会与一非位移版本重叠。该重叠为输出信号的一使其适于检测的特征。选择一电流基准的幅值820,其会电偏置一差分电压位移器的内部元件,从而在任何输入信号的电位上产生位移。该电流幅值将产生一可产生一相称的电压位移的内部偏置点。然后,该过程使该输入差分电压对作一位移830,该位移的幅值相等于由该选择的电流基准所确定的位移电位以产生该输入差分电压对的一位移版本。该位移过程的最后步骤为产生840该输入差分电压对的一位移版本和一非位移版本以作为输出。
尽管本发明已根据一些示范性的实施例作出叙述,但是本领域的技术人员应该意识到另外的一些可以迅速地想到的实施例仍应落在本发明的保护范围内。例如,具体的差分输入电压接收器件或者开关装置以PMOS或NMOS晶体管来表示;提供的某些电流调节器件为电压跟随电流发生PMOS器件;具体的基准电压发生器用该些以栅极连接输出的饱和PMOS负载器件来表示;电压调节器件描述为电流反射镜;以及电压电平位移器件描述为并联耦合的电阻器和电容器,其中上述所有的表示皆作为实施本发明的一些示范性实施例。然而,本领域的技术人员可容易地实施不同的方案,例如,通过使用双极性面结型晶体管、面结型场效应晶体管或绝缘栅极双极性晶体管作为开关装置和实现上述的电压控制器件。技术人员可选择地采用自所述实施例的基准电压发生器和/或电压调节器件作为一在适合的电源线之间的串联的负载器件组合,其包括增强型或耗尽型结构的NMOS或PMOS晶体管或者反向偏置的齐纳二极管,并获得相同的电压基准发生效果。本领域的技术人员也可选择地通过组合自以栅极与漏极相耦合的非饱合NMOS负载器件的电阻元件和将电荷存储器件构成为一由一采用栅极作为第一端和将源极与漏极相耦合作为第二端的MOS晶体管器构成的结构来实现电压电平位移器件。通过并联耦合这些器件就能够获得同样的用于位移两端之间的电位的器件。因此,本发明的保护范围只受限于所附的权利要求。
Claims (13)
1.一种差分电压重叠检测器,其包括:
一对差分电压输入,每一所述差分电压输入具有一对构成为接收一互补输入电压的一分量的输入端,所述互补输入电压的所述分量进一步可构成为一差分电压对的一位移分量或一非位移分量;
一对电流导引电路,每一所述电流导引电路构成为接收所述差分电压输入的其中之一并且产生一对内部差分电压的其中之一;
一对电流源,每一所述电流源构成为在一正电压源和所述电流导引电路的其中之一的一输入之间耦合,所述电流源进一步构成为提供足够的电流以在所述内部差分电压的其中之一的一结点上维持一内部差分电压;
一差分放大器,所述差分放大器构成为输出一得自所述一对内部差分电压的检测信号;以及
一对电荷存储器件,每一所述电荷存储器件构成为维持一足够的电荷以便在所述内部差分电压的所述结点上产生一保持电压。
2.如权利要求1所述的差分电压重叠检测器,其特征在于,所述差分电压输入的其中之一的所述一对输入端各自包括一开关装置,其中所述开关装置具有一与所述互补输入电压的所述分量耦合的第一控制输入、一与所述电流导引电路的其中之一的一输入耦合的输出以及一与所述电流源的其中之一耦合的第二输入。
3.如权利要求2所述的差分电压重叠检测器,其特征在于,所述开关装置是为一p型金属氧化物半导体场效应晶体管。
4.如权利要求1所述的差分电压重叠检测器,其特征在于,所述电流导引电路进一步包括一开关装置和一电阻负载器件,所述开关装置与所述电阻负载器件并联耦合。
5.如权利要求4所述的差分电压重叠检测器,其特征在于,所述开关装置构成为通过将所述电阻负载器件的一输出与一负电源基准耦合使一流过所述电阻负载器件的电流分流。
6.如权利要求4所述的差分电压重叠检测器,其特征在于,所述开关装置还可进一步构成为接收一自所述差分电压输入的其中之一的所述输入端的一互补输出的控制输入。
7.如权利要求4所述的差分电压重叠检测器,其特征在于,所述开关装置是为一n型金属氧化物半导体场效应晶体管。
8.如权利要求4所述的差分电压重叠检测器,其特征在于,所述电阻负载器件为一构成为一栅极与漏极输入相耦合的饱和模式负载器件的n型金属氧化物半导体场效应晶体管。
9.如权利要求4所述的差分电压重叠检测器,其特征在于,所述电荷存储器件为一电容器。
10.一种差分电压检测方法,其包括以下步骤:
选择一比一输入差分电压对的一峰间值电压为小的电压检测阈值的幅值;
通过所述电压检测阈值的所述幅值使所述输入差分电压对的一电位位移以产生所述输入差分电压对的一位移版本;
检测所述输入差分电压对的非位移版本的各个相位与所述位移版本的各个相位的一重叠;以及,
产生一表示所述输入差分电压对是在选择的所述电压检测阈值的所述幅值下检测还是在大于所述幅值下检测的输出信号。
11.如权利要求10所述的检测差分电压的方法,其特征在于,所述电压检测阈值的所述幅值选择成等于所述输入差分电压对的所述峰间值电压减去所述输入差分电压对的一噪声分量的一峰间幅值。
12.如权利要求10所述的检测差分电压的方法,其特征在于,所述电压检测阈值的所述幅值比一通用串行总线信号的一峰间值电压小至少约15mv以及直至约15mv加上在位移过程中的任何电压偏移。
13.如权利要求10所述的检测差分电压的方法,其特征在于,所述非位移版本与所述位移版本同相。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR04/03551 | 2004-04-05 | ||
FR0403551A FR2868629B1 (fr) | 2004-04-05 | 2004-04-05 | Detecteur de tension de seuil differentiel |
US10/917,080 | 2004-08-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1965237A CN1965237A (zh) | 2007-05-16 |
CN100437127C true CN100437127C (zh) | 2008-11-26 |
Family
ID=34947837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800182598A Expired - Fee Related CN100437127C (zh) | 2004-04-05 | 2005-04-04 | 差分电压重叠检测器及检测差分电压的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7227399B2 (zh) |
CN (1) | CN100437127C (zh) |
FR (1) | FR2868629B1 (zh) |
TW (1) | TW200601691A (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7692453B2 (en) | 2004-08-11 | 2010-04-06 | Atmel Corporation | Detector of differential threshold voltage |
US20080061842A1 (en) * | 2006-09-07 | 2008-03-13 | Micron Technology, Inc. | Circuit and method for detecting timed amplitude reduction of a signal relative to a threshold voltage |
US7560959B2 (en) * | 2006-09-18 | 2009-07-14 | Micron Technology, Inc. | Absolute value peak differential voltage detector circuit and method |
US7936085B2 (en) * | 2009-04-15 | 2011-05-03 | Hamilton Sundstrand Corporation | DC voltage threshold detector |
US8441299B2 (en) * | 2010-01-28 | 2013-05-14 | Peregrine Semiconductor Corporation | Dual path level shifter |
US8791691B2 (en) * | 2011-03-24 | 2014-07-29 | Lsi Corporation | Fully differential signal peak detection architecture |
US9270507B2 (en) * | 2013-04-22 | 2016-02-23 | Samsung Display Co., Ltd. | Stacked comparator topology for multi-level signaling |
EP3175676B1 (en) * | 2014-08-01 | 2018-09-19 | Koninklijke Philips N.V. | Circuit for driving a load |
CN108123683B (zh) * | 2017-12-08 | 2021-08-10 | 张家港康得新光电材料有限公司 | 一种晶振电路 |
US11271664B1 (en) * | 2019-07-16 | 2022-03-08 | Xilinx, Inc. | Loss of signal detection |
CN110763922B (zh) | 2019-11-01 | 2021-12-31 | 龙迅半导体(合肥)股份有限公司 | 差分参考电压发生电路、峰值信号检测电路和电子设备 |
TWI706616B (zh) * | 2020-02-12 | 2020-10-01 | 新唐科技股份有限公司 | 電源突波偵測電路 |
CN112782463B (zh) * | 2020-12-29 | 2022-08-19 | 广东高云半导体科技股份有限公司 | 一种电压检测方法和电压传感装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5331210A (en) * | 1993-03-16 | 1994-07-19 | Tektronix, Inc. | Differential CMOS peak detection circuit |
US6172535B1 (en) * | 1999-11-04 | 2001-01-09 | Analog Devices, Inc. | High-speed analog comparator structures and methods |
CN2519284Y (zh) * | 2001-10-11 | 2002-10-30 | 华为技术有限公司 | 一种互补型差分峰值检测电路 |
US6545510B1 (en) * | 2001-12-10 | 2003-04-08 | Micron Technology, Inc. | Input buffer and method for voltage level detection |
US20030076122A1 (en) * | 2001-10-18 | 2003-04-24 | Wilsher Kenneth R. | Photoconductive-sampling voltage measurement |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6033734A (ja) * | 1983-08-05 | 1985-02-21 | Nec Corp | レベルシフト回路 |
US4647799A (en) | 1984-06-29 | 1987-03-03 | Advanced Micro Devices, Inc. | Full and fractional swing with adjustable high level ECL gate using a single current source |
DE68928959T2 (de) * | 1988-11-21 | 1999-09-30 | Nippon Telegraph & Telephone | Logik-Schaltungsanordnungen |
JPH0974340A (ja) * | 1995-09-04 | 1997-03-18 | Toshiba Corp | コンパレータ回路 |
KR100262402B1 (ko) | 1997-04-18 | 2000-08-01 | 김영환 | 박막 트랜지스터 액정표시소자 및 그의 제조방법 |
US5939904A (en) | 1998-02-19 | 1999-08-17 | Lucent Technologies, Inc. | Method and apparatus for controlling the common-mode output voltage of a differential buffer |
IT1311075B1 (it) | 1999-03-05 | 2002-02-28 | St Microelectronics Srl | Amplificatore differenziale con circuito di regolazione di modo comune |
US6483345B1 (en) * | 1999-06-23 | 2002-11-19 | Nortel Networks Limited | High speed level shift circuit for low voltage output |
US6556050B2 (en) | 2000-12-11 | 2003-04-29 | Agilent Technologies, Inc. | High speed signal window detection |
US6437628B1 (en) | 2001-11-05 | 2002-08-20 | Triquint Semiconductor, Inc. | Differential level shifting buffer |
US6897492B2 (en) * | 2002-02-04 | 2005-05-24 | Ixys Corporation | Power device with bi-directional level shift circuit |
US6985021B1 (en) * | 2003-08-29 | 2006-01-10 | Altera Corporation | Circuits and techniques for conditioning differential signals |
-
2004
- 2004-04-05 FR FR0403551A patent/FR2868629B1/fr not_active Expired - Fee Related
- 2004-08-11 US US10/917,080 patent/US7227399B2/en not_active Expired - Fee Related
-
2005
- 2005-04-01 TW TW094110443A patent/TW200601691A/zh unknown
- 2005-04-04 CN CNB2005800182598A patent/CN100437127C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5331210A (en) * | 1993-03-16 | 1994-07-19 | Tektronix, Inc. | Differential CMOS peak detection circuit |
US6172535B1 (en) * | 1999-11-04 | 2001-01-09 | Analog Devices, Inc. | High-speed analog comparator structures and methods |
CN2519284Y (zh) * | 2001-10-11 | 2002-10-30 | 华为技术有限公司 | 一种互补型差分峰值检测电路 |
US20030076122A1 (en) * | 2001-10-18 | 2003-04-24 | Wilsher Kenneth R. | Photoconductive-sampling voltage measurement |
US6545510B1 (en) * | 2001-12-10 | 2003-04-08 | Micron Technology, Inc. | Input buffer and method for voltage level detection |
Also Published As
Publication number | Publication date |
---|---|
TW200601691A (en) | 2006-01-01 |
CN1965237A (zh) | 2007-05-16 |
FR2868629B1 (fr) | 2006-08-25 |
US7227399B2 (en) | 2007-06-05 |
US20050218958A1 (en) | 2005-10-06 |
FR2868629A1 (fr) | 2005-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100437127C (zh) | 差分电压重叠检测器及检测差分电压的方法 | |
US7944246B2 (en) | Signal detecting circuit | |
US7292499B2 (en) | Semiconductor device including duty cycle correction circuit | |
KR100957062B1 (ko) | 정전압 회로 | |
US7642828B2 (en) | Level conversion circuit with duty correction | |
US20080242255A1 (en) | Receiver, transceiver circuit, signal transmission method, and signal transmission system | |
CN101485088A (zh) | 甚低功率的模拟补偿电路 | |
US6184701B1 (en) | Integrated circuit devices having metastability protection circuits therein | |
US6486710B1 (en) | Differential voltage magnitude comparator | |
US7692453B2 (en) | Detector of differential threshold voltage | |
CN1720661B (zh) | 差分电路 | |
US7786783B2 (en) | Duty cycle correction circuit with reduced current consumption | |
JPH07135452A (ja) | 電流比較器 | |
KR100399696B1 (ko) | 메모리 셀의 판독 속도를 빠르게 할 수 있는 반도체메모리 장치 | |
KR20040038601A (ko) | 입력 신호의 논리 레벨을 판정하는 레벨 판정 회로 | |
KR100940842B1 (ko) | 반도체 메모리 장치의 듀티 싸이클 보정 회로 | |
KR100897296B1 (ko) | 듀티 싸이클 보정 회로 및 그의 듀티 보정 방법 | |
US10715758B2 (en) | Amplification circuit performing primary and secondary amplifications | |
CN114756076A (zh) | 电压缓冲电路 | |
US5896050A (en) | Signal generating circuit and peak detection circuit | |
JPS6276329A (ja) | 光受信回路 | |
CN217693280U (zh) | 一种分阶驱动电路及比较器 | |
WO2005098459A1 (en) | Detector of differential threshold voltage | |
EP1355427A1 (en) | Differential comparator circuit | |
JP3962381B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 Termination date: 20140404 |