CN1855324A - 叠层电子器件 - Google Patents

叠层电子器件 Download PDF

Info

Publication number
CN1855324A
CN1855324A CNA2006100771724A CN200610077172A CN1855324A CN 1855324 A CN1855324 A CN 1855324A CN A2006100771724 A CNA2006100771724 A CN A2006100771724A CN 200610077172 A CN200610077172 A CN 200610077172A CN 1855324 A CN1855324 A CN 1855324A
Authority
CN
China
Prior art keywords
electrode layer
interior electrode
layer
thickness
outer electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100771724A
Other languages
English (en)
Inventor
白数浩二
后藤锭志
渡边裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN1855324A publication Critical patent/CN1855324A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一种叠层电子器件,具有:近似长方体的叠层体,由电介体层与内部电极层交互叠层,在两端部交互地露出;外部电极,其形成在叠层体的两端部上,且与内部电极层连接,叠层体具有:相邻的内部电极层相重叠的电容生成部、以及相邻的内部电极层没有重叠的电极引出部,内部电极层的厚度,以从没有与外部电极连接的第2端部,朝向与外部电极连接的第1端部,至少跨过电容生成部与电极引出部的边界的方式,向内部电极层的叠层方向以及叠层方向的反方向这两个方向逐渐变宽。从而,提供内部电极层与外部电极之间的连接性良好、无绝缘劣化引起的内部电极层之间的短路的高可靠性的叠层电子器件。

Description

叠层电子器件
技术领域
本发明涉及叠层陶瓷电容器等叠层电子器件。
背景技术
对于以往的叠层电子器件,以可以说是叠层陶瓷电子器件的代表的叠层陶瓷电容器进行说明。图5(a)是以往的叠层陶瓷电容器的截面的示意图,图5(b)是将图5(a)的D部分进行放大表示的局部放大图。叠层陶瓷电容器101,具有叠层体105a和形成于叠层体105a的两端部的外部电极105b。叠层体105a具有由电容生成部106和电极引出部107构成的结构。这里,电容生成部106是电介体层104与内部电极层103相互叠层进而被绝缘层102覆盖的部分。电极引出部107是用于将内部电极层103交替连接在两端部的各个外部电极105b上的部分。
近年来,这种叠层陶瓷电容器101,随着小型大容量化的进展,存在将边缘(margin)(电极引出部107)设计得较小而将电容生成部106的面积设计得较大,或者使电介体层104、内部电极层03薄膜化且高叠层化的倾向。
这样,若内部电极层103越是薄层化则外部电极105b与内部电极层103之间的接合面积越小。因此,存在局部产生外部电极105b与内部电极层103之间的导通不良而不能获得所需静电电容的问题。
为了解决该问题,在特开平9-232179号公报中公开了一种叠层陶瓷电容器,即如图5(b)所示,通过使与外部电极105b连接的部分中的内部电极层103局部加厚形成而得到的叠层陶瓷电容器。
对于所述专利文献中的叠层陶瓷电容器,内部电极层与外部电极之间的接合性获得改善。但是,由于相邻的内部电极层的间隙变小,因此若长期使用时,存在产生绝缘劣化,内部电极层之间发生短路的问题。特别是,由于内部电极的第1端部的厚度局部变厚而形成角部,因此,与相邻的内部电极之间的短路变得显著。
发明内容
本发明目的在于提供内部电极层与外部电极之间的连接性良好、抑制由于绝缘劣化引起的内部电极层之间的短路的高可靠性的叠层电子器件。
为了解决所述课题,本申请第一发明提供一种叠层电子器件,其特征在于,具有:近似长方体的叠层体,由电介体层与内部电极层交互叠层,相邻的所述内部电极层在两端部交互地露出;和
外部电极,其形成在所述叠层体的两端部上,且与所述内部电极层连接,
所述叠层体具有:相邻的内部电极层相重叠的电容生成部、以及相邻的内部电极层没有重叠的电极引出部,
所述内部电极层的厚度,以从所述内部电极层的没有与所述外部电极连接的第2端部,朝向与所述外部电极连接的第1端部,至少跨过所述电容生成部与所述电极引出部的边界的方式,向所述内部电极层的叠层方向以及所述叠层方向的反方向这两个方向逐渐变宽。
这样,通过加厚而形成作为电极引出部的第1端部附近的内部电极层,可充分确保与叠层体的外部电极之间的接合面积从而抑制导通不良。另外,内部电极层的第1端部的厚度,并非从电容生成部与电极引出部的边界向外部电极侧急剧地增加厚度,而是以跨过边界的方式逐渐增加。因此,在与内部电极层的外部电极连接的第1端部、和上下相邻的内部电极层的没有与外部电极连接的第2端部接近的区域中,在第1端部不形成电压容易集中的角部。因此,可有效地抑制内部电极层之间的短路。
此外,由于并非加厚内部电极层整体的厚度,而是朝向作为与外部电极连接的部分的第1端部逐渐加厚厚度而形成,因此可在电容生成部中,向叠层方向较宽地设计相邻的内部电极层彼此的间隙。由此,也可有效地抑制电容生成部中的内部电极层彼此的接触引起的短路。
本申请第二发明,其特征在于,在第一发明中,所述电容生成部的电介体层的厚度Dm与所述电极引出部的电介体层的厚度Ds,满足1.1≤Ds/(2×Dm)≤1.3的关系式。
若以使所述电容生成部的电介体层的厚度Dm与所述电极引出部的电介体层的厚度Ds,满足1.1≤Ds/(2×Dm)的关系式的方式设定,则由于可增大相邻内部电极层之间的间隙,因此可防止内部电极层之间的短路于未然。另外,若以满足Ds/(2×Dm)≤1.3的关系式的方式设定,则由于可增大内部电极层与外部电极之间的接合面积,因此可进一步防止导通不良并提供高可靠性的叠层电子器件。
本申请第三发明提供一种叠层电子器件,其特征在于,在第一发明中,所述内部电极层的第2端部形成为凸曲面形状。
在内部电极层中,与外部电极连接的第1端部以厚度逐渐变厚的方式形成,第2端部形成为凸曲面形状从而去除角部。由于内部电极层的第1端部与上下相邻的内部电极层的第2端部如所述而形成,尤其在电极引出部中,换而言之在外部电极与内部电极层的接合区域中,内部电极层彼此的间隔进一步增大,因此可防止绝缘破坏。内部电极层彼此的间隔进一步增大,因此可防止绝缘破坏。另外,由于内部电极层彼此的间隔较大,因此也可使内部电极层的第2端部进一步向外部电极侧延长而形成。由此,由于可较大地设定电容生成部的面积,所以可获得更高的静电电容。
本申请第四发明提供一种叠层电子器件,其特征在于,在第一发明中,所述内部电极层的第2端部,以朝向相邻的外部电极的方向其厚度逐渐变薄的方式形成。
在内部电极层中,向外部电极的方向引出的第1端部以朝向外部电极的方向厚度逐渐变厚的方式形成,第2端部以朝向外部电极的方向其厚度逐渐变薄的方式形成。因此,与第三发明相同,尤其在电极引出部中,内部电极层彼此的间隔进一步增大,因此可防止绝缘破坏。另外,通过进一步向外部电极侧延长内部电极层的第2端部,可获得高的静电电容。
本申请第五发明提供一种叠层电子器件,其特征在于,在第一发明中,所述外部电极是以所述内部电极层的第1端部为起点而析出的镀膜。
由镀膜形成外部电极的情况,外部电极与叠层体之间的接合强度,主要由外部电极与内部电极的露出部分之间的接合部分中的两者的金属粒子彼此的结合来维持。以往的叠层电子器件(电容器),由镀膜形成外部电极的情况,由于内部电极的露出面积较小,因此容易发生剥离。与此相对,根据本发明,内部电极层的厚度以向叠层方向的两端逐渐变宽的方式形成,由于与镀膜的接合面积增大,因此可提高与外部电极的电容器主体的接合强度,从而防止剥离。
(发明的效果)
根据本发明,可提供内部电极与外部电极之间的连接性良好、抑制由于绝缘劣化引起的内部电极层之间短路的高可靠性的叠层电子器件。
附图说明
图1a是表示本发明的一实施方式的叠层陶瓷电容器的截面图的示意图。
图1b是放大表示图1a的A部分的局部放大图。
图1c是表示接合区域中的内部电极层3a、3b的各种形状的截面图(1)。
图1d是表示接合区域中的内部电极层3a、3b的各种形状的截面图(2)。
图2(a)是在电介体层上形成印刷内部电极层而形成的复合片的工序图。
图2(b)是在电介体层上叠层印刷内部电极层而形成的复合片的工序图。
图2(c)是表示叠层体的图。
图3是表示加压本发明的一实施方式的叠层体的工序的截面图。
图4(a)是压接叠层体15’的平面图。
图4(b)是表示内部电极层的厚度的变形的图4(a)中的a-a’截面图。
图5(a)是表示以往的叠层陶瓷电容器的截面的示意图。
图5(b)是放大表示图5(a)的D部位部分的局部放大图。
图中,1-叠层陶瓷电容器(叠层电子器件);2-绝缘层;3a、3b-内部电极层;4-电介体层;5a-叠层体;5b-外部电极;6-电容生成部;7-电极引出部;10-支撑体;11-吸附板;12-复合片;13-疏部(电极引出部);14-密部(电容生成部);15-叠层体。
具体实施方式
(1)整体结构
以下,结合表示作为叠层电子器件的例子的叠层陶瓷电容器的附图对本发明的一实施方式进行说明。图1a是表示本发明的一实施方式的叠层陶瓷电容器的截面图的示意图。
如图1(a)所示,叠层陶瓷电容器1,具有叠层体5a和被覆叠层体5a的两端部并形成于其上的外部电极5b。叠层体5a,具有由电容生成部6和电极引出部7构成的结构。这里,电容生成部6是具有规定的电容率的电介体层4与内部电极层3a、3b相互叠层,该结果物的上下两主面进而被绝缘层2被覆而形成的部分。电介体层4与绝缘层2由同一材料构成。电极引出部7是用于将内部电极层3a、3b交替电连接在两端部的各个外部电极5b上的部分。
相关叠层陶瓷电容器1,经由外部电极5b向相邻的内部电极层之间3a-3b施加规定的电压,使配设于内部电极层之间3a-3b的电介体层4形成规定的静电电容,由此作为电容器而起作用。
另外,电介体层4或内部电极层3a、3b的叠层数适当设定即可,例如设定为30层~600层。另外,电介体层4的材质或厚度、以及内部电极层3a、3b的相对面积等,对应希望的静电电容适当确定即可。
图1b是放大表示图1a的A部分的局部放大图。如图1b所示,内部电极层3a的厚度,以从内部电极层3a的未与外部电极5b连接的第2端部,朝向与外部电极5b连接的第1端部,至少跨过电容生成部6与电极引出部7的边界的方式,向内部电极层3a、3b的叠层方向以及叠层方向的反方向这两个方向逐渐变宽。例如,内部电极层3a,在与外部电极5b相连接的第1端部附近,以其厚度的中心线C1(以下,称为厚度中心线C1)为基准,形成向叠层方向换而言之与中心线C1交叉的上下方向的两个方向逐渐变宽的形状。此外,第1端部附近的内部电极层3a,以跨过电容生成部6与电极引出部7的边界线C2的方式,换而言之,以跨过电容生成部6的末端位置的方式,朝向外部电极5b其厚度逐渐变厚而形成。另外,内部电极层3a,在与外部电极接合的部分的第1端部,其厚度变厚,并以跨过边界线C2的方式,逐渐变厚直至接合部分即可,厚度开始变厚的位置(开始位置)不特别限定。另外,内部电极层不必以中心线C1作为中心,对称地变厚的方式形成,只要以向叠层方向以及其反方向这两个方向变宽的方式形成,就可为非对称。
这样,通过加厚而形成作为电极引出部7的第1端部附近的内部电极层3a,可充分确保与叠层体的外部电极5b之间的接合面积从而抑制导通不良。另外,内部电极层3a的第1端部的厚度,并非从电容生成部6与电极引出部7的边界向外部电极5b侧急剧地增加厚度,而是以跨过边界的方式逐渐增加。因此,在与内部电极层3a的外部电极5b连接的第1端部、和未与上下相邻的内部电极层3b的外部电极5b连接的第2端部接近的区域中,在内部电极层3a的第1端部不形成容易集中电压的角部。因此,可有效地抑制内部电极层之间的短路。
另外,由于并非加厚内部电极层3a、3b整体的厚度,而是如所述,在作为与外部电极5a连接的部分的第1端部附近,内部电极层3a的厚度加厚形成,因此可在电容生成部6中,较宽地设计在叠层方向上相邻的内部电极层3a、3b彼此的间隙。由此,可有效地抑制电容生成部6中的内部电极层3a、3b彼此的接触引起的短路。
(2)电介体层的厚度
电介体层4形成为,电容生成部6的电介体层的厚度Dm与电极引出部7的电介体层的厚度Ds的关系,满足1.1≤Ds/(2×Dm)≤1.3所示的关系式的形状。由此,相邻的内部电极层之间的间隙变大,并防止内部电极层之间的短路于未然,且由于可增大内部电极层3a与外部电极5b之间的接合面积,因此可进一步防止导通不良。另外,内部电极层3a、3b的厚度与一般的电容器的内部电极层的厚度程度相同的的情况,例如在内部电极层的厚度为0.5μm~5.0μm等情况下,所述关系式有效。
(3)内部电极层的各种形状
图1c及图1d是表示接合区域中的内部电极层3a、3b的各种形状的截面图。
如图1c所示,在与外部电极5b接合的内部电极层3a的第1端部附近,使内部电极层3a的厚度逐渐增大。另一方面,在与该内部电极层3a相邻的内部电极层3b,使未与外部电极5b连接的第2端部(图中,B部分)形成为凸面形状。于是,若使由B表示的第2端部形成为凸曲面的形状,则可进一步增大相邻的内部电极层之间的间隙,防止绝缘破坏于未然。该凸曲面的曲率半径R,在将电容生成部6的内部电极层3b的厚度设为T的情况下,优选为以满足(T×1/2)≥R≥(T×1/20)的方式设定。由此,例如将叠层陶瓷电容器1载置于配线基板上的情况,可有效地缓和施加于叠层陶瓷电容器1的应力,抑制裂缝的产生。
另外,如图1d所示,也可使未与外部电极5b接合的第2端部(图中,B部分)朝向外部电极5b逐渐变薄。更优选的为,以内部电极层的厚度方向的中心线C3为基准,从两端逐渐变薄。于是,通过使由B表示的第2端部逐渐变薄,可增大相邻的内部电极层3a、3b之间的间隙。尤其,相对与如所述的内部电极层3a的第1端部附近的厚度逐渐变厚而形成,反之使另一内部电极层3b的第2端部附近的厚度逐渐变薄,可充分确保内部电极层之间的接近区域中的相互的间隔从而抑制短路。另外,由于这样在接近区域中可增大相邻的内部电极层的间隔,因此也可使内部电极层3b的第2端部进一步向外部电极5b侧延长而形成。由此,由于可较大地设定电容生成部6的面积,因此能够获得更高的静电电容。
另外,内部电极层3a、3b也可从未与外部电极5b连接的第2端部逐渐加厚直至与外部电极5b接合,换而言之还可以使整个内部电极层3a、3b形成为逐渐加厚直至达到外部电极5b。优选的为,由于若电介体层4的厚度(内部电极层之间距离)不同则静电电容发生变化,因此内部电极层3a、3b形成为从内部电极层3a、3b的中心部逐渐加厚直至达到与外部电极5b连接的第1端部。更优选的为,由所述的观点考虑,内部电极层3,如图1d所示,形成为从小于或等于电极引出部7的长度L7的5倍(5×L7)长度的地方,向叠层方向的两端逐渐加宽直至达到外部电极5b。
使内部电极层3a、3b逐渐开始加厚的开始位置,可以根据使内部电极层的硬度与电介体层的硬度接近到何种程度来进行控制。例如,如所述,将开始位置设为距离第1端部5×L7以下的地方时,将形成电介体层的电介体糊的有机粘结剂、增塑剂、溶剂等的含量设为如下所述,即:相对于陶瓷的电介体粉末100重量份,将聚乙烯醇缩丁醛作为有机粘结剂调制9~13重量份,将邻苯二甲酸二异壬酯(diisononyl phthalate)作为增塑剂调制1~3重量份,将乙醇作为溶剂调制120重量份。另外,将形成内部电极层的导电糊的有机粘结剂、增塑剂、溶剂等的含量设为如下所述,即:相对于金属镍粉末100重量份,将聚乙烯醇缩丁醛作为有机粘结剂调制为4.5~7.5重量份,将邻苯二甲酸二异壬酯作为增塑剂调制为0.5~3重量份,将辛酸作为溶剂调制为90重量份。
以上的内部电极层3a、3b的构成,也可适当组合。
(4)材料
电介体层4通过刮涂(doctor blade)法等将电介体陶瓷糊涂布干燥而形成,该电介体陶瓷糊是将电介体陶瓷材料、有机粘结剂、有机溶剂、分散剂以及增塑剂等混合而形成。
电介体陶瓷材料,如果是使用于一般的叠层陶瓷电容器则并无特别限定,也用作温度补偿用材料或高电容率类材料。例如,可以列举钛酸钡类材料等。
使用于电介体陶瓷糊的有机粘结剂,并无特别限定,从聚乙烯醇缩丁醛、乙基纤维素、丙烯酸系聚合物、氯化乙烯系聚合物、酯系聚合物、亚胺系聚合物、氨乙酯系聚合物等通常的各种有机粘结剂中适当选择即可。
使用于电介体陶瓷糊的有机溶剂也无特别限定,从丙酮、甲丁酮(MEK)、甲基异丁基甲酮(MIBK)、环己酮等酮系溶剂、乙酸甲酯、乙酸乙酯、乙酸丁酯等酯系溶剂、甲醇、乙醇、异丙醇、α-松油醇等醇系溶剂、己烷、苯、甲苯、二甲苯等炭化氢系溶剂、乙二醇二甲醚、乙二醇单乙基醚、二噁烷、四氢呋喃等醚系溶剂、乙酸、丙酸、己酸、异壬酸、辛酸等羧酸系溶剂的各种溶剂中适当选择即可,这些溶剂,也可混合两种以上而使用。
内部电极层3a、3b通过由丝网印刷或涂布法等将导电糊涂布并干燥而形成,导电糊是将导电材料、有机粘结剂、有机溶剂、分散剂以及增塑剂等混合而形成。
导电材料选择适用于所述的电介体陶瓷材料的电极材料即可,使用由镍、银、铂、钯、金、铜等各种导电性金属或合金构成的导电材、或烧成后成为所述的导电材的各种氧化物、有机金属化合物等即可。例如,从由Pb、Pt、Ag、Au等选择的一种以上的贵金属或其合金、或Ni、Cu等贱金属中适当选择即可。
使用于导电糊的有机粘结剂无特别限定,从聚乙烯醇缩丁醛、乙基纤维素、丙烯酸系聚合物、氯化乙烯系聚合物、酯系聚合物、亚胺系聚合物、氨乙酯系聚合物等通常的各种有机粘结剂中适当选择即可。
使用于导电糊的有机溶剂也无特别限定,从丙酮、甲丁酮(MEK)、甲基异丁基甲酮(MIBK)、环己酮等酮系溶剂,乙酸甲酯、乙酸乙酯、乙酸丁酯等酯系溶剂、甲醇、乙醇、异丙醇、α-松油醇等醇系溶剂,己烷、苯、甲苯、二甲苯等炭化氢系溶剂、乙二醇二甲醚、乙二醇单乙基醚、二噁烷、四氢呋喃等醚系溶剂,乙酸、丙酸、己酸、异壬酸、辛酸等羧酸系溶剂的各种溶剂中适当选择即可,这些溶剂,也可混合两种以上而使用。
(5)制造方法
以下,结合图2及图3对所述的叠层陶瓷电容器的制造方法进行说明。
这里,图2是用于说明本发明的一实施方式的叠层电子器件的制造工序的截面图,(a)是表示形成复合片的工序的图,(b)是表示叠层复合片的工序的图,(c)是表示叠层体的图。图3是表示对本发明的一实施方式的叠层体加压的工序的截面图。
<工序1>
首先,如图2(a)所示,在支撑体10上,由刮涂法等将所述的电介体糊涂布干燥而形成电介体层4。进而,在电介体层4上由丝网印刷或涂布法等将所述的导电糊涂布干燥而形成内部电极层3a、3b,将此作为复合片12。另外,内部电极层3a、3b,也可通过包含无电解镀、化学镀以及熔融镀等的镀法、溅射等其他方法形成。
这里,调整有机粘结剂、分散剂以及增塑剂等的含量,以使内部电极层3a、3b的硬度与电介体层4的硬度大致相等。
另外,作为支撑体10的材料,可使用例如聚对苯二甲酸乙二醇酯、聚亚乙烯-2,6-萘酸酯等聚酯类,聚丙稀等聚烯类,纤维素电介体、聚酰胺、聚碳酸酯等的塑料等。由于拉抗强度及耐热性优越的特点,因此优选为聚对苯二甲酸乙二醇酯。
<工序2>
下面,如图2(b)所示,与电介体层4相同组成而形成的绝缘层2上,使用吸附板11将复合片12与支撑体10一同叠层,之后多次反复进行只将支撑体10剥离的工序,由此将复合片12多个叠层。由此,如图2(c)所示,形成叠层体15,其包括:疏部13,其对应内部电极层3a、3b彼此之间在叠层方向上未相互重叠的区域;密部14,其对应内部电极层3a、3b彼此之间在叠层方向上相互重叠的区域。
<工序3>
图3是表示向叠层体15加压的状况的放大说明图。在图3中,只表示了加压的状况的一部分。如图3所示,向叠层方向加压叠层体15,通过使导电模板层3以及电介体层4的一部分从密部14向疏部13移动,由此形成压接叠层体15’。
结合图4对加压后的内部电极层3a、3b的变形进行具体的说明。图4(a)是压接叠层体15’的平面图,图4(b)是表示内部电极层的厚度的变形的图4(a)中的a-a’截面图。如图3所示,通过加压叠层体15(或复合片12),内部电极层3a、3b以及电介体层4,以从加压力大的密部14向加压力小的疏部13顶出的方式移动·变形。因此,如图4(b)所示,对应密部14与密部14之间的疏部13的内部电极层3a、3b的中央部的厚度以逐渐增加的方式变形。变厚而形成的中央部成为内部电极层3a、3b的第1端部。另外对应密部14与密部14之间的疏部13的内部电极层的端部的厚度以逐渐变薄的方式变形。变薄而形成的端部成为内部电极层3a、3b的第2端部。此时,由于内部电极层3a、3b的厚度的高低差变得缓和,因此也可进行叠层体15整体的均一的加压压接。另外,这样形成的压接叠层体15’,还可以有效地抑制包括烧成后的层间剥离的发生。
按以上的方法而形成的压接叠层体15’,分离为各个片型的叠层陶瓷素坯,并在1340℃下烧成。另外,压接叠层体15’在图4(b)中所示的箭头方向的切断位置被切断。由此,厚度逐渐增加的内部电极层的第1端部露出。另一方面,厚度逐渐减少的内部电极层的第2端部不露出。
之后,在厚度逐渐增加的内部电极层的两端部,电连接而形成用于取电的外部电极5b,并获得如图1所示的叠层陶瓷电容器1。此时,厚度逐渐增加的内部电极层在陶瓷素坯的两端部露出,但优选以该露出的第1端部为起点,由镀膜形成外部电极。例如,由无电解镀膜形成外部电极的情况,将获得的陶瓷素坯以规定时间浸渍于Cu无电解镀液中,由此以内部电极的露出部为起点,在陶瓷素坯的两端部析出Cu的无电解镀膜,然后,在无电解镀膜的外表面形成Ni镀膜,进而在Ni镀膜的外表面形成Sn镀膜。另外,电镀也可采用无电解镀以外的电镀、熔融镀等。这样由镀膜形成外部电极的情况,外部电极与叠层体之间的接合强度,主要由外部电极与内部电极的露出部分之间的接合部分中的两者的金属粒子彼此的结合维持。在以往的叠层电子器件(电容器)中,由电镀形成外部电极的情况,由于内部电极的露出面积较小因此容易产生剥离。与此相对,根据本发明,由于内部电极层的厚度以向叠层方向的两端逐渐加厚的方式而形成,因此与镀膜的接合面积增大,所以可提高外部电极与电容器主体的接合强度,防止剥离。
另外,外部电极并不限于如所述以内部电极的露出部分为起点而形成镀膜的方法,也可在露出内部电极的陶瓷素坯的两端部,通过涂布导电性糊并将其烧结而基极,并在该基极上析出Ni、Cu等的无电解镀膜,由此而形成。
<实施例>
首先,电介体层4,准备如下所述的电介体糊,并成形干燥该电介体糊而形成,使得烧成后的厚度为1.6μm,即:相对陶瓷的电介体粉末100重量份,将聚乙烯醇缩丁醛(PVB)作为有机粘结剂混合9~13重量份,将邻苯二甲酸二异壬酯(DINP:Diisononyl phthalate)作为增塑剂混合1~3重量份,将乙醇作为溶剂混合120重量份而形成,。
然后,如下所述地准备导电糊,并将该导电糊以在电介体层4上烧成后的厚度为0.9μm的方式由丝网印刷法等印刷干燥,由此作为内部电极层3a、3b,即:相对金属镍粉末100重量份,将PVB作为有机粘结剂混合4.5~7.5重量份,将DINP作为增塑剂混合0.5~3重量份,将辛酸作为溶剂混合90重量份而形成。另外,以使内部电极层3a、3b与电介体层4的硬度大致相等的方式制作。
将叠层这些电介体层4与内部电极层3a、3b而形成的复合片12,在成为最外层的绝缘层2上顺次以3.92MPa的压力加压叠层243层后,再次叠层最外层的绝缘层2从而形成叠层体15。并且,对该叠层体15整体以98MPa的压力加压而形成压接叠层体15’。
并且,按所述的方法而形成的压接叠层体15’,分离为各个片型的叠层陶瓷素坯,并在1340℃下烧成。之后,在内部电极两端部,电连接而形成用于取电的外部电极5b,从而获得了尺寸为1.6mm×0.8mm、有效电极面积为1.4mm×0.6mm的叠层陶瓷电容器1。若将该叠层陶瓷电容器从图1中所示的截面方向切断并由扫描电子显微镜(SEM)进行截面观察,则内部电极层的厚度,以跨过从电容生成部到电极引出部这两个部位的边界的方式,以厚度中心线C1为基准,向叠层方向的两端逐渐变宽。
在实验的结果形成的叠层陶瓷电容器中,电容生成部6中的内部电极层的厚度为1.25μm,电介体层的厚度为2.09μm。另一方面,电极引出部7中的内部电极层的厚度为1.54μm,电介体层的厚度为3.00μm。另外,加压·压接前的内部电极层的厚度为1.30μm,电介体层的厚度为2.20μm。
<比较例>
另一方面,以往的电容器由以下的制造方法制作。关于导体糊剂,将所述的导电糊调节为大于电介体层的硬度,由丝网印刷将内部电极层印刷干燥后再次进行丝网印刷以加厚电极引出部,由上述方式制作内部电极层以外,按与所述相同的方法,制作以往形状的电容器。同样,若切断该电容器进行截面观察,则电极引出部的内部电极层的厚度在叠层方向的一方向上大于电容生成部的内部电极层的厚度的形状。换而言之,并不是如本发明的以内部电极层的中心线C1为中心的厚度变宽的形状。
然后,对制作的电容器分别进行温湿度试验等可靠性试验后,使用LCR测量器,测定频率1.0kHz、室温下的静电电容,并将静电电容大于4.7μm的产品作为优良品。
进行所述可靠性试验后,若观察电容器的截面,则可知以往电容器的样品,多次发生了绝缘劣化引起的内部电极层之间的短路。进而,在内部电极层与外部电极之间的连接部也发生了连接不良,因此未获得希望的静电电容值。与此相对,根据本发明的电容器,由于内部电极层之间的间隙较大,因此与以往电容器相比,减少了绝缘劣化引起的短路不良,且由于内部电极层与外部电极之间的连接性良好,因此获得了希望的静电电容值。
此外,详细地观察了本发明的电容器的截面,并测定了电容生成部的电介体层的厚度Dm与电极引出部的电介体层的厚度Ds的厚度(其结果示于表1。)Ds/(2×Dm)小于1.1的电容器,发生了绝缘劣化引起的短路不良。Ds/(2×Dm)小于1.1的情况,由于相邻的内部电极层彼此的间隙较小,致使位于微小的内部电极层之间的间隙的电介体层劣化,产生了内部电极层彼此的接触,从而发生短路。另一方面,Ds/(2×Dm)大于1.3的情况,未获得希望的静电电容。这是由于电介体层的厚度较厚,内部电极层与外部电极之间的连接部分的厚度变薄,产生导通不良而引起的。
满足关系式1.1≤Ds/(2×Dm)≤1.3的电容器,未发生绝缘劣化引起的短路不良,且获得了期望的静电电容值。
(工业上的可利用性)
本发明不仅可适用于叠层陶瓷电容器,也可适用于线圈、电感器、电路基板等其他的叠层陶瓷器件。

Claims (5)

1、一种叠层电子器件,具有:
近似长方体的叠层体,由电介体层与内部电极层交互叠层,相邻的所述内部电极层在两端部交互地露出;和
外部电极,其形成在所述叠层体的两端部上,且与所述内部电极层连接,
所述叠层体具有:相邻的内部电极层相重叠的电容生成部、以及相邻的内部电极层没有重叠的电极引出部,
所述内部电极层的厚度,以从所述内部电极层的没有与所述外部电极连接的第2端部,朝向与所述外部电极连接的第1端部,至少跨过所述电容生成部与所述电极引出部的边界的方式,向所述内部电极层的叠层方向以及所述叠层方向的反方向这两个方向逐渐变宽。
2、根据权利要求1所述的叠层电子器件,其特征在于,所述电容生成部的电介体层的厚度Dm与所述电极引出部的电介体层的厚度Ds,满足1.1≤Ds/(2×Dm)≤1.3的关系式。
3、根据权利要求1所述的叠层电子器件,其特征在于,所述内部电极层的第2端部形成为凸曲面形状。
4、根据权利要求1所述的叠层电子器件,其特征在于,所述内部电极层的第2端部形成为,朝向相邻的外部电极的方向其厚度逐渐变薄。
5、根据权利要求1所述的叠层电子器件,其特征在于,所述外部电极是以所述内部电极层的第1端部为起点而析出的镀膜。
CNA2006100771724A 2005-04-27 2006-04-27 叠层电子器件 Pending CN1855324A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005129163 2005-04-27
JP2005129163 2005-04-27

Publications (1)

Publication Number Publication Date
CN1855324A true CN1855324A (zh) 2006-11-01

Family

ID=37195398

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100771724A Pending CN1855324A (zh) 2005-04-27 2006-04-27 叠层电子器件

Country Status (2)

Country Link
US (1) US7329976B2 (zh)
CN (1) CN1855324A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258644A (zh) * 2012-02-17 2013-08-21 三星电机株式会社 多层陶瓷电子部件及其制造方法
CN103258645A (zh) * 2011-09-01 2013-08-21 株式会社村田制作所 电子部件
CN103460318A (zh) * 2011-04-07 2013-12-18 株式会社村田制作所 电子部件
CN110808168A (zh) * 2019-10-31 2020-02-18 西北核技术研究院 一种干式高电压低电感同轴式峰化电容器及制作工艺
CN111433869A (zh) * 2017-10-23 2020-07-17 阿维科斯公司 具有改善的连接性的多层电子设备及其制造方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP2006253371A (ja) * 2005-03-10 2006-09-21 Tdk Corp 多端子型積層コンデンサ及びその製造方法
CN101346786B (zh) * 2006-03-15 2011-07-27 株式会社村田制作所 叠层型电子元件及其制造方法
JP2009295602A (ja) * 2006-08-22 2009-12-17 Murata Mfg Co Ltd 積層型電子部品、および積層型電子部品の製造方法。
JP4548471B2 (ja) * 2007-10-18 2010-09-22 株式会社村田製作所 コンデンサアレイおよびその製造方法
JP2009267146A (ja) * 2008-04-25 2009-11-12 Murata Mfg Co Ltd 積層セラミック電子部品
KR100966891B1 (ko) * 2008-06-09 2010-06-30 삼성전기주식회사 연료 전지 및 그 제조 방법
JP5347350B2 (ja) * 2008-07-02 2013-11-20 株式会社村田製作所 積層型電子部品の製造方法
JP5310238B2 (ja) * 2008-07-10 2013-10-09 株式会社村田製作所 積層セラミック電子部品
JP5245611B2 (ja) * 2008-07-28 2013-07-24 株式会社村田製作所 積層セラミック電子部品およびその製造方法
US8125762B2 (en) * 2008-08-11 2012-02-28 Vishay Sprague, Inc. High voltage capacitors
JP5493328B2 (ja) * 2008-10-09 2014-05-14 株式会社村田製作所 積層型電子部品の製造方法
JP5293379B2 (ja) * 2009-04-24 2013-09-18 株式会社村田製作所 積層セラミック電子部品
KR101070095B1 (ko) 2009-12-10 2011-10-04 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101141361B1 (ko) * 2011-03-14 2012-05-03 삼성전기주식회사 적층형 세라믹 콘덴서 및 그 제조방법
JP2012253292A (ja) * 2011-06-07 2012-12-20 Murata Mfg Co Ltd 電子部品
JP5729349B2 (ja) * 2012-04-24 2015-06-03 株式会社村田製作所 セラミック電子部品
CN104885170B (zh) * 2012-12-28 2018-02-06 株式会社村田制作所 层叠陶瓷电子部件以及该层叠陶瓷电子部件的制造方法
JP2015035581A (ja) * 2013-07-10 2015-02-19 株式会社村田製作所 セラミック電子部品およびその製造方法
KR20160013703A (ko) * 2014-07-28 2016-02-05 삼성전기주식회사 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기
US20200194179A1 (en) * 2015-03-25 2020-06-18 PolyCharge America Inc. Polymeric monolithic capacitor
US10431508B2 (en) 2015-07-19 2019-10-01 Vq Research, Inc. Methods and systems to improve printed electrical components and for integration in circuits
US10242803B2 (en) * 2015-07-19 2019-03-26 Vq Research, Inc. Methods and systems for geometric optimization of multilayer ceramic capacitors
JP6266583B2 (ja) 2015-12-07 2018-01-24 太陽誘電株式会社 積層セラミックコンデンサ
JP6302456B2 (ja) * 2015-12-07 2018-03-28 太陽誘電株式会社 積層セラミックコンデンサ
US10431388B2 (en) 2015-12-08 2019-10-01 Avx Corporation Voltage tunable multilayer capacitor
KR101828991B1 (ko) * 2016-12-06 2018-03-29 주식회사 모다이노칩 복합 보호 소자 및 이를 구비하는 전자기기
WO2019051192A1 (en) * 2017-09-08 2019-03-14 Avx Corporation HIGH VOLTAGE TUNING MULTILAYER CAPACITOR
US10943741B2 (en) 2017-10-02 2021-03-09 Avx Corporation High capacitance tunable multilayer capacitor and array
JP7040206B2 (ja) * 2018-03-27 2022-03-23 Tdk株式会社 積層セラミック電子部品
JP7089402B2 (ja) 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7338961B2 (ja) 2018-11-08 2023-09-05 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11295899B2 (en) 2018-12-26 2022-04-05 KYOCERA AVX Components Corporation System and method for controlling a voltage tunable multilayer capacitor
JP2020136657A (ja) * 2019-02-20 2020-08-31 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシタ及びその製造方法
JP7196810B2 (ja) * 2019-10-04 2022-12-27 株式会社村田製作所 積層セラミックコンデンサ
US11626249B2 (en) 2019-12-03 2023-04-11 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of the same
CN116529843A (zh) * 2020-11-30 2023-08-01 京瓷Avx元器件公司 多层陶瓷电容器
JP2022133831A (ja) * 2021-03-02 2022-09-14 Tdk株式会社 積層コンデンサ
JP2023021564A (ja) * 2021-08-02 2023-02-14 株式会社村田製作所 積層セラミックコンデンサ
JP2023133879A (ja) * 2022-03-14 2023-09-27 Tdk株式会社 積層コンデンサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335175A (ja) * 1992-05-28 1993-12-17 Nec Corp 積層セラミックコンデンサ
JPH0969463A (ja) * 1995-08-30 1997-03-11 Nec Corp 積層セラミックコンデンサ及びその製造方法
JPH09232179A (ja) 1996-02-21 1997-09-05 Matsushita Electric Ind Co Ltd 積層セラミック部品
JPH1050548A (ja) * 1996-08-01 1998-02-20 Nippon Chemicon Corp 積層セラミックコンデンサ
JP3259686B2 (ja) * 1998-07-27 2002-02-25 株式会社村田製作所 セラミック電子部品
JP2001185440A (ja) * 1999-12-24 2001-07-06 Kyocera Corp 積層セラミックコンデンサ
JP2002353068A (ja) * 2001-05-29 2002-12-06 Matsushita Electric Ind Co Ltd 積層コンデンサおよびその製造方法
JP2004111939A (ja) * 2002-08-29 2004-04-08 Ngk Insulators Ltd 積層型圧電素子及びその製造方法
JP4213978B2 (ja) * 2003-03-26 2009-01-28 京セラ株式会社 積層型電子部品およびその製法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103460318A (zh) * 2011-04-07 2013-12-18 株式会社村田制作所 电子部件
CN103460318B (zh) * 2011-04-07 2016-10-12 株式会社村田制作所 电子部件
CN103258645A (zh) * 2011-09-01 2013-08-21 株式会社村田制作所 电子部件
CN103258644A (zh) * 2012-02-17 2013-08-21 三星电机株式会社 多层陶瓷电子部件及其制造方法
US10347421B2 (en) 2012-02-17 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
CN111433869A (zh) * 2017-10-23 2020-07-17 阿维科斯公司 具有改善的连接性的多层电子设备及其制造方法
CN110808168A (zh) * 2019-10-31 2020-02-18 西北核技术研究院 一种干式高电压低电感同轴式峰化电容器及制作工艺
CN110808168B (zh) * 2019-10-31 2021-12-24 西北核技术研究院 一种干式高电压低电感同轴式峰化电容器及制作工艺

Also Published As

Publication number Publication date
US20060245141A1 (en) 2006-11-02
US7329976B2 (en) 2008-02-12

Similar Documents

Publication Publication Date Title
CN1855324A (zh) 叠层电子器件
CN105761934B (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
US8248752B2 (en) Multilayer ceramic capacitor
JP2018088537A (ja) 積層セラミック電子部品
CN1610026A (zh) 多层陶瓷电容器
US20150243439A1 (en) Multilayer ceramic electronic component and board having the same mounted thereon
JP5694249B2 (ja) 積層セラミック電子部品
CN1671268A (zh) 柔性基板、多层柔性基板及它们的制造方法
US8331079B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR101018240B1 (ko) 적층 세라믹 캐패시터 및 그 제조방법
JP2014022721A (ja) 積層セラミック電子部品及びその製造方法
CN1639815A (zh) 层叠式电子部件
CN1841598A (zh) 叠层陶瓷电子部件及其制造方法
CN1095176C (zh) 薄膜电容及其制造方法和混合电路基板及其装配方法
CN1198296C (zh) 陶瓷生片和多层陶瓷电子元件的制造方法
JP2022009752A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2012094809A (ja) 積層セラミック電子部品及びその製造方法
JP2013123024A (ja) 外部電極用導電性ペースト、これを用いた積層セラミック電子部品及びその製造方法
CN1250664C (zh) 导电性胶以及叠层陶瓷电子部件
CN1305077C (zh) 导电组合物及陶瓷电子元件
CN1790570A (zh) 厚膜电容器、印刷电路板及其制备方法
US20160141116A1 (en) Metal powder, electronic component and method of producing the same
CN101076503A (zh) 电介质陶瓷及叠层陶瓷电容器
CN1313641A (zh) 多层压电器件及其制造方法
CN1256007C (zh) 层叠型陶瓷电子元器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20061101