CN1790570A - 厚膜电容器、印刷电路板及其制备方法 - Google Patents

厚膜电容器、印刷电路板及其制备方法 Download PDF

Info

Publication number
CN1790570A
CN1790570A CNA2005101288182A CN200510128818A CN1790570A CN 1790570 A CN1790570 A CN 1790570A CN A2005101288182 A CNA2005101288182 A CN A2005101288182A CN 200510128818 A CN200510128818 A CN 200510128818A CN 1790570 A CN1790570 A CN 1790570A
Authority
CN
China
Prior art keywords
capacitor
electrode
metal forming
dielectric
capacitor dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101288182A
Other languages
English (en)
Inventor
W·J·博兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of CN1790570A publication Critical patent/CN1790570A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/013—Thick-film circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一种嵌入厚膜电容器的方法包括在电容器介电材料边界外蚀刻箔电极，防止蚀刻液接触并损坏电容器介电层。

Description

厚膜电容器、印刷电路板及其制备方法
技术领域
本发明一般涉及厚膜电容器，具体地涉及嵌在印刷电路板中的厚膜电容器，更具体地涉及嵌在印刷电路板中由厚膜电介质材料制成的电容器。
背景技术
在印刷电路中嵌入电容器可以减少电路的尺寸并改善电路性能。电容器一般嵌入层叠、并用互联电路连接的板中。层叠的板形成印刷电路板。层叠的板一般可称为“内层板”。
用箔上烧制(fired-on-foil)技术形成的嵌入印刷电路板中的无源电路元件是已知的。“箔上分别烧制”的电容器是通过把厚膜电容器材料层沉积在金属箔基材上，然后把顶部电极材料沉积在厚膜电容器材料层上，再在铜厚膜烧制条件下进行烧制而成的。厚膜电容器材料可包含高介电常数材料、玻璃和/或掺杂剂，而且应在烧制后具有高的介电常数(K)。
烧制后，所得的制品可层合在一个预浸渍电介质层上，然后蚀刻掉金属箔，形成电容器电极和相关的电路。然而，在印刷电路板业中常用的蚀刻液(如在热2.4N盐酸中的氯化铁溶液)可能侵蚀并容器并溶解介电玻璃和掺杂剂。蚀刻液会损坏电容器的电介质材料，致使许多电容器在蚀刻后可能短路。即使没有发生短路，对电介质材料的损坏也会危害电容器的长期可靠性，特别是在没有从电容器中完全清除所有蚀刻液的情况下。印刷电路板业中常用于其它方法(如黑色氧化物法和电镀法)的其它溶液也可能损坏电容器的电介质材料，并具有类似的长期可靠性问题。
解决上述蚀刻问题的一种方法是在厚膜电容器材料组合物中使用耐蚀刻液的高二氧化硅含量的玻璃。然而，高二氧化硅的玻璃具有很低的介电常数和很高的软化点。当它用于电容器配方中时，如果不加入大体积份数的玻璃，则高的软化点会使形成的组合物难于烧结至高密度。然而，高体积份数的玻璃会使形成的电介质材料具有不合需要的低介电常数。
在美国专利申请No.10/882820(Borland等)中公开了另一种解决蚀刻问题的途径，它公开了一种制造电容器的方法，所述方法包括：提供金属箔，在金属箔上形成介电材料，在一部分介电材料上形成第一电极，在一部分金属箔(包括整个介电材料)上形成保护涂层，并蚀刻金属箔，形成第二电极。Borland等还公开了一种制造印刷电路板的方法，所述方法包括在金属箔上形成介电材料，在介电材料上形成第一电极，将金属箔的非元件面层压到至少一种介电材料上，在至少部分介电材料上形成保护涂层，并蚀刻金属箔，形成第二电极。
本发明人旨在通过创造出制造电容器和印刷电路板的新方法来提供一种解决上述蚀刻问题的方案。本发明人开发出防止蚀刻液接触电容器电介质的设计路线而达到了上述目的。
发明内容
在第一实施方式中，电容器的制造方法包括：提供金属箔，在该金属箔上形成电容器电介质，在一部分电容器电介质上形成第一电极，将金属箔的元件面层压到层压材料上，并以避免酸接触电容器电介质的方式蚀刻金属箔，形成第二电极。
在以上实施方式中，所述设计使层压材料保护电容器电介质免于接触在制造过程中所用的蚀刻溶液。否则，所述刻蚀溶液会侵蚀和溶解电容器电介质玻璃以及电介质中存在的掺杂剂。电容器的可靠性和性能由此得以提高，并避免电容器短路。而且，在本实施方式的制造方法中不需要使用会降低电介质的介电常数的耐蚀刻玻璃。
本领域中普通技术人员在阅读了一些实施方式的如下详细说明后，会理解本发明各实施方式的上述优点和其它优点以及各种附加实施方式的好处。
附图说明
详细说明参照如下附图，其中：
图1A-1H是说明嵌入具有金属箔上单层电容器设计的电容器的多层印刷电路板的第一制造方法的系列图。
图2是单介电层电容器的顶视图。
图3A-3G是说明嵌入具有金属箔上的双层电容器设计的电容器的印刷电路板的制造方法的系列图。
图4是双介电层电容器的顶视图。
按照常规，附图中的各种特征未必按比例绘制。各种特征的尺度可以扩大或缩小，以便于更清楚地说明本发明的实施方式。
具体实施方式
图1A-1H说明嵌入具有金属箔上单层电容器设计的电容器的多层印刷电路板(PCB)1000(图1H)的第一种制造方法。为了说明的目的，在图1A-1H中说明形成的两个嵌入式电容器。然而，用本说明书中所述的方法可以形成一个、两个、三个或更多个电容器。为简洁起见，如下的说明书仅用于说明所示电容器之一的形成过程。
在图1A中提供金属箔110。金属箔110可以是工业上通常可得到的金属箔。例如，金属箔110可以是铜、铜-因伐合金-铜、因伐合金、镍、镀镍铜、或熔点超过厚膜浆烧结温度(如，900℃)的其它金属和合金。合适的箔包括主要由铜构成的箔，如逆处理铜箔、双面处理铜箔以及其它多层印刷电路板工业上常用的铜箔。金属箔110的厚度例如可以为1～100微米左右。其它的厚度包括3～75微米，更具体为12～36微米。这些厚度范围相当于1/3盎司至1盎司的铜箔。
金属箔110还可以通过涂覆底涂层(underprint)112进行预处理。图1A中底涂层112表示为表面涂层，且可以是涂在金属箔110有元件的表面上的较薄层。底涂层112与金属箔110和涂布在该底涂层上的涂层附着良好。底涂层112例如可以由涂覆在金属箔110上的浆料在低于金属箔熔点以下的温度烧制而成。底涂料浆可以在金属箔110整个表面上涂布成开放涂层(open coating)或涂布在金属箔110的选择区域上。一般来说，把底涂料浆涂布在金属箔110的选择区域上比涂布在整个金属箔110上更经济。然而，如果对铜箔110进行掺氧烧结，则涂覆金属箔110的整个表面较佳，因为底涂层中所含的玻璃能防止铜箔110的氧化侵蚀。
适用作底涂层的一种厚膜浆具有如下组成(相对质量)：
铜粉                    58.4
玻璃A                   1.7
氧化亚铜粉              5.8
赋形剂                  11.7
TEXANOL溶剂           12.9
表面活性剂              0.5
总量                    91.0
在该组合物中：
玻璃A包含：    组成为Pb5Ge3O11的锗酸铅
赋形剂包含：     乙基纤维素N200    11％
                 TEXANOL         89％
表面活性剂包含： VARIQUATCC-9NS表面活性剂
TEXANOL购自Eastman Chemical Co.。VARIQUATCC-9 NS购自AshlandInc.。
将电容器电介质材料涂覆在预处理金属箔110的底涂层112上，形成第一电介质材料层120(图1A)。该电容器电介质材料例如可以是丝网印刷在金属箔110上的厚膜电容器浆。然后将第一电介质材料层120干燥。在图1B中，然后涂覆第二电介质材料层125，并进行干燥。在另一个实施方式中，在单个丝网印刷步骤中，将单层电容器电介质材料涂覆成与双层120、和125等厚度的层。一种已公开的适用于箔上烧结实施方式的厚膜电容器材料具有如下组成(相对质量)：
钛酸钡粉末                  68.55
氟化锂                      1.0
氟化钡                      1.36
氟化锌                      0.74
玻璃A                       10.25
玻璃B                       1.0
玻璃C                       1.0
赋形剂                      5.9
TEXANOL溶剂               8.7
氧化剂                      1.0
磷酸盐润湿剂                0.5
总量                        100.00
在该组合物中：
玻璃A包含：                 组成为Pb5Ge3O11的锗酸铅
玻璃B包含：                Pb4BaGe1.5Si1.5O11
玻璃C包含：                Pb5GeSiTiO11
赋形剂包含：                乙基纤维素N200    11％
                            TEXANOL溶剂     89％
氧化剂包含：                硝酸钡粉    84％
                            赋形剂      16％
在图1C中，在第二电介质材料层125上形成导电材料层130，并进行干燥。导电材料层130例如可以通过在第二电介质材料层125上丝网印刷厚膜金属浆形成。用于形成底涂层112的浆料也适用于形成导电材料层130。如果俯视，第一和第二电介质材料层120，125的表面积一般大于导电材料层130的表面积。
然后将第一电介质材料层120、第二电介质材料层125和导电材料层130一起烧制成所得的结构。烧制后的结构截面按正视图方式表示在图1D中。烧制使得电介质材料层120和125形成单层电介质层128，因为电介质材料层120和125之间的界面在共同烧制过程中消失了。在共同烧制过程中也形成了顶部电极132。当在铜箔上和氮气氛中以峰值温度为900℃烧制10分钟后，所得电介质层128的介电常数可以为约3000～5000，耗散常数约为2.5％。也可以使用其它烧制条件，以获得与电介质层128不同的材料性质。
在图1E中，金属箔110的组件面与层压材料170层合，顶部电极132朝上。形成的结构是个内层板。这种层合例如可以用标准印刷电路板工艺中的FR4预浸渍物执行。在一个实施方式中，可以使用106环氧树脂预浸渍物。合适的层合条件例如是：在抽真空至28英寸汞柱的真空腔室中在185℃和208psig的条件下层压1小时。层压条件可以根据所选的材料而变化。硅橡胶压垫和填充聚四氟乙烯的光滑玻璃剥离片可以与金属箔110接触，以防止环氧树脂与层压板粘合在一起。层压材料170可以是任何类型的电介质材料，如标准环氧树脂、高Tg环氧树脂、聚酰亚胺、聚四氟乙烯、氰酸酯树脂、填充树脂体系、BT环氧树脂、以及其它在电路层之间提供绝缘的树脂和层压材料。箔180可以施加在层压材料170的背面，以提供用于形成电路的表面。
现参看图1F，层压后，将光刻胶涂覆在金属箔110和180上，使光刻胶成像并显影。蚀刻所述金属箔110和180，使用例如标准印刷电路板条件剥离剩余的光刻胶。所述蚀刻在电容器电介质128的外围的箔110中形成凹痕115，形成电容器箔电极118，它与剩余的金属箔110分隔。所述电容器箔电极118、电介质128和顶部电极132形成电容器100。所述蚀刻工艺也从箔180形成电路185、186、187、188等。在蚀刻过程中，所述蚀刻溶液不会接触电容器100的电容器介电材料，这是因为电容器箔电极118的面积大于电容器电介质的面积，并且层压片170覆盖了电容器结构100的电介质。
参看图1G，用激光钻出微孔125，并进行电镀，以将电极132电气连接到外部(或表面)电路185和187，以形成完整的内层。在这一阶段形成微孔使得其它层压片可层压到内层的任意一侧。或者，若层压片仅层压到内层的箔电极侧，则微孔125可以和通孔135同时形成，如图1H所示。
参看图1H，其它层压片和蚀刻的铜箔对可以层压到如图1G所示的内层的任意一侧。在这一实施例中，它们仅层压到一侧上。
可以钻出通孔135，并进行电镀，以将底部电极或箔电极118电气连接到外部电路186、188上，以便完成电容器100的电气连接。还可以形成附加通孔，以便电气连接至第二电容器100，如图1H所示。可以用耐蚀性金属电镀印刷电路板1000的上表面，制得所述印刷电路板1000。
图1H中电路板成品1000是在邻近印刷电路板1000外层的层中具有嵌入电容器100的四金属层印刷电路板。但是，所述印刷电路板1000可以具有任意层数，并且根据本实施方式的嵌入电容器可以位于多层印刷电路板中的任意层中。作为电镀通孔的替换物，也可以使用微孔来把电路连接到电容器箔电极118。
在以上实施方式中，在蚀刻过程中，所述蚀刻溶液不会接触电容器100的电容器介电材料。电容器100的可靠性由此提高。此外，成品电容器100短路的可能性也大大降低。
图2表示单介电层电容器的顶视图。单介电层120在金属箔110上是明显可见的。在烧结过程中，导电材料层在介电层120上形成顶部电极132。在电容器电介质120的外围的箔110中形成凹痕115，并由此形成电容器箔电极118，它是与金属箔110的剩余部分分离的。电容器箔电极118、电介质120和顶部电极132形成电容器100。
图3A-3G说明了嵌入电容器200的印刷电路板2000(图3K)的制造方法，其中的电容器200具有两层电介质和三个电极。为简洁起见，如下的说明书讨论一个电容器200的形成。图3A-3K是截面正视图。
在图3A中，制备图1D中所示的制品。
参看图3B，在电极230上形成第三电介质材料层240，并进行干燥。在第三电介质材料层240上形成第四电介质材料层245，并进行干燥。在第四电介质材料层245上形成第二导电材料层250，进行干燥。然后烧制形成的制品。图3C表示烧制后的制品。烧制产生由电介质材料层形成的双层电介质材料248以及顶部电极250。顶部电极250与中间电极230电绝缘，并与箔210电连接。
参看图3D，在与图1E中所述工艺类似的条件下，将箔210的元件侧与层压材料270层合。对箔210的层压要使电容器结构位于内层板结构的内侧。为了提供能形成电路的表面(表面电路)，可以把箔280施加到层压材料270上。层压材料与箔一道并称为层压箔对。所得结构是一种内层板。
参看图3E，在层压之后，将光刻胶施涂到箔210和280上，并进行成像和显影。然后蚀刻箔210和280，并剥离剩余的光刻胶，在箔210中形成凹痕215，它们位于电容器电介质248外围的外侧，并形成底部电极或电容器电极218，它孤立于剩下的箔。所述电容器箔电极218、双层电介质248、中间电极230以及顶部电极250形成电容器200。所述蚀刻工艺还从箔280形成电路285、286、287、288等。在蚀刻过程中，所述蚀刻溶液不会接触电容器200的电容器电介质材料，这是因为电极的面积大于电介质的面积，且层压片270覆盖了电容器结构200的电介质。
参看图3F，用激光钻出微孔290，并进行电镀，以将中间电极230电气连接到电路286，形成完整的内层板。在这一阶段形成微孔能使层压片可层压到内层的任意一侧。或者，若层压片仅层压到内层的箔电极侧，则微孔290可以与通孔295同时形成，如图3G所示。
参看图3G，其它层压片和蚀刻铜箔对可以层压到图3F所示内层板结构的一侧或两侧上。在这一实施例中，它们仅层压到一侧上。
可以钻出通孔295，并进行电镀，以将底部电极或箔电极218电气连接到外部电路285和其它电路上，以完成电容器200的电连接。还可以形成附加通孔，以便电气连接到第二电容器200，可以用耐蚀性金属电镀印刷电路板2000的顶部铜表面，制得所述模块2000。
图3G中电路板成品2000是在邻近印刷电路板2000外层的层中具有嵌入电容器200的四金属层印刷电路板。但是，所述印刷电路板2000可以具有任意层，并且根据本实施方式的嵌入电容器可以位于多层印刷电路板中的任意层中。作为电镀通孔的替换物，也可以使用微孔来连接电路与电容器箔电极218。
图4表示双介电层电容器的顶视图。第一介电层228在金属箔210上可以看见。在烧结过程中，导电材料层在介电层228上形成顶部电极230。在顶部电极上形成一个或多个电介质材料层，并进行干燥，此时在电介质材料层上形成第二导电材料层250。烧结形成了双层电介质248，由第一介电层228和另一介电层所形成。在电容器电介质228和248的外围的箔210中形成凹痕215。
所述双层电容器200提供很高的电容密度。例如，双层电容器的电容密度几乎是单层电容器的两倍。
在以上实施方式中，所述电容器电介质在制造过程中不会接触蚀刻溶液。因此，所述电介质不会接触到那些不然会侵蚀和溶解电介质玻璃以及电介质中的掺杂剂的酸蚀刻溶液。由此提高了电容器的可靠性和性能。
在以上实施方式中，所述厚膜糊剂包含陶瓷、玻璃、金属或其它固体的细颗粒。所述颗粒的大小可以为1微米或更小，可以分散在“有机赋形剂(organicvehicle)”中，赋形剂包含溶解在分散剂和有机溶剂混合物中的聚合物。
所述厚膜电介质材料在烧结之后具有高介电常数(K)。例如，介电常数K高的厚膜电介质可以通过混合高介电常数的粉末(所谓“功能相”)和玻璃粉末，并将所述混合物分散到厚膜丝网印刷赋形剂中来制得。在烧结过程中，所述电容器材料的玻璃组分在达到峰值烧结温度前软化并流动、凝结并包住功能相，形成烧结的电容器复合体。
高介电常数的功能相包括通式为ABO3的钙钛矿，如结晶钛酸钡(BT)、锆钛酸铅(PZT)、锆钛酸镧铅(PLZT)、铌酸铅镁(PMN)和钛酸钡锶(BST)。钛酸钡在烧制在铜箔应用中有优势，因为它不受烧制中所用的还原条件的影响。
一般来说，电介质材料中的厚膜玻璃组份对高K值的功能相是惰性的，而且主要用于把复合体内聚结合在一起，并把电容器复合体结合到基底上。优选仅使用少量的玻璃，从而使高K值功能相的介电常数不受过度稀释。这种玻璃例如是硼硅酸钙铝、硼硅酸铅钡、硅酸镁铝、硼酸稀土或其它相似的组成。由于稀释效应不太明显，且可保持复合材料的高介电常数，所以优选使用介电常数较高的玻璃。组成为Pb5Ge3O11的锗酸铅玻璃是介电常数约为150的铁电玻璃，因此是合适的。改性的锗酸铅也是合适的。例如，铅可以被钡部分取代，锗可以被硅、锆和/或钛部分取代。
用于形成电极层的浆料可以基于铜、镍、银、银-钯组合物、或这些化合物混合物的金属粉末。铜粉末组合物是优选的。
所需的烧结温度取决于金属基材的熔融温度、电极的熔融温度以及电介质组合物的化学和物理特性。例如，一组适用于上述实施方式的烧结条件是在900℃的峰值温度停留10分钟的氮气烧制方法。
上述本发明的说明书解释和描述了本发明。另外，上述揭示的内容仅展示和描述了本发明的选择性优选实施方式，应当理解本发明能用于其它组合、改变和环境中，且能在本申请中表述、与上述揭示内容相称和/或在有关领域的技能或知识范围内的发明构思范围内进行变化或改变。
上述的实施方式还进一步用于解释本发明的已知最佳实施方式，并使本领域中其他普通技术人员把本发明应用于这些或其它实施方式以及特定用途或本发明用途要求的各种变化中。因此，本说明书不想把本发明限制在上述的形式。所附的权利要求书被认为包括了上述详细说明中没有明确叙述的替代实施方式。

Claims (10)

1.一种电容器的制造方法，它包括：
提供一金属箔；
在所述金属箔上形成电容器电介质；
在一部分的所述电容器电介质上形成第一电极，由此形成所述金属箔的元件面；
将所述金属箔的元件面层压至一层压材料上；以及
蚀刻所述电容器电介质边界外的所述金属箔，形成第二电极。
2.如权利要求1所述的方法，所述方法还包括在所述第一电极上形成第二电容器电介质层，并在所述第二电容器电介质层上形成第三电极，所述第三电极导电耦合到所述第二电极上。
3.如权利要求1所述的方法，其特征在于，所述金属箔选自烧结温度大于900℃的金属、金属合金以及它们的混合物。
4.如权利要求1所述的方法，其特征在于，所述金属箔选自铜、铜-因伐合金-铜、因伐合金、镍和镀镍铜。
5.一种电容器，它按照权利要求1所述方法制得。
6.如权利要求5所述的电容器，其特征在于，所述电容器是双层电容器。
7.一种印刷电路板的制造方法，所述方法包括：
提供一金属箔；
在所述金属箔上形成电容器电介质；
在一部分的所述电容器电介质上形成第一电极，由此形成所述金属箔的元件面；
将所述金属箔的元件面层压到至少一个层压箔对上，由此形成内层板结构；
蚀刻所述电容器电介质边界外的所述金属箔，形成第二电极，所述第一电极、所述电容器电介质以及所述第二电极形成电容器；
蚀刻所述层压箔对，在所述内层板结构上形成表面电路；
形成微通孔，所述微通孔将第一电极连接到所述内层板结构的表面电路上；和
将所述内层板结构层压到至少一个附加层压材料上。
8.如权利要求7所述的方法，所述方法还包括在所述第一电极上形成第二电容器电介质层，并在所述第二电容器电介质层上形成第三电极，所述第三电极导电耦合到所述第二电极上。
9.如权利要求7所述的方法，其特征在于，所述层压箔对包括铜箔。
10.一种印刷电路板，它由权利要求7所述方法制得。
CNA2005101288182A 2004-12-02 2005-12-01 厚膜电容器、印刷电路板及其制备方法 Pending CN1790570A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/002,748 US20060120015A1 (en) 2004-12-02 2004-12-02 Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards
US11/002,748 2004-12-02

Publications (1)

Publication Number Publication Date
CN1790570A true CN1790570A (zh) 2006-06-21

Family

ID=35583376

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101288182A Pending CN1790570A (zh) 2004-12-02 2005-12-01 厚膜电容器、印刷电路板及其制备方法

Country Status (6)

Country Link
US (2) US20060120015A1 (zh)
EP (1) EP1667206A1 (zh)
JP (1) JP2006196877A (zh)
KR (1) KR100785607B1 (zh)
CN (1) CN1790570A (zh)
TW (1) TWI294133B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070177331A1 (en) * 2005-01-10 2007-08-02 Endicott Interconnect Technologies, Inc. Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
JP4525947B2 (ja) * 2005-04-27 2010-08-18 株式会社村田製作所 薄膜キャパシタの製造方法
KR100769459B1 (ko) * 2005-10-28 2007-10-23 주식회사 코미코 미세 전극을 갖는 세라믹 소자의 제조방법
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
KR100878411B1 (ko) 2007-01-25 2009-01-13 삼성전기주식회사 캐패시터 내장 세라믹 기판 제조 방법
JP5387677B2 (ja) * 2009-07-09 2014-01-15 株式会社村田製作所 アンチヒューズ素子
JP5397482B2 (ja) 2009-12-24 2014-01-22 株式会社村田製作所 回路モジュール
WO2015125928A1 (ja) * 2014-02-21 2015-08-27 三井金属鉱業株式会社 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
JP2018137311A (ja) * 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4190854A (en) * 1978-02-15 1980-02-26 National Semiconductor Corporation Trim structure for integrated capacitors
US5362534A (en) * 1993-08-23 1994-11-08 Parlex Corporation Multiple layer printed circuit boards and method of manufacture
DE69529000T2 (de) * 1994-03-30 2003-08-21 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung von Halbleitervorrichtungen mit eingebautem Kondensator
US5920454A (en) * 1997-02-11 1999-07-06 Hokuriko Electric Industry Co., Ltd. Capacitor-mounted circuit board
US6631551B1 (en) * 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
KR100347064B1 (ko) * 1998-07-07 2003-04-10 삼성전자 주식회사 적층형캐패시터및그형성방법
JP3127908B2 (ja) * 1998-11-20 2001-01-29 日本電気株式会社 半導体装置の製造方法
US6252761B1 (en) * 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
US6317023B1 (en) * 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
KR100376482B1 (ko) * 1999-12-17 2003-03-17 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 제조방법
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
US6860000B2 (en) * 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components
US20050063135A1 (en) * 2003-09-18 2005-03-24 Borland William J. High tolerance embedded capacitors
US20040099999A1 (en) * 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US6910264B2 (en) * 2003-01-03 2005-06-28 Phoenix Precision Technology Corp. Method for making a multilayer circuit board having embedded passive components
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
KR100512688B1 (ko) * 2003-11-21 2005-09-07 대덕전자 주식회사 캐패시터 내장형 인쇄 회로 기판 제조 방법
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors

Also Published As

Publication number Publication date
US20070220725A1 (en) 2007-09-27
TW200634871A (en) 2006-10-01
KR20060061903A (ko) 2006-06-08
KR100785607B1 (ko) 2007-12-14
US20060120015A1 (en) 2006-06-08
EP1667206A1 (en) 2006-06-07
JP2006196877A (ja) 2006-07-27
TWI294133B (en) 2008-03-01

Similar Documents

Publication Publication Date Title
CN1716480A (zh) 厚膜电容器、嵌有厚膜电容器的印刷电路板以及这种厚膜电容器和印刷电路板的制备方法
CN1790570A (zh) 厚膜电容器、印刷电路板及其制备方法
JP2006086538A (ja) 同時焼成セラミツクコンデンサ
JP3556164B2 (ja) 受動部品を埋め込む方法
CN1849678A (zh) 电极糊、陶瓷电子部件及其制造方法
JP2006222440A (ja) コンデンサ素子
JP2006510233A (ja) 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法
JP2003249414A (ja) コンデンサ素子およびコンデンサ素子内蔵多層配線基板
JP2004119732A (ja) コンデンサ素子内蔵多層配線基板
US8501575B2 (en) Method of forming multilayer capacitors in a printed circuit substrate
JP4051194B2 (ja) コンデンサ素子内蔵多層配線基板
JP2003198139A (ja) コンデンサ素子内蔵多層配線基板
JP4936756B2 (ja) 多層配線基板内蔵用セラミックコンデンサ素子の製造方法
JP4772132B2 (ja) コンデンサ素子内蔵多層配線基板
JP2007287974A (ja) 回路基板の製造方法
JP4511511B2 (ja) コンデンサ素子内蔵多層配線基板の製造方法
JP4429282B2 (ja) コンデンサ素子内蔵配線基板の製造方法
JP4429375B2 (ja) コンデンサ素子内蔵配線基板の製造方法
JP2004235266A (ja) 電子素子内蔵多層配線基板
JP2004241497A (ja) コンデンサ素子内蔵多層配線基板
JP2005129887A (ja) コンデンサを有する印刷配線板とその製造方法
JP2004119688A (ja) コンデンサ素子内蔵多層配線基板
JP2007311812A (ja) コンデンサ素子およびコンデンサ素子内蔵多層配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060621