CN1716480A - 厚膜电容器、嵌有厚膜电容器的印刷电路板以及这种厚膜电容器和印刷电路板的制备方法 - Google Patents

厚膜电容器、嵌有厚膜电容器的印刷电路板以及这种厚膜电容器和印刷电路板的制备方法 Download PDF

Info

Publication number
CN1716480A
CN1716480A CNA2005100795813A CN200510079581A CN1716480A CN 1716480 A CN1716480 A CN 1716480A CN A2005100795813 A CNA2005100795813 A CN A2005100795813A CN 200510079581 A CN200510079581 A CN 200510079581A CN 1716480 A CN1716480 A CN 1716480A
Authority
CN
China
Prior art keywords
dielectric
electrode
metal forming
capacitor
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100795813A
Other languages
English (en)
Inventor
W·J·伯兰德
S·弗古逊
H·皮亚德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of CN1716480A publication Critical patent/CN1716480A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种嵌入厚膜电容器的方法包括在蚀刻前用保护涂层覆盖电容器层，防止蚀刻液接触并损坏电容器层。

Description

厚膜电容器、嵌有厚膜电容器的印刷电路板 以及这种厚膜电容器和印刷电路板的制备方法
技术领域
本发明一般涉及厚膜电容器，具体地涉及嵌在印刷电路板中的厚膜电容器，更具体地涉及嵌在印刷电路板中由厚膜电介质材料制成的电容器。
背景技术
在印刷电路中嵌入电容器可以减少电路的尺寸并改善电路性能。电容器一般嵌入层叠的板中，并用互联电路连接。板的层叠形成印刷电路板。层叠的板一般可称为“内层板”。
用箔上烧制(firing)技术形成嵌入印刷电路板中的无源电路元件是一项已知的技术。“箔上分别烧制”的电容器是通过把厚膜电容器材料层沉积在金属箔基材上，然后把顶部电极材料沉积在厚膜电容器材料层上，再在铜厚膜烧制条件下进行烧制而成的。厚膜电容器材料可包含高介电常数材料、玻璃和/或掺杂剂，而且应在烧制后具有高的介电常数(K)。
烧制后，所得的制品可层合在一个预浸渍电介质层上，然后蚀刻掉金属箔，形成电容器电极和相关的电路。然而，在印刷电路板业中常用的蚀刻液(如在热2.4N盐酸中的氯化铁溶液)可能侵蚀并电容器的溶解介电玻璃和掺杂剂。蚀刻液会损坏电容器的电介质材料，致使许多电容器在蚀刻后可能短路。即使没有发生短路，对电介质材料的损坏也会危害电容器的长期可靠性，特别是在没有从电容器中完全清除所有蚀刻液的情况下。印刷电路板业中常用于其它方法(如黑色氧化物法和电镀法)的其它溶液也可能损坏电容器的电介质材料，并具有类似的长期可靠性问题。
解决上述蚀刻问题的一种方法是在厚膜电容器材料组合物中使用耐蚀刻液的高二氧化硅含量的玻璃。然而，高二氧化硅的玻璃具有很低的介电常数和很高的软化点。当它用于电容器配方中时，如果不加入大体积份数的玻璃，则高的软化点会使形成的组合物难于烧结至高密度。然而，高体积份数的玻璃会使形成的电介质材料具有不合需要的低介电常数。
本发明人旨在通过创造出制造电容器和印刷电路板的新方法来提供一种解决上述蚀刻问题的方案。本发明人开发出使用保护涂层的新方法，达到了上述目的。
发明内容
按照第一个实施方式，电容器的制造方法包括：提供金属箔，在该金属箔上形成电介质，在一部分电介质上形成第一电极，在一部分金属箔包括全部电介质上形成保护涂层，蚀刻所述的金属箔，形成第二电极。
按照另一个实施方式，一种电容器包括：由金属箔形成的第一电极、与第一电极相邻的电介质、与该电介质相邻的第二电极、和位于至少一部分电介质和至少一部分金属箔上并与之接触的保护涂层。
按照再一个实施方式，一种印刷电路板的制造方法包括：在金属箔上形成电介质层，在该电介质层上形成第一电极，将该金属箔的无元件表面层合在至少一个电介质上，在至少一部分电介质上形成保护涂层，然后蚀刻该金属箔，形成第二电极。
上述的保护涂层可由光刻胶形成，在蚀刻过程后可将其除去。在另一个实施方式中，保护涂层由可保留在最终印刷电路板中的其它材料形成。
按照上述实施方式，保护涂层保护电容器的全部或部分电介质免受制造过程中使用的蚀刻液的侵蚀。否则，蚀刻液会侵蚀并溶解该电介质中存在的电介质玻璃和掺杂剂。由此改善了电容器的可靠性和性能，避免了电容器的短路。而且在上述实施方式的制造方法中，不需要会降低电介质的介电常数的耐蚀刻玻璃。
本领域中普通技术人员在阅读了一些实施方式的如下详细说明后，会理解本发明各实施方式的上述优点和其它优点以及各种附加实施方式的好处。
附图说明
详细说明参照如下附图，其中：
图1A-1J是说明金属箔上嵌入单层电容器的多层印刷电路板的第一种制造方法的系列图。
图2A-2K是说明金属箔上嵌入双层电容器的印刷电路板的制造方法的系列图。
图3是具有保护涂层的印刷电路板制品的正视截面图。
按照常规，附图中的各种特征不必按比例绘制。各种特征的尺度可以扩大或缩小，以便于更清楚地说明本发明的实施方式。
具体实施方式
图1A-1J说明金属箔上嵌入单层电容器的多层印刷电路板的第一种制造方法。为了说明的目的，在图1A-1J中说明形成的四个嵌入式电容器(在截面图1A-1G和1I-1J中仅可看到两个电容器)。然而，用本说明书中所述的方法可以形成一个、两个、三个或更多个电容器。为简洁起见，如下的说明书仅用于说明所示电容器之一的形成过程。图1A-1G和1I-1J是截面正视图。图1G是沿图1H中直线1G-1G所作的横截面图。图1H是表示四个嵌入电容器100的俯视图。
在图1A中提供金属箔110。金属箔110可以是工业上通常可得到的金属箔。例如，金属箔110可以是铜、铜-因伐合金-铜、因伐合金、镍、镀镍铜、或熔点超过厚膜浆烧结温度的其它金属和合金。合适的箔包括主要由铜构成的箔，如逆处理铜箔、双面处理铜箔以及其它多层印刷电路板工业上常用的铜箔。金属箔110的厚度例如可以为1～100微米左右。其它的厚度包括3～75微米，更具体为12～36微米。这些厚度范围相当于1/2盎司至1盎司的铜箔。
金属箔110可以通过涂覆底涂层(underprint)112进行预处理。图1A中底涂层112表示为表面涂层，且可以是涂在金属箔110有元件的表面上的较薄层。底涂层112与金属箔110和涂布在该底涂层上的涂层附着良好。底涂层112例如可以由涂覆在金属箔110上的浆料在低于金属箔熔点以下的温度烧制而成。底涂料浆可以在金属箔110整个表面上涂布成空心涂层(open coating)或涂布在金属箔110的选择区域上。一般来说，把底涂料浆涂布在金属箔110的选择区域上比涂布在整个金属箔110上更经济。然而，如果对铜箔110进行掺氧烧结，则较好涂覆金属箔110的整个表面，因为底涂层中所含的玻璃能防止铜箔110的氧化侵蚀。
适用作底涂层的一种厚膜浆具有如下组成(相对质量)：
铜粉                          58.4
玻璃A                         1.7
氧化亚铜粉                    5.8
载体                          11.7
TEXANOL溶剂                 12.9
表面活性剂                    0.5
总量                          91.0
在该组合物中：
玻璃A包含：    组成为Pb5Ge3O11的锗酸铅
载体包含：     乙基纤维素N200       11％
               TEXANOL            89％
表面活性剂包含：VARIQUATCC-9NS表面活性剂
TEXANOL购自Eastman Chemical Co.。VARIQUATCC-9NS购自AshlandInc.。
将电容器电介质材料涂覆在预处理金属箔110的底涂层112上，形成第一电介质材料层120(图1A)。该电容器电介质材料例如可以是丝网印刷在金属箔110上的厚膜电容器浆。然后将第一电介质材料层120干燥。在图1B中，然后涂覆第二电介质材料层125，并进行干燥。在另一个实施方式中，在一个丝网印刷步骤中，将单层电容器电介质材料涂覆成等厚度的两层120，125。一种已公开的适用于箔上烧结实施方式的厚膜电容器材料具有如下组成(相对质量)：
钛酸钡粉末                   68.55
氟化锂                       1.0
氟化钡                       1.36
氟化锌                       0.74
玻璃A                        10.25
玻璃B                        1.0
玻璃C                        1.0
载体                         5.9
TEXANOL溶剂                8.7
氧化剂                       1.0
磷酸盐润湿剂                 0.5
总量                         100.00
在该组合物中：
玻璃A包含：                  组成为Pb5Ge3O11的锗酸铅
玻璃B包含：                 Pb4BaGe1.5Si1.5O11
玻璃C包含：                 Pb5GeSiTiO11
载体包含：                   乙基纤维素N200 11％
                             TEXANOL溶剂  89％
氧化剂包含：                 硝酸钡粉  84％
载体                               16％
在图1C中，在第二电介质材料层125上形成导电材料层130，并进行干燥。导电材料层130例如可以通过在第二电介质材料层125上丝网印刷厚膜金属浆形成。用于形成底涂层112的浆料也适用于形成导电材料层130。如果从上向下看时，第一和第二电介质材料层120，125的表面积一般大于导电材料层130的表面积。
然后将第一电介质材料层120、第二电介质材料层125和导电材料层130一起烧制成所得的结构。烧制后的结构截面按正视方式表示在图1D中。烧制使得电介质材料层120和125形成单层电介质层128，因为电介质材料层120和125之间的界面在共同烧制过程中消失了。在共同烧制过程中也形成了顶部电极132。当在铜箔上和氮气氛中以峰值温度为900℃烧制10分钟后，所得电介质层128的介电常数可以为约300～5000，耗散常数约为2.5％。也可以使用其它烧制条件，以获得与电介质层128不同的材料性质。
在图1E中，金属箔110的背面与层压材料140层合，顶部电极朝上。形成的结构是个内层板。这种层合例如可以用标准印刷电路板工艺中的FR4预浸渍物进行。在一个实施方式中，可以使用106环氧树脂预浸渍物。合适的层合条件例如是：在抽真空至28英寸汞柱的真空室中在180℃和208psig的条件下层压1小时。硅橡胶压垫和填充聚四氟乙烯的光滑玻璃剥离片可以与金属箔110接触，以防止环氧树脂与层压板粘合在一起。层压材料140可以是任何类型的电介质材料，如标准环氧树脂、高Tg环氧树脂、聚酰亚胺、聚四氟乙烯、氰酸酯树脂、填充树脂体系、BT环氧树脂、以及其它在电路层之间提供绝缘的树脂和层压材料。箔150可以施加在层压材料140的背面，以提供用于形成电路的表面。
现参看图1F，层压后，将保护涂层160涂覆在电介质层128和顶部电极132上。也可以覆盖一部分金属箔110。保护涂层160用于在随后的蚀刻过程中覆盖和保护全部或部分的电介质层128和顶部电极132。
在本实施方式中，保护涂层160通过使覆盖电介质层128和顶部电极132的光刻胶成像和显影而形成。这种方法是特别有利的，因为光刻胶160既可以用于由金属箔110形成相关的电路，也可以用作保护涂层160。光刻胶也可以涂在箔150上，使其成像和显影后，形成光刻胶图案162。
图1G是沿图1H中直线1G-1G所作的截面图。参看图1G，将箔110和150蚀刻，并例如用标准印刷电路板工艺条件剥除光刻胶160和162。蚀刻作用在箔110中形成沟槽115，并形成与箔的其余部分隔离的底部电极即电容器箔电极118。电容器箔电极118、电介质层128和顶部电极132形成电容器100。蚀刻法也可由箔110产生电路117、119，以及由箔150形成电路152、154、156、158等。
图1H是图1G中所示制品的俯视图。在图1H中表示了由一部分箔110形成的四个电容器。然而，这个数目只是示范性的，用本申请中所述的实施方式可以由箔形成任何数目的电容器。图1H表示具有相似结构的四个电容器100。然而，本实施方式可以形成不同尺寸和/或形状的电容器。电路117、119例如可用作印刷电路板制品1000(图1J)中层的电路。由箔150也可形成具有相似或不同结构的其它电路。也可以形成其它的电路元件，如电阻，作为与电容器100相同层的一部分。
在上述实施方式中，蚀刻液在蚀刻过程中不与电容器100的电容器电介质材料接触，因为光刻胶保护涂层160保护了电容器100。由此可以提高电容器100的可靠性。另外，也大大减少了电容器制品100的短路可能性。
现参看图1I，另外的层压材料172、174以及铜箔对180、190也可以与图1G所示的制品两侧层合。
图1J表示了一个制成的印刷电路板1000。再参看图1I，将光刻胶(未画出)涂覆在箔180和190上。使光刻胶成像并显影，并将箔180、190蚀刻后，形成在印刷电路板1000的外层上的电路182、184、186等和192、194、196等。可以用激光钻出微孔1010，并进行电镀，以使电极132与外电路194电连接。也可钻出孔1020，并进行电镀，使底部电极即箔电极118与外电路182、192电连接，以完成电容器100的电连接。也可以形成另外的孔1030、1040，用以电连接到图1J所示的第二电容器100上。印刷电路板1000的顶表面可镀有不会失去光泽的金属，最后剥除光刻胶，制成印刷电路板1000。
图1J所示的电路板制品1000是一个四金属层印刷电路板，其中与印刷电路板1000的外层相邻的层中嵌有电容器100。然而，印刷电路板1000可以有任何的层数，而且按本实施方式嵌入的电容器可以位于多层印刷电路板的任何层中。微孔也可用于使电路与电容器箔电极118连接，作为电镀通孔的替代方案。
图2A-2K描述印刷电路板2000(图2K)的制造方法。该印刷电路板中嵌有具有双层电介质材料的电容器和三个电极。为简洁起见，如下的说明书讨论一个电容器200的形成。图2A-2F和2H-2K是截面正视图。图2F是沿图2G中直线2F-2F所作的。图2G是表示两个嵌入电容器200的俯视图。
在图2A中提供金属箔210。金属箔210可以是工业上一般可得的金属箔，且可由与图1A中所示箔110相似的材料制成。箔210可以通过涂覆底涂层212进行预处理。底涂层212可以在金属箔210整个表面上涂布成空心涂层或涂布在金属箔110的选择区域上。将电容器电介质材料沉积在预处理箔210的底涂层212上，形成第一电介质材料层220。然后将第一电介质材料层220干燥。在图2B中，涂覆并干燥第二电介质材料层222。如图1A所示实施方式中所述，也可以沉积一个厚层，而不是两层220、222。
图2C中，在第二电介质材料层222上形成第一导电材料层，并进行干燥。然后将第一电介质材料层220、第二电介质材料层222和第一导电材料层230一起烧制，以把该结构烧结在一起。烧制产生由电介质材料层220和222形成的单个电介质层223以及电极232(所形成的电介质层223和电极表示在图2D中)。
参看图2D，在电极232上形成第三电介质材料层224，并进行干燥。在第三电介质材料层224上形成第四电介质材料层226，并进行干燥。在第四电介质材料层226上形成第二导电材料层240，进行干燥。然后烧制形成的制品。图2E表示烧制后的制品。烧制产生由电介质材料层220、222、224、226形成的双层电介质材料228以及顶部电极242。顶部电极242与中间电极电绝缘，并与箔210电连接。作为图2C-2E所示的分别烧制步骤的替代方案，可以用单一烧制步骤形成图2E所示的结构。
参看图2F，将箔210的背面与层压材料250层合，顶部电极朝上。所用的材料和条件与图1E所示的方法相似。可以这样层压箔210，使电容器结构位于内层板结构的外侧。为了提供能形成电路的表面，可以把箔252粘贴到层压材料250上。形成的结构是一个内层板。
图2G是图2F所示制品的俯视图。在图2G中，表示由一部分箔210形成的两个电容器。然而，这个数目只是示范性的，用本申请中所述的实施方式可以由箔形成任何数目的电容器。图1G表示具有相似结构的二个电容器200。然而，本实施方式可以形成不同尺寸和/或形状的电容器。也可形成具有相似或不同结构的其它电路和/或电路元件，作为与电容器200相同层的一部分。
现参看图2H，层压后，将保护涂层260涂覆在箔210上。在图2A-2K所示的实施方式中，保护涂层260通过使光刻胶成像和显影而形成。光刻胶也可以涂在箔252上，使其成像和显影后，形成光刻胶图案262。在使光刻胶成像和显影后，电介质层228和电极232、242至少部分仍被光刻胶262覆盖。有利的是如图2H所示，用光刻胶覆盖所有的电介质材料228，使电介质材料228不受蚀刻化学试剂的影响。也可以覆盖一部分箔。然后蚀刻掉箔210和252，并使用标准印刷电路板处理条件剥除光刻胶260和262。
参看图2I，蚀刻在箔210中形成了槽215，并产生与箔其余部分分隔的底部电极即电容器箔电极218。电容器箔电极218、双层电介质材料228、中间电极232和顶部电极242构成了电容器200。蚀刻过程也由箔252形成了电路254、256、258等。在蚀刻过程中，由于光刻胶260覆盖并保护了电容器结构200，所以蚀刻液与电容器200的电容器电介质材料不接触。
参看图2J，其它层压材料272、274以及铜箔层对280、290也可层合在图2I所示的内层板结构的两侧。
图2K表示了制成的印刷电路板2000的正视图。参看图2K，光刻胶(未画出)涂覆在箔280和290上。使光刻胶成像和显影，并蚀刻箔290、280，分别形成电路282、284、286等和292、294、296、298等。可以用激光钻出微孔2010，并进行电镀，使电极232与印刷电路板2000外层上的电路相连接。可以钻出微孔2020，并进行电镀，使底部电极即箔电极218与外电路282、292相连接，以完成电容器200的电连接。也可形成其它的孔2030、2040，以便连接到其它电容器200上。印刷电路板2000的顶表面可镀有不会失去光泽的金属，最后剥除光刻胶，以制成组件2000。
图2K所示的印刷电路板制品2000是一个四金属层印刷电路板，其中与印刷电路板2000外层相邻的层中嵌有电容器200。然而，印刷电路板2000可以有任何的层数，且按本实施方式嵌入的电容器可以位于多层印刷电路板的任何层中。微孔也可用于使电路与电容器箔电极218连接，作为电镀通孔的替代方案。
双层电容器200提供了非常高的电容密度。例如，一个双层电容器提供的电容密度几乎是单层电容器的两倍。
在上述实施方式中，保护涂层由制造印刷电路板过程中除去的光刻胶形成。也可以形成留在最终结构中的保护涂层。图3是一个印刷电路板的截面正视图，其中保护涂层成为最终制品的一部分。
图3表示一个制成的印刷电路板3000。参看图3，印刷电路板3000包括蚀刻前被保护涂层360覆盖的电容器300。然而，保护涂层360没有被除去，而作为印刷电路板制品3000的一部分保留下来。
保护涂层360例如可以是有机包封剂，它由不会被蚀刻化学试剂侵蚀的合适聚合物基材料构成。这些包封剂例如可以是溶解在合适溶剂中的环氧树脂或聚酰亚胺树脂。这种包封剂可以选择性地丝网印刷在电容器300的层上，并在电容器烧制后固化在上述的层上形成保护涂层。
保护涂层360例如也可由玻璃包封剂形成。玻璃包封剂可以在电容器300烧制后印刷在该电容器的选定层上。玻璃包封剂也可以与电容器300一起印刷和烧制。
印刷电路板3000可以具有与图2K中所示的印刷电路板2000相似的结构。印刷电路板3000包括外表面上的电路382、384、386等和392、394、396、398等。微孔3010使电极332与外电路394电连接。孔3020将底部电极即箔电极318电连接到外电路382、392上，以完成电容器300的电连接。其它的孔3030、3040电连接到其它电容器300上。印刷电路板3000的顶表面可以用不会失去光泽的金属镀覆。
印刷电路板3000可以用与图2A-2K中所示的相似方法制成。然而，在蚀刻前涂覆保护涂层360，显影分离的光刻胶(未画出)，进行蚀刻过程。然后将光刻胶剥除，且让保护涂层360保留下来。
在上述的实施方式中，电容器的电介质材料在制造过程中受到保护，不受蚀刻液的侵蚀。因此，电介质材料不与能侵蚀和溶解电介质材料中玻璃和掺杂剂的酸性蚀刻液接触，从而提高了电容器的可靠性和性能。
本说明书中所用的术语“涂层”包括适用于保护箔上形成的层的涂层、层或包封层。涂层可以覆盖全部或部分电介质材料，且不需要覆盖整个电容器。覆盖整个电介质材料的优点是能最大程度地减少或消除蚀刻液的负作用。
在上述的实施方式中，厚膜浆可含有陶瓷、玻璃、金属或其它固体的细微颗粒。这些颗粒的粒度可为1微米或更小的数量级，且可分散在“有机载体”中。该有机载体含有溶解在分散剂和有机溶剂中的聚合物。
烧制后，厚膜电介质材料可具有高的介电常数(K)。例如，高K值的厚膜电介质材料可以按如下方法形成：即把高介电常数的粉末(“功能相”)与玻璃粉末混合，然后把该混合物分散在厚膜丝网印刷载体中。烧制过程中，电容器材料中的玻璃组份在达到峰值烧制温度之前软化并流动，聚结，并包封功能相，形成烧制的电容器复合材料。
高K值的功能相包括通式为ABO3的钙钛矿，如结晶钛酸钡(BT)、锆钛酸铅(PZT)、锆钛酸镧铅(PLZT)、铌酸铅镁(PMN)和钛酸钡锶(BST)。钛酸钡适用于烧制在铜箔用途上，因为它不受烧制中所用的还原条件的影响。
一般来说，电介质材料中的厚膜玻璃组份对高K值的功能相是惰性的，而且基本上用于把复合材料内聚结合在一起，并把电容器复合材料结合到基底上。优选仅使用少量的玻璃，从而使高K值功能相的介电常数不受过度稀释。这种玻璃例如是硼硅酸钙铝、硼硅酸铅钡、硅酸镁铝、硼酸稀土或其它相似的组合物。由于稀释效应不太明显，且可保持复合材料的高介电常数，所以优选使用介电常数较高的玻璃。组成为Pb5Ge3O11的锗酸铅玻璃是介电常数约为150的铁电玻璃，因此是合适的。改性的锗酸铅也是合适的。例如，铅可以被钡部分取代，锗可以被硅、锆和/或钛部分取代。
用于形成电极层的浆料可以基于铜、镍、银、银-钯组合物、或这些化合物混合物的金属粉末。铜粉末组合物是优选的。
所需的烧结温度取决于金属基材的熔融温度、电极的熔融温度以及电介质组合物的化学和物理特性。例如，一组适用于上述实施方式的烧结条件是在900℃的峰值温度停留10分钟的氮气烧制方法。
上述本发明的说明书解释和描述了本发明。另外，上述揭示的内容仅展示和描述了本发明的选择性优选实施方式，应当理解本发明能用于其它组合、改变和环境中，且能在本申请中表述、与上述揭示内容相称和/或在有关领域的技能或知识范围内的发明构思范围内进行变化或改变。
上述的实施方式还进一步用于解释本发明的已知最佳实施方式，并使本领域中其他普通技术人员把本发明应用于这些或其它实施方式以及特定用途或本发明用途要求的各种变化中。因此，本说明书不想把本发明限制在上述的形式。所附的权利要求书被认为包括了上述详细说明中没有明确叙述的替代实施方式。

Claims (18)

1.电容器的制造方法，它包括：
提供金属箔；
在该金属箔上形成电介质；
在一部分电介质上形成第一电极；
在一部分金属箔，包括全部电介质材料上，形成保护涂层；
蚀刻所述的金属箔，形成第二电极。
2.一种电容器，它包括：
由金属箔形成的第一电极；
与第一电极相邻的电介质；
与该电介质相邻的第二电极；和
位于至少一部分电介质和至少一部分金属箔上并与之接触的保护涂层。
3.一种印刷电路板的制造方法，它包括：
提供金属箔；
在所述的金属箔上形成电介质；
在该电介质上形成第一电极；
将该金属箔的无元件表面层合在至少一种电介质材料上；
在至少一部分电介质材料上形成保护涂层；
蚀刻该金属箔，形成第二电极，其中第一电极、电介质材料和第二电极形成电容器；和
将该金属箔的有元件表面层合在至少另一种电介质材料上。
4.如权利要求3所述的方法，其特征在于所述的整个电介质材料被保护涂层覆盖。
5.如权利要求4所述的方法，其特征在于所述的第二电极至少部分被保护涂层覆盖。
6.如权利要求3所述的方法，其特征在于所述的电介质材料是双层电介质材料，该方法包括：
在所述的双层电介质材料上形成第三电极，其中所述的第三电极与所述的第二电极电偶合。
7.如权利要求3所述的方法，其特征在于它还包括把所述金属箔的有元件表面层合到至少另一种电介质材料上。
8.如权利要求7所述的方法，其特征在于层合到至少另一种电介质材料上的步骤包括：
在蚀刻所述的金属箔以后将所述的另一种电介质材料层合到所述金属箔的有元件表面上。
9.如权利要求9所述的方法，其特征在于它包括：
形成一个或多个连接到电容器的孔。
10.如权利要求3所述的方法，其特征在于所述的保护涂层是光刻胶，该方法包括：
在蚀刻所述的金属箔以后，除去所述的光刻胶。
11.如权利要求3所述的方法，其特征在于形成保护涂层的步骤包括：
在所述的电介质材料上形成有机包封剂材料；和
使该有机包封剂材料固化。
12.如权利要求3所述的方法，其特征在于形成保护涂层的步骤包括：
在所述的电介质材料上形成含有玻璃的层；和
烧制所述的玻璃层。
13.如权利要求7所述的方法，其特征在于在所述的保护涂层上层合至少另一层电介质材料。
14.一种印刷电路板，它包括：
至少一个嵌在至少一层电介质材料中的电容器，该电容器包括：
由金属箔形成的第一电极；
与第一电极相邻的电介质；
与该电介质相邻的第二电极；和
位于至少一部分电介质材料上并与之接触的保护涂层。
15.如权利要求14所述的印刷电路板，其特征在于所述的保护涂层覆盖整个电介质，且含有至少一种有机包封剂材料和烧制的玻璃。
16.如权利要求14所述的印刷电路板，其特征在于至少一层电介质材料包括多层电介质材料，该印刷电路板包括：
一个或多个连接到所述电容器的孔。
17.如权利要求14所述的印刷电路板，其特征在于所述的电介质是个双层电介质。
18.如权利要求14所述的印刷电路板，其特征在于所述的保护涂层覆盖整个电介质，且与第一电极接触。
CNA2005100795813A 2004-07-01 2005-06-21 厚膜电容器、嵌有厚膜电容器的印刷电路板以及这种厚膜电容器和印刷电路板的制备方法 Pending CN1716480A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/882,820 2004-07-01
US10/882,820 US7100277B2 (en) 2004-07-01 2004-07-01 Methods of forming printed circuit boards having embedded thick film capacitors

Publications (1)

Publication Number Publication Date
CN1716480A true CN1716480A (zh) 2006-01-04

Family

ID=34936202

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100795813A Pending CN1716480A (zh) 2004-07-01 2005-06-21 厚膜电容器、嵌有厚膜电容器的印刷电路板以及这种厚膜电容器和印刷电路板的制备方法

Country Status (6)

Country Link
US (2) US7100277B2 (zh)
EP (1) EP1612818A1 (zh)
JP (1) JP2006019749A (zh)
KR (1) KR20060048739A (zh)
CN (1) CN1716480A (zh)
TW (1) TW200614298A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102458034A (zh) * 2010-10-19 2012-05-16 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN101563963B (zh) * 2006-12-13 2013-07-10 英特尔公司 包括与无源嵌入式结构的顶部导电层的桥接互连的微电子器件及其制造方法
CN106162477A (zh) * 2016-07-18 2016-11-23 瑞声科技(新加坡)有限公司 一种埋容结构、埋容结构的制作方法和mems麦克风

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327932A (ja) * 2004-05-14 2005-11-24 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
KR100619367B1 (ko) * 2004-08-26 2006-09-08 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법
JP3816508B2 (ja) * 2004-11-04 2006-08-30 三井金属鉱業株式会社 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板
KR100645625B1 (ko) * 2004-12-01 2006-11-15 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
US20060120015A1 (en) * 2004-12-02 2006-06-08 Borland William J Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards
WO2006070807A1 (ja) * 2004-12-28 2006-07-06 Ngk Spark Plug Co., Ltd. 配線基板及び配線基板の製造方法
US20060141225A1 (en) * 2004-12-28 2006-06-29 Borland William J Oxygen doped firing of barium titanate on copper foil
US7138068B2 (en) * 2005-03-21 2006-11-21 Motorola, Inc. Printed circuit patterned embedded capacitance layer
US20060228817A1 (en) * 2005-04-07 2006-10-12 Ho-Ching Yang Dispensable capacitor manufacturing process
JP2007142109A (ja) * 2005-11-17 2007-06-07 Tdk Corp 電子部品
TWI296910B (en) * 2005-12-27 2008-05-11 Phoenix Prec Technology Corp Substrate structure with capacitance component embedded therein and method for fabricating the same
US7444727B2 (en) * 2006-03-10 2008-11-04 Motorola, Inc. Method for forming multi-layer embedded capacitors on a printed circuit board
JP4950542B2 (ja) * 2006-04-07 2012-06-13 岩手東芝エレクトロニクス株式会社 固体撮像装置およびその製造方法
US20070291440A1 (en) * 2006-06-15 2007-12-20 Dueber Thomas E Organic encapsulant compositions based on heterocyclic polymers for protection of electronic components
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
TW200810043A (en) * 2006-08-04 2008-02-16 Phoenix Prec Technology Corp Circuit board structure with capacitor embedded therein and method for fabricating the same
US20080037198A1 (en) * 2006-08-10 2008-02-14 Borland William J Methods of forming individual formed-on-foil thin capacitors for embedding inside printed wiring boards and semiconductor packages
KR100878414B1 (ko) * 2006-10-27 2009-01-13 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 제조방법
TWI333684B (en) * 2006-11-07 2010-11-21 Unimicron Technology Corp Package substrate having embedded capacitor
US7818855B2 (en) * 2006-11-10 2010-10-26 E. I. Du Pont De Nemours And Company Method of making thin-film capacitors on metal foil using thick top electrodes
KR101321198B1 (ko) * 2006-12-12 2013-10-23 씨디에이 프로세싱 리미티드 라이어빌리티 컴퍼니 복합 유기 봉지재
US7685687B2 (en) * 2007-01-22 2010-03-30 E. I. Du Pont De Nemours And Company Methods of making high capacitance density ceramic capacitors
US8059423B2 (en) * 2007-02-06 2011-11-15 Sanmina-Sci Corporation Enhanced localized distributive capacitance for circuit boards
JP4843555B2 (ja) * 2007-05-11 2011-12-21 矢崎総業株式会社 部品固定方法
US20100024210A1 (en) * 2007-07-31 2010-02-04 Harris Corporation Product Optimization Process for Embedded Passives
US7679926B2 (en) * 2007-08-22 2010-03-16 Taiwan Semiconductor Manfacturing Company, Ltd. Capacitors with insulating layer having embedded dielectric rods
JP2009094333A (ja) * 2007-10-10 2009-04-30 Nippon Mektron Ltd キャパシタを内蔵したプリント配線板およびその製造方法
DE102008004470A1 (de) 2007-12-05 2009-06-10 Rohde & Schwarz Gmbh & Co. Kg Elektrische Schaltungsanordnung mit konzentrierten Elementen in Mehrlagensubstraten
US8730647B2 (en) * 2008-02-07 2014-05-20 Ibiden Co., Ltd. Printed wiring board with capacitor
US20090223700A1 (en) * 2008-03-05 2009-09-10 Honeywell International Inc. Thin flexible circuits
US8470680B2 (en) * 2008-07-28 2013-06-25 Kemet Electronics Corporation Substrate with embedded patterned capacitance
US8022785B2 (en) * 2008-12-03 2011-09-20 Arcom Digital, Llc Step attenuator circuit with improved insertion loss
JP5730872B2 (ja) * 2009-07-23 2015-06-10 プロテウス デジタル ヘルス， インコーポレイテッド 固体薄膜コンデンサ
US8756778B2 (en) * 2009-10-01 2014-06-24 Stmicroelectronics Sa Method of adjustment during manufacture of a circuit having a capacitor
JP5659592B2 (ja) * 2009-11-13 2015-01-28 ソニー株式会社 印刷回路基板の製造方法
JP5429019B2 (ja) * 2010-04-16 2014-02-26 富士通株式会社 キャパシタ及びその製造方法
CN101923911B (zh) * 2010-04-27 2011-11-02 电子科技大学 基于不锈钢基板的ybco厚膜电阻浆料及其制备方法
FR2963478B1 (fr) * 2010-07-27 2013-06-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
KR101422938B1 (ko) * 2012-12-04 2014-07-23 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판
US9955568B2 (en) * 2014-01-24 2018-04-24 Dell Products, Lp Structure to dampen barrel resonance of unused portion of printed circuit board via
US20160048595A1 (en) * 2014-08-12 2016-02-18 Lenovo (Singapore) Pte. Ltd. Filtering Content Suggestions for Multiple Users
JP7080579B2 (ja) 2016-12-02 2022-06-06 凸版印刷株式会社 電子部品製造方法
JP2019175968A (ja) * 2018-03-28 2019-10-10 富士通株式会社 回路基板及び回路基板の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4190854A (en) * 1978-02-15 1980-02-26 National Semiconductor Corporation Trim structure for integrated capacitors
JPS60253207A (ja) * 1984-05-30 1985-12-13 株式会社東芝 コンデンサの製造方法
JPH02153589A (ja) 1988-12-05 1990-06-13 Ibiden Co Ltd 厚膜素子付プリント配線板
EP0647090B1 (en) * 1993-09-03 1999-06-23 Kabushiki Kaisha Toshiba Printed wiring board and a method of manufacturing such printed wiring boards
DE69527669T2 (de) * 1994-03-30 2003-02-06 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung von Halbleitervorrichtungen mit eingebautem Kondensator
JP3460347B2 (ja) * 1994-03-30 2003-10-27 松下電器産業株式会社 半導体装置の製造方法
US5822175A (en) * 1995-04-13 1998-10-13 Matsushita Electronics Corporation Encapsulated capacitor structure having a dielectric interlayer
US5920454A (en) * 1997-02-11 1999-07-06 Hokuriko Electric Industry Co., Ltd. Capacitor-mounted circuit board
US6005197A (en) * 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
US6631551B1 (en) * 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
JP3127908B2 (ja) * 1998-11-20 2001-01-29 日本電気株式会社 半導体装置の製造方法
EP1014399B1 (en) * 1998-12-22 2006-05-17 Matsushita Electric Industrial Co., Ltd. Flexible thin film capacitor and method for producing the same
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
US6317023B1 (en) * 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
JP3964085B2 (ja) 1999-12-09 2007-08-22 大日本印刷株式会社 プリント配線基板、及びプリント配線基板の製造方法
US6284590B1 (en) * 2000-11-30 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors
US6495413B2 (en) * 2001-02-28 2002-12-17 Ramtron International Corporation Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
JP3946578B2 (ja) 2001-06-05 2007-07-18 大日本印刷株式会社 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
US6860000B2 (en) * 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components
US20040099999A1 (en) * 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101563963B (zh) * 2006-12-13 2013-07-10 英特尔公司 包括与无源嵌入式结构的顶部导电层的桥接互连的微电子器件及其制造方法
CN102458034A (zh) * 2010-10-19 2012-05-16 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN106162477A (zh) * 2016-07-18 2016-11-23 瑞声科技(新加坡)有限公司 一种埋容结构、埋容结构的制作方法和mems麦克风
CN106162477B (zh) * 2016-07-18 2020-01-03 瑞声科技(新加坡)有限公司 一种埋容结构、埋容结构的制作方法和mems麦克风

Also Published As

Publication number Publication date
US20060254812A1 (en) 2006-11-16
JP2006019749A (ja) 2006-01-19
US7100277B2 (en) 2006-09-05
KR20060048739A (ko) 2006-05-18
US20060002097A1 (en) 2006-01-05
EP1612818A1 (en) 2006-01-04
TW200614298A (en) 2006-05-01

Similar Documents

Publication Publication Date Title
CN1716480A (zh) 厚膜电容器、嵌有厚膜电容器的印刷电路板以及这种厚膜电容器和印刷电路板的制备方法
CN1790570A (zh) 厚膜电容器、印刷电路板及其制备方法
CN1178243C (zh) 电容器
JP2006086538A (ja) 同時焼成セラミツクコンデンサ
CN1302179A (zh) 使用粘结膜的多层印刷电路板的制造方法
CN1822358A (zh) 电路化衬底、其电容器材料、制备方法和包含其的信息处理系统
CN1438834A (zh) 嵌入厚膜组件的改进方法
CN1095176C (zh) 薄膜电容及其制造方法和混合电路基板及其装配方法
CN1348194A (zh) 陶瓷生片和多层陶瓷电子元件的制造方法
JP2006222440A (ja) コンデンサ素子
JP2007508700A (ja) 回路板用剥離性箔
JP2004119732A (ja) コンデンサ素子内蔵多層配線基板
JP2003188048A (ja) コンデンサ素子およびコンデンサ素子内蔵多層配線基板
JP4051194B2 (ja) コンデンサ素子内蔵多層配線基板
CN1929718A (zh) 改进的电极、内层、电容器、电子器件及其制造方法
US8501575B2 (en) Method of forming multilayer capacitors in a printed circuit substrate
JP2003198139A (ja) コンデンサ素子内蔵多層配線基板
CN1376018A (zh) 多层印刷布线基板及其制造方法
JP4936756B2 (ja) 多層配線基板内蔵用セラミックコンデンサ素子の製造方法
JP4772132B2 (ja) コンデンサ素子内蔵多層配線基板
JP2004172412A (ja) コンデンサ素子およびコンデンサ素子内蔵多層配線基板
JP4467612B2 (ja) コンデンサ素子内蔵多層配線基板
JP4429282B2 (ja) コンデンサ素子内蔵配線基板の製造方法
JP4429375B2 (ja) コンデンサ素子内蔵配線基板の製造方法
JP2004063611A (ja) コンデンサ素子およびコンデンサ素子内蔵多層配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication