KR101321198B1 - 복합 유기 봉지재 - Google Patents

복합 유기 봉지재 Download PDF

Info

Publication number
KR101321198B1
KR101321198B1 KR1020097014419A KR20097014419A KR101321198B1 KR 101321198 B1 KR101321198 B1 KR 101321198B1 KR 1020097014419 A KR1020097014419 A KR 1020097014419A KR 20097014419 A KR20097014419 A KR 20097014419A KR 101321198 B1 KR101321198 B1 KR 101321198B1
Authority
KR
South Korea
Prior art keywords
encapsulant
layer
organic
composition
capacitor
Prior art date
Application number
KR1020097014419A
Other languages
English (en)
Other versions
KR20090087961A (ko
Inventor
존 디. 서머스
츠토무 무토
Original Assignee
씨디에이 프로세싱 리미티드 라이어빌리티 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨디에이 프로세싱 리미티드 라이어빌리티 컴퍼니 filed Critical 씨디에이 프로세싱 리미티드 라이어빌리티 컴퍼니
Publication of KR20090087961A publication Critical patent/KR20090087961A/ko
Application granted granted Critical
Publication of KR101321198B1 publication Critical patent/KR101321198B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/10—Materials in mouldable or extrudable form for sealing or packing joints or covers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0158—Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets

Abstract

본 발명은 특히 전자 소자의 보호 코팅을 위한 조성물 및 그러한 조성물의 사용에 관한 것이다. 본 발명은 복합 봉지재로 코팅되고 인쇄 배선 보드에 내장된 포일상 소성 세라믹 커패시터에 관한 것이다.
Figure R1020097014419
복합 유기 봉지재, 전자 소자, 보호 코팅, 커패시터, 수분 흡수율

Description

복합 유기 봉지재{COMPOSITE ORGANIC ENCAPSULANTS}
본 발명은 보호 코팅을 위한 조성물 및 그러한 조성물의 사용에 관한 것이다. 일 실시 형태에서, 조성물은 전자 소자 구조체, 특히, 내장형 포일상 소성 세라믹 커패시터(particularly embedded fired-on-foil ceramic capacitors)를 인쇄 배선 보드 처리 화학물질에 대한 노출로부터 보호하기 위해, 그리고 환경 보호를 위해 사용된다.
전자 회로는 레지스터, 커패시터 및 인덕터와 같은 수동 전자 부품을 필요로 한다. 최근의 경향은 수동 전자 부품을 유기 인쇄 회로 보드(printed circuit board, PCB) 내에 내장하거나 집적하는 것이다. 인쇄 회로 보드에 커패시터를 내장하는 관행은 감소된 회로 크기 및 개선된 회로 성능을 가능하게 한다. 그러나, 내장형 커패시터는 높은 수율 및 성능과 같은 다른 요건과 함께 높은 신뢰성 요건을 충족시켜야만 한다. 신뢰성 요건을 충족시키는 데는 가속 수명 시험을 통과하는 것이 포함된다. 그러한 가속 수명 시험의 하나는 내장형 커패시터를 포함하는 회로를 5 볼트 바이어스 하에 85% 상대 습도에서 85℃로 1000시간 노출시키는 것이다. 절연 저항의 임의의 상당한 저하는 실패를 야기할 것이다.
인쇄 회로 보드에 내장된 고정전용량 세라믹 커패시터는 디커플 링(decoupling) 응용에 특히 유용하다. 고정전용량 세라믹 커패시터는 "포일상 소성" 기술에 의해 형성될 수 있다. 포일상 소성 커패시터는 펠텐(Felten)의 미국 특허 제6,317,023B1호에 개시된 바와 같은 후막 공정 또는 보랜드(Borland) 등의 미국 특허 출원 공개 제20050011857 A1호에 개시된 바와 같은 박막 공정으로부터 형성될 수 있다.
후막 포일상 소성 세라믹 커패시터는 후막 커패시터 유전체 재료층을 금속성 포일 기판(substrate) 상에 침착시킨 다음에, 상부 구리 전극 재료를 후막 커패시터 유전체층 위에 침착시키고, 질소 분위기에서 10분의 피크 기간 동안 900 내지 950℃와 같은, 구리 후막 소성 조건 하에 후속적으로 소성하여 형성된다.
커패시터 유전체 재료는 디커플링에 적합한 소형의 고정전용량 커패시터의 제조가 가능하도록 소성 후에 높은 유전 상수(K)를 가져야만 한다. 높은 K의 후막 커패시터 유전체는 높은 유전 상수의 분말("기능상(functional phase)")을 유리 분말과 혼합하고 이 혼합물을 후막 스크린-인쇄 비히클 내에 분산시켜 형성한다.
후막 유전체 재료의 소성 동안, 유전체 재료의 유리 성분은 피크 소성 온도에 이르기 전에 연화 및 유동하고, 유합하여, 기능상을 봉지하고, 마지막으로 모놀리식 세라믹/구리 전극 필름을 형성한다.
다음으로, 포일상 소성 커패시터를 포함하는 포일을 프리프레그(prepreg) 유전체층에 라미네이팅하고, 커패시터 구성요소를 아래로 향하게 하여 내층을 형성하고, 금속성 포일을 에칭하여 커패시터의 포일 전극 및 임의의 관련 회로를 형성할 수 있다. 포일상 소성 커패시터를 포함하는 내층을 이제 통상적인 인쇄 배선 보드 방법에 의해서 다층 인쇄 배선 보드 내에 병합시킬 수 있다.
소성된 세라믹 커패시터 층은 약간의 다공성(porosity)을 포함할 수 있으며, 불량한 취급으로 인해 굽힘력을 받게 되는 경우, 약간의 미세균열을 받을 수 있다. 이러한 다공성 및 미세균열은 수분이 세라믹 구조체를 침투하는 것을 허용할 수 있으며, 가속 수명 시험에서 바이어스 및 온도에 노출시 낮은 절연 저항 및 실패로 이어질 수 있다.
인쇄 회로 보드 제조 공정에서, 포일상 소성 커패시터를 포함하는 포일은 또한 가성 스트리핑 포토레지스트 화학물질 및 갈색 또는 흑색 산화물 처리제에 노출될 수 있다. 이러한 처리제는 프리프레그에 대한 구리 포일의 접착을 개선하는 데 흔히 사용된다. 이는 구리 포일을 승온에서 가성 및 산성 용액에 다회 노출하는 것으로 이루어진다. 이러한 화학물질은 커패시터 유전체 유리 및 도펀트를 공격하여 부분적으로 용해시킬 수 있다. 그러한 손상은 흔히 커패시터가 습기에 노출될 때 낮은 절연 저항으로 이어지는 유전체 상의 이온성 표면 침착물로 이어진다. 그러한 저하는 또한 커패시터의 가속 수명 시험을 나쁘게 한다.
일단 내장되면, 봉지된 커패시터가 땜납 재유동 주기(solder reflow cycle) 또는 오버몰드 베이킹 주기(overmold baking cycle)와 관련된 열 사이클(thermal excursions)과 같은 하류 처리 단계 동안에 그 완전성(integrity)을 유지하는 것이 또한 중요하다. 당해 구성의 임의의 다양한 계면에서 또는 층 자체 내에서 일어나는 층분리 및/또는 균열은 조립체 안으로 수분이 침투하는 길을 제공하여 내장형 커패시터의 완전성을 해칠 수 있다.
이러한 쟁점들을 바로잡는 접근이 필요하다. 내장형 수동부품을 개선하는 다양한 접근이 시도되었다. 내장형 레지스터를 보강하는 데 사용되는 봉지재 조성물의 예를 펠텐의 미국 특허 제6,860,000호에서 찾아볼 수 있다.
발명의 개요
본 발명은 복합 봉지재로 코팅되어 인쇄 배선 보드 내에 내장된 포일상 소성 세라믹 커패시터에 관한 것이다. 하기를 포함하는 다층 봉지재 조성물이 개시된다:
(a) 수분 흡수율이 2 중량% 이하인 폴리이미드; 선택적으로 하나 이상의 전기적으로 절연된 충전제, 소포제 및 착색제 및 하나 이상의 유기 용매로 제조된 제1 층(커패시터 소자와 직접 접촉하는 층). 조성물은 경화 온도가 약 300℃ 이하이다. 선택적으로, 장애 소수성 에폭시를 조성물에 첨가할 수 있다.
(b) 수분 흡수율이 2 중량% 이하인 에폭시 함유 환형 올레핀 수지; 수분 흡수율이 2 중량% 미만이거나 또는 그보다 더 작은 하나 이상의 페놀계 수지; 에폭시 촉매; 선택적으로 하나 이상의 전기적으로 절연된 충전제, 소포제 및 착색제 및 하나 이상의 유기 용매를 포함하는 제2 층(제1 층 위에 직접 형성됨). 조성물은 경화 온도가 약 300℃ 이하이다.
제1 및 제2 층은 순차적으로 적용되고, 경화될 때 고밀화된 2-층 복합 코팅을 형성한다.
수분 흡수율이 2% 이하인 폴리이미드; 선택적으로 하나 이상의 전기적으로 절연된 충전제, 소포제 및 착색제 및 유기 용매를 포함하는 조성물이 개시된다. 조성물은 고밀화 온도(consolidation temperature)가 약 300℃ 이하이다.
수분 흡수율이 2% 이하인 에폭시 함유 환형 올레핀 수지; 에폭시 촉매; 선택적으로 하나 이상의 전기적으로 절연된 충전제, 소포제 및 착색제 및 유기 용매를 포함하는 조성물이 또한 개시된다. 조성물은 경화 온도는 약 300℃ 이하이다.
본 발명은 또한 2-층 봉지재를 사용하여 포일상 소성 세라믹 커패시터를 봉지하는 방법에 관한 것으로, 제1 층은 수분 흡수율이 2% 이하인 폴리이미드; 선택적으로 하나 이상의 전기적으로 절연된 충전제, 소포제 및 착색제 및 유기 용매를 포함한다. 제2 층은 수분 흡수율이 2% 이하인 에폭시-함유 환형 올레핀 수지, 수분 흡수율이 2% 이하인 하나 이상의 페놀계 수지, 에폭시 촉매, 선택적으로 하나 이상의 무기 전기 절연 충전제, 소포제 및 착색제, 및 하나 이상의 유기 용매를 포함하여 미경화 조성물을 제공한다. 적용들 사이에 베이킹 단계를 두면서 2가지 조성물을 순차적으로 적용하여 포일상 소성 세라믹 커패시터를 봉지한다. 그 다음, 봉지재를 약 300℃ 이하의 온도에서 경화시킨다.
유기 재료를 포함하는 본 발명의 조성물은 임의의 다른 전자 부품에 봉지재로서 적용되거나, 무기 전기 절연 충전제, 소포제, 및 착색제와 혼합되어 봉지재로서 임의의 전자 부품에 적용될 수 있다.
일반적인 실시에 따르면, 도면의 다양한 특징부들은 반드시 축척대로 도시되지는 않는다. 다양한 특징부들의 치수는 본 발명의 실시 형태를 더욱 명확하게 예시하기 위해 확대 또는 축소될 수 있다.
도 1A 내지 도 1G는 복합 봉지재 조성물로 덮이고 선택된 화학물질에 대한 복합 봉지재의 저항성을 결정하기 위한 시험 비히클로서 사용되는, 상업적인 96% 알루미나 기판 상의 커패시터의 제조 방법을 도시한 도면.
도 2A 내지 도 2E는 봉지재로 덮인 구리 포일 기판 상의 커패시터의 제조 방법을 도시한 도면.
도 2F는 구조체의 평면도를 도시한 도면.
도 2G는 수지에 라미네이팅한 후의 구조체를 도시한 도면.
본 발명은 하나 이상의 내장형 포일상 형성(formed-on-foil) 세라믹 커패시터를 코팅하기 위한 유기 2-층 봉지재 조성물을 제공하며, 상기 2-층 봉지재는 제1 봉지재 층 및 제2 봉지재 층을 포함하고, 상기 제1 봉지재 층은 (a) 폴리이미드를 포함하며 상기 제2 봉지재 층은 (c) 에폭시-함유 환형 올레핀 수지, (d) 페놀계 수지, (e) 에폭시 촉매를 포함하고; 상기 내장형 포일상 형성 세라믹 커패시터는 커패시터 소자 및 프리프레그를 포함하며, 상기 제1 봉지재 층은 상기 커패시터 소자와 직접 접촉하고 상기 제2 봉지재 층은 상기 제1 봉지재 층과 직접 접촉한다.
제1 봉지재 층은 상기 커패시터 소자를 적어도 부분적으로 덮는다. 바람직하게는, 제1 봉지재 층은 커패시터 소자를 사실상 또는 완전히 덮는다. 제2 커패시터 층은 상기 제1 봉지재 층을 적어도 부분적으로 덮는다. 바람직하게는, 제2 커패시터 층은 제1 봉지재 층 또는 제1 봉지재 층 및 나머지 커패시터 소자를 사실상 또는 완전히 덮는다.
복합 봉지재로 코팅되어 인쇄 배선 보드에 내장된 포일상 형성 세라믹 커패시터가 개시된다. 복합 봉지재의 적용 및 처리는 인쇄 배선 보드 및 집적 회로(IC) 패키지 공정과 상용가능하도록 설계된다. 이는 또한 구조체 내에 내장하기 전 및 후에 포일상 소성 커패시터를 수분 및 인쇄 배선 보드 제작용 화학물질로부터 보호하고, 커패시터 소자 및 유기 성분의 상대적인 열팽창 계수의 국지적인 차이에 의해 발생된 기계적 응력을 층분리 없이 수용한다. 포일상 형성(전형적으로 포일상 소성) 세라믹 커패시터에 상기 복합 봉지재를 적용함에 의해 커패시터가 인쇄 배선 보드 내부에 내장되는 것이 허용되어 5 볼트의 DC 바이어스 하에 85℃, 85% 상대 습도에서 실시된 1000시간의 가속 수명 시험을 통과하게 된다.
제1 봉지재 층 및 제2 봉지재 층을 포함하는 다층 봉지재 조성물이 개시된다. 제1 봉지재 층 및 제2 봉지재 층은 후막 조성물로부터 형성된다.
제1 봉지재 층
제1 봉지재 층(커패시터 소자와 직접 접촉하며 상기 커패시터 소자를 적어도 부분적으로 덮는 층)은 수분 흡수율이 2% 이하인 폴리이미드, 유기 용매, 및 선택적으로 하나 이상의 무기 전기 절연 충전제, 소포제 및 착색제 염료를 포함한다. 수분 흡수량은 당업자에게 공지된 방법인 ASTM D-570에 의해 결정된다. 선택적으로, 입체 장애 소수성 에폭시를 조성물에 첨가할 수 있다. 제1 봉지재 층은 최소한 하기에 개시된 바와 같은 폴리이미드 및 유기 용매를 포함하는 후막 조성물로부터 형성된다. 폴리이미드는 후막 조성물 중에 15 내지 30 중량%의 범위로 존재한다. 일 실시 형태에서, 이 중합체는 후막 조성물의 총 중량의 18 내지 23 중량%의 범위로 존재한다.
본 출원인은 수분 흡수율이 2% 이하, 바람직하게는 1.5% 이하, 더 바람직하게는 1% 이하로 또한 낮은 폴리이미드를 사용하여 가장 안정한 중합체 매트릭스가 달성된다고 결정하였다. 수분 흡수율이 1% 이하인 조성물에 사용되는 중합체는 바람직한 보호 특성을 가진 고밀화된 재료를 제공하는 경향이 있다.
일반적으로, 본 발명의 폴리이미드 성분은 하기 일반식으로 나타낼 수 있다:
Figure 112009042057102-pct00001
여기서, X는 C(CF3)2, SO2 , O, 화학 결합, C(CF3)페닐, C(CF3)CF2CF3, C(CF2CF3)페닐 (및 그 조합)일 수 있고; Y는 2,2'-비스(3-아미노-4-하이드록시페닐) 헥사플루오로프로판 (6F-AP), 3,3'-다이하이드록시-4,4'-다이아미노바이페닐 (HAB), 2,4-다이아미노페놀, 2,3-다이아미노페놀, 3,3'-다이아미노-4,4'-다이하이드록시-바이페닐, 2,2'-비스(3-아미노-4-하이드록시페닐)헥사플루오로프로판 및 그 혼합물로 이루어진 군으로부터 선택된 0 내지 30 몰%의 페놀계-함유 다이아민을 포함하는 다이아민 성분으로부터 유도된다.
다이아민 성분의 나머지 부분(즉, 전체 다이아민 성분의 약 70 내지 100 몰%를 포함하는 부분)을 포함하는 데 유용한 다이아민은 플루오르화 다이아민일 수 있다. 일 실시 형태에서, 다이아민은 3,4'-다이아미노다이페닐 에테르 (3,4'-ODA), 4,4'-다이아미노-2,2'-비스(트라이플루오로메틸)바이페닐(TFMB), 3,3',5,5'-테트라메틸벤지딘, 2,3,5,6-테트라메틸-1,4-페닐렌다이아민, 3,3'-다이아미노다이페닐 설폰, 3,3'다이메틸벤지딘, 3,3'-비스(트라이플루오로메틸)벤지딘, 2,2'-비스-(p-아미노페닐)헥사플루오로프로판, 비스(트라이플루오로메톡시)벤지딘(TFMOB), 2,2'-비스(펜타플루오로에톡시)벤지딘(TFEOB), 2,2'-트라이플루오로메틸-4,4'-옥시다이아닐린(OBABTF), 2-페닐-2-트라이플루오로메틸-비스(p-아미노페닐)메탄, 2-페닐-2-트라이플루오로메틸-비스(m-아미노페닐)메탄, 2,2'-비스(2-헵타플루오로아이소프로폭시-테트라플루오로에톡시)벤지딘(DFPOB), 2,2-비스(m-아미노페닐)헥사플루오로프로판(6-FmDA), 2,2-비스(3-아미노-4-메틸페닐)헥사플루오로프로판, 3,6-비스(트라이플루오로메틸)-1,4-다이아미노벤젠(2TFMPDA), 1-(3,5-다이아미노페닐)-2,2-비스(트라이플루오로메틸)-3,3,4,4,5,5,5-헵타플루오로펜탄, 3,5-다이아미노벤조트라이플루오라이드(3,5-DABTF), 3,5-다이아미노-5-(펜타플루오로에틸)벤젠, 3,5-다이아미노-5-(헵타플루오로프로필)벤젠, 2,2'-다이메틸벤지딘(DMBZ), 2,2',6,6'-테트라메틸벤지딘(TMBZ), 3,6-다이아미노-9,9-비스(트라이플루오로메틸)잔텐(6FCDAM), 3,6-다이아미노-9-트라이플루오로메틸-9-페닐잔텐(3FCDAM), 3,6-다이아미노-9,9-다이페닐 잔텐 및 그 혼합물로 이루어진 군으로부터 선택된다. 이러한 다이아민은 단독으로 또는 서로 조합되어 사용될 수 있다.
일반적으로 말하면, 본 발명자들은 약 30 몰% 초과의 다이아민 성분이 페놀계 함유 다이아민인 경우에 폴리이미드가 원치않는 수분 흡수를 허용할 수 있음을 밝혀내었다. 이와 같이, 본 발명의 다이아민 성분은 효과적이도록 전형적으로 약 0 내지 약 30 몰%의 페놀계-함유 다이아민을 포함할 수 있다. 일 실시 형태에서 다이아민은 1 내지 25 몰%의 범위로 존재한다.
본 발명의 폴리이미드는 적합한 이무수물(또는 적합한 이무수물들의 혼합물, 또는 상응하는 이산-다이에스테르, 이산 할라이드 에스테르, 또는 이의 테트라카르복실산)을 하나 이상의 선택된 다이아민과 반응시켜 제조한다. 다이아민 성분에 대한 이무수물 성분의 몰비는 바람직하게는 0.9 내지 1.1이다. 바람직하게는, 약간의 몰 과량의 이무수물 또는 다이아민을 약 1.01 내지 1.02의 몰비로 사용할 수 있다. 프탈산 무수물과 같은 말단 캡핑제(end capping agent)를 폴리이미드의 사슬 길이를 조절하기 위하여 첨가할 수 있다.
본 발명의 실시에, 즉, 폴리이미드 성분을 제조하는 데 유용한 것으로 밝혀진 일부 이무수물은 3,3',4,4'-다이페닐설폰 테트라카르복실산 이무수물(DSDA), 2,2-비스(3,4-다이카르복시페닐)1,1,1,3,3,3-헥사플루오로프로판 이무수물(6-FDA), 1-페닐-1,1-비스(3,4-다이카르복시페닐)-2,2,2-트라이플루오로에탄 이무수물, 1,1,1,3,3, 4,4,4-옥틸플루오로-2,2-비스(3,4-다이카르복시페닐)부탄 이무수물, 1-페닐-2,2,3,3,3-펜타플루오로-1,1-비스(3,4-다이카르복실페닐)프로판 이무수물, 4,4'-옥시다이프탈산 무수물(ODPA), 2,2'-비스(3,4-다이카르복시페닐)프로판 이무수물, 2,2'-비스(3,4-다이카르복시페닐)-2-페닐에탄 이무수물, 2,3,6,7-테트라카르복시-9-트라이플루오로메틸-9-페닐잔텐 이무수물(3FCDA), 2,3,6,7-테트라카르복시-9,9-비스(트라이플루오로메틸)잔텐 이무수물(6FCDA), 2,3,6,7-테트라카르복시-9-메틸-9-트라이플루오로메틸잔텐 이무수물(MTXDA), 2,3,6,7-테트라카르복시-9-페닐-9-메틸잔텐 이무수물(MPXDA), 2,3,6,7-테트라카르복시-9,9-다이메틸잔텐 이무수물(NMXDA) 및 그 조합일 수 있다. 이러한 이무수물은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 봉지재 층 후막 조성물은 유기 용매를 포함한다. 용매 또는 용매 혼합물의 선택은 조성물에 사용되는 수지에 일부분 의존적이다. 임의의 선택된 용매 또는 용매 혼합물은 수지를 용해시켜야만 하며, 예를 들어, 저온에 노출될 때 분리를 허용하지 않아야만 한다. 용매의 예시적인 목록은 테르피네올, 에테르 알코올, 환형 알코올, 에테르 아세테이트, 에테르, 아세테이트, 환형 락톤, 및 방향족 에스테르로 이루어진 군으로부터 선택된다. 본 발명의 실시에 따른 유용한 것으로 알려진 용매는 (i) 다음의 수 2.1, 2.2, 2.3, 2.4, 2.5, 2.6, 2.7, 2.8, 2.9 및 3.0 중 임의의 2개를 포함하며 그 사이인 핸슨 극성 용해도 파라미터(Hanson polar solubility parameter), 및 (ii) 다음의 수 200, 210, 220, 230, 240, 250 및 260℃ 중 임의의 2개를 포함하며 그 사이의 범위인 표준 비등점(normal boiling point) 둘 모두를 갖는 유기 액체를 포함한다. 본 발명의 일 실시 형태에서, 유용한 용매는 다이메틸 석시네이트, 다이메틸 글루타레이트 및 다이메틸 아디페이트를 포함하는 듀폰(DuPont) DBE(등록상표) 용매를 포함하지만 이로 한정되지 않는 하나 이상의 이염기성 산 에스테르 용매로부터 선택된다. 다른 유용한 용매는 프로필렌글리콜 다이아세테이트(PGDA), 도와놀(Dowanol)(등록상표) PPh, 부틸 카르비톨 아세테이트, 카르비톨 아세테이트 및 그 혼합물을 포함한다. 조성물이 여전히 용해성이고, 스크린-인쇄 성능에 악영향을 미치지 않으며, 보관 수명에 또한 악영향을 미치지 않는다면, 공용매를 첨가할 수 있다.
제2 봉지재 층
제2 봉지재 층(제1 층 위에 직접 형성됨)은 수분 흡수율이 2 중량% 이하인 에폭시-함유 환형 올레핀 수지; 수분 흡수율이 2 중량% 미만이거나 또는 그보다 더 작은 하나 이상의 페놀계 수지; 에폭시 촉매 및 하나 이상의 유기 용매; 선택적으로 하나 이상의 전기적으로 절연된 충전제, 소포제 및 착색제를 포함하는 후막 조성물로부터 형성된다. 조성물은 경화 온도가 약 300℃ 이하이다. 후막 조성물은 유기 용매를 제거하고 후막 층을 경화하도록 처리된다.
제2 봉지재 층은 최소한 에폭시-함유 환형 올레핀 수지, 페놀계 수지, 및 에폭시 촉매를 포함한다. 제2 봉지재 층을 형성하는 데 사용되는 후막 조성물은 유기 용매를 추가로 포함한다. 제2 봉지재 층은 에폭시-개질 폴리노르보르넨(에폭시- PNB), 다이사이클로펜타다이엔 에폭시 수지 및 그 혼합물로 이루어진 군으로부터 선택된 에폭시-함유 환형 올레핀 수지로 이루어진다. 바람직하게는, 프로메루스(Promerus)로부터 아바트렐(Avatrel)™2390으로서 입수가능한, 에폭시- PNB 수지, 또는 다이사이클로펜타다이엔 에폭시 수지 - 조성물에 사용됨 - 는 수분 흡수율이 1% 이하일 것이다. 이러한 에폭시-함유 환형 올레핀 수지는 가교결합가능하다.
본 발명의 조성물은 하기 화학식 I 및 II의 분자 단위를 포함하는 에폭시- PNB 중합체를 포함할 수 있다:
Figure 112009042057102-pct00002
여기서, R1은 독립적으로 수소 및 (C1-C10) 알킬로부터 선택된다. "알킬" 이라는 용어는 직쇄, 분지형 또는 환형 구조 중 어느 하나의 1 내지 10개의 탄소를 갖는 알킬기를 포함한다. 알킬기의 예시적인 목록에는 메틸, 에틸, 프로필, 아이소프로필 및 부틸, 및 하기 화학식 II의 분자 단위로 나타낼 수 있는 바와 같은 가교결합성 부위를 갖는 PNB 중합체가 포함된다:
Figure 112009042057102-pct00003
여기서, R2는 펜던트 가교결합성 에폭시기이며, 에폭시-PNB 중합체 중의 화학식 I의 분자 단위에 대한 화학식 II의 분자 단위의 몰비는 0 초과 내지 약 0.4, 또는 0 초과 내지 약 0.2이다. PNB 중합체 중의 가교결합성 에폭시기는 조성물이 경화될 때 중합체가 본 발명의 조성물 중의 하나 이상의 가교결합제와 가교결합할 수 있는 부위를 제공한다. 경화된 재료의 개선을 제공하는 데는 PNB 중합체 상에 단지 소량의 가교결합성 부위가 필요하다. 예를 들어, 조성물은 0 초과 내지 약 0.1인 상기에 정의된 바와 같은 몰비를 갖는 에폭시- PNB 중합체를 포함할 수 있 다.
수분 흡수율이 2% 이하인 페놀계 수지를 에폭시와 반응시켜 효과적인 내습성 재료를 제공할 필요가 있다. 가교결합성 중합체와 함께 사용될 수 있는 열적 가교결합제로서 유용한 페놀계 수지의 예시적인 목록에는 다이사이클로펜타다이엔 페놀계 수지, 및 페놀계 물질과 축합된 환형 올레핀의 수지가 포함된다. 보르덴(Borden)으로부터 듀라이트(Durite)(등록상표) ESD-1819로서 입수가능한 다이사이클로펜타다이엔 페놀계 수지가 바람직하다.
본 출원인은 가교결합성 에폭시- PNB 중합체를 조성물 중에 사용하면 상응하는 비-가교결합성 PNB 중합체에 비해 중요한 성능 상의 이점을 제공할 수 있음을 또한 관찰하였다. 열 경화 동안 에폭시- PNB 중합체가 가교결합제와 가교결합하는 능력에 의해 결합제 매트릭스가 안정화되거나, Tg가 상승되거나, 내화학성이 증가되거나, 또는 경화된 코팅 조성물의 열안정성이 증가될 수 있다.
주위 온도에서 반응성이 아닌 에폭시 촉매의 사용이 사용전 가교결합성 조성물의 안정성을 제공하는 데 중요하다. 촉매는 열경화 동안 페놀계 물질과의 에폭시 반응에 있어서 촉매 활성을 제공한다. 이러한 요건을 충족시키는 촉매는 다이메티벤질아민이며, 이러한 요건을 충족시키는 잠재적인 촉매는 다이메틸벤질아민과 아세트산의 반응 생성물인 다이메틸벤질암모늄 아세테이트이다.
본 조성물은 유기 용매를 포함한다. 용매 또는 용매 혼합물의 선택은 조성물에 사용되는 반응성 수지에 일부분 의존적일 것이다. 임의의 선택된 용매 또는 용매 혼합물은 수지를 용해시켜야만 하며, 예를 들어, 찬 온도에 노출될 때 분리를 허용하지 않아야만 한다. 용매의 예시적인 목록은 테르피네올, 에테르 알코올, 환형 알코올, 에테르 아세테이트, 에테르, 아세테이트, 환형 락톤, 방향족 에스테르 및 그 혼합물로 이루어진 군으로부터 선택된다.
일반적으로, 후막 조성물들을 혼합한 다음 3-롤 밀에서 블렌딩한다. 페이스트는 전형적으로 증가하는 수준의 압력에서 적합한 분산물이 도달될 때까지 3회 이상 통과시켜 롤-밀링한다(roll-milled). 롤 밀링 후에, 용매를 첨가함으로써 페이스트를 인쇄 점도 요건으로 조제할 수 있다.
페이스트 또는 액체 조성물의 경화는 대류 가열, 강제식 공기 대류 가열, 증기상 응축 가열, 전도 가열, 적외선 가열, 유도 가열, 또는 당업자에게 공지된 다른 기술을 포함하는 많은 표준 경화 방법에 의해 달성된다.
중합체가 본 발명의 조성물에 제공하는 한 가지 이점은 상대적으로 낮은 경화 온도이다. 조성물은 합리적인 시간 기간에 걸쳐 190℃ 이하의 온도로 경화될 수 있다. 이는 인쇄 배선 보드 공정과 상용가능하며 구리 포일의 산화 또는 성분 특성의 손상 또는 저하를 막기 때문에 특히 유리하다.
190℃ 온도는 경화 프로파일에서 도달될 수 있는 최대 온도가 아니라는 것이 이해되어야 한다. 예를 들어, 조성물은 최대 약 270℃의 피크 온도를 사용하여 짧은 적외선 경화로 또한 경화될 수 있다. "짧은 적외선 경화"는 수초 내지 수분 범위의 기간에 걸쳐 고온 스파이크에 의해 경화 프로파일을 제공하는 것으로서 정의된다.
중합체가 본 발명의 조성물에 제공하는 다른 이점은 인쇄 배선 보드 또는 IC 패키지 기판 라미네이션 공정을 사용하여 프리프레그에 접합될 때 프리프레그에 대한 상대적으로 높은 접착성이다. 이는 신뢰성있는 라미네이션 공정 및 충분한 접착을 허용하여 후속 공정 또는 사용에서 층분리를 방지한다.
본 발명의 봉지재 페이스트 조성물은 하나 이상의 금속 접착제를 추가로 포함할 수 있다. 바람직한 금속 접착제는 폴리하이드록시페닐에테르, 폴리벤즈이미다졸, 폴리에테르이미드, 폴리아미드이미드, 2-메르캅토벤즈이미다졸(2-MB), 및 벤조트라이아졸로 이루어진 군으로부터 선택된다.
상기에 기재된 2가지 중합체 유형으로부터 제조된 복합 봉지재(2-층 봉지재)는 각각의 중합체 시스템의 이점에 영향력을 미친다. 폴리이미드로 본질적으로 이루어진 제1 층은 커패시터 소자에 대한 양호한 접착성을 갖는다. 폴리이미드의 Tg가 재유동 온도보다 높기 때문에 이러한 접착 강도는 땜납 재유동 주기 동안 보존된다. 이러한 층은 통상적인 회로 보드 제작 공정의 일부로서 겪게 되는 열주기 동안 구조체가 층분리되는 경향을 감소시켜서 회로 신뢰성을 향상시킨다. 제2, 또는 상부 층은 소수성 에폭시 페놀계 시스템으로 본질적으로 이루어진다. 이러한 층은 봉지재에 내화학성을 부여하며, 하부 폴리이미드 및 커패시터 소자를, 특히 강산 및 강염기를 사용할 수 있는 산화물 처리 동안 화학적 공격으로부터 보호한다. 이러한 층은 또한 매우 소수성이며 하부 구조체를 물과의 접촉으로부터 보호한다.
상기에 개시된 후막 조성물은 2-층 봉지재를 형성하는 데 사용된다. 2-층 봉지재는 커패시터 소자 위에 형성된다. 제1 봉지재 층은 커패시터 소자 위에 형 성되며 후막 조성물로부터 유기 용매를 충분히 제거하도록 처리(전형적으로 베이킹)되어 제2 봉지재 층(후막 조성물)의 적용을 위한 사실상 무점착성인 표면을 허용한다. 제2 봉지재 층 후막 조성물은 결점이 거의 없는 것을 보장하는 정도로 용매가 제거되도록 처리되고 그 다음에 경화되어 2-층 유기 봉지재를 형성하며, 상기 경화된 2-층 유기 봉지재는 농도가 최대 30%인 황산 또는 수산화나트륨에 침지될 때 커패시터에 대한 보호를 제공한다. 따라서, 2-층 봉지재를 포함하는 내장형 커패시터가 형성된다. 이러한 내장형 커패시터는 농도가 최대 30%인 황산 또는 수산화나트륨에 침지될 때 커패시터에 대한 보호를 제공한다.
청구항 1의 봉지재 조성물에 있어서, 상기 봉지재 조성물은 경화되어 2-층 유기 봉지재를 형성하고, 경화된 2-층 유기 봉지재는 상승된 온도, 습도 및 DC 바이어스의 가속 수명 시험에서 커패시터에 대한 보호를 제공한다.
2-층 유기 봉지재는 내장형 커패시터의 상부 및 저부 전극을 분리하는 에칭된 트렌치를 채우는 데 사용될 수 있다.
본 발명의 2-층 유기 봉지재는 경화되어 경화된 유기 봉지재를 형성하며, 수분 흡수율는 1% 이하이다. 또한, 제2 봉지재 층은 190℃ 이하의 온도에서 경화될 수 있다. 제2 봉지재 층은 경화되어 경화된 유기 2-층 봉지재를 형성할 수 있고, 커패시터 및 커패시터 위의 프리프레그에 대한 상기 봉지재의 접착성은 3.5 N/㎝ (2 lb 힘/인치) 초과이다.
2-층 유기 봉지재는 2-층 봉지재 커패시터를 형성하는 데 사용될 수 있으며, 상기 커패시터는 내장형 커패시터이고, 봉지된 내장형 포일상 경화 커패시터(들)를 포함하는 회로 보드는 승온 열 주기 동안 층분리되지 않는다.
본 발명의 조성물 및 비교예의 시험에 사용되는 시험 절차는 하기와 같이 제공된다:
절연 저항
커패시터의 절연 저항은 휴렛 팩커드 고저항 측정기(Hewlett Packard high resistance meter)를 사용하여 측정한다.
온도 습도 바이어스 (Temperature Humidity Bias, THB) 시험
인쇄 배선 보드에 내장된 세라믹 커패시터의 THB 시험은 인쇄 배선 보드를 환경 챔버에 넣는 단계 및 커패시터를 85℃, 85% 상대 습도 및 5 볼트 DC 바이어스에 노출시키는 단계를 포함한다. 커패시터의 절연 저항을 매 24시간마다 모니터링한다. 커패시터의 실패는 커패시터가 50 meg-ohm 미만의 절연 저항을 나타내는 것으로 정의된다.
갈색 산화물 시험
시험할 장치를 일련의 다음 단계로 아토테크(Atotech) 갈색 산화물 처리제에 노출시켰다: (1) 40℃에서 4-8% H2SO4 용액에 60초 동안 담금, (2) 실온에서 연수에 120초 동안 담금, (3) 60℃에서 5-10% 아민을 포함하는 3-4% NaOH의 용액에 240초 동안 담금, (4) 실온에서 연수에 120초 동안 담금, (5) 40℃에서 첨가제를 포함하는 20 ㎖/l H2O2 및 H2SO4 산에 120초 동안 담금, (6) 40℃에서 파트 A 280, 파트 B 40 ㎖/ l의 용액에 120초 동안 담금, 및 (7) 실온에서 탈이온수에 480초 동안 담금.
다음으로, 시험 후에 커패시터의 절연 저항을 측정하였고, 실패는 커패시터가 50 meg-ohm 미만의 절연 저항을 나타내는 것으로 정의되었다.
봉지재 필름 수분 흡수 시험
0.5 ㎜ (20-mil) 닥터 나이프로 폴리이미드 용액을 0.0283 ㎏(1 oz.) 구리 포일 기판 상에 코팅하는 ASTM D570 방법을 사용한다. 습식 코팅을 강제식 드래프트 오븐에서 190℃에서 약 1시간 동안 건조시켜 0.05 ㎜ (2 mil) 두께의 폴리이미드 필름을 얻는다. 이 시험 방법에 의해 특정된 바와 같이 0.13 ㎜ (5 mil)를 초과하는 두께를 얻기 위하여, 제2 및 제3 코팅 사이에 강제식 드래프트 오븐에서의 30분간의 190℃ 건조를 두어 건조된 폴리이미드 필름의 상부에 둘 이상의 층을 코팅한다. 3층 코팅을 강제식 드래프트 오븐에서 190℃에서 1시간 동안 건조시킨 다음, 16시간 동안 또는 일정한 중량이 얻어질 때까지 질소 퍼징하면서 190℃ 진공 오븐에서 건조시킨다. 상업적으로 이용가능한 산 에치(etch) 기술을 사용하여 구리를 에칭하여 구리 기판으로부터 폴리이미드 필름을 제거한다. 25.4 ㎜ (1 인치) × 76.2 ㎜ (3 인치) 치수의 샘플을 프리-스탠딩(free-standing) 필름으로부터 절단하여 120℃에서 1시간 동안 건조시킨다. 스트립을 칭량하고 탈이온수에 24시간 동안 침지시킨다. 샘플을 블로팅하여 건조시키고 칭량하여, 수분 흡수율 퍼센트를 계산할 수 있도록 중량 증가를 결정하였다. 필름 샘플을 또한 85/85 챔버에 48시간 동안 넣어서 이러한 조건 하에 샘플의 수분 흡수를 측정하였다.
하기 용어 해설은 사용된 각 성분의 명칭 및 약어의 목록을 포함한다:
Figure 112009042057102-pct00004
실시예 1: 폴리이미드 수지 제조
화학적 이미드화를 사용하여 폴리암산을 폴리이미드로 전환하여 폴리이미드를 제조하였다. 질소 유입구, 기계적 교반기 및 응축기를 구비한 건조된 3목 둥근바닥 플라스크에 800.45 그램의 DMAC, 89.98 그램의 3,3'-비스-(트라이플루오로메 틸)벤지딘(TFMB), 3.196 그램의 3,3'-다이하이드록시-4,4'-다이아미노바이페닐(HAB) 및 0.878 그램의 프탈산 무수물(분자량 조절을 위하여)을 첨가하였다.
이러한 교반된 용액에 1시간에 걸쳐 104.87 그램의 3,3',4,4'-다이페닐설폰 테트라카르복실산 이무수물(DSDA)을 첨가하였다. 폴리암산의 용액이 33℃의 온도에 도달하였고 이를 16 시간동안 가열 없이 교반하였다. 119.56 그램의 아세트산 무수물을 첨가한 다음, 109.07 그램의 3-피콜린을 첨가하였고, 이 용액을 80℃로 1시간 동안 가열하였다.
이 용액을 실온으로 냉각하였고, 용액을 블렌더 내의 과량의 메탄올에 첨가하여 생성물 폴리이미드를 침전시켰다. 고체를 여과로 수집하고 메탄올 중에 고체를 재블렌딩하여 2회 세척하였다. 생성물을 질소 퍼징하면서 150℃에서 16시간 동안 진공 오븐에서 건조하여 수평균 분자량이 46,300이고 중량 평균 분자량이 93,900인 188.9 그램의 생성물을 수득하였다. 폴리이미드 중합체의 분자량은 폴리스티렌 표준을 사용하여 크기 배제 크로마토그래피로 얻었다. NMR 분석에 의해 결정할 때 폴리(암산)을 화학적으로 탈수하는 데 사용되는 조건 하에서 페놀기의 일부가 아세틸화되었다.
폴리이미드는 프로필렌글리콜 다이아세테이트(PGDA)/도와놀(등록상표) PPh의 60/40 (중량/중량) 혼합물 중에 20% 고체로 용해되었다.
실시예 2: 폴리이미드 수지 제조
실시예 1의 절차에 따라 6FDA, TFMB, 및 6F-AP (75/25의 아민 몰비)를 기재로 한 폴리이미드를 제조하였다. 수득량은 178g이었고, GPC 분석에 따른 수평균 분자량은 39,600 g/m이었고, 중량 평균 분자량은 84,700 g/m이었다. 폴리이미드는 DBE-2 및 DBE-3의 50/50 (중량/중량) 공용매 중에 25% 고체로 용해되었다.
실시예 3: 실시예 2의 폴리이미드 수지로부터의 봉지재 제조
하기 조성물 및 절차에 따라 폴리이미드계 봉지재 조성물을 제조하였다:
Figure 112009042057102-pct00005
용액을 600 메시 스크린을 통해 여과하여 미용해 미립자를 제거하였다. 봉지재 필름 수분 흡수 시험에 따라 제조 및 분석한 필름은 0.39%의 수분 흡수를 나타냈다.
실시예 4: 에폭시 페놀계 봉지재 제조
에폭시-페놀계 봉지재 조성물을 하기 성분 및 공정을 사용하여 제조하였다:
에폭시 매질의 제조
성분:
Figure 112009042057102-pct00006
1 리터 수지 케틀(kettle)에 가열 자켓, 기계적 교반기, 질소 퍼지, 온도계 및 첨가 포트를 설비하였다. 테르피네올을 케틀에 첨가하고 40℃까지 가열하였다. 테르피네올이 40℃에 도달한 후, 교반하는 용매에 첨가 포트를 통해 에폭시를 첨가하였다. 첨가를 완료한 후에, 분말을 점진적으로 용해시켜서 중간 점도의 투명하 고 무색인 용액을 수득하였다. 중합체의 완전한 용해는 대략 2시간이 걸렸다. 그 다음, 상기 매질을 실온으로 냉각하였고 반응기로부터 배출시켰다. 공지된 양의 매질을 2시간 동안 150℃에서 가열하여 최종 매질의 고형물 함량을 분석하였다. 이러한 방법에 의하면 고형물 함량은 40.33%인 것으로 결정되었다. 매질의 점도는 또한 브룩필드 점도계(Brookfield Viscometer) 2HA, 다용도 컵(utility cup) 및 14번 스핀들을 사용하여 10 rpm에서 53.2 ㎩.S. 인 것으로 결정되었다.
페놀계 매질의 제조
성분:
Figure 112009042057102-pct00007
수지 케틀에 가열 맨틀, 기계적 교반기, 질소 퍼지, 온도계 및 첨가 포트를 설비하였다. 테르피네올을 케틀에 첨가하고 80℃로 예비가열하였다. 페놀계 수지를 막자와 막자사발로 분쇄한 다음, 테르피네올에 교반하면서 첨가하였다. 첨가를 완료한 후, 분말을 점진적으로 용해시켜서 중간 점도의 짙은 적색 용액을 수득하였다. 중합체의 완전한 용해는 대략 1시간이 걸렸다. 그 다음, 매질을 실온으로 냉각하였고 반응기로부터 배출시켰다. 공지된 양의 매질을 2시간 동안 150℃에서 가열하여 최종 매질의 고형물 함량을 분석하였다. 이러한 방법에 의하면 고형물 함량은 40.74%인 것으로 결정되었다. 매질의 점도는 또한 브룩필드 점도계 2HA, 다용도 컵 및 14번 스핀들을 사용하여 10 rpm에서 53.6 ㎩.S. 인 것으로 결정되었다.
8% 데구사 R7200 건식 실리카를 함유하는 봉지재 페이스트의 제조:
성분:
Figure 112009042057102-pct00008
에폭시 매질, 페놀계 매질, 유기실록산, 및 촉매를 적합한 용기에서 합하고 대략 5분간 수동 교반하여 성분들을 균질화하였다. 그 후, 각각의 첨가 사이에 수동 교반한 다음 낮은 교반에서 진공 혼합하면서 실리카를 3등분의 분취물로 첨가하였다. 실리카의 첨가를 완료한 후에, 조(crude) 페이스트를 중간 정도로 교반하면서 15분간 진공 혼합하였다. 혼합 후에, 페이스트를 하기 스케쥴에 따라 3회 롤 밀링하였다:
Figure 112009042057102-pct00009
그 다음, 교반하면서 테르피네올을 최종 페이스트에 첨가하여 페이스트 점도를 조절하여 이것이 스크린 인쇄에 적합하게 만들었다. 봉지재 필름 수분 흡수 절차에 따라 제조 및 분석한 필름은 0.17%의 수분 흡수율을 나타냈다.
실시예 5: 봉지된 세라믹 커패시터를 포함하는 세라믹 쿠폰의 제조, 봉지재의 화 학 안정성 분석
상업적인 96% 알루미나 기판 상의 커패시터를 봉지재 조성물로 덮었고 시험 비히클로서 사용하여 선택된 화학물질에 대한 봉지재의 내성을 결정하였다. 도 1A 내지 도 1G에 개략적으로 예시된 바와 같이 하기의 방식으로 시험 비히클을 제조하였다.
도 1A에 도시된 바와 같이, 전극 재료(이. 아이. 듀폰 디 네모아 앤드 컴퍼니(E. I. du Pont de Nemours and Company)로부터 입수한 EP 320)를 알루미나 기판 상에 스크린-인쇄하여 전극 패턴(120)을 형성하였다. 도 1B에 도시된 바와 같이, 전극의 면적은 7.6 ㎜ (0.3 인치) × 7.6 ㎜ (0.3 인치)였고 돌출된 "핑거(finger)"를 포함하여 이후의 단계에서 전극에 대한 접속을 허용하였다. 전극 패턴을 120℃에서 10분간 건조하였고, 구리 후막 질소 분위기 소성 조건 하에 930℃에서 소성하였다.
도 1C에 도시된 바와 같이, 유전체 재료(이.아이. 듀폰 디 네모아 앤드 컴퍼니로부터 입수한 EP 310)를 전극 상에 스크린-인쇄하여 유전체 층(130)을 형성하였다. 유전체 층의 면적은 대략 8.38 ㎜ (0.33 인치) × 8.38 ㎜ (0.33 인치)였고 돌출 핑거를 제외하고는 전극 전체를 덮었다. 제1 유전체 층을 120℃에서 10분간 건조하였다. 그 다음, 제2 유전체 층을 적용하였고, 동일한 조건을 사용하여 또한 건조하였다. 유전체 패턴의 평면도가 도 1D에 도시되어 있다.
도 1E에 도시된 바와 같이, 구리 페이스트 EP 320을 제2 유전체 층 위에 인쇄하여 전극 패턴(140)을 형성하였다. 전극은 7.6 ㎜ (0.3 인치) × 7.6 ㎜ (0.3 인치)였으나, 알루미나 기판 위에 연장된 돌출 핑거를 포함하였다. 구리 페이스트를 120℃에서 10분간 건조하였다.
그 다음, 제1 유전체 층, 제2 유전체 층, 및 구리 페이스트 전극을 구리 후막 소성 조건 하에 930 ℃에서 공동-소성하였다.
실시예 3의 봉지재 조성물을 도 1F에 도시된 패턴을 사용하여 2개의 핑거를 제외한 커패시터 전극 및 유전체의 전체 위에 180 메시 스크린을 통해 스크린 인쇄하여 10.2 ㎜ (0.4 인치) × 10.2 ㎜ (0.4 인치)의 봉지재 층(150)을 형성하였다. 봉지재 층을 120℃에서 10분간 건조하였다. 실시예 4에서 제조한 제형을 사용하여 325 메시 스크린을 통해 제1 봉지재 층 위에 봉지재의 다른 층을 인쇄하였고, 120℃에서 10분간 건조하였다. 최종 적층체(stack)의 측면도가 도 1G에 도시되어 있다. 그 다음, 2층 복합 봉지재를 질소 하에 강제식 드래프트 오븐에서 190℃에서 30분간 베이킹하였다. 봉지재의 최종 경화 두께는 대략 10 마이크로미터였다.
봉지 후에, 커패시터의 평균 정전용량은 40.4 nF였고, 평균 손실 인자는 1.5%였고, 평균 절연 저항은 2.4 Gohm이었다. 그 다음, 쿠폰에 앞서 기재된 갈색 산화물 시험을 하였다. 평균 정전용량, 손실 인자 및 절연 저항은 처리 후에 각각 40.1 nf, 1.5%, 2.1 Gohm이었다. 봉지되지 않은 쿠폰은 산 및 염기 노출을 견뎌내지 못하였다.
실시예 6: 봉지된 포일상 소성 커패시터의 제조, 접착 강도 및 층분리 경향을 결정하기 위한 프리프레그 및 코어와의 라미네이션
하기 공정을 사용하여 시험 구조체로서 사용하기 위하여 포일상 소성 커패시 터를 제작하였다. 도 2A에 도시된 바와 같이, 구리 페이스트 EP 320(이. 아이. 듀폰 디 네모아 앤드 컴퍼니로부터 입수)을 포일에 프리프린트(preprint)로서 적용하여 패턴(215)을 형성함으로써 0.0283 ㎏(1 온스) 구리 포일(210)을 예비처리하고, 구리 후막 소성 조건 하에 930℃에서 소성하였다. 각각의 프리프린트 패턴은 대략 1.67 ㎝ × 1.67 ㎝였다. 프리프린트의 평면도가 도 2B에 도시되어 있다.
도 2c에 도시된 바와 같이, 유전체 재료(이.아이. 듀폰 디 네모아 앤드 컴퍼니로부터 입수한 EP 310)를 예비처리된 포일의 프리프린트 상에 스크린-인쇄하여 패턴(220)을 형성하였다. 유전체 층의 면적은 1.22 ㎝ × 1.22.㎝였고 프리프린트의 패턴 내에 있었다. 제1 유전체 층을 120℃에서 10분간 건조하였다. 그 다음, 제2 유전체 층을 적용하였고, 동일한 조건을 사용하여 또한 건조하였다.
도 2D에 도시된 바와 같이, 구리 페이스트 EP 320을 제2 유전체 층 위에 그리고 유전체의 상기 면적 내에서 인쇄하여 전극 패턴(230)을 형성하고 120℃에서 10분간 건조하였다. 전극의 면적은 0.9 ㎝ × 0.9 ㎝였다.
그 다음, 제1 유전체 층, 제2 유전체 층, 및 구리 페이스트 전극을 구리 후막 소성 조건 하에 930℃에서 공동-소성하였다.
실시예 3에 기재된 바와 같은 봉지재 조성물을 180 메시 스크린을 통해 커패시터 위에 인쇄하여 도 2E에 도시된 바와 같은 패턴을 사용하여 봉지재 층(240)을 형성하였다. 봉지재를 120℃에서 10분간 건조하였다. 그 다음, 325 메시 스크린으로 실시예 4에서 제조된 페이스트를 사용하여 제2 봉지재 층을 제1 층 위에 직접 인쇄하였다. 그 다음, 2-층 구조체를 10분간 120℃에서 베이킹한 다음 190℃에서 질소 하에 30분간 경화하여 고밀화된 2-층 복합 봉지재를 수득하였다. 최종 경화 봉지재 두께는 대략 10 마이크로미터였다. 구조체의 평면도가 도 2F에 도시되어 있다. 포일의 부품 측을 190.6℃ (375℉) 및 2757.9 ㎪ (400 psi)에서 90분간 1080 BT 수지 프리프레그 250에 라미네이팅하여 도 2G에 도시되어 있는 구조체를 형성하였다. IPC - TM - 650 접착성 시험 번호 2.4.9를 사용하여 봉지재에 대한 프리프레그의 접착성을 시험하였다. 접착성 결과가 하기에 나타나 있다. 일부 포일을 또한 구리 포일 대신에 1080 BT 수지 프리프레그 및 BT 코어와 라미네이팅하였다. 이러한 샘플을 260℃에서 각각의 노출이 3분 지속하는 5회의 연속 땜납 플로트(solder float)에 처하여, 열 사이클링 동안 구조체가 층분리하는 경향을 결정하였다. 시각적 검사를 사용하여 층분리가 일어났는지를 결정하였다. 결과가 하기에 나타나 있다:
Figure 112009042057102-pct00010
실패 모드는 커패시터 구조체 내에서 있었고, 봉지재 계면은 아니었다.
Figure 112009042057102-pct00011
대조군(봉지재 없음)은 제1 땜납 플로트 내로 30초간 층분리되었다.

Claims (12)

  1. 하나 이상의 내장형 포일상 형성(formed-on-foil) 세라믹 커패시터를 코팅하기 위한 유기 2-층 봉지재 조성물로서, 상기 2-층 봉지재는 제1 봉지재 층 및 제2 봉지재 층을 포함하고, 상기 제1 봉지재 층은 (a) 폴리이미드를 포함하고, 상기 제2 봉지재 층은 (c) 에폭시-함유 환형 올레핀 수지, (d) 페놀계 수지, (e) 에폭시 촉매를 포함하며, 상기 내장형 포일상 형성 세라믹 커패시터는 커패시터 소자 및 프리프레그(prepreg)를 포함하고, 상기 제1 봉지재 층은 상기 커패시터 소자와 직접 접촉하고 상기 제2 봉지재 층은 상기 제1 봉지재 층과 직접 접촉하는 유기 2-층 봉지재 조성물.
  2. 제1항에 있어서, 상기 제1 봉지재 층은 수분 흡수율이 2% 이하이고 유리 전이 온도가 280℃ 초과인 폴리이미드를 포함하는 유기 2-층 봉지재 조성물.
  3. 제1항에 있어서, 상기 제2 봉지재 층은 수분 흡수율이 2% 이하인 에폭시-함유 환형 올레핀 수지를 포함하는 유기 2-층 봉지재 조성물.
  4. 제1항에 있어서, 상기 제2 봉지재 층은 수분 흡수율이 2% 미만인 페놀계 수지; 에폭시 촉매; 선택적으로 하나 이상의 전기적으로 절연된 충전제, 소포제 및 착색제와 하나 이상의 유기 용매를 포함하는 유기 2-층 봉지재 조성물.
  5. 제1항에 있어서, 상기 제1 봉지재 층은 전기적으로 절연된 충전제, 소포제, 착색제, 에폭시 수지 및 그 혼합물로 이루어진 군으로부터 선택된 하나 이상의 선택적인 성분을 추가로 포함하는 유기 2-층 봉지재 조성물.
  6. 제1항에 있어서, 상기 봉지재 조성물이 경화되어 2-층 유기 봉지재를 형성하고 농도가 최대 30%인 황산 또는 수산화나트륨에 침지될 때 상기 경화된 2-층 유기 봉지재가 커패시터에 대한 보호를 제공하는 유기 2-층 봉지재 조성물.
  7. 제1항에 있어서, 상기 봉지재 조성물이 경화되어 2-층 유기 봉지재를 형성하고 경화된 2-층 유기 봉지재가 상승된 온도, 습도 및 DC 바이어스의 가속 수명 시험에서 커패시터에 대한 보호를 제공하는 유기 2-층 봉지재 조성물.
  8. 제1항에 있어서, 내장형 커패시터의 상부 및 저부 전극을 분리하는 에칭된 트렌치를 채우는 데 사용되는 유기 2-층 봉지재 조성물.
  9. 제1항에 있어서, 상기 봉지재 조성물이 경화되어 경화된 유기 봉지재를 형성하고 수분 흡수율이 1% 이하인 유기 2-층 봉지재 조성물.
  10. 제1항에 있어서, 190℃ 이하의 온도에서 경화될 수 있는 유기 2-층 봉지재 조성물.
  11. 제1항에 있어서, 상기 봉지재가 경화되어 경화된 유기 봉지재를 형성하고 커패시터 및 커패시터 위의 프리프레그에 대한 상기 봉지재의 접착성이 3.5 N/㎝ (2 lb의 힘/인치) 초과인 유기 2-층 봉지재 조성물.
  12. 제1항에 있어서, 봉지된 내장형 포일상 경화(cured-on-foil) 커패시터를 포함하는 회로 보드가 승온 열주기 동안 층분리되지 않는 유기 2-층 봉지재 조성물.
KR1020097014419A 2006-12-12 2007-12-11 복합 유기 봉지재 KR101321198B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US87459806P 2006-12-12 2006-12-12
US60/874,598 2006-12-12
PCT/US2007/025296 WO2008073409A2 (en) 2006-12-12 2007-12-11 Composite organic encapsulants

Publications (2)

Publication Number Publication Date
KR20090087961A KR20090087961A (ko) 2009-08-18
KR101321198B1 true KR101321198B1 (ko) 2013-10-23

Family

ID=39512305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097014419A KR101321198B1 (ko) 2006-12-12 2007-12-11 복합 유기 봉지재

Country Status (7)

Country Link
US (1) US8233261B2 (ko)
EP (1) EP2092807B1 (ko)
JP (1) JP2010512663A (ko)
KR (1) KR101321198B1 (ko)
CN (1) CN101617573A (ko)
TW (1) TWI418266B (ko)
WO (1) WO2008073409A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200839811A (en) * 2006-12-12 2008-10-01 Du Pont Crystalline encapsulants
DE102007028238A1 (de) 2007-06-20 2008-12-24 Osram Opto Semiconductors Gmbh Verwendung eines Metallkomplexes als p-Dotand für ein organisches halbleitendes Matrixmaterial, organisches Halbleitermaterial und organische Leuchtdiode
US8481626B1 (en) 2012-01-16 2013-07-09 Itron, Inc. Wax-based encapsulant/moisture barrier for use with electronics received in water meter pits
US8728568B2 (en) 2012-01-16 2014-05-20 Itron, Inc. Method for encapsulation of electronics received in water meter pits with an improved wax-based encapsulant/moisture barrier
US9076724B1 (en) * 2013-09-26 2015-07-07 Stats Chippac Ltd. Integrated circuit system with debonding adhesive and method of manufacture thereof
JP6060945B2 (ja) * 2014-07-28 2017-01-18 株式会社村田製作所 セラミック電子部品およびその製造方法
US10446414B2 (en) 2017-12-22 2019-10-15 Texas Instruments Incorporated Semiconductor package with filler particles in a mold compound

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6860000B2 (en) * 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4323948A (en) * 1977-12-05 1982-04-06 Westinghouse Electric Corp. Capacitor structures with improved electrical stress capability
DE69725159T2 (de) * 1996-10-29 2004-08-12 Nippon Zeon Co., Ltd. Modifiziertes, thermoplastisches norbornen polymer und verfahren zu seiner herstellung
US6317023B1 (en) 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
US7029971B2 (en) 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
US20050154105A1 (en) * 2004-01-09 2005-07-14 Summers John D. Compositions with polymers for advanced materials
US7348373B2 (en) * 2004-01-09 2008-03-25 E.I. Du Pont De Nemours And Company Polyimide compositions having resistance to water sorption, and methods relating thereto
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
US20070291440A1 (en) * 2006-06-15 2007-12-20 Dueber Thomas E Organic encapsulant compositions based on heterocyclic polymers for protection of electronic components

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6860000B2 (en) * 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components

Also Published As

Publication number Publication date
TWI418266B (zh) 2013-12-01
EP2092807B1 (en) 2013-04-17
KR20090087961A (ko) 2009-08-18
WO2008073409A3 (en) 2008-09-12
CN101617573A (zh) 2009-12-30
US20100067168A1 (en) 2010-03-18
US8233261B2 (en) 2012-07-31
EP2092807A2 (en) 2009-08-26
WO2008073409A2 (en) 2008-06-19
JP2010512663A (ja) 2010-04-22
TW200850088A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
US20070290379A1 (en) Hydrophobic compositions for electronic applications
US20070291440A1 (en) Organic encapsulant compositions based on heterocyclic polymers for protection of electronic components
KR101321198B1 (ko) 복합 유기 봉지재
JP2008004921A (ja) 電子部品保護用の有機封止材組成物
KR100874822B1 (ko) 전자 분야용 소수성 가교성 조성물
KR101107847B1 (ko) 결정질 봉지재
KR20090058461A (ko) 가용성 폴리벤즈옥사졸 기재의 스크린 인쇄가능한 캡슐화제
KR101082225B1 (ko) 폴리벤즈옥사졸로 열적으로 전환하는 폴리히드록시아미드기재 스크린 인쇄가능한 캡슐화제
JP6542783B2 (ja) 熱伝導性電子基板およびそれに関連する方法
EP1845130A2 (en) Hydrophobic crosslinkable compositions for electronic applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
N231 Notification of change of applicant
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120402

Effective date: 20130723

Free format text: TRIAL NUMBER: 2012101003141; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120402

Effective date: 20130723

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 7