CN1825761A

CN1825761A - 过流检测装置

Info

Publication number: CN1825761A
Application number: CNA2006100086830A
Authority: CN
Inventors: 大岛俊藏
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2005-02-21
Filing date: 2006-02-21
Publication date: 2006-08-30
Anticipated expiration: 2026-02-21
Also published as: KR20060093294A; US20060187604A1; DE602006007394D1; JP4504222B2; EP1693942A1; US7443645B2; EP1693942B1; JP2006229864A; KR100817957B1; CN100527621C

Abstract

一种过流检测装置，其通过使用半导体开关，检测用于控制负载的导通/断开的负载电路中的过流，该装置包括：驱动电路，其向半导体开关输出驱动信号；基准电压产生电路，其产生基准电压；测量电压产生电路，其产生对应于在半导体开关两端产生的电压的测量电压；第一比较器，其将测量电压与基准电压作比较，当测量电压大于基准电压时，输出过流确定信号；饱和确定电路，其确定在半导体开关的控制电压和施加给半导体开关正极侧的电压之间的差分电压大于预定电压；以及过流信号切换电路，当饱和确定电路确定差分电压大于预定电压时，其执行切换操作以使过流确定信号输出至驱动电路。

Description

过流检测装置

技术领域

本发明涉及一种用于检测至直流电路的过流的过流检测装置，特别涉及一种用于将过渡状态中的过流检测的掩蔽时间(mask time)设置得短的技术。

背景技术

例如，在其中半导体开关如FET，设置在直流电源和负载如电机或灯之间，导通/断开半导体开关以控制负载的驱动操作的直流电路中，提供一种过流检测电路用于在有过流流过时检测过流，如短路电流。当检测到过流时，半导体开关立即断开以保护电路。

图5是示出根据现有技术的装有过流检测电路的负载驱动电路结构的电路图。例如，图5中所示的直流电源VB是要安装在车辆上的电池，例如，负载101是要安装在车辆上的用于电动窗驱动的电机或各种灯。直流电源VB和负载101通过MOS型的FET(T101)彼此连接。

而且，把直流电源VB正极侧的输出端设置为具有电压V1，并通过包括电阻器R101和R102的串联电路接地。因此，通过电阻器R101和R102对电压V1进行分压，得到电阻器R101和R102的节点的电压V4。电压V4施加给比较器(CMP101)负极侧的输入端。

而且，直流电源VB正极侧的输出端通过包括电阻器R103、FET(T102)以及电阻器R105的串联电路接地，电阻器R103和FET(T102)的节点(电压V3)连接至放大器(AMP101)正极侧的输入端，放大器(AMP101)负极侧的输入端连接至FET(T101)的源极(电压V2)，放大器(AMP101)的一个输出端连接至FET(T102)的栅极。

而且，FET(T102)的源极(电压V5)连接至比较器(CMP101)正极侧的输入端。

而且，提供用于驱动FET(T101)的驱动电路102。驱动电路102通过电阻器R112连接至FET(T101)的栅极。每个名称下面描述的数值，例如，在电阻器R101下面描述的“20K”表示电阻器R101的电阻值是20KΩ的例子。

当FET(T101)导通时，在FET(T101)的漏极和源极之间的电压VDS可用下面的公式(1)表示，其中FET(T101)在导通状态的电阻用Ron表示，漏电流用ID表示。

VDS＝V1-V2＝Ron*ID (1)

放大器(AMP101)对应于电压VDS和电阻器R103上产生的电压之间的差分电压，向FET(T102)的栅极输出控制信号，并控制流至由电阻器R103、T102和R105构成的串联电路的电流11。因此，控制使在电阻器R103两端产生的电压与漏极和源极之间的电压VDS相等。

而且，例如，如果将电阻器R105的电阻值设置为电阻器R103的电阻值的100倍(如R103＝100Ω，R105＝10KΩ)，通过将电压VDS放大100倍得到电压V5。这可用下面的公式(2)表示。

V5＝(R105/R103)*VDS

＝(R105/R103)*Ron*ID (2)

向比较器(CMP101)正极侧的输入端施加电压V5，将通过电阻器R101和R102对直流电源电压VB分压得到的电压(基准电压)V4施加给负极侧的输入端。从而，当电压V5高于电压V4时，比较器(CMP101)的输出信号被翻转。具体地说，当过流流到负载101导致电流ID增加时，电压V5按照公式(2)增加，并变得高于电压V4，导致比较器(CMP101)的输出信号翻转。因此，通过检测相同信号以断开FET(T101)，可以与其连接的保护负载101及电路。

在电路中，即使负载电路是正常的，在导通状态的电阻Ron也会增加，电压V5按照公式(2)增加，从而得到V5＞V4，而对于FET(T101)从断开状态至导通状态的过渡周期，比较器(CMP101)的输出从L电平翻转至H电平。因此，无法实现过流检测功能。

由于此原因，提供一种开始定时器103，用于与驱动电路102的输出信号同步开始，从开始定时器103输出L电平信号，而不考虑比较器(CMP101)的输出，直至FET(T101)的过渡周期结束，并且用L电平输出来确定过流。因此，可以防止错误地确定过渡周期。

但是，现有的过流检测装置具有下面(1)和(2)的问题。

(1)通过预先估计FET(T101)的过渡周期来设置开始定时器103的定时持续时间。即使使用同样标准的单元，过渡周期并不总是相等的，而是有变化的。由于此原因，应将定时器定时持续时间设置得比具有最大变化的过渡周期长。在此情况下，如果使用具有比设置的过渡周期短的过渡周期的FET(T101)，则开始定时器103执行掩蔽，而不考虑实现过流检测功能。结果，有一段时间无法使用宝贵的过流检测功能。

(2)当改变作为半导体开关的FET(T101)的类型时，FET(T101)栅极电容改变，其过渡周期也因此改变。因此，过渡周期的改变取决于FET栅极电路的结构或栅极特性。相应地，设置开始定时器103的定时持续时间。当具有IC内提供有过流检测装置的结构时，需要将用于在IC的外部调节定时器定时持续时间的调节端增加至IC封装，并需要增加至IC外部的调节电路。这造成了成本增加。

发明内容

本发明是为解决上述问题，其目的是提供一种过流检测装置，该过流检测装置在过渡周期被改变时，还能够为半导体开关的过渡周期设置适当的掩蔽持续时间，并且当过渡周期结束时，立即运行过流检测功能。

为了实现上述目的，本发明的第一方面是针对一种过流检测装置，其通过使用半导体开关，检测在用于控制负载导通/断开的负载电路中的过流，其包括：

驱动电路，其向半导体开关输出驱动信号；

基准电压产生电路，其产生基准电压(V4)；

测量电压产生电路，其产生对应于在半导体开关两端产生的电压(VDS)的测量电压(V5)；

第一比较器，其将测量电压与基准电压作比较，当测量电压大于基准电压时，输出过流确定信号；

饱和确定电路，其确定在半导体开关的控制电压(VG)和施加给半导体开关正极侧的电压(V1)之间的差分电压(VG-V1)大于预定电压(δ)；以及

过流信号切换电路(AND1)，当饱和确定电路确定差分电压(VG-V1)大于预定电压(δ)时，其执行切换操作以使过流确定信号输出至驱动电路。

图1中电路的过渡周期，即用于导通半导体开关(T1)以自由地使用过流检测功能所需的周期，包括用于使半导体开关(T1)的漏极和源极之间的电压VDS饱和所需的周期，以及然后用于增加延迟时间直到测量电压产生电路正常操作所需的周期。通过使用半导体开关(T1)的栅极电压来检测用于使电压VDS饱和所需的持续时间，使用具有和放大器(AMP1)的相同特性的比较器(CMP2)来估计测量电压产生电路的延迟时间。因此，确定了半导体开关(T1)的过渡周期。而且，在确定过渡周期结束后，可立即运行过流检测功能。

根据上述配置，在其中对于半导体开关从断开改变到导通的过渡周期表现出单个的变化，而且，栅极电路的结构和特性也变化的情况下，始终进行相等和适当的过渡周期的检测和确定。此外，半导体开关正常操作时的过渡周期较短，即几微秒。因此，通过与具有极好的响应的运算放大器组合，在过渡周期结束后，也在其中在开始之前产生线路异常如完全短路的情况下，立即检测过流以断开电路。因此，可以可靠地保护线路和半导体开关自身。

而且，根据上述配置，可高精度地检测过渡周期，而不会导致故障，并且，从半导体开关的导通操作至实现过流检测功能的过渡周期可设置为最短。因此，仅通过一种检测半导体开关端之间的电压的方法，可以实现过流检测功能，简化电路结构，并降低成本而不使用另一装置。

优选地，将预定电压设置为等于或大于半导体开关的阀值电压(Vth1)的值。

根据上述配置，将用来确定在半导体开关的控制电压(VG)和施加给半导体开关正极侧的电压(V1)之间的差分电压(VG-V1)的预定电压设置为等于或大于半导体开关的阀值电压(Vth1)的值。因此，在半导体开关可靠地进入饱和状态时，可以运行过流检测功能。因此，可以可靠地避免因浪涌电流(rush current)而造成的故障，并且设置短的掩蔽时间。

优选地，测量电压产生电路包括第一电阻器(R3)、电子开关(T2)、第二电阻器(R5)以及放大器(AMP1)。放大器(AMP1)控制提供给电子开关的控制输入端的信号，从而使在第一电阻器上产生的电压等于在半导体开关两端产生的电压VDS。将第二电阻器上产生的电压设置为测量电压V5。饱和确定电路包括第二比较器(CMP2)，其确定在半导体开关的控制电压(VG)和施加给半导体开关正极侧的电压(V1)之间的差分电压(VG-V1)是否大于预定电压(δ)。第二比较器在响应特性上等于或大于该放大器。当第二比较器确定差分电压(VG-V1)大于预定电压(δ)时，将切换信号输出到过流信号切换电路。

根据上述配置，使用比较器(CMP2)来确定电压(VG)和电压(V1)之间的差分电压(VG-V1)是否大于预定电压。因此，可以可靠地确定半导体开关饱和。

而且，在使用具有相同特性的运算放大器来用于放大电路(AMP1)和比较器(CMP2)的情况下，可将它们的延迟时间设置成相等，并且在半导体开关饱和之后，可以可靠地运行过流检测功能，并且同时，可以在最短的时间内执行过渡时间的检测。

优选地，将在半导体开关两端产生的电压VDS设置为测量电压。饱和确定电路包括第二比较器(CMP2)，其确定在半导体开关的控制电压(VG)和施加给半导体开关正极侧的电压(V1)之间的差分电压(VG-V1)是否大于预定电压(δ)。第二比较器(CMP2)在响应特性上等于或大于第一比较器。当第二比较器确定差分电压(VG-V1)大于预定电压(δ)时，将切换信号输出到过流信号切换电路。

根据上述配置，使用了其中在半导体开关的两端产生的电压(VDS)本身作为测量电压而施加给第一比较器的结构。因此，可以产生与本发明的第一方面所述的过流检测装置相同的优点，而且简化了电路的结构。

附图说明

通过结合附图详细描述本发明的优选实施例，本发明上述的目的和优点将更加显而易见，其中：

图1是示出根据本发明的第一实施例的过流检测装置结构的电路图；

图2是示出在FET(T1)导通后获得的每个电压变化的特性图；

图3是示出当最初产生完全短路时，在FET(T1)导通后获得的每个电压变化的特性图；

图4是示出根据本发明的第二实施例的过流检测装置结构的电路图；以及

图5是示出常规的过流检测装置结构的电路图。

具体实施方式

下面将参照附图描述本发明的实施例。图1是示出负载电路结构的电路图，该负载电路使用了根据本发明实施例的过流检测装置。如图1所示，该负载电路具有包括直流电源VB、MOS型的FET(T1；半导体开关)以及负载1的串联电路，并导通/断开FET(T1)，从而控制负载1的驱动操作。

例如，直流电源VB是要安装在车辆上的电池，而负载1是用于要安装在车辆上的电动窗驱动的电机或各种灯。

FET(T1)的栅极通过电阻器R10连接至驱动电路2，FET(T1)响应驱动电路2输出的驱动信号而导通/断开。FET(T1)的栅极电压(半导体开关的控制电压)用VG表示。

作为直流电源VB正极侧的输出端的点P1(电压V1)通过包括电阻器R1和R2的串联电路接地，电阻器R1和R2的节点P4(电压V4；基准电压)连接至比较器(CMP1；比较电路)负极侧的输入端。

并且，点P1通过包括电阻器R3(第一电阻器)、FET(T2：电子开关)以及电阻器R5(第二电阻器)的串联电路接地，电阻器R3和FET(T2)的节点P3(电压V3)连接至放大器(AMP1；放大电路)正极侧的输入端。

而且，放大器(AMP1)负极侧的输入端连接至作为FET(T1)源极的点P2(电压V2)，放大器(AMP1)的输出端连接至FET(T2)的栅极。作为FET(T2)源极的点P5(电压V5；测量电压)连接至比较器(CMP1)正极侧的输入端。比较器(CMP1)输出端连接至与电路(AND1，过流信号切换电路)的其中一个输入端。

此外，点P1通过包括电阻器R8和R9以及齐纳二极管ZD的串联电路接地。FET(T1)的栅极通过包括电阻器R6和R7的串联电路接地。

电阻器R8和R9的连接点P7(电压V7)连接至比较器(CMP2)正极侧的输入端，电阻器R6和R7的节点P6(电压6)连接至比较器(CMP2)负极侧的输入端。比较器(CMP2)由具有与放大器(AMP1)相同特性的运算放大器构成或由具有较慢响应特性的单元构成。

作为比较器(CMP2)的输出端的点P8(电压V8)通过包括电阻器R11和R12的串联电路接地，并且电阻器R11和R12的节点连接至晶体管(T6)的基极，而晶体管(T6)的发射极接地，集电极通过电阻器R13连接至5V电源。而且，作为晶体管(T6)集电极的点P9(电压V9)连接至与电路(AND1)的另一个输入端。

电路中每个名称下面描述的数值，例如，在电阻器R1下面描述的“20K”表示电阻器R的电阻值是20KΩ的示例。

而且，基准电压产生电路由图1中所示的电阻器R1和R2构成，测量电压产生电路由电阻器R3、FET(T2)、电阻器R5以及放大器(AMP1)构成，而饱和确定电路由比较器(CMP2)、晶体管(T6)以及与其连接的每一电阻器构成。

下面将根据具有上述结构的实施例描述过流检测装置的操作。

选择每个电阻器以设置电阻器R6＝R8，并且R7＝R9，作为比较器(CMP2)负极侧的输入端的点P6的电压用V6表示，作为正极侧的输入端的点P7的电压用V7表示，并且，齐纳二极管ZD的齐纳电压用Vzd表示。而且，下面的公式(3)和(4)成立，其中设定R7/(R6+R7)＝R9/(R8+R9)＝a和VG-V1＝δ。

V6＝VG*a＝(V1+δ)a (3)

V7＝(V1-Vzd)a+Vzd (4)

当以V6＝V7计算δ时，得到下面的公式(5)。

(V1+δ)a＝(V1-Vzd)a+Vzd

δ＝Vzd*(1-a)/a (5)

V6＝V7时δ的值，即在比较器(CMP2)的输出信号的翻转中δ的值，可通过齐纳电压Vzd和a，将其设为可选值。例如，当设定Vzd＝4V，a＝0.5时，得到δ＝4V。

当FET(T1)断开时，由于驱动电路2的输出端接地，因此，VG为0V。相应地，得到VG＜V1，V6＜V7，从而在比较器(CMP2)的两个输入端之间产生较大的电压差，比较器(CMP2)的输出信号上升至上限电压。此时，在放大器(AMP1)的输入端也以同样的方式产生较大的电压差，输出信号上升至上限电压。因此，在类似的条件下设置放大器(AMP1)和比较器(CMP2)之间的输入/输出关系。

在FET(T1)为NMOS的情况下，当FET(T1)导通时，栅极电压VG上升超出电源电压V1。如果用Vth1表示FET(T1)的阀值电压，当下面的公式(6)成立时，在FET(T1)中漏极和源极之间的电压VDS饱和。

VG＞V1+Vth1 (6)

具体地说，可根据栅极电压VG和电源电压V1的差确定电压VDS是否饱和。当电压VDS饱和且线路没有异常，没有产生过流状态时，放大器(AMP1)负极侧的输入端的电压，即点P2的电压V2，高于正极侧的输入端的电压，即点P3的电压V3。因此，放大器(AMP1)的输出信号执行到翻转的过渡，并在产生响应延迟的同时开始下降。另一方面，当公式(7)成立时，比较器(CMP2)的输出信号翻转。

VG＞V1+δ (7)

当设置Vth1≤时，可以将用于开始翻转比较器(CMP2)的输出信号的定时，设置在电压VDS完全饱和之后，然后完成关于放大器(AMP1)输出信号从高电平到低电平的过渡。

当Vth1和δ之间的差设置得较小时，比较器(CMP2)的输出信号较放大器(AMP1)的输出信号有轻微的延迟，并以与放大器(AMP1)同样的方式执行到翻转的过渡，并在产生响应延迟的同时开始下降。

通过使用具有与放大器(AMP1)相同特性的运算放大器，使比较器(CMP2)工作在相同的输入/输出条件下。因此，比较器(CMP2)的响应延迟等于放大器(AMP1)的响应延迟。具体地说，比较器(CMP2)高度精确地接近放大器(AMP1)的响应延迟。

当比较器(CMP2)输出端P8的电压V8下降时，处于导通状态的晶体管(T6)断开。

晶体管(T6)由于比较器(CMP2)的输出电压而从导通至断开的过渡，可以通过设置电阻器R11和R12的电阻比来调整。如果调整设置晶体管(T6)从导通至断开的过渡的定时，将其设置在放大器(AMP1)的输出完全收敛到由VDS和放大率m(＝R5/R3)确定的值(m*VDS)之后，即消除放大器(AMP1)的响应延迟，用于断开晶体管(T6)的定时可以表示紧接在电压VDS饱和并且放大器(AMP1)随后的响应延迟完成之后的时间。

具体地说，可以用最小的延迟检测在过流检测功能开始建立之前的过渡周期。与电路(AND1)的输出具有L电平，并且当晶体管(T6)导通时，比较器(CMP1)的输出被禁止。但是，当晶体管(T6)断开时，比较器(CMP1)的输出信号，即过流检测功能运行。

以上说明针对当FET(T1)为NMOS的情况。在为PMOS的情况，当FET(T1)设置为断开状态时，栅极电压VGp等于源电压V1，并且当FET(T1)导通时，栅极电压VGp向地电平下降。因此，如果用下面的公式(8)和(9)替换公式(6)和(7)，可以应用相同的思路。

VGp＜V1-Vth1 (8)

VGp＜V1-δ (9)

下面，将参照图2的特性图，描述直到FET(T1)执行从断开状态过渡到导通状态以及经过过渡周期达到稳定的导通状态，所进行的操作。图2示出了图1所示电路的模拟结果。

图2中所示的V1至V9以及VG是图1中所示的电压，它们如下：

V1：FET(T1)的漏极电压，当没有过流电流流过时，其与源极电压VB几乎相等；

V2：FET(T1)的源极电压；

V3：电阻器R3和FET(T2)漏极的连接点的电压；

V4：基准电压，用在通过在电阻器R1和R2对电压V1分压而得到的电压来确定过流；

V5：通过将FET(T1)的漏极和源极之间的电压VDS放大m倍而得到的电压；

V6：比较器(CMP2)负极侧的输入端的电压；

V7：比较器(CMP2)正极侧的输入端的电压；

V8：比较器(CMP2)的输出电压；

V9：晶体管(T6)的集电极电压；

VG：FET(T1)的栅极电压；

ID：FET(T1)的漏电流。

而且，在图2中，在相对于坐标轴原点向上的方向上，电压波形表示正电压值，单位为伏(V)。另一方面，在相对于坐标轴原点向下的方向上，漏电流ID表示正电流值，单位为安培(A)。

如图2所示，当FET(T1)设置在断开状态时，电压V1等于12.5V的源极电压，并且电压V5比电压V1低FET(T2)的阀值电压Vth2。

由于R1＝20KΩ，R2＝40KΩ，因此，电压V4是电压V1的2/3。驱动电路2的输出端接地，因而电压VG几乎为0V。由于V7＝(12.5-4)*0.5+4＝8.25V而V6＝0，因而设定V7-V6＝8.25V。

由于比较器(CMP2)的输出信号具有H电平，因此电压V8接近源极电压，并设置V8V5。由于晶体管(T6)被导通，因此电压V9为0V。

当在时间t＝t0，从外部输入FET(T1)的导通状态信号时，驱动电路2的输出信号升高，于是FET(T1)栅极电压VG升高。由于电压VG升高，FET(T1)开始导通，于是漏电流ID开始流过。

在电流增加的同时，电压V1与漏电流ID的变化(d1/dt)成比例地下降。电压V2上升同时保持V2＝VG-Vth1的关系，其中FET(T1)的阀值电压用Vth1表示。

FET(T1)为NMOS型，其具有导通状态电阻Ron＝10mΩ，栅极串联电阻器R10设置为500Ω。当电压V2升高使得在t1设置V1V2时，FET(T1)漏极和源极之间的电压VDS达到饱和状态，于是可以运行使用电压VDS的过流检测功能。

而且，为了使V5收敛在值V5＝m*VDS，放大器(AMP1)控制输入差分输入电压(V3-V2)为零。但是，放大器(AMP1)具有基于转换率(slew rate)的响应延迟。由于此原因，不能立即实现收敛。

如果线路没有异常，电压V5的目标值小于基准电压V4。在时间t3，开始下降，并且在时间t4之后设置V5＜V4，在时间t6满足V5＝m*VDS，从而达到控制目标值。然后，有轻微的下降，达到比目标值小很多的值。但是，放大器(AMP1)的响应延迟几乎完全消除。

另一方面，参照比较器(CMP2)，在时间t2设置V7-V6＝0V和VG-V1＝δ，这样比较器(CMP2)的输出信号开始翻转。但比较器(CMP2)具有与放大器(AMP1)相等的响应延迟。因此，在时间t5开始下降。由于翻转操作在放大器(AMP1)之后进行，得到t3＜t5。

在时间t7，晶体管(T6)从导通转变到断开。此时，放大器(AMP1)要控制的电压V5响应延迟消除，并设置成正常的控制状态。由于随着晶体管(T6)的断开状态信号，对比较器(CMP1)输出的禁止被释放，即电压V9从0V变为5V的定时，因此，过流检测功能经过过渡周期开始正常运行。因此，不会造成故障。

即使VDS的收敛特性根据FET单个的变化或FET类型的改变而改变，也可以通过取决于(VG-V1)的响应延迟以及运算放大器(AMP1，CMP2)的技术来决定过渡周期的终止。因此，要经常进行适当的设置。具体地说，对应于VDS的收敛特性自动地校正用于确定过渡周期终止的定时。

图3示出模拟波形，该模拟波形是在完全短路最初产生的情况下获得的，即在其中在FET(T1)导通之前，FET(T1)的源极造成完全短路(接地电阻0.05Ω)的过流状态开始时获得的。电压V1至V9以及VG与图2中的相同。

由于电流ID大于图2中的电流，其以图2中1/10比例示出。电流ID的峰值接近50A。

当在t＝t0从外部输入导通状态信号时，电压VG上升使得电流ID开始流过。由于电流迅速增加，电压V1急剧下降，使得电压V4和V5也随之下降。电压V2上升，在时间t1得到V2V1。

电压VDS饱和，于是放大器(AMP1)放大VDS。但是，电流ID超过了正常的电流范围。因此，电压V5的目标值大于V4，并且电压V5没有下降，从比较器(CMP1)输出的信号维持在H电平。另一方面，从比较器(CMP2)输出的信号在时间t2执行至翻转操作的过渡，并在时间t5开始下降，晶体管(T6)在时间t7执行从导通至断开的过渡。结果，与电路(AND1)的两个输入端都被设置为具有H电平，于是与电路(AND1)输出H电平信号，并产生过流检测输出。因此，FET(T1)在时间t8断开。

在FET(T1)导通后大约7.6μs短路电流被切断。也是在最初造成完全短路的情况下，短路电流的峰值等于或小于50A，因此，可以可靠地保护线路和FET(T1)。该优点是通过将开始运行过流检测功能的定时接近开始点而获得的。

因此，在该实施例中，从比较器(CMP2)输出的信号被设置成，在FET(T1)的漏极和源极之间的电压VDS饱和之后立即翻转，并响应比较器(CMP2)的翻转信号，要输入至与电路(AND1)其中一个输入端的电压V9被设置成具有H电平，因此，从比较器(CMP1)输出的信号用于输出过流确定信号。因此，可以将FET(T1)从断开切换至导通的掩蔽时间设置成最短。

因此，在FET(T1)上产生变化的情况下，也可以一直设置对应于FET(T1)的最短掩蔽时间。因此，当产生过流时，可以立即断开FET(T1)从而保护电路。

下面将描述本发明的第二实施例。图4是示出根据第二实施例的过流检测装置结构的电路图。在此实施例中，从图1中所示的过流检测装置中去除了放大电路(AMP1、T2、R3、R5)，构成了这样类型的过流检测电路，其直接将FET(T1)的漏极和源极之间的电压VDS(＝V1-V2)与过流确定电压进行比较。

如果将V1经电阻器R1和R2分压后得到的电压用V4表示，将过流确定电压设置为(V1-V4)。有必要将R1和R2的电阻值设置成使(V1-V4)接近100mV。因此，由电阻器R1和R2获得的分压比与图1中所示的电路中不同。电压V4输入到比较器(CMP1)正极侧的输入端，而FET(T1)的源极电压V2输入到负极侧的输入端。

当FET(T1)的漏电流ID设置在正常范围时，设置使得VDS＜(V1-V4)，从而设置比较器(CMP1)的输出具有L电平。对于比较器(CMP1)，可以使用正常的比较器或运算放大器。

而且，用于比较FET(T1)控制端电压(VG)和源极电压(V1)的电路与图1中所示的结构相同。对于比较器(CMP2)，使用与比较器(CMP1)相同的单元，或具有比比较器(CMP1)更慢的响应特性的单元。与过渡周期检测相关的其他操作与图1中所示的相同。

尽管已根据附图中所示的实施例描述了本发明的过流检测装置，但本发明并不局限于此，而是每个部分的结构可以由具有相同功能的可选结构替换。

尽管本发明以MOS型FET用作半导体开关的情况作为示例，但本发明并不局限于此，而是可以使用其他半导体开关。

本发明对将用于导通半导体开关的掩蔽时间设置成最短非常有用。

尽管本发明是对特定的优选实施例进行说明和描述，但是，根据本发明的教导，可以进行各种变更和修改，这对本领域的技术人员来说是显而易见的。显而易见，这些变更和修改在权利要求书的精神、范围和意图之内。

本申请以申请号为No.2005-044398、于2005年2月21日提交的日本专利申请为基础，在此结合其内容作为参考。

Claims

1.一种过流检测装置，其通过使用半导体开关，检测在用于控制负载的导通/断开的负载电路中的过流，该装置包括：

驱动电路，其向半导体开关输出驱动信号；

基准电压产生电路，其产生基准电压；

测量电压产生电路，其产生对应于半导体开关两端产生的电压的测量电压；

第一比较器，其比较测量的电压和基准电压，并且当测量的电压大于基准电压时，输出过流确定信号；

饱和确定电路，其确定在半导体开关的控制电压和施加到半导体开关正极侧的电压之间的差分电压大于预定电压；以及

过流信号切换电路，当饱和确定电路确定该差分电压大于预定电压时，其执行切换操作以使过流确定信号输出至驱动电路。

2.如权利要求1所述的过流检测装置，其中将所述预定电压设置成等于或大于所述半导体开关的阀值电压的值。

3.如权利要求1所述的过流检测装置，其中所述测量电压产生电路包括第一电阻器、电子开关、第二电阻器以及放大器；

其中该放大器控制提供给电子开关的控制输入端的信号，从而使得在该第一电阻器上产生的电压等于在该半导体开关两端产生的电压；

其中将在该第二电阻器上产生的电压设置为该测量电压；

其中该饱和确定电路包括第二比较器，其确定在该半导体开关的控制电压和施加给该半导体开关正极侧的电压之间的差分电压是否大于所述预定电压；

其中该第二比较器在响应特性上等于或大于该放大器；

其中当该第二比较器确定该差分电压大于预定电压时，将切换信号输出至该过流信号切换电路。

4.如权利要求1所述的过流检测装置，其中将在该半导体开关两端产生的电压设置为该测量电压；

其中该饱和确定电路包括第二比较器，其确定在该半导体开关的控制电压和施加到该半导体开关正极侧的电压之间的差分电压是否大于该预定电压；

其中该第二比较器在响应特性上等于或大于该第一比较器；

其中当该第二比较器确定该差分电压大于预定电压时，将切换信号输出到过流信号切换电路。