JP3341751B2 - 過電流保護方法および回路 - Google Patents
過電流保護方法および回路Info
- Publication number
- JP3341751B2 JP3341751B2 JP2000050747A JP2000050747A JP3341751B2 JP 3341751 B2 JP3341751 B2 JP 3341751B2 JP 2000050747 A JP2000050747 A JP 2000050747A JP 2000050747 A JP2000050747 A JP 2000050747A JP 3341751 B2 JP3341751 B2 JP 3341751B2
- Authority
- JP
- Japan
- Prior art keywords
- overcurrent
- circuit
- overcurrent protection
- current
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
- H02H9/004—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off in connection with live-insertion of plug-in units
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、過電流保護方法
および回路に関し、特に、装置動作中に回路ユニットの
挿抜が可能な活線挿抜装置における過電流保護方法およ
び回路に関する。
および回路に関し、特に、装置動作中に回路ユニットの
挿抜が可能な活線挿抜装置における過電流保護方法およ
び回路に関する。
【０００２】
【従来の技術】従来、装置動作中に回路ユニットの挿抜
を行うことができる活線挿抜装置に備えられた過電流保
護回路が知られている。この保護回路は、設定されたマ
スク時間以上に渡って過電流検出レベルを越えた電流が
流れる、異常負荷を検出することにより、異常状態と判
定し、この判定結果からスイッチの切断等による保護動
作を行う。
を行うことができる活線挿抜装置に備えられた過電流保
護回路が知られている。この保護回路は、設定されたマ
スク時間以上に渡って過電流検出レベルを越えた電流が
流れる、異常負荷を検出することにより、異常状態と判
定し、この判定結果からスイッチの切断等による保護動
作を行う。
【０００３】図４は、従来の活線挿抜装置の構成を概念
的に示す説明図である。図４に示すように、活線挿抜装
置１は、電源回路２と電源ラインに挿入された過電流保
護回路３とを有しており、装置動作中に、Ｌ，Ｃ，Ｒ等
の負荷に等価される回路ユニット４を挿抜することがで
きる。過電流保護回路３は、スイッチ部３ａと抵抗部３
ｂからなる。
的に示す説明図である。図４に示すように、活線挿抜装
置１は、電源回路２と電源ラインに挿入された過電流保
護回路３とを有しており、装置動作中に、Ｌ，Ｃ，Ｒ等
の負荷に等価される回路ユニット４を挿抜することがで
きる。過電流保護回路３は、スイッチ部３ａと抵抗部３
ｂからなる。
【０００４】図５は、図４の活線挿抜装置における突入
電流をグラフで表す説明図である。図中、横軸は時間、
縦軸は電流を示す。図５に示すように、活線挿抜装置１
に回路ユニット４が挿入接続され、その時点ｔ0 から発
生した突入電流ｉが、予め設定されたマスク時間Ｔ以上
に渡って過電流検出レベルＬを超えると、マスク時間Ｔ
を経過した時点ｔ1 で過電流保護回路３のスイッチが切
断されて保護状態となり、突入電流ｉが流れなくなる。
電流をグラフで表す説明図である。図中、横軸は時間、
縦軸は電流を示す。図５に示すように、活線挿抜装置１
に回路ユニット４が挿入接続され、その時点ｔ0 から発
生した突入電流ｉが、予め設定されたマスク時間Ｔ以上
に渡って過電流検出レベルＬを超えると、マスク時間Ｔ
を経過した時点ｔ1 で過電流保護回路３のスイッチが切
断されて保護状態となり、突入電流ｉが流れなくなる。
【０００５】従って、回路ユニット４の容量（Ｃ）成分
が想定している以上に大きい場合、突入電流ｉの発生し
ている時間が長くなり、これがマスク時間Ｔ以上に達す
ると異常負荷と判断されてしまう。このような異常負荷
と判断される誤った検出がされないためには、マスク時
間Ｔを長めに設定しなければならない。
が想定している以上に大きい場合、突入電流ｉの発生し
ている時間が長くなり、これがマスク時間Ｔ以上に達す
ると異常負荷と判断されてしまう。このような異常負荷
と判断される誤った検出がされないためには、マスク時
間Ｔを長めに設定しなければならない。
【０００６】
【発明が解決しようとする課題】しかしながら、マスク
時間Ｔを長めに設定した場合、活線挿抜装置１に短絡に
近いような異常負荷が接続されるとマスク時間Ｔに流せ
るだけの電流を流してしまうため、過電流保護回路３側
に電流集中や金線溶断等の素子破壊をもたらし、電源回
路２が破壊されることが想定される。
時間Ｔを長めに設定した場合、活線挿抜装置１に短絡に
近いような異常負荷が接続されるとマスク時間Ｔに流せ
るだけの電流を流してしまうため、過電流保護回路３側
に電流集中や金線溶断等の素子破壊をもたらし、電源回
路２が破壊されることが想定される。
【０００７】この発明の目的は、突入電流による誤検出
を防止することができると共に、真の異常負荷接続時に
電源回路が破壊されないように保護することができる過
電流保護方法および回路を提供することである。
を防止することができると共に、真の異常負荷接続時に
電源回路が破壊されないように保護することができる過
電流保護方法および回路を提供することである。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係る過電流保護方法は、装置動作中に挿
抜可能な回路ユニットの挿入接続時に発生する過電流に
対する保護を行う過電流保護方法において、前記装置の
電源ラインに設けられたスイッチ手段の抵抗を、接続負
荷の容量成分に流れ込む突入電流を防止するように、前
記突入電流が予め設定されているマスク時間以上に渡っ
て過電流検出レベルを越えた場合、一旦高抵抗になった
後、時間と共に低抵抗に変化させることを特徴としてい
る。
め、この発明に係る過電流保護方法は、装置動作中に挿
抜可能な回路ユニットの挿入接続時に発生する過電流に
対する保護を行う過電流保護方法において、前記装置の
電源ラインに設けられたスイッチ手段の抵抗を、接続負
荷の容量成分に流れ込む突入電流を防止するように、前
記突入電流が予め設定されているマスク時間以上に渡っ
て過電流検出レベルを越えた場合、一旦高抵抗になった
後、時間と共に低抵抗に変化させることを特徴としてい
る。
【０００９】上記構成を有することにより、装置の電源
ラインに設けられたスイッチ手段の抵抗が、接続負荷の
容量成分に流れ込む突入電流を防止するように、突入電
流が予め設定されているマスク時間以上に渡って過電流
検出レベルを越えた場合、一旦高抵抗になった後、時間
と共に低抵抗に変化し、装置動作中に挿抜可能な回路ユ
ニットの挿入接続時に発生する過電流に対する保護が行
われる。これにより、突入電流による誤検出を防止する
ことができると共に、真の異常負荷接続時に電源回路が
破壊されないように保護することができる。
ラインに設けられたスイッチ手段の抵抗が、接続負荷の
容量成分に流れ込む突入電流を防止するように、突入電
流が予め設定されているマスク時間以上に渡って過電流
検出レベルを越えた場合、一旦高抵抗になった後、時間
と共に低抵抗に変化し、装置動作中に挿抜可能な回路ユ
ニットの挿入接続時に発生する過電流に対する保護が行
われる。これにより、突入電流による誤検出を防止する
ことができると共に、真の異常負荷接続時に電源回路が
破壊されないように保護することができる。
【００１０】また、この発明に係る過電流保護回路によ
り、上記過電流保護方法を実現することができる。
り、上記過電流保護方法を実現することができる。
【００１１】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１２】図１は、この発明の実施の形態に係る過電
流保護回路を備えた活線挿抜装置の構成を概念的に示す
説明図である。図１に示すように、過電流保護回路１０
は、装置動作中に、Ｌ，Ｃ，Ｒ等の負荷に等価される回
路ユニット１１の挿抜を行うことができる活線挿抜装置
１２に備えられ、電源回路１３からの電源ラインに挿入
されている。
流保護回路を備えた活線挿抜装置の構成を概念的に示す
説明図である。図１に示すように、過電流保護回路１０
は、装置動作中に、Ｌ，Ｃ，Ｒ等の負荷に等価される回
路ユニット１１の挿抜を行うことができる活線挿抜装置
１２に備えられ、電源回路１３からの電源ラインに挿入
されている。
【００１３】この過電流保護回路１０は、スイッチ部
（スイッチ手段）１４と可変抵抗部１５からなり、設定
されたマスク時間以上に渡って過電流検出レベルを越え
た電流が流れる、異常負荷を検出することにより、異常
状態と判定し、この判定結果からスイッチの切断等によ
り電源を遮断する保護動作を行う。
（スイッチ手段）１４と可変抵抗部１５からなり、設定
されたマスク時間以上に渡って過電流検出レベルを越え
た電流が流れる、異常負荷を検出することにより、異常
状態と判定し、この判定結果からスイッチの切断等によ
り電源を遮断する保護動作を行う。
【００１４】図２は、図１の過電流保護回路の具体的構
成例を示すブロック図である。図２に示すように、過電
流保護回路１０は、スイッチ部１４として、ＭＯＳ（ｍ
ｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
ＦＥＴ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔ
ｏｒ）等の半導体素子、例えば、Ｐチャネル型ＭＯＳＦ
ＥＴ（以下、ＰｃｈＭＯＳと略称する）を使用する。可
変抵抗部１５は、この半導体素子における抵抗を示し、
低抵抗から高抵抗へと抵抗値が変化する。
成例を示すブロック図である。図２に示すように、過電
流保護回路１０は、スイッチ部１４として、ＭＯＳ（ｍ
ｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
ＦＥＴ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔ
ｏｒ）等の半導体素子、例えば、Ｐチャネル型ＭＯＳＦ
ＥＴ（以下、ＰｃｈＭＯＳと略称する）を使用する。可
変抵抗部１５は、この半導体素子における抵抗を示し、
低抵抗から高抵抗へと抵抗値が変化する。
【００１５】ＰｃｈＭＯＳ１４のゲートには、Ｄ／Ａ回
路１６が接続されており、このＤ／Ａ回路１６は、電源
電圧（ＶＤＤ）からグランド電位（ＧＮＤ）までの電圧
を出力する。Ｄ／Ａ回路１６の動作は、基準となるクロ
ック（ｃｌｏｃｋ）信号ａをデコーダ回路１７において
パラレル信号に変換し駆動される。このＤ／Ａ回路１６
の出力（ＰｃｈＭＯＳのゲート電圧）は、クロック信号
ａの変化に伴い、ＶＤＤからＧＮＤへと低下して行く電
圧値である。
路１６が接続されており、このＤ／Ａ回路１６は、電源
電圧（ＶＤＤ）からグランド電位（ＧＮＤ）までの電圧
を出力する。Ｄ／Ａ回路１６の動作は、基準となるクロ
ック（ｃｌｏｃｋ）信号ａをデコーダ回路１７において
パラレル信号に変換し駆動される。このＤ／Ａ回路１６
の出力（ＰｃｈＭＯＳのゲート電圧）は、クロック信号
ａの変化に伴い、ＶＤＤからＧＮＤへと低下して行く電
圧値である。
【００１６】Ｄ／Ａ回路１６の出力がＧＮＤまで下がり
きった時点において、Ｄ／Ａ回路１６からデコーダ回路
１７に制御信号が出力され、それ以降は、クロック信号
ａが変化してもデコーダ回路１７は動作を停止するよう
になり、Ｄ／Ａ回路１６の出力（ＰｃｈＭＯＳのゲート
電圧）は、ＧＮＤを保持し続ける。これにより、Ｐｃｈ
ＭＯＳ１４は、完全にＯＮ状態となって、この状態が回
路の定常状態となる。
きった時点において、Ｄ／Ａ回路１６からデコーダ回路
１７に制御信号が出力され、それ以降は、クロック信号
ａが変化してもデコーダ回路１７は動作を停止するよう
になり、Ｄ／Ａ回路１６の出力（ＰｃｈＭＯＳのゲート
電圧）は、ＧＮＤを保持し続ける。これにより、Ｐｃｈ
ＭＯＳ１４は、完全にＯＮ状態となって、この状態が回
路の定常状態となる。
【００１７】ＰｃｈＭＯＳ１４のドレインと過電流保護
回路１０の端子Ｂの間には、ＰｃｈＭＯＳ１４に流れる
電流を検知するための電流センシング回路１８が接続さ
れており、常時、出力電流をモニタリングしている。こ
の電流センシング回路１８からの電流検知信号は、デコ
ーダ回路１７からの出力信号と共に過電流検知回路（過
電流検知手段）１９に入力し、過電流検知回路１９から
出力された過電流検知信号は、Ｄ／Ａ回路１６に入力す
る。
回路１０の端子Ｂの間には、ＰｃｈＭＯＳ１４に流れる
電流を検知するための電流センシング回路１８が接続さ
れており、常時、出力電流をモニタリングしている。こ
の電流センシング回路１８からの電流検知信号は、デコ
ーダ回路１７からの出力信号と共に過電流検知回路（過
電流検知手段）１９に入力し、過電流検知回路１９から
出力された過電流検知信号は、Ｄ／Ａ回路１６に入力す
る。
【００１８】図３は、図１の活線挿抜装置における突入
電流をグラフで表す説明図である。図中、横軸は時間、
縦軸は電流を示す。図３に示すように、活線挿抜装置１
２に回路ユニット１１が挿入接続され、その時点ｔ0 か
ら発生した突入電流ｉが、予め設定されたマスク時間Ｔ
以上に渡って過電流検出レベルＬを超えた場合、マスク
時間Ｔを経過した時点ｔ1 で、一旦、過電流保護回路１
０の可変抵抗部１５を高抵抗状態にする。その後、時間
が経過するに連れて可変抵抗部１５を低抵抗状態に徐々
に変化させていく。
電流をグラフで表す説明図である。図中、横軸は時間、
縦軸は電流を示す。図３に示すように、活線挿抜装置１
２に回路ユニット１１が挿入接続され、その時点ｔ0 か
ら発生した突入電流ｉが、予め設定されたマスク時間Ｔ
以上に渡って過電流検出レベルＬを超えた場合、マスク
時間Ｔを経過した時点ｔ1 で、一旦、過電流保護回路１
０の可変抵抗部１５を高抵抗状態にする。その後、時間
が経過するに連れて可変抵抗部１５を低抵抗状態に徐々
に変化させていく。
【００１９】ここで、過電流保護回路１０に負荷が接続
された場合の動作を、正常負荷と異常負荷に分けて更に
詳しく説明する。このとき、Ｄ／Ａ回路１６の出力はＧ
ＮＤを保持しており、ＰｃｈＭＯＳ１４の抵抗値は極め
て低いものとなる。 （１）正常負荷が接続された場合 負荷の接続時、負荷側へと突入電流ｉが流れる。一般的
に、この突入電流ｉのピーク値は、数アンペアと大きな
電流値である。突入電流ｉの値は、電流センシング回路
１８においてモニタされており、過電流検知回路１９で
設定されている過電流検出レベルＬを超えた場合、過電
流検知回路１９において、突入電流ｉでの過電流検出か
否かを判別するための時間測定が開始される。ここで、
過電流状態の時間が、予め設定されているマスク時間Ｔ
以下で過電流検出レベルＬ以下に下がれば問題はない
が、負荷の容量成分の大きさによっては、マスク時間Ｔ
以上流れることが考えられる。
された場合の動作を、正常負荷と異常負荷に分けて更に
詳しく説明する。このとき、Ｄ／Ａ回路１６の出力はＧ
ＮＤを保持しており、ＰｃｈＭＯＳ１４の抵抗値は極め
て低いものとなる。 （１）正常負荷が接続された場合 負荷の接続時、負荷側へと突入電流ｉが流れる。一般的
に、この突入電流ｉのピーク値は、数アンペアと大きな
電流値である。突入電流ｉの値は、電流センシング回路
１８においてモニタされており、過電流検知回路１９で
設定されている過電流検出レベルＬを超えた場合、過電
流検知回路１９において、突入電流ｉでの過電流検出か
否かを判別するための時間測定が開始される。ここで、
過電流状態の時間が、予め設定されているマスク時間Ｔ
以下で過電流検出レベルＬ以下に下がれば問題はない
が、負荷の容量成分の大きさによっては、マスク時間Ｔ
以上流れることが考えられる。
【００２０】このとき、過電流保護回路１０の回路構成
では、過電流検知回路１９からＤ／Ａ回路１６を経由し
てデコーダ回路１７に信号が伝達され、デコーダ回路１
７からＤ／Ａ回路１６にクロック信号ａが伝わり、Ｄ／
Ａ回路１６の出力は、ＧＮＤからＶＤＤへと変化した
後、クロック信号ａの変化によってＧＮＤへと低下して
行く。すると、ＰｃｈＭＯＳ１４の抵抗値としては、一
旦ＯＦＦ状態となった後に抵抗値が低減して行く動作と
なるために、スイッチの抵抗、即ち可変抵抗部１５を変
化させている時間、負荷の容量成分に対する充電電流が
抑えられることとなる（図３参照）。 （２）異常負荷が接続された場合 例えば、負荷短絡時の場合であり、突入電流ｉにより、
ＰｃｈＭＯＳ１４が一旦ＯＦＦになるのは、（１）の正
常負荷が接続された場合と同様である。しかしながら、
ＰｃｈＭＯＳ１４の抵抗値が変化して行くに従って、負
荷に流れる電流も増加して行き、ある時点ｔ2 におい
て、再び過電流検出レベルＬを超えることとなる。この
とき、スイッチの抵抗、即ち可変抵抗部１５で電流制限
がかかっており、過電流検出レベルＬを超えたところで
保護をかける。
では、過電流検知回路１９からＤ／Ａ回路１６を経由し
てデコーダ回路１７に信号が伝達され、デコーダ回路１
７からＤ／Ａ回路１６にクロック信号ａが伝わり、Ｄ／
Ａ回路１６の出力は、ＧＮＤからＶＤＤへと変化した
後、クロック信号ａの変化によってＧＮＤへと低下して
行く。すると、ＰｃｈＭＯＳ１４の抵抗値としては、一
旦ＯＦＦ状態となった後に抵抗値が低減して行く動作と
なるために、スイッチの抵抗、即ち可変抵抗部１５を変
化させている時間、負荷の容量成分に対する充電電流が
抑えられることとなる（図３参照）。 （２）異常負荷が接続された場合 例えば、負荷短絡時の場合であり、突入電流ｉにより、
ＰｃｈＭＯＳ１４が一旦ＯＦＦになるのは、（１）の正
常負荷が接続された場合と同様である。しかしながら、
ＰｃｈＭＯＳ１４の抵抗値が変化して行くに従って、負
荷に流れる電流も増加して行き、ある時点ｔ2 におい
て、再び過電流検出レベルＬを超えることとなる。この
とき、スイッチの抵抗、即ち可変抵抗部１５で電流制限
がかかっており、過電流検出レベルＬを超えたところで
保護をかける。
【００２１】つまり、この過電流保護回路１０では、Ｄ
／Ａ回路１６の出力電位がＶＤＤからＧＮＤへと変化し
ている時間において、過電流検出レベルＬを超える電流
が検出された場合に、初めてスイッチのＯＦＦ状態を継
続して電源を遮断するという動作になり、異常負荷が接
続された場合にのみ、電源遮断を行うことができる効果
がある。
／Ａ回路１６の出力電位がＶＤＤからＧＮＤへと変化し
ている時間において、過電流検出レベルＬを超える電流
が検出された場合に、初めてスイッチのＯＦＦ状態を継
続して電源を遮断するという動作になり、異常負荷が接
続された場合にのみ、電源遮断を行うことができる効果
がある。
【００２２】このように、この発明によれば、負荷の接
続時に発生する突入電流ｉが、過電流保護回路１０にお
いて予め設定されているマスク時間Ｔ以上に渡って検出
レベルを越えた場合、一旦電源ラインに挿入されている
スイッチ（ＰｃｈＭＯＳ１４）を高抵抗にする。その
後、時間と共にスイッチの抵抗を低抵抗に変化させてい
く。
続時に発生する突入電流ｉが、過電流保護回路１０にお
いて予め設定されているマスク時間Ｔ以上に渡って検出
レベルを越えた場合、一旦電源ラインに挿入されている
スイッチ（ＰｃｈＭＯＳ１４）を高抵抗にする。その
後、時間と共にスイッチの抵抗を低抵抗に変化させてい
く。
【００２３】これにより、負荷の容量成分に流れ込む突
入電流ｉを防止できる。また、真の異常負荷が接続され
た場合、初期は、スイッチの抵抗によって電流制限がさ
れているが、抵抗値の低下に伴い再度過電流検出レベル
Ｌを超えたとき、システム側にて異常状態であると認識
する。
入電流ｉを防止できる。また、真の異常負荷が接続され
た場合、初期は、スイッチの抵抗によって電流制限がさ
れているが、抵抗値の低下に伴い再度過電流検出レベル
Ｌを超えたとき、システム側にて異常状態であると認識
する。
【００２４】従って、活線挿抜システムにおいて負荷接
続時に発生する突入電流により、従来のシステムでは、
出力電流の状態をモニタしている保護回路の過電流検出
値を越えてしまうと保護回路は誤検出をしてしまうが、
この発明にかかる過電流保護回路１０では、突入電流に
よる誤検出を防止することができると共に、真の異常負
荷接続時には電源回路を破壊することなく保護を実現す
ることができる。
続時に発生する突入電流により、従来のシステムでは、
出力電流の状態をモニタしている保護回路の過電流検出
値を越えてしまうと保護回路は誤検出をしてしまうが、
この発明にかかる過電流保護回路１０では、突入電流に
よる誤検出を防止することができると共に、真の異常負
荷接続時には電源回路を破壊することなく保護を実現す
ることができる。
【００２５】つまり、保護回路で設定するマスク時間Ｔ
を必要最小限にすることができる。これは、スイッチを
一旦高抵抗にしてから低抵抗へと変化させるので、突入
電流ｉはスイッチの抵抗で制限されるからである。ま
た、異常負荷による負荷短絡でも電源回路を破壊するこ
となく保護することができる。これは、スイッチの抵抗
により電流制限された状態で過電流検出レベルＬを越え
ていくため、デバイス側での電流集中や金線溶断等によ
る素子破壊を防止することができるからである。
を必要最小限にすることができる。これは、スイッチを
一旦高抵抗にしてから低抵抗へと変化させるので、突入
電流ｉはスイッチの抵抗で制限されるからである。ま
た、異常負荷による負荷短絡でも電源回路を破壊するこ
となく保護することができる。これは、スイッチの抵抗
により電流制限された状態で過電流検出レベルＬを越え
ていくため、デバイス側での電流集中や金線溶断等によ
る素子破壊を防止することができるからである。
【００２６】
【発明の効果】以上説明したように、この発明によれ
ば、装置の電源ラインに設けられたスイッチ手段の抵抗
が、接続負荷の容量成分に流れ込む突入電流を防止する
ように、突入電流が予め設定されているマスク時間以上
に渡って過電流検出レベルを越えた場合、一旦高抵抗に
なった後、時間と共に低抵抗に変化し、装置動作中に挿
抜可能な回路ユニットの挿入接続時に発生する過電流に
対する保護が行われるので、突入電流による誤検出を防
止することができると共に、真の異常負荷接続時に電源
回路が破壊されないように保護することができる。
ば、装置の電源ラインに設けられたスイッチ手段の抵抗
が、接続負荷の容量成分に流れ込む突入電流を防止する
ように、突入電流が予め設定されているマスク時間以上
に渡って過電流検出レベルを越えた場合、一旦高抵抗に
なった後、時間と共に低抵抗に変化し、装置動作中に挿
抜可能な回路ユニットの挿入接続時に発生する過電流に
対する保護が行われるので、突入電流による誤検出を防
止することができると共に、真の異常負荷接続時に電源
回路が破壊されないように保護することができる。
【００２７】また、この発明に係る過電流保護回路によ
り、上記過電流保護方法を実現することができる。
り、上記過電流保護方法を実現することができる。
【図１】この発明の実施の形態に係る過電流保護回路を
備えた活線挿抜装置の構成を概念的に示す説明図であ
る。
備えた活線挿抜装置の構成を概念的に示す説明図であ
る。
【図２】図１の過電流保護回路の具体的構成例を示すブ
ロック図である。
ロック図である。
【図３】図１の活線挿抜装置における突入電流をグラフ
で表す説明図である。
で表す説明図である。
【図４】従来の活線挿抜装置の構成を概念的に示す説明
図である。
図である。
【図５】図４の活線挿抜装置における突入電流をグラフ
で表す説明図である。
で表す説明図である。
１０ 過電流保護回路 １１ 回路ユニット １２ 活線挿抜装置 １３ 電源回路 １４ スイッチ部（ＰｃｈＭＯＳ） １５ 可変抵抗部 １６ Ｄ／Ａ回路 １７ デコーダ回路 １８ 電流センシング回路 １９ 過電流検知回路 Ｌ 過電流検出レベル Ｔ マスク時間 ａ クロック信号 ｉ 突入電流
Claims (5)
- 【請求項１】装置動作中に挿抜可能な回路ユニットの挿
入接続時に発生する過電流に対する保護を行う過電流保
護方法において、 前記装置の電源ラインに設けられたスイッチ手段の抵抗
を、接続負荷の容量成分に流れ込む突入電流を防止する
ように、前記突入電流が予め設定されているマスク時間
以上に渡って過電流検出レベルを越えた場合、一旦高抵
抗になった後、時間と共に低抵抗に変化させることを特
徴とする過電流保護方法。 - 【請求項２】電流制限状態から抵抗値の低下に伴って、
再度、前記過電流検出レベルを超えた場合、異常負荷の
接続であると認識し電源遮断を行うことを特徴とする請
求項１に記載の過電流保護方法。 - 【請求項３】装置動作中に挿抜可能な回路ユニットの挿
入接続時に発生する過電流に対する保護を行う過電流保
護回路において、 前記装置の電源ラインに設けられ、接続負荷の容量成分
に流れ込む突入電流を防止するように、前記突入電流が
予め設定されているマスク時間以上に渡って過電流検出
レベルを越えた場合、一旦高抵抗になった後、時間と共
に低抵抗に抵抗値を変化させる、スイッチ手段を有する
ことを特徴とする過電流保護回路。 - 【請求項４】前記スイッチ手段は、電流制限状態から抵
抗値の低下に伴って、再度、前記過電流検出レベルを超
えた場合、異常負荷の接続であると認識し、電源を遮断
するための検知信号を出力する過電流検知手段を備える
ことを特徴とする請求項３に記載の過電流保護回路。 - 【請求項５】電源ラインに挿入した請求項３または４に
記載の過電流保護回路を備え、装置動作中に回路ユニッ
トの挿抜を行うことができることを特徴とする活線挿抜
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050747A JP3341751B2 (ja) | 2000-02-28 | 2000-02-28 | 過電流保護方法および回路 |
| US09/791,747 US20010017756A1 (en) | 2000-02-28 | 2001-02-26 | Method of and circuit for protection against overcurrent |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050747A JP3341751B2 (ja) | 2000-02-28 | 2000-02-28 | 過電流保護方法および回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001238350A JP2001238350A (ja) | 2001-08-31 |
| JP3341751B2 true JP3341751B2 (ja) | 2002-11-05 |
Family
ID=18572500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000050747A Expired - Fee Related JP3341751B2 (ja) | 2000-02-28 | 2000-02-28 | 過電流保護方法および回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010017756A1 (ja) |
| JP (1) | JP3341751B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4504222B2 (ja) | 2005-02-21 | 2010-07-14 | 矢崎総業株式会社 | 過電流検出装置 |
| US7679211B2 (en) * | 2007-05-30 | 2010-03-16 | Ford Global Technologies, Llc | Electrical disconnect system |
| JP5429439B2 (ja) * | 2007-10-18 | 2014-02-26 | 横河電機株式会社 | 電流制限装置 |
| US20100007409A1 (en) * | 2008-07-14 | 2010-01-14 | Yen-Hui Wang | Method and Related Device for an Adjustable Leading Edge Blanking Device in a Power Supply Device |
| EP2612411B1 (en) * | 2010-08-31 | 2017-05-10 | Eaton Corporation | High voltage electronic switches for controlling direct current arcs in high voltage direct current systems |
| US9112345B2 (en) * | 2012-06-06 | 2015-08-18 | Honeywell International Inc. | In-rush current limiter and method for stowable and carry-on devices |
| US10969839B2 (en) | 2016-11-22 | 2021-04-06 | Intel Corporation | Restricting current draw in wearable devices |
| CN109473964A (zh) | 2018-10-12 | 2019-03-15 | 珠海格力电器股份有限公司 | 通信控制方法、负载及电网系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417513A (ja) * | 1990-05-11 | 1992-01-22 | Nec Corp | 過電流保護回路 |
| JPH08331756A (ja) * | 1995-05-31 | 1996-12-13 | Toshiba Corp | 突入電流防止装置及び電子回路保護装置 |
-
2000
- 2000-02-28 JP JP2000050747A patent/JP3341751B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-26 US US09/791,747 patent/US20010017756A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20010017756A1 (en) | 2001-08-30 |
| JP2001238350A (ja) | 2001-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1393443B1 (en) | Overcurrent detection and protection apparatus for switching element | |
| JP4943939B2 (ja) | 過電流保護装置 | |
| US20110026177A1 (en) | Using a passive fuse as a current sense element in an electronic fuse circuit | |
| JP3341751B2 (ja) | 過電流保護方法および回路 | |
| JP2006024997A (ja) | 半導体スイッチの制御装置 | |
| JPS6347285B2 (ja) | ||
| JP2001216033A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JP2007014195A (ja) | 不足電圧保護装置 | |
| EP0730347A2 (en) | Semiconductor device | |
| US20090080131A1 (en) | Device for protecting electronic circuits against faults | |
| US6587027B1 (en) | Solid state fuse | |
| US8411398B2 (en) | Electrostatic discharge protection | |
| JP2004248415A (ja) | スイッチ回路 | |
| JP2012065459A (ja) | 過電流検出装置及び過電流検出方法 | |
| JP3689280B2 (ja) | 半導体リレーシステムの保護方法 | |
| JPH0533071Y2 (ja) | ||
| JP2002171749A (ja) | 過電流保護機能を有するスイッチングレギュレータおよびそれを用いた電子機器 | |
| JP2001320264A (ja) | 電源供給制御装置 | |
| JPH10336876A (ja) | 電流の遮断装置 | |
| JP2004248452A (ja) | 過電流保護回路 | |
| US7054124B2 (en) | Method for switching over a reference voltage potential for overvoltage protection devices | |
| JP3679524B2 (ja) | トランジスタの過電流保護回路 | |
| JPH0879967A (ja) | 過電流保護回路 | |
| JP6943709B2 (ja) | 電源供給装置 | |
| JP2001189650A (ja) | 半導体リレー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |