CN1763952A - 半导体集成电路 - Google Patents

半导体集成电路 Download PDF

Info

Publication number
CN1763952A
CN1763952A CN200510107134.4A CN200510107134A CN1763952A CN 1763952 A CN1763952 A CN 1763952A CN 200510107134 A CN200510107134 A CN 200510107134A CN 1763952 A CN1763952 A CN 1763952A
Authority
CN
China
Prior art keywords
circuit
semiconductor integrated
charge pump
integrated circuit
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510107134.4A
Other languages
English (en)
Other versions
CN100585855C (zh
Inventor
小林拓
藤井圭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Craib Innovations Ltd.
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1763952A publication Critical patent/CN1763952A/zh
Application granted granted Critical
Publication of CN100585855C publication Critical patent/CN100585855C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明的半导体集成电路，包括：被控制电压输入端子输入的ON/OFF控制电压为ON时，根据时钟脉冲信号反复对电容器充电和放电的充电泵电路；使ON/OFF控制电压延迟的第1延迟电路；在延迟的ON/OFF控制电压为OFF时，将充电泵电路的输出与GND输入端子短接，而在ON时断开的开关；由电源输入端子及充电泵电路供给电源后驱动的第1电路块；由电源输入端子及GND输入端子供给电源后驱动的第2电路块；将第1电路块和第2电路块搭载在共同的半导体集成电路芯片上。

Description

半导体集成电路
技术领域
本发明涉及半导体集成电路。
背景技术
近几年来，开发出图像信号用途或声音信号用途等半导体集成电路，并已投付使用。图像信号用途的半导体集成电路，通常具有利用电容器的充放点输出电压的充电泵电路、外加充电泵电路的输出电压和电源电压后驱动、处理图象信号的图象信号处理电路块，以及将充电泵电路的输出电压向其它电容器输出的输出端子。声音信号用途的半导体集成电路，具有外加电源电压和接地电位后驱动、处理声音信号的声音信号处理电路块。现有技术的图象信号处理电路块和声音信号处理电路块，通常独立搭载在半导体集成电路上。
在搭载图象处理和声音处理两者的功能的产品中，搭载图象信号用途的半导体集成电路和声音信号用途的半导体集成电路。在该产品中，例如出于减少消耗电流等理由，从使图象信号处理电路块和声音信号处理电路块同时动作的状态，变成只使图象信号处理电路块停止时，充电泵电路被断开。充电泵电路断开后，其输出端子就成为高阻抗状态。在给与图象信号用途的半导体集成电路的基板连接的输出端子上外加充电泵电路的输出电压的状态下，当该输出端子成为高阻抗后，半导体集成电路就有可能出现闭锁(latch up)。现有技术的半导体集成电路为了防止这种闭锁，在充电泵电路断开的期间，使输出端子和GND电位之间短接。
另外，在特开平5-29360号公报中，记述了输入充电泵电路的控制信号由High切换成Low时，防止产生闭锁的升压装置。
在上述现有技术的一般结构的半导体集成电路中，由于图象信号处理电路块和声音信号处理电路块，独立搭载在半导体集成电路的基板上，所以在产品中搭载两者的半导体集成电路后，就存在半导体集成电路在成套产品基板上所占的安装面积非常大的问题。因此，最好将图象信号处理电路块和声音信号处理电路块搭载在1个基板上。可是，将现有技术的图象信号处理电路块和声音信号处理电路块搭载在1个基板上后，就存在下述问题。
现有技术的半导体集成电路，为了防止闭锁而使输出端子和GND电位之间短接。输出端子和GND电位之间短接后，输出端子的电压就急剧变化。象现有技术那样，搭载图象信号处理电路块的半导体集成电路和搭载声音信号处理电路块的半导体集成电路，是分别独立的半导体集成电路时，在图象信号用途的半导体集成电路和声音信号用途的半导体集成电路之间，不存在寄生电容。因此，即使图象信号用途的半导体集成电路的输出端子的电压的变动非常急剧，也不会传递给声音信号用途的半导体集成电路的P型基板。可是，如果将图象信号处理电路块和声音信号处理电路块搭载到1个基板上后，输出端子的电压的变动就要传递给声音信号处理电路块，就会出现在声音信号处理电路块中产生过渡音噪声等不良现象的问题。
另外，从只使声音信号处理电路块动作的状态，到再次使图象信号处理电路块动作时，即将充电泵电路从断开切换成接通，使充电泵电路的输出端子离开GND电位时，图象信号用途的半导体集成电路的输出端子的电压，从GND电位变动到充电泵电路的输出电压。该电压变化的斜率，取决于从充电泵电路将电压向与输出端子连接的电压保持用电容器放电的能力(以下称作“充电泵电路的输出阻抗”)。将图象信号处理电路块和声音信号处理电路块搭载到1个基板上后，上述电压变化的斜率陡峭时，也存在影响处于动作状态的声音信号处理电路块的动作的问题。
发明内容
本发明就是为了解决现有技术的上述问题而研制的，目的在于提供即使将2个电路块搭载到同一个半导体集成电路基板上，不会使需要充电泵电路的一个电路块的ON/OFF的状态变化，影响到不需要充电泵电路的另一个电路块的动作的半导体集成电路。
为了解决上述课题，本发明具有下述结构。
按照本发明的一个观点的半导体集成电路，包括：输入电源电压的电源输入端子；输入GND电位的GND输入端子；输入ON/OFF控制电压的控制电压输入端子；输出时钟脉冲信号的振荡电路；与电容器连接，根据所述ON/OFF控制电压和所述时钟脉冲信号动作，所述ON/OFF控制电压ON时，根据所述时钟脉冲信号动作，反复对所述电容器充电和放电的充电泵电路；使所述ON/OFF控制电压延迟的第1延迟电路；在所述充电泵电路和所述GND输入端子之间连接，根据所述第1延迟电路输出的所述ON/OFF控制电压动作，在所述ON/OFF控制电压OFF时，将所述充电泵电路的输出与所述GND输入端子短接，在所述ON/OFF控制电压ON时断开的开关；由所述电源输入端子及所述充电泵电路的输出端子供给电源后驱动的第1电路块；由所述电源输入端子及所述GND输入端子供给电源后驱动的第2电路块。将所述第1电路块和所述第2电路块搭载在共同的芯片上的半导体集成电路。
采用本发明后，能够实现将需要充电泵电路的第1电路块和不需要充电泵电路的第2电路块安装到共同的基板上的半导体集成电路。本发明与现有技术示例的半导体集成电路相比，能够大幅削减半导体集成电路在成套产品基板上所占的安装面积。采用本发明后，能够防止充电泵电路从ON状态向OFF状态改变时，充电泵电路的输出电压的变动，对处于动作状态的第2电路块的影响。
在上述半导体集成电路中，所述第1延迟电路，最好搭载在与所述第1电路块及所述第2电路块共同的半导体集成电路芯片上。另外，在上述半导体集成电路中，所述第1电路块，可以处理图象信号；所述第2电路块，可以处理声音信号。
在上述半导体集成电路中，还具有使所述ON/OFF控制电压延迟的第2延迟电路；所述充电泵电路，可以根据所述第2延迟电路输出的所述ON/OFF控制电压，控制输出阻抗。所述第2延迟电路，最好搭载在与所述第1电路块及所述第2电路块共同的半导体集成电路芯片上。
采用本发明后，能够防止充电泵电路从OFF状态向ON状态改变时，充电泵电路的输出电压的变动，对处于动作状态的第2电路块产生影响。
采用本发明后，能够获得将需要充电泵电路的第1电路块和不需要充电泵电路的第2电路块的2个电路块安装到共同的基板上的半导体集成电路的效果。
采用本发明后，能够获得实现即使将2个电路块搭载到同一个半导体集成电路基板上，需要充电泵电路的一个电路块的ON/OFF的状态变化，也不影响不需要充电泵电路的另一个电路块的动作的半导体集成电路的效果。
发明的特征，均在添附的权利要求书中记述着。但关于构成及内容，和附图一起根据所能理解的以下的详细讲述，可以更好地领会、评价本发明的其它目的及特征。
附图说明
图1是本发明的第1实施方式的半导体集成电路的方框图。
图2是表示本发明的第1实施方式的半导体集成电路内置的图象信号处理电路块127和声音信号处理电路块139中，使用的典型的NPN晶体管的结构图。
图3是本发明的第2实施方式的半导体集成电路的方框图。
图纸的部分或全部，是为了图解而简要地绘制的，未必真实地描绘出所示的要素实际的相对大小及位置。对此，请予以注意。
具体实施方式
下面，参照附图，讲述具体表示为了实施本发明的最好的实施方式。
(第1实施方式)
关于本发明的第1实施方式的半导体集成电路，使用图1及图2进行讲述。图1表示本发明的第1实施方式的半导体集成电路的结构。本实施方式的半导体集成电路(以下称作“IC”)105，具有：与电源101连接，输入电源电压VCC的电源输入端子107；输入接地电位(以下称作“GND电位”)的GND输入端子109；通过开关103将电源电压VCC或GND电位作为充电泵电路的ON/OFF控制电压输入的控制电压输入端子111；与电容器C1的一端连接的电容连接端子117；与电容器C1的另一端连接的电容连接端子119；与电容器C2连接的输出端子123。
IC105，还具有：使通过控制电压输入端子111输入的ON/OFF控制电压延迟的第1延迟电路112；通过对电容器C1充放电，从而输出电压的充电泵电路115；输出充电泵电路115的动作时钟脉冲的振荡电路113；被充电泵电路115的输出电压和电源电压VCC驱动的图象信号处理电路块(第1电路块)127；连接或切断输出端子123与GND输入端子109的开关129；以及被电源电压VCC和GND电位驱动的声音信号处理电路块(第2电路块)139。
下面，讲述IC105各构成要素的动作。
给电源输入端子107外加电源电压VCC，给GND输入端子109外加GND电位后，振荡电路113开始自我振荡，输出时钟脉冲信号V1。
开关103与外加电源电压VCC或GND电位中的某一个连接，控制电压输入端子111通过开关103被外加电源电压VCC或GND电位。外加给控制电压输入端子111的电压，作为充电泵电路115的ON/OFF控制电压，供给充电泵电路115。
给控制电压输入端子111外加电源电压VCC后，充电泵电路115成为ON状态；给控制电压输入端子111外加GND电位后，充电泵电路115成为OFF状态。
充电泵电路115成为ON状态时，根据时钟脉冲信号V1，反复给电容器C1充电和放电。
充电时，将与电容器C1连接的一个电容器连接端子117与电源电压VCC连接，将另一个电容器连接端子119与GND电位连接。这样，给电容器C1充电压差为(VCC-GND)的电。
放电时，将一个电容器连接端子117与GND电位连接，将另一个电容器连接端子119与输出端子123连接。这样，将被充电的电压差(VCC-GND)作为电压(-VCC)从输出端子123放电。被从输出端子123放电的电压(-VCC)，被在输出端子123和GND电位间连接的电容器C2保持。
充电泵电路115成为OFF状态时，电容器C1既不充电也不放电。
第1延迟电路112，使外加给控制电压输入端子111的ON/OFF控制电压，延迟所定的时间后输出。
开关129，在第1延迟电路112的输出电压的作用下开闭。开关129在充电泵电路115为ON状态时打开，为OFF状态时闭合。就是说，开关129，在VCC时成为OFF状态，在GND时成为ON状态。充电泵电路115为OFF状态时，输出端子123趋向成为高阻抗状态，但在给与IC105的基板连接的输出端子123外加充电泵电路的输出电压的状态下，输出端子123成为高阻抗状态后，IC就有可能出现闭锁。为了防止它，而将开关129闭合、将输出端子123与GND输入端子109之间短接。
图象信号处理电路块127，作为电路块的电源，由电源输入端子107供给电源电压VCC，而且由充电泵电路115供给电压(-VCC)后，就开始所定的动作，处理图象信号。
声音信号处理电路块139，作为电路块的电源，由电源输入端子107供给电源电压VCC，而且由充电泵电路115供给电压(-VCC)后，就开始所定的动作，处理声音信号。
接着，参照图2，讲述图象信号处理电路块127和声音信号处理电路块139的结构。图2是表示本发明的第1实施方式的半导体集成电路内置的图象信号处理电路块127和声音信号处理电路块139中，使用的典型的NPN晶体管的结构图。
IC105，在1个P型基板251上，搭载图象信号处理电路块127和声音信号处理电路块139。图象信号处理电路块127，具有由集电极扩散层255、基极扩散层257及发射极扩散层259构成的NPN晶体管。声音信号处理电路块139，具有由集电极扩散层265、基极扩散层267及发射极扩散层269构成的NPN晶体管。
在P型基板251上，形成将构成IC105的元件彼此分离的P型扩散层253。由该P型扩散层253，将图象信号处理电路块127的集电极扩散层255和声音信号处理电路块139的集电极扩散层265分离。
输出端子123与P型扩散层253连接，外加给输出端子123的电压外加给P型扩散层253和P型基板251。
在P型基板251与集电极扩散层255及265之间，产生寄生电容263及271。IC105驱动时，为了防止该寄生电容263及271的动作，P型基板251的电位，在输出端子123的作用下，保持IC105动作时的最低电压(-VCC)。
接着，参照图1及图2，讲述使图象信号处理电路块127的动作停止时和然后使该图象信号处理电路块127起动时的情况。
为了减少消耗电流，从使图象信号处理电路块127和声音信号处理电路块139同时动作的状态，变成只使图象信号处理电路块127停止时，开关103与GND电位连接。
IC105由控制电压输入端子111输入GND电位。于是，IC105内置的充电泵电路115，就由ON状态变成OFF状态，停止对电容器C1反复进行的充放电动作。这样，输出端子123停止电压(-VCC)的放电，成为高阻抗。
本发明的第1实施方式的半导体集成电路，因为内置着使充电泵电路115的ON/OFF控制电压延迟的第1延迟电路112，所以GND电位输入控制电压输入端子111之后，在直到经过用第1延迟电路112设定的时间为止的期间，开关129保持OFF状态。在开关129OFF的期间，在输出端子123与GND电位之间连接的电容器C2保持的电压(-VCC)，在图象信号处理电路块127的无功电流的作用下，缓慢放电、逐渐接近GND电位。因此，本发明的第1实施方式的半导体集成电路，可以在经过用第1延迟电路112设定的时间后，使开关129成为ON之际的电压变化小到不会产生过渡音噪声等不良现象的程度。
在这里，假如在由控制电压输入端子111输入GND电位的同时，使开关129成为ON，将输出端子123与Low阻抗的GND电位连接，那么输出端子123的电压就从(-VCC)急剧变成GND。于是，IC105的P型基板151的电位也从(-VCC)急剧变成GND，通过寄生电容271，输出端子123的电压变化，传播给处于动作状态的声音信号处理电路块139的NPN晶体管。其结果，声音信号处理电路块139就要出现过渡音噪声等不良现象。
在从只使声音信号处理电路块139动作的状态，再次使图象信号处理电路块127和声音信号处理电路块139同时动作时，将开关103与电源电压VCC连接。IC105由控制电压输入端子111输入电源电压VCC。于是IC105内置的充电泵电路115，由OFF状态变成ON状态。
充电泵电路115OFF时，将输出端子123与Low阻抗的GND电位连接的开关129，在经过用第1延迟电路112设定的时间后断开。与IC105的P型基板251连接的输出端子123的电压，由GND变成(-VCC)。该电压变化的斜率，取决于充电泵电路115的输出阻抗和电容器C2的值，所以能够设定成避免出现急剧的电压变化导致过渡音噪声等不良现象。
综上所述，采用本实施方式后，即使将图象信号处理电路块127和声音信号处理电路块139搭载在同一个基板上，也可以使需要充电泵电路115的一个电路块的ON/OFF的状态变化，不影响不需要充电泵电路115的另一个电路块的动作。
(第2实施方式)
关于半导体集成电路的其它结构示例，使用图3进行讲述。图3表示本发明的第2实施方式的半导体集成电路。本实施方式的半导体集成电路IC305，还具有：使充电泵电路115的ON/OFF控制电压延迟的第2延迟电路314。充电泵电路115根据来自第2延迟电路314的输出信号，控制输出阻抗。在第2实施方式的半导体集成电路中，上述以外的结构，都和第1实施方式相同。在图3中，对和图1相同的构成要素，赋予相同的符号。关于图1的讲述，在图3中也适用。
第2实施方式的IC305，在从只使声音信号处理电路块139动作的状态，再次使图象信号处理电路块127和声音信号处理电路块139同时动作时，控制充电泵电路115的输出阻抗，这与第1实施方式IC105不同。
下面，讲述从只使声音信号处理电路块139动作的状态，再次使图象信号处理电路块127和声音信号处理电路块139同时动作时各电路动作。
使图象信号处理电路块127动作时，为了将IC305内置的充电泵电路115从OFF状态变成ON状态，所以使开关103与电源电压VCC侧连接。IC305由控制电压输入端子111输入电源电压VCC。于是，将输出端子123与Low阻抗的GND输入端子109连接的开关129，经过用第1延迟电路112设定的时间后断开。与IC305的P型基板251连接的输出端子123的电压，由GND变成(-VCC)。该电压变化的斜率，取决于充电泵电路115的输出阻抗和电容器C2的值。
本实施方式的半导体集成电路，在被控制电压输入端子111输入电源电压VCC之后，直到经过用第2延迟电路314设定的时间为止，即使充电泵电路115开始动作，也将充电泵电路115的输出阻抗加大。这样，第2实施方式的半导体集成电路能够减小将电压(-VCC)向电压保持用的电容器C2放电的能力，从而使电压由GND向(-VCC)变化的斜率趋于平缓，能够防止出现声音信号处理电路块139导致的过渡音噪声等不良现象。
在第2实施方式的半导体集成电路305中，从使图象信号处理电路块127和声音信号处理电路块139同时动作的状态到只使图象信号处理电路块127停止的动作，和第1实施方式一样。
此外，在本发明的第1及第2实施方式中，由充电泵电路115给图象信号处理电路块127外加输出电压，但也可以取而代之，由充电泵电路115给声音信号处理电路块139外加输出电压。这时，也能实现即使为了切换声音信号处理电路块139的ON/OFF，而使充电泵电路115ON/OFF，也不会影响处于动作状态的图象信号处理电路块127的半导体集成电路。
另外，在本发明的第1及第2实施方式中，在具有半导体集成电路的电路块中，使用图象信号处理电路块127和声音信号处理电路块139，但并不局限于此。如果是由电源电压和供给泵电路的输出电压供给电源后驱动的电路块与由电源电压和GND电位供给电源后驱动的电路块的组合，就能适用本发明。
本发明在搭载了需要充电泵电路的输出的电路块和不需要充电泵电路的输出的电路块的半导体集成电路中，大有用处。
以上，以某种程度的详细性，就适当的实施方式讲述了本发明。该适当的实施方式的所述内容，在构成的细节中当然会有变化，可以在不违背权利要求书叙述的发明范围及思想的前提下，实现各要素的组合及顺序的变化。

Claims (5)

1、一种半导体集成电路，其特征在于，包括：
输入电源电压的电源输入端子；
输入GND电位的GND输入端子；
输入ON/OFF控制电压的控制电压输入端子；
输出时钟脉冲信号的振荡电路；
与电容器连接，根据所述ON/OFF控制电压和所述时钟脉冲信号动作，当所述ON/OFF控制电压为ON时，根据所述时钟脉冲信号动作，反复对所述电容器充电和放电的充电泵电路；
使所述ON/OFF控制电压延迟的第1延迟电路；
在所述充电泵电路与所述GND输入端子之间连接，根据所述第1延迟电路输出的所述ON/OFF控制电压而动作，在所述ON/OFF控制电压为OFF时，将所述充电泵电路的输出端子与所述GND输入端子短接，而在所述ON/OFF控制电压为ON时断开的开关；
由所述电源输入端子及所述充电泵电路的输出端子供给电源后驱动的第1电路块；以及
由所述电源输入端子及所述GND输入端子供给电源后驱动的第2电路块，
将所述第1电路块和所述第2电路块搭载在共同的半导体集成电路芯片上。
2、如权利要求1所述的半导体集成电路，其特征在于：所述第1延迟电路，搭载在与所述第1电路块及所述第2电路块共同的半导体集成电路芯片上。
3、如权利要求1所述的半导体集成电路，其特征在于：所述第1电路块，处理图象信号；所述第2电路块，处理声音信号。
4、如权利要求1所述的半导体集成电路，其特征在于：还具有使所述ON/OFF控制电压延迟的第2延迟电路；
所述充电泵电路，根据所述第2延迟电路输出的所述ON/OFF控制电压，控制输出阻抗。
5、如权利要求4所述的半导体集成电路，其特征在于：所述第2延迟电路，搭载在与所述第1电路块及所述第2电路块共同的半导体集成电路芯片上。
CN200510107134A 2004-09-28 2005-09-28 半导体集成电路 Expired - Fee Related CN100585855C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004281581 2004-09-28
JP2004281581A JP4440058B2 (ja) 2004-09-28 2004-09-28 半導体集積回路

Publications (2)

Publication Number Publication Date
CN1763952A true CN1763952A (zh) 2006-04-26
CN100585855C CN100585855C (zh) 2010-01-27

Family

ID=36125542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510107134A Expired - Fee Related CN100585855C (zh) 2004-09-28 2005-09-28 半导体集成电路

Country Status (3)

Country Link
US (1) US7518431B2 (zh)
JP (1) JP4440058B2 (zh)
CN (1) CN100585855C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4576199B2 (ja) * 2004-10-19 2010-11-04 パナソニック株式会社 降圧電圧出力回路
WO2006076591A2 (en) * 2005-01-13 2006-07-20 University Of Rochester Charge pump based subsystem for secure smart-card design
JP5142483B2 (ja) * 2006-05-30 2013-02-13 株式会社東芝 半導体装置及び表示装置
JP2009142008A (ja) * 2007-12-04 2009-06-25 Rohm Co Ltd 半導体装置及びそれを備えた電子機器
JP5160263B2 (ja) * 2008-02-20 2013-03-13 ローム株式会社 オーディオ信号処理回路およびそれを用いたオーディオ装置ならびにボリウム切換方法
CN110312547A (zh) * 2017-01-18 2019-10-08 索因神经科学股份有限公司 通过施加宽谱可调谐电噪声信号向患者提供治疗的方法和系统

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US697035A (en) * 1901-08-19 1902-04-08 Gen Electric System of electric distribution.
JP2927487B2 (ja) 1990-02-05 1999-07-28 沖電気工業株式会社 基板バイアス発生回路
JPH0442566A (ja) * 1990-06-08 1992-02-13 Hitachi Ltd ディジタル・アナログ混在ｌｓｉ
JP2904962B2 (ja) 1991-07-18 1999-06-14 松下電器産業株式会社 昇圧装置
JPH06195971A (ja) 1992-10-29 1994-07-15 Mitsubishi Electric Corp 基板電位発生回路
JP3024399B2 (ja) 1992-11-13 2000-03-21 松下電器産業株式会社 半導体集積回路
EP0627807B1 (en) 1993-05-27 1998-08-12 Fujitsu Limited Power line connection circuit and power line switch IC for the same
JP3099930B2 (ja) * 1993-07-16 2000-10-16 株式会社東芝 ディスクアレイ装置
JPH0778472A (ja) 1993-09-10 1995-03-20 Toshiba Corp 半導体集積回路
JPH07322605A (ja) * 1994-05-18 1995-12-08 Fujitsu Ltd 電源線用スイッチ回路
JP3244601B2 (ja) 1994-12-09 2002-01-07 富士通株式会社 半導体集積回路
JPH09245478A (ja) * 1997-01-30 1997-09-19 Oki Electric Ind Co Ltd 基板バイアス発生回路
JP2880493B2 (ja) 1997-02-03 1999-04-12 松下電器産業株式会社 チャージポンプ回路および論理回路
TW379329B (en) 1997-02-03 2000-01-11 Matsushita Electric Ind Co Ltd Charge pump circuit and logic circuit
US6107862A (en) * 1997-02-28 2000-08-22 Seiko Instruments Inc. Charge pump circuit
JPH10341384A (ja) * 1997-06-10 1998-12-22 Mitsumi Electric Co Ltd 受信ユニット
TW504887B (en) 1998-10-20 2002-10-01 Hitachi Eng Co Ltd Voltage booster circuit apparatus and control method therefor
JP3702166B2 (ja) 2000-02-04 2005-10-05 三洋電機株式会社 チャージポンプ回路
US6597158B2 (en) 2001-01-29 2003-07-22 Seiko Epson Corporation Adjustable current consumption power supply apparatus
US7009858B2 (en) 2001-01-29 2006-03-07 Seiko Epson Corporation Adjustable current consumption power supply apparatus
JP3509806B2 (ja) 2001-01-29 2004-03-22 セイコーエプソン株式会社 電源装置
US6552600B2 (en) 2001-03-15 2003-04-22 Intel Corporation Initialization of negative charge pump
US6646493B2 (en) * 2001-08-14 2003-11-11 Micron Technology, Inc. Voltage charge pump with circuit to prevent pass device latch-up
GB2384123A (en) * 2002-01-11 2003-07-16 Zarlink Semiconductor Inc Resampling filter for analog PLL
US7230987B2 (en) * 2002-09-30 2007-06-12 Broadcom Corporation Multiple time-base clock for processing multiple satellite signals
JP2004229434A (ja) * 2003-01-24 2004-08-12 Sony Corp Ｄｃ−ｄｃコンバータ、集積回路及びフラットディスプレイ装置
JP3902769B2 (ja) 2003-08-29 2007-04-11 松下電器産業株式会社 降圧電圧出力回路
US7034588B2 (en) 2004-08-27 2006-04-25 Pericom Technology Inc. Calibration of up and down charge-pump currents using a sample-and-hold circuit during idle times

Also Published As

Publication number Publication date
CN100585855C (zh) 2010-01-27
US20060072696A1 (en) 2006-04-06
JP4440058B2 (ja) 2010-03-24
US7518431B2 (en) 2009-04-14
JP2006100350A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
CN1763952A (zh) 半导体集成电路
CN1133270C (zh) 半导体集成电路
CN1716776A (zh) 用于显示装置的驱动电路和等离子显示装置
CN1340918A (zh) 一种电路的驱动方法
CN1855192A (zh) 具有能源回收功能的等离子显示面板的驱动电路
CN101102081A (zh) 半导体集成电路
CN101083430B (zh) 浮动驱动电路
CN1841933A (zh) 电压电平变换电路及半导体集成电路装置
CN1197331A (zh) 具有低击穿电压的输出缓冲电路
CN1897443A (zh) 压电致动器驱动电路
CN1235279C (zh) 使内置驱动器小型化的半导体装置
CN1214392C (zh) 提高可靠性的存储单元、非易失性存储装置及其控制方法
CN1750264A (zh) 半导体器件
CN1841730A (zh) 用于避免多电源输入/输出的瞬态短路电流的上电解决方法
CN1252922C (zh) 半导体集成电路
CN1776791A (zh) 等离子显示装置以及电容性负载驱动电路
CN1235182C (zh) 消除占空比误差的累积的集成电路
CN1991660A (zh) 一种数据处理设备的集成装置的开关单元
CN1518224A (zh) 具有低接地弹跳噪声的输出驱动器
CN1792025A (zh) 电源电压转换电路及其控制方法、显示器件和移动终端
CN1496001A (zh) 返回时间短的占空比检测设备
CN1694151A (zh) 具有分隔开的接地装置的电子发射显示器（eed）
CN1460267A (zh) 对大电容性负载上的模拟电压实现快速切换的系统和方法
CN1501561A (zh) 快速触发的静电保护电路及其方法
CN1578116A (zh) 电压产生电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KELAIBO INNOVATION CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141210

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Osaka

Patentee after: Matsushita Electric Industrial Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20141210

Address after: California, USA

Patentee after: Craib Innovations Ltd.

Address before: Osaka

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100127

Termination date: 20160928

CF01 Termination of patent right due to non-payment of annual fee