JP5160263B2

JP5160263B2 - オーディオ信号処理回路およびそれを用いたオーディオ装置ならびにボリウム切換方法

Info

Publication number: JP5160263B2
Application number: JP2008039147A
Authority: JP
Inventors: 光輝酒井; 陽亮佐藤
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2008-02-20
Filing date: 2008-02-20
Publication date: 2013-03-13
Anticipated expiration: 2028-02-20
Also published as: US8254597B2; US20090208034A1; JP2009200730A

Description

本発明は、複数チャンネルのオーディオ信号を増幅する技術に関する。

立体的で臨場感のある音響効果の実現のために、オーディオ信号が多チャンネル化し、使用されるスピーカの数も飛躍的に増加している。例えば、映画界の音響システムで主流となっている５．１チャンネルが近年ではＤＶＤ−Ｖｉｄｅｏやデジタル放送、カーオーディオなどにも応用されている。５．１チャンネルは、フロント・レフト、フロント・ライト、リア・レフト、リア・ライト、センター、サブウーファの６チャンネルを基本とする。カーオーディオの分野では、フロントシートの人がカーナビゲーションの音声を聴く一方でリアシートの人はＤＶＤプレーヤからの音声を聞くといったことも行われており、このような流れからもスピーカの数の増加が進んでいる。

オーディオ信号の増幅に関連する技術として、ボリウム切換時のノイズの低減を意図するものが提案されている（下記特許文献１）。特許文献１は、ボリウム制御用出力をゆるやかに変化させることによりボリウム切換時のショック音を低減させる技術を開示している。
特開２００２−２６６７０号公報特開２００５−２８６５３２号公報

複数チャンネルのオーディオ信号を対象とする音響システムにおいてボリウムを切り換えることを考えたとき、本発明者は次のような課題を認識した。
例えばユーザのボリウム切換指示に従ってチャンネルごとのボリウムデータがマイクロコンピュータから送信されたとき、マイクロコンピュータとボリウム制御側とを接続するバスの制約から、ボリウム制御側では各チャンネルのボリウムデータがタイムラグを伴って受信される。そうすると、チャンネルごとのボリウムの切換にもタイムラグが発生し、ユーザは違和感を覚える。このことはチャンネルの数が多くなるほど顕著になる。

この対策として、マイクロコンピュータとボリウム制御側とを接続するバスのバス幅を大きくする、あるいはバス幅は同じでも転送速度が早いものを用いるといったことが考えられる。しかし、バス幅を大きくすることはピン数の増大につながるし、転送速度を速めることは消費電力の増大につながる。また、それらの対策は標準的なバスの使用を妨げることにもなりかねない。したがって、現状ではボリウムデータの受信のタイムラグをなくすことは非現実的と言わざるを得ない。

また、特許文献１に開示されたような切換ノイズ対策の技術を用いる場合、ボリウム制御用出力の変化を緩やかにするための構成を回路規模の制約から複数のチャンネルで共用すると、ひとつのチャンネルについてボリウム制御用出力を緩やかに変化させている間は他のチャンネルのボリウムを変えることができなくなる。そうすると、タイムラグによりユーザが感じる違和感はより深刻となる。例えば５．１チャンネルのシステムにおいて、センター、フロント・ライト、リア・ライト、リア・レフト、フロント・レフトの順にボリウムが切り換わると、ユーザは音声が回るような感じを受けるだろう。

本発明はこうした状況を認識してなされたものであり、その目的は、複数チャンネルのオーディオ信号の増幅利得の切り換えタイミングを好適に制御する技術の提供にある。

本発明のある態様のオーディオ信号処理回路は、複数チャンネルのオーディオ信号をチャンネルごとに増幅する複数の可変利得増幅器と、各チャンネルの利得を個別に指定する複数の利得制御データを外部から受信するインタフェース部と、複数の利得制御データにもとづいて、複数の可変利得増幅器の利得を切り換える利得制御部と、所定のデータエントリー期間を計測するタイマと、を備える。利得制御部は、異なるタイミングで入力される複数の利得制御データのうち、所定のデータエントリー期間に受信した利得制御データに対応する可変利得増幅器の利得を、タイミングを揃えて変化させる。

複数の可変利得増幅器の利得を同じタイミングで変化させたい場合がある。この場合に、オーディオ信号処理回路をスレーブデバイスとして動作するマイクロプロセッサ（ホストプロセッサともいう）において、複数の可変利得増幅器に対する利得制御データを、同じデータエントリー期間に送信すればよく、特別な処理を必要とされない。

タイマは、最初の利得制御データが入力されたことを契機として、データエントリー期間の計測を開始してもよい。この場合、マイクロプロセッサが、同じタイミングで利得を変化させたい可変利得増幅器の利得制御データを、シーケンシャルに送信することにより、自動的に同じタイミングで利得を変化させることができる。

オーディオ信号処理回路は、複数の利得制御データを格納する複数のレジスタをさらに備えてもよい。タイマは、複数のレジスタを監視し、いずれかのレジスタに書き込みが発生したことを契機として、データエントリー期間の計測を開始してもよい。

タイマは、自律的に所定のデータエントリー期間を繰り返し計測してもよい。

タイマは、データエントリー期間の開始タイミングを、複数の利得制御データを送信するマイクロプロセッサへと通知してもよい。この場合、マイクロプロセッサは、通知を受けたことを契機として、複数の利得制御データをシーケンシャルに送信することにより、複数チャンネルの利得を同じタイミングで変化させることができる。

タイマは、複数の利得制御データを送信するマイクロプロセッサから指示されたタイミングで、データエントリー期間を開始してもよい。この場合、マイクロプロセッサ側で、データエントリー期間を制御することができる。

データエントリー期間は、１０ｍｓ以下の範囲に設定されてもよい。データエントリー期間が１０ｍｓ以下であれば、たとえば複数の可変利得増幅器が、ボリウム制御に利用される場合に、ユーザがボリウムの変更を指示してから実際に変更されるまでの遅延を知覚できない程度に抑制できる。

利得制御部が、シリアルバスを介して複数の利得制御データの各々を受信してもよい。利得制御部が、Ｉ^２Ｃ（Inter-IC Control）バスを介して複数の利得制御データの各々を受信してもよい。

利得制御部は、各チャンネルのボリウム切換の際にボリウムの変化をゆるやかにするためのソフト切換回路を含み、ソフト切換回路は、少なくとも２チャンネルの可変利得増幅器によってボリウム切換のために共用されてもよい。

データエントリー期間は、共通のソフト切換回路を共有する少なくとも２チャンネルの可変利得増幅器に対する利得制御データをすべて受信するのに要する時間以上に設定されてもよい。

オーディオ信号処理回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。

本発明の別の態様は、オーディオ装置である。この装置は、上述のオーディオ信号処理回路と、ユーザの指示に応じてオーディオ信号処理回路に複数の利得制御データの各々を送信するマイクロプロセッサと、マイクロプロセッサとオーディオ信号処理回路とを接続するバスと、を備える。

本発明のさらに別の態様は、複数チャンネルのオーディオ信号のボリウムを切り換えるボリウム切換方法に関する。この方法は、マイクロプロセッサが、ユーザのボリウム切換指示にもとづいて、ボリウム切換対象の各チャンネルのボリウムを個別に指定する複数の利得制御データを生成するステップと、マイクロプロセッサが、複数の利得制御データの各々を異なるタイミングでオーディオ信号処理回路に送信するステップと、オーディオ信号処理回路が、所定のデータエントリー期間を計測するステップと、オーディオ信号処理回路が、異なるタイミングで入力される複数の利得制御データのうち、所定のデータエントリー期間に受信した利得制御データに対応するオーディオ信号を増幅する可変利得増幅器の利得を、タイミングを揃えて変化させるステップと、を含む。

なお、以上の構成要素の任意の組み合わせ、本発明の表現を、方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、柔軟な利得制御が可能となる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態にかかるオーディオシステム３００の構成を示すブロック図である。オーディオシステム３００は、例えばホームシアターやカーオーディオシステム等をはじめとする様々な音響システムに応用できる。ここではその具体的な用途は特に限定せず、例示のためにフロント２チャンネル（Ｒ／Ｌチャンネル）、リア２チャンネル（Ｒ／Ｌチャンネル）、計４チャンネルのオーディオシステム３００を説明する。オーディオシステム３００においては、Ｒチャンネルのフロントとリアからは同じオーディオ信号ＳＲが出力され、Ｌチャンネルのフロントとリアからは同じオーディオ信号ＳＬが出力される。

オーディオシステム３００は、音源１３０と、オーディオ装置２００と、スピーカ群１５０とを備える。
オーディオ装置２００は、オーディオ信号処理回路１００と、マイクロプロセッサ１２０とを備える。オーディオ装置２００は、例えばホームシアターやカーオーディオシステムのデッキである。
オーディオ信号処理回路１００およびマイクロプロセッサ１２０は、バス１１０を介して接続される。バス１１０は、例えばＩ^２Ｃ（Inter-IC Control）バスのようなシリアルバスであってもよい。

音源１３０は、左右２チャンネル（Ｒ／Ｌ）に対応したオーディオ信号ＳＲ、ＳＬをオーディオ信号処理回路１００に出力する。

オーディオ信号処理回路１００は、入力されたオーディオ信号ＳＲ、ＳＬをチャンネルごとに増幅し、それぞれ対応するスピーカに出力する。オーディオ信号処理回路１００は、オーディオ信号の増幅処理の他、イコライジング処理、トーンコントロール、ラウドネスコントロールなど、さまざまな処理を行ってもよい。オーディオ信号処理回路１００は、１つの半導体基板上に一体集積化される。１つの半導体基板上に一体集積化することにより、オーディオ装置２００などの電子機器への搭載が容易となる。

スピーカ群１５０は、フロント・レフト（ＦＬ）、フロント・ライト（ＦＲ）、リア・レフト（ＲＬ）、リア・ライト（ＲＲ）の各チャンネルに対応する４つのスピーカＳＰ１〜ＳＰ４を含む。各スピーカＳＰ１〜ＳＰ４は、オーディオ信号処理回路１００によって増幅されたオーディオ信号ＳＦＬ、ＳＦＲ、ＳＲＬ、ＳＲＲを受信し、それを音響信号に変換する。

オーディオ信号処理回路１００は、オーディオ信号を増幅するための複数の可変利得増幅器（不図示）を備える。いくつかの可変利得増幅器は、音量（ボリウム）をＦＬ、ＦＲ、ＲＬ、ＲＲチャンネルごとに制御するために設けられる。また、必要に応じて、イコライザイング処理用、トーンコントロール用、ラウドネスコントロール用に、必要な数の可変利得増幅器が設けられる。以下では理解の容易化のために、各チャンネルのボリウム制御用の可変利得増幅器のみに着目して説明を進める。

マイクロプロセッサ１２０は、オーディオ信号処理回路１００を外部から制御するために設けられる。たとえばマイクロプロセッサ１２０は、ユーザによるボリウム変更の指示を受け、オーディオ信号処理回路１００に内蔵される可変利得増幅器それぞれの利得を制御する。

マイクロプロセッサ１２０は、各チャンネルのボリウムをそれぞれ個別に指定する複数の利得制御データを、ユーザからの指示にもとづいて、バス１１０を介してオーディオ信号処理回路１００に送信する。この利得制御データにもとづいてオーディオ信号処理回路１００の各チャンネルのボリウムが定められる。

図２は、実施の形態に係るオーディオ信号処理回路１００の構成を示す機能ブロック図である。オーディオ信号処理回路１００は、信号処理ブロック１０、１２、１４、１６、インタフェース部２０、タイマ２２を備える。

信号処理ブロック１０、１４には、Ｌチャンネルのオーディオ信号ＳＬが入力される。また信号処理ブロック１２、１６には、Ｒチャンネルのオーディオ信号ＳＲが入力される。信号処理ブロック１０、１２、１４、１６はそれぞれ、ＦＬ、ＲＦ、ＲＬ、ＲＲチャンネルのオーディオ信号に対して所定の信号処理を実行する。所定の信号処理は、たとえば設定されたボリウム値に応じた利得での増幅である。

インタフェース部２０は、２線シリアルインタフェースであり、外部のマイクロプロセッサ１２０からのクロック信号ＣＬＫとデータ信号ＤＡＴＡを受ける。データ信号ＤＡＴＡには、各信号処理ブロック１０、１２、１４、１６を個別に制御するための制御データが含まれる。具体的には、各信号処理ブロック１０、１２、１４、１６ごとにボリウム制御用に設けられた可変利得増幅器の利得を制御するための利得制御データＤｇ１〜Ｄｇ４が含まれる。

図３は、図１のバス１１０を介して伝送されるシリアルデータのフォーマットを示す。マイクロプロセッサ１２０からオーディオ信号処理回路１００に送信される制御データを示す。ここでは、Ｉ^２Ｃバスのフォーマットを例に説明する。

制御データは、スレーブアドレスと、セレクトアドレスと、制御データとを含む。これらはそれぞれ８ビットのデータであり、マイクロプロセッサ１２０がユーザの指示にもとづいて各８ビットを生成する。フォーマットの最初には先頭を示すための１ビット（Ｓ：Start condition）が挿入される。スレーブアドレスとセレクトアドレス、ボリウムデータの後ろにはそれぞれ各８ビットが受信されたことを示すための１ビット（Ａ：Acknowledge bit）がある。フォーマットの最後は終わりを示すための１ビット（Ｐ：Stop condition）である。

スレーブアドレスは、操作対象となるデバイスを特定する。ボリウム調節が指示されたとき、ここにはオーディオ信号処理回路１００を特定するデータが入る。３線シリアル伝送の場合、スレーブアドレスに変えて、チップセレクト信号を利用してもよい。

セレクトアドレスは、続く制御データの書き込み先のレジスタアドレスを指定するデータである。制御データは、セレクトアドレスによって指定されたアドレスに書き込まれるデータである。複数の可変利得増幅器の利得を制御する場合、セレクトアドレスによって制御対象となる可変利得増幅器が指定され、制御データによって利得の値が設定される。

なお、スレーブアドレスとセレクトアドレス、ボリウムデータを全て含むものを１つの利得制御データとして説明したが、スレーブアドレスを含めずにセレクトアドレスおよびボリウムデータを１つの利得制御データとみなしてもよい。あるいはスレーブアドレスおよびセレクトアドレスを含めずにボリウムデータを１つの利得制御データとみなしてもよい。要するに、利得制御データは、それを受信したときに、利得調節の対象となるチャンネルとそのチャンネルにおいて目標とするボリウムを知りうるようなデータであると理解できる。もっとも、「利得を知りうる」とは利得制御データ単体を受信して利得を知りうる場合に限らず、前後のデータとの相互関係からそれを知りうる場合も含む。

図２に戻る。シリアルインタフェースを介したデータ伝送では、複数の制御データを同時に送信することができないため、シーケンシャルに伝送されることになる。つまり複数の制御データは、オーディオ信号処理回路１００に異なるタイミングで入力される。

タイマ２２は、所定のデータエントリー期間τを計測する。タイマ２２はデータエントリー期間τが経過すると所定レベルとなるアクティブ信号ＡＣＴを生成し、信号処理ブロック１０、１２、１４、１６へと出力する。信号処理ブロック１０、１２、１４、１６は、アクティブ信号ＡＣＴが所定レベルとなったことを契機として、そのデータエントリー期間τに入力された制御データにもとづく処理を実行する。

このようにしてオーディオ信号処理回路１００は、異なるタイミングで入力される複数の制御データのうち、のデータエントリー期間τに受信した制御データによって指示された信号処理を、タイミングを揃えて実行する。

タイマ２２は、信号処理ブロック１０、１２、１４、１６のいずれかに、制御データが入力されたことを契機として、データエントリー期間τの計測を開始する。言い換えれば、最初の制御データが入力されたタイミングで、データエントリー期間の計測を開始する。

図４は、オーディオ信号処理回路１００の構成例を示すブロック図である。オーディオ信号処理回路１００は、可変利得増幅器ＡＭＰ１〜ＡＭＰ４、利得制御部ＣＮＴ１〜ＣＮＴ４、インタフェース部２０、タイマ２２、レジスタ２４を備える。

可変利得増幅器ＡＭＰ１〜ＡＭＰ４はそれぞれ、チャンネルごとのオーディオ信号を増幅する。利得制御部ＣＮＴ１〜ＣＮＴ４は、対応する可変利得増幅器ＡＭＰ１〜ＡＭＰ４の利得を制御する。

インタフェース部２０に入力された制御データは、レジスタ２４のアドレスデータによって指定された領域（ＲＥＧ１〜ＲＥＧ４）に書き込まれる。レジスタＲＥＧ１〜ＲＥＧ４にはそれぞれ、可変利得増幅器ＡＭＰ１〜ＡＭＰ４の利得を設定する利得制御データが書き込まれる。

利得制御部ＣＮＴ１〜ＣＮＴ４は、対応するレジスタＲＥＧ１〜ＲＥＧ４に書き込まれた利得制御データにもとづいて、対応する可変利得増幅器ＡＭＰ１〜ＡＭＰ４の利得ｇ１〜ｇ４を切り換える。

利得制御部ＣＮＴ１〜ＣＮＴ４はそれぞれ、対応するレジスタＲＥＧ１〜ＲＥＧ４のデータ書き込みを監視するレジスタ監視部を含む。利得制御部ＣＮＴ１〜ＣＮＴ４の各レジスタ監視部は、対応するレジスタＲＥＧ１〜ＲＥＧ４に利得制御データが書き込まれると、フラグＦＬＧ１〜ＦＬＧ４を所定レベル（ハイレベル）に遷移させてアサートする。フラグＦＬＧ１〜ＦＬＧ４は、タイマ２２へと入力される。

タイマ２２は、いずれかのフラグＦＬＧがアサートされると、所定のデータエントリー期間τの計測を開始する。データエントリー期間τが経過すると、アクティブ信号ＡＣＴを所定レベルに遷移させてアサートし、利得制御部ＣＮＴ１〜ＣＮＴ４へと利得制御処理の開始を指示する。

ｉ番目の利得制御部ＣＮＴｉは、アクティブ信号ＡＣＴがハイレベルとなったときに、対応するフラグＦＬＧｉがアサートされていれば、レジスタＲＥＧｉに書き込まれた利得制御データに応じた目標値に、可変利得増幅器ＡＭＰｉの利得ｇｉを変化させる。各チャンネルの利得制御が完了すると、レジスタＲＥＧ１〜ＲＥＧ４はネゲートされる。

オーディオ信号を増幅する増幅器の利得を急激に変化すると、オーディオ信号の振幅が不連続となってノイズが発生する。この問題を解消するために、可変利得増幅器の利得を、現在の値から目標値に向かって緩やかに変化させる技術（ソフト切換という）が利用され、そのためにソフト切換回路２６が設けられる。

ソフト切換回路２６は、各チャンネルのボリウム切換の際にボリウムの変化をゆるやかにするための回路である。ボリウムの変化をゆるやかにする技術としては、例えば上述の特許文献１、２に記載されたような公知技術を用いることができる。ソフト切換回路２６は、全チャンネルのボリウム切換のために共用される。なお、図４では、利得の変化をゆるやかにするためにソフト切換回路２６が出力する信号を「ＳＳ」と標記している。

利得制御部ＣＮＴ１〜ＣＮＴ４は、利得制御データＤｇ１〜Ｄｇ４を受信しても、各利得制御データがボリウム切換の対象とするチャンネルの可変利得増幅器の利得をすぐには切り換えず、アクティブ信号ＡＣＴがアサートされるまで待機し、アサートを契機として利得を切り換える。

以上がオーディオ信号処理回路１００の構成である。次にその動作を説明する。図５は、図４のオーディオ信号処理回路１００の動作を示すタイムチャートである。マイクロプロセッサ１２０から利得制御データＤｇ１〜Ｄｇ４が、バス１１０を介して順に出力される。マイクロプロセッサ１２０は、アドレスのオートインクリメント機能を利用して、利得制御データＤｇ１〜Ｄｇ４を順に出力してもよいし、あるいは、利得を変更する必要があるチャンネルの利得制御データのみを出力してもよい。

時刻ｔ０に、最初の利得制御データＤｇ１がレジスタ２４のアドレスＲＥＧ１に書き込まれる。これを受けて、フラグＦＬＧ１がアサートされ、タイマ２２はデータエントリー期間τのカウントを開始する。その後、利得制御データＤｇ２〜Ｄｇ４が順にレジスタ２４に書き込まれる。

データエントリー期間τが経過した時刻ｔ１に、アクティブ信号ＡＣＴがアサートされる。利得制御部ＣＮＴ１〜ＣＮＴ４は、アクティブ信号ＡＣＴがアサートされると、同じタイミングで利得ｇ１〜ｇ４を目標値へとソフト切り換えする。

以上がオーディオ信号処理回路１００の動作である。実施の形態によれば、オーディオ信号処理回路１００が各チャンネルの可変利得増幅器ＡＭＰ１〜ＡＭＰ４の利得をタイミングを揃えて切り換えるので、各チャンネルのスピーカから出力される音声のボリウム切換のタイミングが揃えられる。これによりボリウム切換の際にユーザが感じる違和感を低減することができ、オーディオ装置２００の価値の向上につながる。

タイマ２２は、最初の利得制御データが入力されたことを契機として、データエントリー期間τの計測を開始するため、マイクロプロセッサ１２０が、同じタイミングで利得を変化させたい可変利得増幅器の利得制御データを、シーケンシャルに送信することにより、自動的に同じタイミングで利得を変化させることができる。

また、本実施の形態ではオーディオ信号処理回路１００側でデータエントリー期間τを管理し、それを利用して各チャンネルのボリウムを切り換えるタイミングを揃えるため、マイクロプロセッサ１２０側において、特段の処理が必要ないという利点がある。マイクロプロセッサ１２０は、同じタイミングで利得を変更すべきチャンネルの利得制御データを、同じデータエントリー期間τ内に出力すれば済む。

言い換えるとデータエントリー期間τは、共通のソフト切換回路２６を共有する複数の可変利得増幅器に対する利得制御データをすべて受信するのに要する時間以上に設定することが望ましい。この観点から見ると、データエントリー期間τは制御すべき増幅器の個数やバス１１０の転送速度に依存するが、好ましくは１０ｍｓ以下に、典型的には０．１ｍｓ〜１０ｍｓの範囲に設定される。

実施の形態においては、ソフト切換回路２６によりボリウム切換時の可変利得増幅器の利得変化がゆるやかになるため、切換時のショック音が防止される。また、ソフト切換回路２６を各チャンネルの可変利得増幅器にて共用するので、回路規模の増大が抑えられる。ここで、ソフト切換回路２６を共用するとき、利得制御データを受信するつど可変利得増幅器の利得を切り換えるとボリウム切換時の違和感が深刻化するところ、本実施の形態では上述のようにして可変利得増幅器の利得切換のタイミングを揃えているため、そのような問題が好適に解決される。

本実施の形態の効果を明確に理解するために、図６および図７のボリウム切換波形を比較する。図６は、比較例におけるボリウム切換波形を示す。図７は、本実施の形態におけるボリウム切換波形を示す。

比較例は、ソフト切換回路２６を共用する構成において、利得制御データを受信するつど可変利得増幅器の利得を切り換える例である。比較例の場合、ソフト切換回路２６をチャンネルの数と同じ回数動作させることとなり、１つのチャンネルについてボリウムをゆるやかに変化させている間、他のチャンネルについてはボリウムの切換を待たなければならない。すなわち、最初のチャンネルについてボリウムのゆるやかな切換が終わるのを待ってから次のチャンネルのボリウムがゆるやかに切り換えられ、さらに次のチャンネルではその間も依然として切換待ち状態となっている。したがって、図６のようにチャンネルごとにタイムラグがある切換波形となり、ユーザはボリウム切換のたびに違和感を覚える。

これに対し、本実施の形態では上述のようにして各チャンネルの可変利得増幅器の利得を、タイミングを揃えて切り換えるので、ソフト切換回路２６の動作は１回のボリウム切換につき１回で済む。これにより、図７に示されるように、比較例とは異なる同時切換の波形が得られる。したがって、ボリウム切換時にユーザが感じる違和感は低減され、自然なボリウム切換が実現される。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例を示す。

（変形例１）
タイマ２２は、利得制御データの書き込みとは無関係に、自律的に所定のデータエントリー期間τを繰り返し計測してもよい。この場合でも、上述の実施の形態と同様の効果が得られる。さらにタイマ２２は、データエントリー期間τの開始タイミングを、複数の利得制御データを送信するマイクロプロセッサ１２０へと通知してもよい。この場合、マイクロプロセッサ１２０は、通知を受けたことを契機として、複数の利得制御データをシーケンシャルに送信することにより、複数チャンネルの利得を同じタイミングで変化させることができる。

（変形例２）
タイマ２２は、複数の利得制御データを送信するマイクロプロセッサ１２０から指示されたタイミングで、データエントリー期間τを開始してもよい。この場合、実施の形態と同様の効果が得られ、マイクロプロセッサ１２０側で、データエントリー期間τを制御することができる。

（その他の変形例）
実施の形態ではマイクロプロセッサ１２０とオーディオ信号処理回路１００とを接続するバスをシリアルバスとしたが、これには限定されず、パラレルバスを用いてもよい。

実施の形態では利得制御部ＣＮＴ１〜ＣＮＴ４が各チャンネルの可変利得増幅器の利得を、タイミングを揃えて切り換えた。変形例ではこれに加え、利得制御部ＣＮＴ１〜ＣＮＴ４は利得制御データを受信するつど可変利得増幅器の利得を切り換えるモードも実行可能に構成される。どちらの動作を実行するかは事前の設定により適宜決めればよい。これによればユーザにおける選択の自由度が得られる。

実施の形態ではソフト切換回路２６を全てのチャンネルにて共用としたが、これにも限定されず、ソフト切換回路２６は一部のチャンネルには共用されなくてもよい。また、一部のチャンネルで可変利得増幅器の利得の変化をゆるやかにする必要がなければ、そのチャンネルの可変利得増幅器にソフト切換回路２６を使用する必要はない。これによれば回路設計の自由度が増す。

実施の形態では４チャンネルのシステムとしてオーディオシステム３００を説明したが、これにも限定されない。オーディオ信号のチャンネル数は複数である限り任意である。また、可変利得増幅器は、ボリウム制御に限定されず、トーンコントロールやイコライジング用であってもよい。

さらに実施の形態では、可変利得増幅器の利得を制御する場合を説明したが、本発明はこれに限定されず、増幅に代えて任意の信号処理を行う複数の処理部に拡張可能である。つまり、本発明のある実施の形態に係るオーディオ信号処理回路１００は、所定の信号処理を実行する複数の信号処理部と、各信号処理部を個別に制御する制御データを外部から受信するインタフェース部と、所定のデータエントリー期間を計測するタイマと、を備える。このオーディオ信号処理回路１００は、異なるタイミングで入力される複数の制御データのうち、所定のデータエントリー期間に受信した制御データによって指示された信号処理を、タイミングを揃えて実行する。

実施の形態にかかるオーディオシステムの構成を示すブロック図である。実施の形態に係るオーディオ信号処理回路の構成を示す機能ブロック図である。図１のバスを介して伝送されるシリアルデータのフォーマットを示す図である。オーディオ信号処理回路の構成例を示すブロック図である。図４のオーディオ信号処理回路の動作を示すタイムチャートである。比較例におけるボリウム切換波形を示す図である。本実施の形態におけるボリウム切換波形を示す図である。

符号の説明

１０…信号処理ブロック、１２…信号処理ブロック、１４…信号処理ブロック、１６…信号処理ブロック、２０…インタフェース部、２２…タイマ、２４…レジスタ、ＣＮＴ…利得制御部、ＡＭＰ…可変利得増幅器、１００…オーディオ信号処理回路、１１０…バス、１２０…マイクロプロセッサ、１３０…音源、１５０…スピーカ群、２００…オーディオ装置、３００…オーディオシステム。

Claims

複数チャンネルのオーディオ信号をチャンネルごとに増幅する複数の可変利得増幅器と、
各チャンネルの利得を個別に指定する複数の利得制御データを外部から受信するインタフェース部と、
前記複数の利得制御データにもとづいて、前記複数の可変利得増幅器の利得を切り換える利得制御部と、
所定のデータエントリー期間を計測するタイマと、
前記複数の利得制御データを格納する複数のレジスタと、
を備え、
前記利得制御部は、異なるタイミングで入力される前記複数の利得制御データのうち、前記所定のデータエントリー期間に受信した利得制御データに対応する可変利得増幅器の利得を、タイミングを揃えて変化させ、
前記タイマは、前記複数のレジスタを監視し、いずれかのレジスタに書き込みが発生したことを契機として、前記データエントリー期間の計測を開始することを特徴とするオーディオ信号処理回路。
複数チャンネルのオーディオ信号をチャンネルごとに増幅する複数の可変利得増幅器と、
各チャンネルの利得を個別に指定する複数の利得制御データを外部から受信するインタフェース部と、
前記複数の利得制御データにもとづいて、前記複数の可変利得増幅器の利得を切り換える利得制御部と、
所定のデータエントリー期間を計測するタイマと、
を備え、
前記利得制御部は、異なるタイミングで入力される前記複数の利得制御データのうち、前記所定のデータエントリー期間に受信した利得制御データに対応する可変利得増幅器の利得を、タイミングを揃えて変化させ、
前記タイマは、自律的に前記所定のデータエントリー期間を繰り返し計測することを特徴とするオーディオ信号処理回路。
複数チャンネルのオーディオ信号をチャンネルごとに増幅する複数の可変利得増幅器と、
各チャンネルの利得を個別に指定する複数の利得制御データを外部から受信するインタフェース部と、
前記複数の利得制御データにもとづいて、前記複数の可変利得増幅器の利得を切り換える利得制御部と、
所定のデータエントリー期間を計測するタイマと、
を備え、
前記利得制御部は、異なるタイミングで入力される前記複数の利得制御データのうち、前記所定のデータエントリー期間に受信した利得制御データに対応する可変利得増幅器の利得を、タイミングを揃えて変化させ、
前記タイマは、前記データエントリー期間の開始タイミングを、前記複数の利得制御データを送信するマイクロプロセッサへと通知することを特徴とするオーディオ信号処理回路。
前記データエントリー期間は、１０ｍｓ以下に設定されることを特徴とする請求項１から３のいずれかに記載のオーディオ信号処理回路。
前記利得制御部が、シリアルバスを介して前記複数の利得制御データの各々を受信することを特徴とする請求項１から４のいずれかに記載のオーディオ信号処理回路。
前記利得制御部が、Ｉ^２Ｃ（Inter-IC Control）バスを介して前記複数の利得制御データの各々を受信することを特徴とする請求項１から５のいずれかに記載のオーディオ信号処理回路。
前記利得制御部は、各チャンネルのボリウム切換の際にボリウムの変化をゆるやかにするためのソフト切換回路を含み、前記ソフト切換回路は、少なくとも２チャンネルの可変利得増幅器によってボリウム切換のために共用されることを特徴とする請求項１から５のいずれかに記載のオーディオ信号処理回路。
前記データエントリー期間は、共通のソフト切換回路を共有する前記少なくとも２チャンネルの可変利得増幅器に対する前記利得制御データをすべて受信するのに要する時間以上に設定されることを特徴とする請求項７に記載のオーディオ信号処理回路。
ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１から８のいずれかに記載のオーディオ信号処理回路。
請求項１から９のいずれかに記載のオーディオ信号処理回路と、
ユーザの指示に応じて前記オーディオ信号処理回路に前記複数の利得制御データの各々を送信するマイクロプロセッサと、
前記マイクロプロセッサと前記オーディオ信号処理回路とを接続するバスと、
を備えることを特徴とするオーディオ装置。
複数チャンネルのオーディオ信号のボリウムを切り換える方法であって、
マイクロプロセッサが、ユーザのボリウム切換指示にもとづいて、ボリウム切換対象の各チャンネルのボリウムを個別に指定する複数の利得制御データを生成するステップと、
前記マイクロプロセッサが、前記複数の利得制御データの各々を異なるタイミングでオーディオ信号処理回路に送信するステップと、
前記複数の利得制御データを前記オーディオ信号処理回路の複数のレジスタに格納するステップと、
前記オーディオ信号処理回路が、前記複数のレジスタを監視し、いずれかのレジスタに書き込みが発生したことを契機として、所定のデータエントリー期間の計測を開始するステップと、
前記オーディオ信号処理回路が、異なるタイミングで入力される前記複数の利得制御データのうち、前記所定のデータエントリー期間に受信した利得制御データに対応するオーディオ信号を増幅する可変利得増幅器の利得を、タイミングを揃えて変化させるステップと、
を含むことを特徴とするボリウム切換方法。
複数チャンネルのオーディオ信号のボリウムを切り換える方法であって、
マイクロプロセッサが、ユーザのボリウム切換指示にもとづいて、ボリウム切換対象の各チャンネルのボリウムを個別に指定する複数の利得制御データを生成するステップと、
前記マイクロプロセッサが、前記複数の利得制御データの各々を異なるタイミングでオーディオ信号処理回路に送信するステップと、
前記オーディオ信号処理回路が、自律的に所定のデータエントリー期間を繰り返し計測するステップと、
前記オーディオ信号処理回路が、異なるタイミングで入力される前記複数の利得制御データのうち、前記所定のデータエントリー期間に受信した利得制御データに対応するオーディオ信号を増幅する可変利得増幅器の利得を、タイミングを揃えて変化させるステップと、
を含むことを特徴とするボリウム切換方法。
複数チャンネルのオーディオ信号のボリウムを切り換える方法であって、
マイクロプロセッサが、ユーザのボリウム切換指示にもとづいて、ボリウム切換対象の各チャンネルのボリウムを個別に指定する複数の利得制御データを生成するステップと、
前記マイクロプロセッサが、前記複数の利得制御データの各々を異なるタイミングでオーディオ信号処理回路に送信するステップと、
前記オーディオ信号処理回路が、所定のデータエントリー期間を計測するステップと、
前記オーディオ信号処理回路が、異なるタイミングで入力される前記複数の利得制御データのうち、前記所定のデータエントリー期間に受信した利得制御データに対応するオーディオ信号を増幅する可変利得増幅器の利得を、タイミングを揃えて変化させるステップと、
前記オーディオ信号処理回路が、前記データエントリー期間の開始タイミングを、前記複数の利得制御データを送信するマイクロプロセッサへと通知するステップと、
を含むことを特徴とするボリウム切換方法。
所定の信号処理を実行する複数の信号処理部と、
各信号処理部を個別に制御する複数の制御データを外部から受信するインタフェース部と、
所定のデータエントリー期間を計測するタイマと、
前記複数の制御データを格納する複数のレジスタと、
を備え、
異なるタイミングで入力される複数の制御データのうち、前記所定のデータエントリー期間に受信した制御データによって指示された信号処理を、タイミングを揃えて実行し、
前記タイマは、前記複数のレジスタを監視し、いずれかのレジスタに書き込みが発生したことを契機として、前記データエントリー期間の計測を開始することを特徴とするオーディオ信号処理回路。
所定の信号処理を実行する複数の信号処理部と、
各信号処理部を個別に制御する複数の制御データを外部から受信するインタフェース部と、
所定のデータエントリー期間を計測するタイマと、
前記複数の制御データを格納する複数のレジスタと、
を備え、
前記タイマは、自律的に前記所定のデータエントリー期間を繰り返し計測し、
異なるタイミングで入力される複数の制御データのうち、前記所定のデータエントリー期間に受信した制御データによって指示された信号処理を、タイミングを揃えて実行することを特徴とするオーディオ信号処理回路。
所定の信号処理を実行する複数の信号処理部と、
各信号処理部を個別に制御する複数の制御データを外部のマイクロプロセッサから受信するインタフェース部と、
所定のデータエントリー期間を計測するタイマと、
前記複数の制御データを格納する複数のレジスタと、
を備え、
前記タイマは、前記データエントリー期間の開始タイミングを、前記マイクロプロセッサへと通知し、
異なるタイミングで入力される複数の制御データのうち、前記所定のデータエントリー期間に受信した制御データによって指示された信号処理を、タイミングを揃えて実行することを特徴とするオーディオ信号処理回路。