CN1729623A - 移位寄存器及其驱动方法 - Google Patents

移位寄存器及其驱动方法 Download PDF

Info

Publication number
CN1729623A
CN1729623A CNA200380107124XA CN200380107124A CN1729623A CN 1729623 A CN1729623 A CN 1729623A CN A200380107124X A CNA200380107124X A CN A200380107124XA CN 200380107124 A CN200380107124 A CN 200380107124A CN 1729623 A CN1729623 A CN 1729623A
Authority
CN
China
Prior art keywords
mentioned
inverter
capacitive means
switch
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200380107124XA
Other languages
English (en)
Other versions
CN100530961C (zh
Inventor
纳光明
安西彩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1729623A publication Critical patent/CN1729623A/zh
Application granted granted Critical
Publication of CN100530961C publication Critical patent/CN100530961C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)

Abstract

本发明设定反相器输入部为反相器的阈值电位，通过电容装置将CK信号输入到反相器输入部使CK信号放大，并将该放大后的CK信号用于移位寄存器。也就是，能提供一种取得反相器的阈值电位从而几乎不受晶体管特性离散影响的移位寄存器。

Description

移位寄存器及其驱动方法
                      技术领域
本发明涉及输入影像信号进行影像显示的有源矩阵型显示装置。进一步涉及移位寄存器，它生成依次对影像信号进行取样的取样脉冲。
                      背景技术
近年来，液晶显示装置、发光装置等有源矩阵型显示装置，因面向便携式设备等需要的增加而进行开发。特别是使用在绝缘体上由多晶半导体(多晶硅)形成的晶体管，整体形成像素及驱动电路(以下称为内部电路)的技术正在活跃地推进开发。内部电路具有源信号线驱动电路、栅信号线驱动电路等，并控制呈矩阵状配置的像素。
此外，内部电路通过柔性印刷电路板(FPC)等与控制器IC等(以下称为外部电路)连接，并控制其工作。通常，在外部电路中使用的IC由于是单晶的，所以用比内部电路的电源电压低的电压工作。现行状况通常外部电路以3.3V电源电压工作，而内部电路以10V左右电源电压工作。因而，为了用外部电路的时钟(以后表示为CK)信号使内部电路的移位寄存器工作，有必要用电平移位器(level shifter)等将CK信号放大到与内部电路的电源电压相同大小的电压。
在用外部电路放大CK信号的情况下，产生增加电平移位器IC、电源IC等部件而且耗电增加等问题。在内部电路中，设置在FPC输入部放大CK信号的电平移位器，供给全级移位寄存器时，产生配置面积增加、耗电增加、高频工作困难等问题。
为此提出了以低电压的CK信号进行工作的移位寄存器。该发明的移位寄存器由于备有差分放大型的数据传输部，即使以低电源电压、低电压输入信号也完全能进行工作(例如，参照特开平11-184432号公报)。
上述备有差分放大型数据传输部的移位寄存器，在构成差分放大器的晶体管特性与规定的特性不同时，移位寄存器有误动作的情况，在不是单晶的多晶硅TFT等中，特性离散成为不容忽视的问题。
                      发明内容
本发明正是鉴于上述问题，以提供一种不受晶体管特性离散影响的、耗电低的移位寄存器为课题。
本发明通过电容装置将CK信号输入到已取得阈值电位的反相器的输入部，放大CK信号，将该已放大的CK信号用于移位寄存器。即通过取得反相器阈值电位，能提供一种晶体管的特性离散几乎没有影响的移位寄存器。
此外，放大CK信号的电平移位器由于借助于用移位寄存器的输出脉冲生成的控制信号进行工作，所以CK信号的放大仅在必要的短期间工作。因此CK信号的电平移位器能提供贯通电流流动期间短且耗电低的移位寄存器。
本发明的构成如下。
本发明的移位寄存器是具有放大时钟信号振幅的电平移位器的移位寄存器，其特征在于，
上述电平移位器具有：
电容装置；
输入部与上述电容装置的第1电极连接的反相器；
将上述反相器的输入部与输出部电连接的装置；
将基准电位输入到上述电容装置的第2电极的第1装置；
将上述时钟信号输入到上述电容装置的第2电极的第2装置；
固定上述电平移位器输出电位的第3装置；和
在上述电平移位器不工作期间固定上述反相器的输入部电位的第4装置，
上述电平移位器的控制信号由上述移位寄存器的输出脉冲生成。
并且，其特征是使用上述时钟信号的H电平和L电平的电位作为上述基准电位。
本发明的移位寄存器是具有放大时钟信号振幅的电平移位器的移位寄存器，其特征在于，
上述移位寄存器具有：电容装置；
输入部与上述电容装置的第1电极连接的第1反相器；
输入部与上述第1反相器的输出部连接的第2反相器；
设置在上述第1反相器的输入部与输出部之间的第1开关；
设置在上述第1反相器的输入部与电源之间的第2开关；
将基准电位输入到上述电容装置的第2电极的第1装置；和
将上述时钟信号输入到上述电容装置的第2电极的第2装置，
上述第2反相器具有在上述第1反相器的输出不定期间固定上述电平移位器输出电位的第3开关，
上述电平移位器的控制信号由上述移位寄存器的输出脉冲生成。
本发明的移位寄存器是具有放大时钟信号振幅的电平移位器的移位寄存器，其特征在于，
上述电平移位器具有：
串联连接的第1反相器和第2反相器；
设置在上述第1反相器的输入部和输出部之间的第1开关；
设置在上述第1反相器的输入部和电源之间的第2开关；
第1电极连接到上述第1反相器的输入部的第1电容装置和第2电容装置；
将上述时钟信号的H电平作为基准电位输入到上述第1电容装置的第2电极的第3开关；
将上述时钟信号的L电平作为基准电位输入到上述第2电容装置的第2电极的第4开关；和
将上述时钟信号输入到上述第1电容装置和第2电容装置的第2电极的装置，
上述第2反相器具有在上述第1反相器的输出不定期间固定上述电平移位器的输出电位的第5开关，
上述电平移位器的控制信号由上述移位寄存器的输出脉冲生成。
本发明的移位寄存器是具有放大时钟信号振幅的电平移位器的移位寄存器，其特征在于，
上述电平移位器具有：
串联连接的第1反相器和第2反相器；
设置在上述第1反相器的输入部和输出部之间的第1开关；
设置在上述第1反相器的输入部和电源之间的第2开关；
第1电极连接到上述第1反相器输入部的第1电容装置和第2电容装置；
输出部连接到上述第1电容装置的第2电极的第3反相器；
设置在上述第3反相器的输入部和输出部之间的第3开关；
设置在上述第3反相器的输入部和电源之间的第4开关；
第1电极连接到上述第3反相器输入部的第3电容装置；
将上述时钟信号H电平的电位输入到上述第3电容装置的第2电极的第5开关；
输出部连接到上述第2电容装置的第2电极的第4反相器；
设置在上述第4反相器的输入部和输出部之间的第6开关；
设置在上述第4反相器的输入部和电源之间的第7开关；
第1电极连接到上述第4反相器输入部的第4电容装置；
将上述时钟信号的L电平的电位输入到上述第4电容装置的第2电极的第8开关；和
将上述时钟信号输入到上述第3电容装置和第4电容装置的第2电极的装置，
上述第2反相器具有在上述第1反相器的输出不定期间固定上述电平移位器输出电位的第9开关，
上述电平移位器的控制信号由上述移位寄存器的输出脉冲生成。
本发明移位寄存器的特征是，构成移位寄存器的电平移位器的级数与触发器级数之比为1∶N(N为2或以上)。
本发明的移位寄存器的驱动方法，该移位寄存器具有放大时钟信号振幅的电平移位器，
上述电平移位器具有：
电容装置；
输入部连接到上述电容装置的第1电极的反相器；
设置在上述反相器的输入部和输出部之间的开关；
将基准电位输入到上述电容装置的第2电极的第1装置；
将时钟信号输入到上述电容装置的第2电极的第2装置；
固定上述电平移位器的输出电位的第3装置；和
固定上述反相器的输入部电位的第4装置，所述驱动方法其特征在于，
在复位期间，使上述开关接通，通过使上述反相器的输入部和输出部为上述反相器的阈值电位，从而上述电容装置的第1电极为上述阈值电位，用上述第1装置使上述电容装置的第2电极为基准电位，
在时钟取入期间，借助上述第2装置将上述时钟信号输入到上述电容装置的第2电极，通过来自上述基准电位的电位变动，借助上述第3装置与所输入的上述时钟信号对应地输出H电平或L电平，
在上述反相器的输出不定期间，用上述第3装置固定上述电平移位器的输出电位，
在上述电平移位器不工作期间，用上述第4装置固定上述反相器输入部的电位，
上述电平移位器的控制信号由上述移位寄存器的输出脉冲生成。
此外，本发明的移位寄存器的驱动方法的特征在于，使用上述时钟信号的H电平和L电平的电位当作上述基准电位。
                      附图说明
图1是表示实施方式1的图。
图2是表示实施方式2的图。
图3是表示实施方式3的图。
图4是表示实施方式3的时序图的图。
图5是表示控制信号的时序的图。
图6是表示本发明能应用的移位寄存器构成的图。
图7是表示D-FF构成例的图。
图8是表示本发明的控制信号生成方法的例图。
图9是表示本发明能应用的电子设备的例图。
图10是表示反相器的特性的图。
图11是表示输出反相器的其它构成例的图。
                    具体实施方式
下面对本发明的实施方式进行说明。
[实施方式1]
图1(A)示出本发明移位寄存器的放大CK信号的电平移位器的第1构成。
本实施方式的电平移位器有：CK取入用开关1001、基准用开关1002、阈值置位用开关1003、电容装置1004、校正反相器1005、电位固定用开关1006、和输出反相器1007，输出反相器1007有第1P型TFT1008、第2P型TFT1009和N型TFT1010。
CK取入用开关1001通过由移位寄存器输出脉冲生成的信号②控制接通、断开，取入CK信号。基准用开关1002通过由移位寄存的输出脉冲生成的信号①控制接通、断开，在CK取入用开关1001和电容装置1004的连接部取入基准电位。校正反相器1005的输入部、输出部通过阈值置位用开关1003进行电连接，用信号①控制上述阈值置位用开关1003的接通、断开。这里CK取入用开关1001、基准用开关1002、阈值置位用开关1003、电位固定用开关1006在控制信号为H电平时才接通。
上述电平移位器不工作期间，为防止校正反相器1005误动作或贯通电流，校正反相器1005的输入部通过电位固定用开关1006与GND电源连接。上述电位固定用开关1006通过由移位寄存器的输出脉冲生成的信号③控制接通、断开。在输出反相器1007中，直到开始CK信号取入前，第1P型TFT1008无误动作地用由移位寄存器的输出脉冲生成的信号④控制接通、断开。
这里OUT在电平移位器不工作期间成为GND电位，在取入CK信号的H电平时，设定成为VDD电位。这是因为电平移位器不工作期间，校正反相器1005的输入部固定在GND电位。输出反相器1007设置第1P型TFT1008的开关，通过用第1P型TFT1008控制VDD的输出期间，要使在校正反相器1005的输出不定时，没有误动作。
在电平移位器不工作期间，将校正反相器1005的输入部固定为H电平逻辑上合适时，设电位固定用开关1006为P型TFT，将校正反相器1005的输入部与VDD电连接。通过把输出反相器1007做成例如图11的1107所示这样的结构，代替控制输出反相器1007的VDD输出期间的第1P型TFT1008，通过用N型TFT1110控制GND的输出期间，在复位期间T1，当校正反相器1005的输出不定时，也能使其没有误动作。在图11中与图1相同的部分使用相同的符号。
图1(B)示出本实施方式的电平移位器的时序图。使用图1(A)、(B)对用上述电平移位器放大低电压的CK信号的工作进行说明。作为例子，写明电位进行说明。GND设为0V，VDD为7V，信号①、②、③和④的H电平为7V，L电平为0V，CK信号的H电平为3V，L电平为0V，基准电位为CK信号的中间电位1.5V。
首先，期间T1是复位期间。信号①成为H电位(7V)，基准用开关1002、阈值置位用开关1003接通。结点a成为基准电位(1.5V)。结点b由于反馈结点c的电位，在电位不变动的方向工作，所以成为校正反相器1005的阈值电位(这里为3.5V)。在此保存电容装置1004两端的电位差。
接着，移到CK取入期间T2，信号②成为H电平(7V)，CK取入用开关1001接通。T2期间的最初，由于CK信号为L电平(0V)，所以结点a的电位从1.5V变为0V。由于保持电容装置1004两端的电位差，结点b进行结点a电压变化分级变化。因此，结点b从3.5V下降1.5V左右。
图10示出一般反相器的VIN-VOUT特性。如图10所示当VIN从阈值向上下稍有变动时，VOUT就会转向大的VDD或GND。
因此，在T1期间，将结点b置位到校正反相器1005的阈值电位，所以结点c敏感地反应结点b的变化。这时，结点b的电位下降，所以结点c极大地接近VDD。而且OUT的输出一直是GND(0V)。
然后，在T2期间，CK信号从L电平(OV)变为H电平(3V)。因此，结点a从0V变成3V，结点b上升到3.5(阈值电位)+1.5V左右的电位。所以结点c接近GND。这时，由于信号④为L电平(0V)，OUT变成VDD(7V)。
在T2期间的最后，CK信号从H电平(3V)变为L电平(OV)。因此，结点a从3V变成0V，结点b下降到3.5(阈值电位)-1.5V左右的电位。所以结点c接近VDD，OUT变成GND(OV)。这样以来，如图1(B)的OUT那样，仅CK信号的半周期生成成为H电平(7V)的脉冲。
结束CK信号的放大后，信号③成为H电平(7V)，电位固定用开关1006接通，校正反相器1005的输入部固定为GND(OV)。
虽然基准电位期望是CK信号振幅的中间电位，但也不必是严格的中间电位，与上述CK信号最高电位、最低电位不同，在不超出上述CK信号振幅的范围内，多少有些变动是可能的。该中间电位既可用外部电路生成，也可用内部电路生成。
如本实施方式那样，相对电源电压，即使CK信号的振幅小，也几乎不受晶体管特性离散的影响，能放大CK信号。电平移位器不工作期间，要固定电位防止误动作或不流过贯通电流。因而能够降低电力消耗。这样以来，本发明适合晶体管特性离散大的、使用了多晶硅TFT等的移位寄存器。
[实施方式2]
图2(A)示出本发明的移位寄存器的放大CK信号的电平移位器的第2构成。
在实施方式1中，虽示出作为基准电位使用CK信号的中间电位的例子，但在实施方式2中不使用中间电位，示出使用CK信号的H电平和L电平作为基准电位放大CK信号的例子。
本实施方式的电平移位器有：第1CK取入用开关2001及第2CK取入用开关2004、第1基准用开关2002及第2基准用开关2005、H置位用电容装置2003及L置位用电容装置2006、阈值置位用开关2007、校正反相器2008、电位固定用开关2009、输出反相器2010；输出反相器2010有：第1P型TFT2011、第2P型TFT2012及N型TFT2013。
本实施方式的电平移位器将与校正反相器2008的输入部连接的电容装置分为二个，即H置位用电容装置2003和L置位用电容装置2006。第1基准用开关2002与第1CK取入用开关2001连接到与校正反相器2008有联系的H置位用电容装置2003相反一侧的端子上，第2基准用开关2005和第2CK取入用开关2004连接到L置位用电容装置2006相反一侧的端子上。这里，H置位用电容装置2003和L置位用电容装置2006的电容设为相等。
阈值置位用开关2007、电位固定用开关2009、输出反相器2010都与实施方式1相同，阈值置位用开关2007设置在校正反相器2008的输入部与输出部之间。而且，输出反相器2010连接在校正反相器2008的输出上，控制VDD输出期间的第1P型TFT2011设置在输出反相器2010上。由于用第1P型TFT2011控制VDD的输出期间，能在校正反相器2008的输出不定时没有误动作。在电平移位器不工作期间，为了固定电位，校正反相器的输入部通过电位固定用开关2009与GND连接。
在电平移位器不工作期间，当将校正反相器2008的输入部固定为H电平逻辑上合适时，设电位固定用开关2009为P型TFT，将校正反相器2008的输入部与VDD电连接。与实施方式1相同，通过使输出反相器2010做成例如图11的1107所示这样的结构，代替控制输出反相器2010的VDD输出期间的第1P型TFT2011，由于用N型TFT1110控制GND的输出期间，在复位期间T1，能在校正反相器2008输出不定时也不产生误动作。在图11中，与图1相同的部分使用相同的符号。
  图2(B)示出本实施方式的电平移位器的时序图。使用图2(A)、(B)说明用本实施方式的电平移位器放大低电压的CK信号的工作。作为例子写明电位进行说明。GND设为0V、VDD为7V，信号①、②、③和④的H电平为7V，L电平为0V，CK信号的H电平为3V，L电平为0V，基准电位其H电平为3V，其L电平为0V。
控制信号①、②、③、④的时序与实施方式1相同。首先，在复位期间T1，第1基准用开关2002和第2基准用开关2005成为接通，结点e成为3V电位，结点f成为0V电位。校正反相器2008的输入部，因阈值置位用开关2007接通，成为校正反相器2008的阈值电位。这里，保持H置位用电容装置2003及L置位用电容装置2006各自电容装置两端的电位差。
随后，移到CK取入期间T2，第1CK取入用开关2001及第2CK取入用开关2004接通。最初，由于CK信号为L电平(0V)，结点e的电位从3V变为0V，结点f的电位照旧是0V。随着该结点e的变化，结点g的电位从校正反相器2008的阈值电位下降了1.5V左右。随后CK信号变为H电平(3V)后，结点e的电位从0V变为3V，结点f的电位从0V变成3V。由于结点f的变化，结点g的电位从校正反相器2008的阈值电位变成上升了1.5V后的电位。在T2期间的最后，CK信号变成L电平(0V)，结点g的电位变成从校正反相器2008的阈值电位下降1.5V左右的电位。这样以来，如图2(B)OUT所示，仅在CK信号的半周期生成变为H电平(7V)的脉冲。
如上所述，作为基准电位，不使用CK信号的中间电位，使用CK信号的H电平、L电平，就能放大CK信号。所以，即使不追加CK信号中间电位的电源，通过使用CK信号的H电平电源、L电平电源，能削减电源数。
[实施方式3]
图3示出本发明的移位寄存器的放大CK信号的电平移位器的第3构成。
在实施方式1和实施方式2中，来自取入CK信号时的校正反相器输入部的阈值电位的电位变化只是CK信号振幅的一半左右，而在实施方式3中，示出与CK信号振幅相同程度的例子。
本实施方式的电平移位器有：第1及第2CK取入用开关3001、3008；第1及第2基准用开关3002、3009；第1、第2、第3、第4及第5电容装置3003、3007、3010、3014、3015；第1及第2校正反相器3005、3012；第1及第2阈值置位用开关3004、3011；第1及第2电位固定用开关3006、3013；第3校正反相器3017；第3阈值置位用开关3016；第3电位固定用开关3018；输出反相器3019。
本实施方式的电平移位器将与第3校正变换器3017的输入部连接的电容装置分为二个，即第2电容装置3007和第4电容装置3014。第1校正反相器3005的输出部连接在与第3校正反相器3017相联系的第2电容装置3007的相反一侧的端子上、第1校正反相器3005的输入部与第1电容装置3003连接。第1校正反相器3005的输入部和输出部通过第1阈值置位用开关3004电连接，第1校正反相器3005输入部通过第1电位固定用开关3006与VDD连接。第1CK取入用开关3001与第1基准用开关3002连接在与第1校正反相器3005连接的第1电容装置3003的相反一侧的端子上。从第1CK取入用开关3001取入CK信号，从第1基准用开关3002取入基准电位。
第2校正反相器3012的输出部连接到与第3校正反相器3017相联系的第4电容装置3014相反一侧的端子上，第2校正反相器3012的输入部与第3电容装置3010连接。第2校正反相器3012的输入部和输出部通过第2阈值置位用开关3011电连接，第2校正反相器3012的输入部通过第2电位固定用开关3013与VDD连接。第1校正反相器3005的输入部与第2校正反相器3012的输入部用第5电容装置3015连接。第2CK取入用开关3008和第2基准用开关3009连接在与第2校正反相器3012连接的第2电容装置3010相反一侧的端子上。从第2CK信号取入用开关3008取入CK信号，从第2基准用开关3009取入基准电位。
第3校正反相器3017的输入部和输出部通过第3阈值置位用开关3016连接，第3校正反相器3017的输入部通过第3电位固定用开关3018连接到GND。第3校正反相器3017的输出与输出反相器3019连接，在输出反相器3019中设置控制输出VDD期间的第1P型TFT3020。这里，第1、第2、第3及第4电容装置的电容量相等，第5电容装置的电容量与第1、第2、第3及第4电容装置电容相比足够小。
在电平移位器不工作期间，在第3校正反相器3017输入部固定为H电平逻辑上合适时，设电位固定用开关3018为P型TFT，将第3校正反相器3017输入部与VDD电连接。与实施方式1相同，通过将输出反相器3019做成例如图11的1107所示这样的结构，代替控制输出反相器3019的VDD输出期间的第1P型TFT3020，由于用N型TFT1110控制GND的输出期间，所以在复位期间T1，在第3校正反相器3017的输出不定时，也不会发生误动作。在图11中，与图1相同的部分使用相同的符号。
图4示出本实施方式的电平移位器的时序图。使用图3、图4，对用本实施方式的电平移位器放大低电压的CK信号的工作进行说明。作为实例写出电位进行说明。GND为0V，VDD为7V，信号①、②、③及④的H电平为7V，L电平为0V，CK信号的H电平为7V，L电平为0V，基准电位的H电平为3V，L电平为0V。
控制信号①、②、③和④的时序与实施方式1、2相同。首先，在复位期间T1，第1及第2基准用开关3002和3009接通，结点i为3V电位，结点j为0V电位。同时，第1、第2和第3阈值置位用开关3004、3011和3016接通，第1、第2和第3校正反相器3005、3012和3017的输入输出部成为第1、第2和第3校正反相器3005、3012和3017的阈值电位(为3.5V)。这里，保持第1、第2、第3、第4和第5电容装置两端的电位差。
随后，移到CK取入期间T2，第1及第2CK取入用开关3001及3008接通。首先，CK信号因是H电平(3V)，结点i的电位一直是3V，结点j的电位从0V变成3V。借助该结点j的变化，结点1的电位从3.5V上升3V左右，结点n从3.5V变成0V。结点k的电位借助第5电容装置3015稍微升一些。因此结点m的电位也从3.5V向GND方向下降。所以结点o的电位从3.5V变成GND(0V)，结点p成为VDD(7V)，OUT成为GND(0V)。随后，CK信号在L电平(0V)与H电平(3V)变化，各结点与此对应地能如图4所示进行适应变化。
使用该结构，能使来自相对CK信号振幅的校正反相器的阈值电位的电位变化进行与CK信号振幅相同程度的变化，能期待更稳定的工作。作为基准电位，不使用CK信号的中间电位，由于使用CK信号的H电平、L电平，也能削减电源数。
在实施方式1、2和3中，虽然仅在复位期间对从基准用开关输入基准电位进行了说明，但不一定仅在该期间基准用开关接通。也就是说，在复位期间结束的时刻，如电容的一个电极成为基准电位也可以；在电平移位器不工作期间，基准用开关接通，在CK取入期间开始前，即使基准用开关断开也可以。
电平移位器不工作期间，输出反相器的输出是L电平。这是因为在移位寄存器的D-触发器(D-FF)工作时，即设定H电平的CK信号是必要的。也就是说在用L电平的CK信号使移位寄存器的D-FF工作那样来设定移位寄存器时，电平移位器不工作时的输出反相器的输出成为H电平。这时的校正反相器的输入部通过电位固定用开关与VDD连接，输出反相器将开关设为N型TFT，可以只在必要时输出GND电位。
作为校正反相器的输出不定时防止误动作的手段，在上述实施方式中虽示出将开关设置在输出反相器的P型TFT或N型TFT的例子，但不一定使用该方法，例如将模拟开关设置在校正反相器以后，校正反相器的输出不定时也可以不会输出错误的电平。
CK取入用开关、基准用开关、阈值置位用开关、电位固定用开关，根据CK信号电位、电源电位，既可以规定为N型TFT，也可以规定为P型TFT，即使N型TFT和P型TFT两用的模拟开关也可以。各控制信号也按照各开关的极性生成反相信号等，只要适当的生成就可以。
对于电平移位器不工作期间的校正反相器输入部的电位固定，在本实施方式中，虽可通过电位固定用开关与电源连接，但校正反相器的输入部如成为电源电位也可以，即使将校正反相器的输出部和输入部通过时钟控制式反相器连接成环状也可以。校正反相器的输入部，如成为没有贯通电流流动的电位那样将与校正反相器相联系的电容装置相反一侧的端子固定到所要求的电位也可以。
[实施方式4]
下面使用图5对由移位寄存器的输出脉冲生成电平移位器的控制信号①、②、③和④的时序进行说明。图5示出为了生成第N级电平移位器的控制信号所需要的信号的时序图，所述第N级电平移位器在构成移位寄存器的第N级D-触发器(D-FF)之后。示出第N-2级D-FF的输出Q5001、第N-2级的D-FF的反相输出Qb5002、第N-1级的D-FF的输出Q5003、第N-1级的D-FF的反相输出Qb5004。
复位期间T1在信号①为H电平期间，能通过取第N-2级的D-FF的输出Q5001与第N-1级的D-FF的反相输出Qb5004的NAND并使NAND的输出反相而生成。CK信号取入期间T2在信号②为H电平期间，如使用第N-1级的D-FF的输出Q5003也可以。电位固定期间T3在信号③为H电平期间，能取第N-2级的D-FF的输出Q5001与第N-1级的D-FF的输出Q5003的NOR而生成。控制输出反相器的VDD输出的信号④，如使用信号②的反相信号也可以。
但是，上述说明的是完全没有信号延迟时的例子。实际上，需要注意到信号来延迟生成控制信号。特别是为防止贯通电流，需要注意使电位固定用开关断开后开始复位期间、为防止所输入的基准电位变化，结束复位期间后开始CK信号取入期间、输出反相器的VDD输出控制信号④在开始CK信号取入后，消除噪声影响后再接通(L1电平)。
在实施方式4，因生成CK信号的电平移位器的各控制信号，虽对使用N-2级的D-FF与N-1级的D-FF的输出生成的例子进行了说明，但不一定需要限于此。在复位期间使用N-3级的D-FF的输出，在CK信号取入期间也可以使用N-1级的D-FF的输出生成。必要时也可以根据目的由移位寄存器的输出脉冲适当地生成。
这样以来，能由移位寄存器的输出脉冲生成电平移位器的控制信号。
(实施例)
下面，记述有关本发明的实施例。
说明用实施方式1、2和3的电平移位器构成移位寄存器时的各级D-FF与电平移位器的连接关系。
[实施例1]
图6示出使用本发明电平移位器的移位寄存器构成例。
上述移位寄存器由多级电平移位器(LS)6001和D-FF6002构成。第N级电平移位器的输入N1与第N-2级D-FF的输出Q连接，第N级电平移位器的输入N2与第N-1级D-FF的输出Q连接，第N级电平移位器的输出OUT与第N-1级D-FF的CK2和第N级D-FF的CK1连接。第N-1级D-FF输出Q连接到第N级D-FF的输入IN，第N级D-FF的输出Q连接到第N+1级D-FF的输入IN。第N+1级电平移位器的输出OUT连接到第N级D-FF的CK2。
在本实施例中，虽然示出了构成移位寄存器的电平移位器的级数与触发器级数之比对应1∶1的例子，但构成移位寄存器的电平移位器级数与触发器级数之比也可以是1∶N(N为2或以上)。可以考虑电路的布局面积、工作频率、耗电等来适当选择。
[实施例2]
随后在图7(A)示出有关上述D-FF6002的构成例，在图7(B)示出时序图。
上述D-FF6002有串联连接的第1时钟控制式反相器7001与反相器7002，和与上述反相器环状连接的第2时钟控制式反相器7003。第1时钟控制式反相器7001由串联连接的第1P型TFT7004、第2P型TFT7005、第1N型TFT7006和第2N型TFT7007构成，第2时钟控制式反相器7003由串联连接的第3P型TFT7008、第4P型TFT7009、第3N型TFT7010和第4N型TFT7011构成。
第2N型TFT7007及第3P型TFT7008用CK1控制接通、断开，第1P型TFT7004及第4N型TFT7011用CK2控制接通、断开。将前级的D-FF的输出(IN)输入到第2P型TFT7005和第1N型TFT7006的栅极。
使用图7(B)的时序图说明本实施例的工作。
首先，在期间T1，在IN输入脉冲，成为H电平，第2P型TFT7005断开，第1 N型TFT7006接通。接着在期间T2，CK1成为H电平，第2N型TFT7007接通，结点Qb成为GND电位，结点Q成为VDD电位。随后在期间T3，CK2成为H电平，第4N型TFT7011接通，结点Qb照样保持GND电位。进而在期间T4，CK2成为L电平，第1P型TFT7004接通，第4N型TFT7011断开，结点Qb成为VDD电位，结点Q成为GND电位。
在本实施例，虽然使用图7(A)的D-FF，当然不限于该结构的触发器。
〔实施例3〕
在实施例4中，虽然说明了由移位寄存器的输出脉冲生成电平移位器的控制信号的时序，但在实际使用时，有必要考虑各控制信号的延迟并输入到电平移位器。下面示出其具体例。
图8(A)示出生成考虑了来自移位寄存器输出脉冲的延迟的电平移位器控制信号①、②、③和④的电路例。图8(B)示出其时序图。
对第N级电平移位器控制信号的生成进行说明。首先，将第N-2级D-FF的输出Q(N-2Q)和第N-1级D-FF的输出Q(N-1Q)输入到NOR8001，以NOR8001的输出作为信号③。第N-2级D-FF的输出Q(N-2Q)成为H电平时，信号③成为L电平。接着将第N-2级D-FF的输出Q(N-2Q)和用第1反相器8002使第N-1级D-FF的输出Q(N-1Q)反相后输入到NAND8003，用第2反相器8004使NAND8003的输出反相，生成信号①。与信号③比较，由于信号①方面在第2反相器8004部分延迟很多，信号③转向L电平后，信号①转向H电平。进而在第2反相器8004串联地添加多个反相器时，完全避免信号③的H电平和信号①的H电平重叠的时序，能避免贯通电流。
将第N-1级D-FF的输出Q的反相脉冲输入到串联连接的第1P型TFT8005、第2P型TFT8006及N型TFT8007内，第2型TFT8006及N型TFT8007的栅极上，信号①输入到第1型TFT8005的栅极上。第1P型TFT8005的源电极与VDD连接，N型TFT8007的源电极连接到GND，连接第2P型TFT8006及N型TFT8007的漏电极，串联连接第3反相器8008、第4反相器8009、第5反相器8010、第6反相器8011、以及第7反相器8012。
由于信号①输入到第1P型TFT8005的栅极，信号①变成L电平后，第3反相器8008的输入部变成H电平。进而用第4反相器8009使之反相并生成信号②。因此，复位期间与CK取入期间不重叠。
而且，信号②经过第5反相器8010、第6反相器8011和第7反相器8012生成信号④。因此，CK取入期间开始后，输出反相器能输出VDD。
在本实施例中，虽然说明了图8(A)的构成，但当然不限于该构成。可以考虑到各控制信号的延迟时间、频率等，做成适当的结构。
[实施例4]
本发明的显示装置能用在各种电子设备的显示部。特别是在要求耗电低的移动设备中希望使用本发明的显示装置。
具体地说，作为上述电子设备可举出：便携式信息终端(便携式电话、可移动计算机、便携式游戏机或电子书籍等)、电视摄像机、数码相机、护目型显示器、指示显示器、导航系统等。图9示出这些电子设备的具体例。
图9(A)是指示显示器，包括壳体9001、声音输出部9002、显示部9003等。本发明的显示装置能用于显示部9003。显示装置包括个人计算机用、电视广播接收用、广告显示用等全部信息显示装置。
图9(B)是可移动计算机，包括主体9101、记录笔9102、显示部9103、操作按钮9104、外部接口9105等。本发明的显示装置能用于显示部9103。
图9(C)是游戏机，包括主体9201、显示部9202、操作按钮9203等。本发明的显示装置能用于显示部9202。
图9(D)是便携式电话，包括主体9301、声音输出部9302、声音输入部9303、显示部9304、操作开关9305、天线9306等。本发明的显示装置能用于显示部9304。
如上所述，本发明的显示装置适用范围极其广泛，能用于所有领域的电子设备。
本发明在使用多晶硅TFT等特性离散大的晶体管，用振幅比电源电压小的CK信号使移位寄存器工作的情况下是非常有效的。使用本发明的移位寄存器几乎可忽略特性离散的影响。CK信号的电平移位器使用由移位寄存器产生的脉冲进行控制，由于CK信号的放大在必要的短期间工作，贯通电流流动的期间短，能提供耗电低的移位寄存器。

Claims (8)

1.一种移位寄存器，具有放大时钟信号的振幅的电平移位器，其特征在于，
所述电平移位器具有：
电容装置；
输入部连接到上述电容装置的第1电极的反相器；
将上述反相器的输入部和输出部电连接的装置；
将基准电位输入到上述电容装置的第2电极的第1装置；
将上述时钟信号输入到上述电容装置的第2电极的第2装置；
固定上述电平移位器的输出电位的第3装置；和
在上述电平移位器不工作的期间中固定上述反相器的输入部电位的第4装置，
上述电平移位器的控制信号由上述移位寄存器的输出脉冲生成。
2.按照权利要求1所述的移位寄存器，其特征在于，
使用上述时钟信号的H电平和L电平的电位当作上述基准电位。
3.一种移位寄存器，具有放大时钟信号的振幅的电平移位器，其特征在于，
所述电平移位器具有：
电容装置；
输入部连接到上述电容装置的第1电极的第1反相器；
输入部连接到上述第1反相器的输出部的第2反相器；
设置在上述第1反相器的输入部与输出部之间的第1开关；
设置在上述第1反相器的输入部与电源之间的第2开关；
将基准电位输入到上述电容装置的第2电极的第1装置；和
将上述时钟信号输入到上述电容装置的第2电极的第2装置，
上述第2反相器具有在上述第1反相器的输出不定的期间中固定上述电平移位器的输出电位的第3开关，
上述电平移位器的控制信号由上述移位寄存器的输出脉冲生成。
4.一种移位寄存器，具有放大时钟信号的振幅的电平移位器，其特征在于，
所述电平移位器具有：
串联连接的第1反相器和第2反相器；
设置在上述第1反相器的输入部与输出部之间的第1开关；
设置在上述第1反相器的输入部与电源之间的第2开关；
第1电极连接到上述第1反相器输入部的第1电容装置和第2电容装置；
将上述时钟信号的H电平作为基准电位输入到上述第1电容装置第2电极的第3开关；
将上述时钟信号的L电平作为基准电位输入到上述第2电容装置第2电极的第4开关；和
将上述时钟信号输入到上述第1电容装置和第2电容装置的第2电极的装置，
上述第2反相器具有在上述第1反相器的输出不定的期间中固定上述电平移位器输出电位的第5开关，
上述电平移位器的控制信号由上述移位寄存器的输出脉冲生成。
5.一种移位寄存器，具有放大时钟信号的振幅的电平移位器，其特征在于，
所述电平移位器具有：
串联连接的第1反相器和第2反相器；
设置在上述第1反相器的输入部与输出部之间的第1开关；
设置在上述第1反相器的输入部与电源之间的第2开关；
将第1电极连接到上述第1反相器输入部的第1电容装置和第2电容装置；
输出部连接到上述第1电容装置的第2电极的第3反相器；
设置在上述第3反相器的输入部与输出部之间的第3开关；
设置在上述第3反相器的输入部与电源之间的第4开关；
第1电极连接到上述第3反相器的输入部的第3电容装置；
将上述时钟信号的H电平的电位输入到上述第3电容装置的第2电极的第5开关；
输出部连接到上述第2电容装置的第2电极的第4反相器；
设置在上述第4反相器的输入部与输出部之间的第6开关；
设置在上述第4反相器的输入部与电源之间的第7开关；
第1电极连接到上述第4反相器的输入部的第4电容装置；
将上述时钟信号的L电平的电位输入到上述第4电容装置的第2电极的第8开关；和
将上述时钟信号输入到上述第3电容装置和第4电容装置的第2电极的装置，
上述第2反相器具有在上述第1反相器的输出不定的期间中固定上述电平移位器输出电位的第9开关，
上述电平移位器的控制信号由上述移位寄存器的输出脉冲生成。
6.按照权利要求1至5中任一项所述的移位寄存器，其特征在于，
构成上述移位寄存器的上述电平移位器的级数与触发器的级数之比是1∶N(N为2或以上)。
7.一种移位寄存器的驱动方法，
所述移位寄存器具有放大时钟信号的振幅的电平移位器，
所述电平移位器具有：
电容装置；
输入部连接到上述电容装置的第1电极的反相器；
设置在上述反相器的输入部与输出部之间的开关；
将基准电位输入到上述电容装置的第2电极的第1装置；
将时钟信号输入到上述电容装置的第2电极的第2装置；
固定上述电平移位器的输出电位的第3装置；和
固定上述反相器的输入部电位的第4装置，所述驱动方法其特征在于，
在复位期间，使上述开关接通，通过使上述反相器的输入部和输出部成为上述反相器的阈值电位，从而使上述电容装置的第1电极为上述阈值电位，借助上述第1装置使上述电容装置的第2电极为基准电位；
在时钟取入期间，借助上述第2装置将上述时钟信号输入到上述电容装置的第2电极，根据来自上述基准电位的电位变动，借助上述第3装置与所输入的上述时钟信号对应地输出H电平或L电平，
在上述反相器的输出不定的期间中，用上述第3装置固定上述电平移位器的输出电位，
在上述电平移位器不工作的期间中，用上述第4装置固定上述反相器的输入部电位，
上述电平移位器的控制信号由上述移位寄存器的输出脉冲生成。
8.按照权利要求7所述的移位寄存器的驱动方法，其特征在于，使用上述时钟信号的H电平与L电平的电位当作上述基准电位。
CNB200380107124XA 2002-12-19 2003-12-15 移位寄存器及其驱动方法 Expired - Fee Related CN100530961C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002368888 2002-12-19
JP368888/2002 2002-12-19

Publications (2)

Publication Number Publication Date
CN1729623A true CN1729623A (zh) 2006-02-01
CN100530961C CN100530961C (zh) 2009-08-19

Family

ID=32677130

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200380107124XA Expired - Fee Related CN100530961C (zh) 2002-12-19 2003-12-15 移位寄存器及其驱动方法

Country Status (9)

Country Link
US (5) US6870895B2 (zh)
EP (1) EP1575167B1 (zh)
JP (1) JP4583933B2 (zh)
KR (3) KR101079760B1 (zh)
CN (1) CN100530961C (zh)
AU (1) AU2003289344A1 (zh)
DE (1) DE60326642D1 (zh)
TW (3) TW200711310A (zh)
WO (1) WO2004057760A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110264936A (zh) * 2019-06-24 2019-09-20 京东方科技集团股份有限公司 栅极驱动电路和显示装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1234673B1 (en) * 2001-02-09 2008-07-23 Seiko Epson Corporation Ink jet recording apparatus, control and ink replenishing method executed in the same, ink supply system incorporated in the same, and method of managing ink amount supplied by the system
US7142030B2 (en) * 2002-12-03 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit and electronic device
JP3974124B2 (ja) * 2003-07-09 2007-09-12 シャープ株式会社 シフトレジスタおよびそれを用いる表示装置
JP4457810B2 (ja) * 2004-03-04 2010-04-28 富士電機システムズ株式会社 表示装置駆動回路
JP4082384B2 (ja) * 2004-05-24 2008-04-30 セイコーエプソン株式会社 シフトレジスタ、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器
WO2006064822A1 (en) * 2004-12-13 2006-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance using the same
JP4826213B2 (ja) * 2005-03-02 2011-11-30 ソニー株式会社 レベルシフト回路およびシフトレジスタ並びに表示装置
US7483013B2 (en) * 2005-05-20 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, and electronic appliance therewith
TWI274349B (en) * 2005-07-12 2007-02-21 Chi Mei Optoelectronics Corp Shift register
KR100624115B1 (ko) * 2005-08-16 2006-09-15 삼성에스디아이 주식회사 유기전계발광장치의 발광제어 구동장치
JP4887799B2 (ja) * 2006-01-20 2012-02-29 ソニー株式会社 表示装置および携帯端末
TWI325132B (en) * 2006-02-10 2010-05-21 Au Optronics Corp Shift register capable of self feedback
EP2056450B1 (en) * 2006-08-25 2013-01-23 Sharp Kabushiki Kaisha Amplifier circuit and display device having the same
TWI514348B (zh) 2006-09-29 2015-12-21 Semiconductor Energy Lab 顯示裝置和電子裝置
JP5246726B2 (ja) * 2006-10-05 2013-07-24 株式会社ジャパンディスプレイウェスト シフトレジスタ回路および表示装置
US20080088353A1 (en) * 2006-10-13 2008-04-17 Chun-Hung Kuo Level shifter circuit with capacitive coupling
US20090096491A1 (en) * 2007-10-15 2009-04-16 Seiko Epson Corporation Driver circuit, data driver, integrated circuit device, and electronic instrument
JPWO2009147770A1 (ja) * 2008-06-02 2011-10-20 パナソニック株式会社 クロック信号増幅回路
US8860461B2 (en) * 2010-04-22 2014-10-14 Freescale Semiconductor, Inc. Voltage level shifter, decoupler for a voltage level shifter, and voltage shifting method
KR20120091880A (ko) * 2011-02-10 2012-08-20 삼성디스플레이 주식회사 인버터 및 이를 이용한 유기전계발광 표시장치
JP5181057B1 (ja) * 2011-12-02 2013-04-10 シャープ株式会社 液晶表示装置、及び、テレビジョン受像機
US9202590B2 (en) 2013-07-29 2015-12-01 Broadcom Corporation Low power shift register
JP6225790B2 (ja) * 2014-03-27 2017-11-08 富士通株式会社 データ転送回路

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126319A (ja) * 1982-08-31 1984-07-20 Toshiba Corp チヨツパ形コンパレ−タ
DE3339253A1 (de) * 1983-10-28 1985-05-09 Siemens AG, 1000 Berlin und 8000 München Cmos-inverter
US4633222A (en) * 1985-10-01 1986-12-30 Rca Corporation Clock shaping circuit and method
JPS62220026A (ja) * 1986-03-20 1987-09-28 Toshiba Corp 出力バツフア回路
US4760279A (en) * 1986-07-02 1988-07-26 Kabushiki Kaisha Toshiba Noise cancelling circuit
JPS63299513A (ja) * 1987-05-29 1988-12-07 Toshiba Corp 出力回路
JP2541244B2 (ja) * 1987-10-30 1996-10-09 日本電気株式会社 クロック発生回路
JPH01138808A (ja) * 1987-11-26 1989-05-31 Toshiba Corp 電圧比較回路
NL8800234A (nl) * 1988-02-01 1989-09-01 Philips Nv Geintegreerde schakeling met logische circuits en ten minste een push-pull-trap.
JP2542678B2 (ja) * 1988-06-17 1996-10-09 富士通株式会社 半導体装置
JPH0695635B2 (ja) * 1988-06-21 1994-11-24 日本電気株式会社 レベルシフト回路
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
US5262685A (en) * 1991-10-16 1993-11-16 Unitrode Corporation High-speed, low power auto-zeroed sampling circuit
US5696463A (en) * 1993-11-02 1997-12-09 Hyundai Electronics Industries Co., Ltd. Address transition detecting circuit which generates constant pulse width signal
JPH07273616A (ja) * 1994-03-29 1995-10-20 Kawasaki Steel Corp チョッパ型コンパレータ
US5491429A (en) * 1994-09-16 1996-02-13 At&T Global Information Solutions Company Apparatus for reducing current consumption in a CMOS inverter circuit
JP3734537B2 (ja) 1995-09-19 2006-01-11 シャープ株式会社 アクティブマトリクス型液晶表示装置及びその駆動方法
KR0163938B1 (ko) * 1996-01-13 1999-03-20 김광호 박막 트랜지스터형 액정표시장치의 구동회로
JPH10145220A (ja) * 1996-11-13 1998-05-29 Toshiba Corp 駆動回路及び半導体集積回路
US5825219A (en) * 1997-02-21 1998-10-20 Silicon Integrated System Corp. Fast edge rate signal driver
JPH10242834A (ja) * 1997-02-26 1998-09-11 Nippon Precision Circuits Kk Ｃｍｏｓ回路
TW402841B (en) * 1997-04-24 2000-08-21 Hitachi Ltd Complementary MOS semiconductor circuit
JPH1186586A (ja) 1997-09-03 1999-03-30 Furontetsuku:Kk シフトレジスタ装置および表示装置
JP3288962B2 (ja) 1997-11-10 2002-06-04 日本プレシジョン・サーキッツ株式会社 ３値出力回路
JPH11184432A (ja) 1997-12-19 1999-07-09 Sony Corp 液晶表示装置の駆動回路
JPH11184440A (ja) 1997-12-25 1999-07-09 Sony Corp 液晶表示装置の駆動回路
US6433607B2 (en) 1998-01-21 2002-08-13 Fujitsu Limited Input circuit and semiconductor integrated circuit having the input circuit
US6879313B1 (en) * 1999-03-11 2005-04-12 Sharp Kabushiki Kaisha Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices
KR20000065711A (ko) * 1999-04-08 2000-11-15 윤종용 펄스발생기를 채용한 내부클럭신호 발생회로
JP3473745B2 (ja) 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
JP3428527B2 (ja) * 1999-09-29 2003-07-22 日本電気株式会社 波形整形回路
JP2002196732A (ja) * 2000-04-27 2002-07-12 Toshiba Corp 表示装置、画像制御半導体装置、および表示装置の駆動方法
JP2001332696A (ja) 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路
JP3607580B2 (ja) 2000-07-10 2005-01-05 沖電気工業株式会社 電圧制御発振器
US7180496B2 (en) * 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
JP3428593B2 (ja) 2000-09-05 2003-07-22 株式会社東芝 表示装置及びその駆動方法
KR100467990B1 (ko) 2000-09-05 2005-01-24 가부시끼가이샤 도시바 표시 장치
JP2002111479A (ja) 2000-09-29 2002-04-12 Ricoh Co Ltd レベルシフト回路
TW562964B (en) * 2001-03-08 2003-11-21 Sanyo Electric Co Image display device
JP4707858B2 (ja) 2001-03-28 2011-06-22 ソニー株式会社 シフトレジスタおよびこれを用いた表示装置、ならびにカメラシステムおよび携帯端末装置
US6512407B2 (en) 2001-04-05 2003-01-28 Parthus Ireland Limited Method and apparatus for level shifting approach with symmetrical resulting waveform
US6700415B2 (en) 2001-06-07 2004-03-02 Atmel Corporation Sense amplifier with configurable voltage swing control
KR100397890B1 (ko) 2001-07-04 2003-09-19 삼성전자주식회사 펄스 신호를 발생시키는 고속 입력 리시버
JP3800050B2 (ja) * 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
JP4327411B2 (ja) * 2001-08-31 2009-09-09 株式会社ルネサステクノロジ 半導体装置
JP2003179068A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 画像表示装置およびその製造方法
US6650157B2 (en) 2002-01-11 2003-11-18 Sun Microsystems, Inc. Using a push/pull buffer to improve delay locked loop performance
US6753707B2 (en) * 2002-04-04 2004-06-22 Oki Electric Industry Co, Ltd. Delay circuit and semiconductor device using the same
US7142030B2 (en) * 2002-12-03 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit and electronic device
JP4551731B2 (ja) * 2004-10-15 2010-09-29 株式会社東芝 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110264936A (zh) * 2019-06-24 2019-09-20 京东方科技集团股份有限公司 栅极驱动电路和显示装置

Also Published As

Publication number Publication date
TW200421248A (en) 2004-10-16
KR20110052738A (ko) 2011-05-18
TW201205548A (en) 2012-02-01
JPWO2004057760A1 (ja) 2006-04-27
KR20100132054A (ko) 2010-12-16
KR101079760B1 (ko) 2011-11-04
US20100183114A1 (en) 2010-07-22
KR101037120B1 (ko) 2011-05-26
KR20050085458A (ko) 2005-08-29
US20050134325A1 (en) 2005-06-23
US7680239B2 (en) 2010-03-16
US20110148517A1 (en) 2011-06-23
US20040202276A1 (en) 2004-10-14
EP1575167B1 (en) 2009-03-11
US7079617B2 (en) 2006-07-18
CN100530961C (zh) 2009-08-19
US20060245535A1 (en) 2006-11-02
AU2003289344A1 (en) 2004-07-14
US8189733B2 (en) 2012-05-29
EP1575167A1 (en) 2005-09-14
TWI450258B (zh) 2014-08-21
TWI328929B (zh) 2010-08-11
EP1575167A4 (en) 2006-05-17
TW200711310A (en) 2007-03-16
US8526568B2 (en) 2013-09-03
TWI352331B (en) 2011-11-11
US6870895B2 (en) 2005-03-22
DE60326642D1 (de) 2009-04-23
JP4583933B2 (ja) 2010-11-17
WO2004057760A1 (ja) 2004-07-08
KR101129614B1 (ko) 2012-03-27

Similar Documents

Publication Publication Date Title
CN1729623A (zh) 移位寄存器及其驱动方法
CN1320760C (zh) 钟控反相器、“与非”门、“或非”门和移位寄存器
CN1388501A (zh) 脉冲输出电路、移位寄存器和显示器件
CN1285961C (zh) 驱动电路、光电装置及其驱动方法
CN100338879C (zh) 配备了校正电路的数字电路及具有该数字电路的电子装置
CN1758305A (zh) 电源电路、显示驱动器、光电装置及电子设备
CN100350443C (zh) 电源电路、显示驱动器及电压供给方法
CN1504990A (zh) 电源供给方法及电源电路
CN1969341A (zh) 移位寄存器及半导体显示装置
CN1527324A (zh) 升压电路
CN1758318A (zh) 源极驱动器、光电装置及电子设备
CN1758319A (zh) 伽马校正电路、显示驱动器、光电装置及电子设备
CN1744184A (zh) Tft基板、具有其的显示装置及驱动该显示装置的方法
CN1648971A (zh) 显示设备及其驱动电路
CN1645728A (zh) 升压电路、电源电路及液晶驱动装置
CN1658053A (zh) 光敏器件以及包含光敏器件的显示装置
CN1787059A (zh) 显示装置及其驱动方法
CN1794332A (zh) 驱动电路、移位寄存器及液晶驱动电路
CN1256480A (zh) 工作电路及使用该工作电路的液晶显示板的内置驱动电路
CN1577476A (zh) 显示驱动器、显示装置及驱动方法
CN1605905A (zh) 液晶显示装置、电源电路及液晶显示装置的控制方法
CN1831925A (zh) 半导体电路、电光装置的驱动电路及电子设备
CN1601597A (zh) 显示驱动器、电光学装置以及电光学装置的驱动方法
CN1748366A (zh) 半导体器件和使用该半导体器件的显示器件
CN1514422A (zh) 电子模块及其制造方法、驱动方法、电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20201215