CN1708844A - 通过共注入而在基底中形成弱化区的方法 - Google Patents

通过共注入而在基底中形成弱化区的方法 Download PDF

Info

Publication number
CN1708844A
CN1708844A CNA2003801024380A CN200380102438A CN1708844A CN 1708844 A CN1708844 A CN 1708844A CN A2003801024380 A CNA2003801024380 A CN A2003801024380A CN 200380102438 A CN200380102438 A CN 200380102438A CN 1708844 A CN1708844 A CN 1708844A
Authority
CN
China
Prior art keywords
substrate
depth
manufacture method
degree
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801024380A
Other languages
English (en)
Other versions
CN100587940C (zh
Inventor
B·阿斯帕
C·拉格
N·苏斯比
J-F·米乔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
US Atomic Energy Commission (AEC)
Original Assignee
US Atomic Energy Commission (AEC)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by US Atomic Energy Commission (AEC) filed Critical US Atomic Energy Commission (AEC)
Publication of CN1708844A publication Critical patent/CN1708844A/zh
Application granted granted Critical
Publication of CN100587940C publication Critical patent/CN100587940C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

本发明涉及一种薄层制造方法，其中，通过在基底(1)中注入化学物质产生弱化埋入区，以便之后可沿着所述弱化区开始所述基底(1)的断裂，以从其分离出所述薄层(6)。根据本发明，所述制造方法尤其包括以下步骤：a)在基底(1)中的“主”深度(5)的“主”化学物质(4)的“主”注入；b)在基底(1)中的不同于所述“主”深度(5)的“次”深度(3)的至少一种“次”化学物质(2)的至少一次“次”注入，其中所述“次”化学物质(2)在弱化基底(1)方面的效力不及主物质(4)，并且其浓度高于主物质(4)的浓度；c)所述次物质(2)的至少一部分向主深度(5)附近迁移；以及d)沿着主深度(5)开始所述断裂。本发明同样涉及借助本发明方法获得的薄层。

Description

通过共注入而在基底中形成弱化区的方法
本发明涉及分离“源”基底表面的薄层，其目的通常是将该薄层转移到“目标”基底上。
“薄层”通常是指其厚度通常为几十埃至几微米的层。
存在许多应用实例，在这些应用中，层转移技术可以解决将层结合到按理说并不适合制造它们的载体上的问题。薄层转移到另一个载体上为工程师们提供了一个有价值的选择，以设计通过其它途径不可能实现的结构。
薄膜的这种提取例如可以实现所谓的“埋入式”结构，如用于动态随机存取存储器(DRAM)的埋入式电容器，其中，电容器被制成，然后被转移到另一个硅基底上；随后在这个新基底上制作电路的其余部分。
另一个实例是在与电信和微波相关的应用领域中遇到的。在这种情况下，优选将微型元件在最终阶段集成到具有高电阻率(通常为至少几千欧姆·厘米)的载体上。但是，不容易获得与通常使用的标准基底具有相同成本和质量的高电阻率基底。一种解决方案是在标准基底上制成微型元件，然后在最后阶段期间将包含微型元件的薄层转移到绝缘基底上，如玻璃、石英、蓝宝石。
从技术的角度看，这些转移操作的主要益处在于，使得微型器件在其中制造的层的性质与用作最终载体的层的性质不相关，因而在其他很多情况下都是有益的。
还可提到的是其中有利于微型元件制造的基底过分昂贵的情况。在这种情况下，例如对于碳化硅的基底，其提供了较好的性能(更高的使用温度，显著提高的最大使用功率和频率等)，但其成本与硅相比是非常高的，因而有利的是，将昂贵基底(此处指碳化硅)的薄层转移到便宜基底(此处指硅)上，并回收该昂贵基底的其余部分以便再利用，任选地在再循环操作之后。转移操作可在制造微型元件之前、之中或之后进行。
上述技术在薄基底的获得对于最终应用来说具有重要性的所有领域中都是有益的。尤其可提到的是功率应用，这是出于与排热有关的原因(基底越薄，排热越好)，或者因为电流有时应当以与该电流所流过的厚度成一级近似比例的损耗来流过基底厚度。还可以提到智能卡的应用，在这类应用中，出于柔性的原因而需要薄基底。同样还可提到用于制造三维电路以及堆叠结构的应用。
对于许多应用而言，初步步骤在厚基底或标准厚度基底上完成，好处在于，一方面是对不同技术步骤良好的机械耐受性，另一方面符合与其在某些生产设备上的处理相关的标准。因而需要执行达到最终应用的变薄处理。
为了将薄层从源基底转移到目标基底，某些已知方法的基础在于，通过注入一种或多种物质而在材料中产生弱化(fragile)埋层。
专利申请FR-2681472披露了这样一种方法。注入的物质形成埋入区，该埋入区由于缺陷的存在而被弱化，这些缺陷例如是微腔，尤其是微泡(其形状为基本上球形)或片晶(基本上透镜状)。该埋入区和源基底的表面一起界定了随后被转移至目标基底上的薄层。
关于涉及通过注入一种或多种气态物质产生弱化埋层的其它方法，可参考文件US-5,374,564(或EP-A-533551)，US-6,020,252(或EP-A-807970)，FR-2767416(或EP-A-1010198)，FR-2748850(或EP-A-902843)，FR-2748851，和FR-2773261(或EP-A-963598)。
由离子注入产生的缺陷的特征尺寸从一个纳米到几十个纳米。以此方式弱化的基底可在需要时经受热处理：随后采取步骤防止导致表面脱落或变形的热退火。弱化的基底还可经受沉积、热氧化、或者气相或液相外延步骤，或者产生电子或光学微型元件和/或传感器的处理。
如果注入剂量选择合适的话，则在随后例如通过热处理将能量输入到弱化埋入区将有利于微腔的生长，从而形成微裂纹。注入的埋层被用作基底中的捕集层。这可将气态物质以足够的数量优先限定在该捕集层中，这些气态物质有助于最终分离由埋入区和源基体表面所界定的表面薄层。
这一分离步骤可以借助适当的热处理和/或机械处理来实施。
这种弱化埋入层法的优点在于可产生在从几十埃到几微米厚度范围内的基于结晶材料(Si，SiC，InP，AsGa，LiNbO3，LiTaO3等)的非常均匀的层。更大的厚度也可以达到。
上述方法尤其可以使基底在分离后再利用，这些基底在每个循环时消耗都特别少。实际上，基底的厚度通常为几百微米。因而，所用的基底可被称作“可再循环”的基底。
注入到源基底中的气态物质例如可以是稀有气体和/或氢的离子。
Agarwal等的文章《Efficient production of silicon-on-insulatorfilms by co-implantation of He+with H+》(Appl.Phys.Lett.，Vol.72，No.9，1998年3月)描述了一种包括在硅基底上共注入两种化学物质(即氢和氦)的方法。作者们明确指出，这两种注入物质的注入分布(profil)必须被定位在同一深度。与仅使用两种化学物质中的任一种相比，这样可以减少可在随后实现断裂所需的总剂量：按照作者所说，这项技术可将注入的总剂量减少约50％。作者同样披露，两种注入物质的注入顺序很重要：应当先注入氢，然后再注入氦；根据作者所说，如果先注入氦，注入总剂量的减少量将较小。
当例如通过离子注入来使原子穿透到源基底中时，这些原子按照类高斯分布进行分布，该分布包括峰(pic)并且在某个深度具有最大浓度，该深度随着原子注入能量而增加。从在此被称作“临界”浓度的浓度开始，注入的原子在材料中产生缺陷，这会降低材料的晶体质量，正如在上面所解释的，缺陷的形式例如是微泡和/或片晶和/或微腔和/或位错环和/或其他晶体缺陷。该临界浓度很大程度上取决于注入的物质以及在其中被注入的源基底的性质。
基底随后的断裂将在晶体缺陷密度足够高的所有深度中发生，这要求注入的浓度要以足够的量超过临界浓度。由于注入峰的深度随着离子注入能量而变化，因而该能量最终决定要转移的薄层的厚度。
在断裂之后，被转移的薄层在表面上包括干扰层：在本发明的范围内，“干扰层”指的是包括残留物的层，该残留物呈粗糙的和晶体缺陷的形式，对离子注入具有破坏作用。该干扰层的厚度随着注入能量和注入的离子浓度而增加。
为了获得具有良好质量的被转移薄层，必须清除该干扰层。可以实现这种清除的技术有很多：例如，化学-机械抛光、牺牲氧化或(湿法或干法)化学腐蚀。需要指出，除去的厚度越大，被转移薄层的厚度均匀性降低的风险就越大。降低该干扰层的厚度可以限制如上所述的处理，因而特别有利于被转移薄层的厚度均匀性。在一些应用中，降低转移后的基底处理成本也是一个主要的优势。
专利申请WO99/39378披露了一种可以减少断裂步骤后位于被转移薄层表面上的干扰层的厚度的方法。该文献提出在源基底上进行多重注入。其步骤包括：
-在源基底中的第一深度注入原子，以获得在该第一深度的原子第一浓度，
-在同一基底中与第一深度不同的第二深度注入原子，以获得在该第二深度的原子第二浓度，该浓度低于第一浓度，并且
-进行基底处理，该基底处理适于使在第二深度注入的至少一部分原子向第一深度迁移，以优先在第一深度产生微腔。
该发明的一般原理在于在两个或多个不同深度的两个或多个注入的顺序。术语“主峰”在下文中用于表示希望随后在该处实施断裂的注入物质峰，而术语“次峰”在下文中用于指其他所有注入物质。
上述方法的缺点在于，在一个或多个次峰(其形成第一峰的原子储器)的注入的离子的浓度保持低于在主峰的浓度。因此，如果需要显著降低在所述第一深度注入的离子的浓度(为了降低断裂后干扰区的厚度)，则需要执行大量的连续注入，以在源基底中引入用于随后在第一峰实现断裂所必须的原子量。实施大量注入增加了该方法的成本，并且使这一系列的步骤变得特别复杂。
为了弥补这个缺陷，根据第一方面，本发明提出一种制造薄层的方法，其中，通过在基底中注入化学物质产生弱化埋入区，以便之后可在沿着所述弱化区开始所述基底的断裂，以便从其分离出所述薄层，所述方法的优异之处在于：
a)在该基底中的“主”深度的“主”化学物质的“主”注入，并且
b)在该基底中的不同于所述“主”深度的“次”深度的至少一种“次”化学物质的至少一次“次”注入，其中所述“次”化学物质在弱化基底方面的效力不及主物质，并且其浓度高于主物质的浓度，其中所述步骤a)和b)可以按照任意顺序实施，并且该方法还包括以下步骤：
c)所述次物质的至少一部分向主深度附近迁移，以及
d)沿着主深度开始所述断裂。
因而，根据本发明，注入了至少两种不同物质，其特征在于它们在源基底上形成弱化区的效力不同。“弱化”是指形成微泡和/或微腔和/或片晶和/或其他晶体缺陷类型的特定缺陷，其形状、尺寸、密度有利于在该区域中随后的断裂蔓延。给定的化学物质在形成弱化区方面的效力在很大程度上取决于构成基底的材料。例如，被注入的主化学物质可以是氢离子，次化学物质可以由至少一种稀有气体的离子构成，而基底可由硅制成，不过这种组合并不是限制性的。
注入分布之一确定之后将开始断裂的位置，该断裂可以使表面薄层转移。另一个注入分布对应于在迁移后有利于断裂蔓延的储器。两个注入通常就足够了。
应当指出，较低效力的物质的次浓度可以是足以使基底随后在次注入水平上断裂的浓度的一大部分(当选择所述次浓度时，必然需要保持某个安全界限以避免基底在该水平上断裂)。不过，根据本发明，由于次物质的效力低于主物质，这意味着在实践中次浓度可以远高于主浓度。
因而，根据本发明，通过少的注入次数，可以获得适于以后作为断裂线并且其中干扰层较薄的弱化区。
并不想提供确定的物理解释，本发明的这些优点可被归因于下面的机理。在考虑该机理时必须牢记，在注入后，注入的离子在必要时可形成中性原子，或与基底结合。
物质的所述“效力”，即其弱化基底的能力，很可能与前面提到的在通过注入产生的缺陷中的注入物质的捕集同时存在。例如，在硅中注入H+离子的情况下，已知这两种效应很可能源自该物质与基底形成化学键的能力。因此，在步骤c)的过程中，对于远离其注入峰而扩散的趋势，次物质要强于主物质，这恰恰是因为次物质的效力不及主物质。以浓缩游离气体形式存在的次物质随后被容纳在通过主注入而在之前产生的微腔中，并有利于微腔的生长，同时在主峰的水平上不会增加干扰区的尺寸。
根据一些特定的特征，所述次深度大于所述主深度。在这种情况下，由次注入产生的任何晶体缺陷将位于通过本发明方法获得的薄层之外。这种配置有利于获得高质量的薄层。
根据其它特定的特征，相反地，次深度小于主深度。这在某些应用中可能是有利的，例如当需要进行次注入以在薄层内形成特定晶体缺陷层时；该缺陷层例如可以具有电绝缘和/或捕集性质。
根据一些特定的特征，通过适当的热处理有利于所述迁移步骤c)。该特征显著地提高了本发明方法的效力，并减少了其实施时间。这是因为这种热处理具有双重作用：一方面，它有利于在主峰水平上存在的晶体缺陷的生长，另一方面，它同时有利于次物质(离子或原子)的迁移。
根据其它一些特定的特征，所述步骤d)借助于适当的热处理来实施。由于这种热处理，次物质气体在主注入峰的水平产生大的压力效应，这有利于源基底的断裂。
可根据所涉及的应用来细致地选择所使用的热处理的特性。例如，对某些应用而言，在热预算(budget thermique)低于不存在步骤b)和c)时(即按照现有技术)开始所述断裂所必需的热预算的情况下进行操作是有益的，并且可以是基于本发明(“热预算”是指在给定的时间施以给定的温度)。从另一个观点来看，已知一个预定的热预算(本发明的一个特定应用所要求的)，则务必要遵守该热预算，如果需要的话，通过注入更多的次物质来进行，该次物质多于在高于所述预定热预算的热预算时开始所述断裂所需的次物质。
根据第二个方面，本发明涉及通过以上简述的本发明方法之一获得的在其转移到最终载体上之前或之后的薄层。
通过阅读以非限制性实施例的方式提供的本发明特定实施方案的以下详细描述，本发明的其他方面和优点将会变得更加清晰。所述描述参照附图，其中：
-图1表示，对于以实例的形式示出的三个注入剂量，在基底中注入的氢离子或氢原子的浓度分布随着在基底中的深度而变化的示意图，
-图2表示，在硅中注入H+离子的情况下，干扰区厚度随着注入剂量而变化的示意图，
-图3a至3d表示本发明方法的连续的主要步骤，并且
-图4表示，在图3a和3b所示的步骤期间注入的主物质和次物质的浓度分布随着在基底的深度而变化的示意图。
图1以实例的形式显示了在硅基底中的H+离子的三个注入分布。这些分布显示了在基底中获得的浓度(表示为氢离子或原子的数量/cm3)随着在基底的注入面下的深度而变化，注入剂量是1.5×1016H+/cm2，6.0×1016H+/cm2和1.0×1017H+/cm2，并且能量约为75keV。该图纯示意性地显示了由离子注入引起的晶体缺陷出现的最低浓度量(临界浓度)。
在该图中，三条浓度曲线超于该临界浓度之上，因此，对于每条浓度曲线来说，可由此推导出在基底中主要位于两个深度之间干扰区(包含由离子注入引起的晶体缺陷的区域)的存在，在这两个深度，所述曲线与该临界浓度线相交。
干扰区的相应厚度因而可以与足够高剂量的每个注入相关联，正如图1中所示意性显示出的。图2示出了与该厚度相关的实验数据，注入剂的范围从0.5×1016H+/cm2到1.2×1017H+/cm2，并且能量约为75keV。需要指出，干扰区的宽度随着注入剂量而增加，在此约为50纳米至250纳米(nm)。在断裂后，在被转移薄层的表面显出的干扰层的厚度大约是断裂之前的干扰区厚度的1/3至2/3。
图3a至图3d显示了根据本发明一个实施方式的方法的连续的主要步骤。
图3a显示在源基底1中注入“次”化学物质2，这在基底1中的“次”深度峰3的周围产生次物质2的浓度。
图3b显示在基底1的同一部分之上注入“主”化学物质4，这在基底1中的“主”深度峰5的周围产生主物质4的浓度。
在主峰5的水平，本发明方法教导了注入在弱化源基底方面具有高效力的主物质4。在次峰3的水平，注入在形成弱化缺陷方面效力较低的物质2。
这里示出的实施方式涉及一种应用，对于这种应用来说，重要的是优化在该方法结束时获得的薄层的质量。这就是在这果为什么在大于主物质4的注入深度5(在该深度，基底1随后断裂)的深度3注入次物质2(其用于构成原子的储器)的原因。
图3c表明本发明该实施方式接下来的步骤。在这一步骤中，如同在导论中所解释的，优选应用热处理(炉和/或局部加热和/或激光束，或其他)。这些物质的一大部分将供给在主峰(5)的水平存在的晶体缺陷，并有利于这些缺陷的增长。
最后，图3d表明在主深度5使基底1断裂的传统操作，以便在源基底1上分离出薄层6，该薄层6在需要时被转移至目标基底(未标出)上。该分离操作露出了薄层6表面上的薄干扰层7(以及源基底1表面上的另一个干扰层)。
通过应用热处理(炉和/或局部加热和/或激光束或其他)，和/或通过应用机械应力，如流体(气体、液体)喷射和/或在弱化区插入薄片，和/或应用拉伸、剪切或弯曲应力于基底上，和/或声波(超声波或其它)，断裂可任选地以一种已知的方式开始。
如果在迁移步骤c)期间选择使用热处理，则出于简化操作的原因，有利的是使用与步骤d)同样的热处理。因而可以无需任何中断地便利地实施步骤c)和d)。
根据一个变化形式，首先采用已知方式施以一个加厚层，如氧化物、氮化物等的层；尤其是对于转移和/或抛光步骤来说，该载体的存在硬化了从弱化基底转移的层；在主峰水平上的断裂蔓延因而获得了一个自支撑层，该层包括来自源基底的薄层和该加厚层。
另一种变化形式是将已进行注入的源基底和目标基底结合在一起。例如，目标基底可由硅、塑料材料或玻璃制成，它可以是柔性或刚性的。这种结合例如可以通过直接结合(分子粘附)，或通过使用胶或其他粘结剂来实现；沿着弱化区的宏观断裂因而使得由源基底和目标基底构成的结合结构被分成了两部分：第一部分由来自源基底并被转移到目标基底上的表面薄层构成，而第二部分由已被剥离了表面薄层的源基底构成。
根据又一个变化形式，在步骤d)之前或之中，在基底1上施以“手柄”载体，之后，薄层6被转移到最终载体上。
在该表面薄层分离和转移之后，该弱化基底的其余部分可被再循环利用，或者作为源基底，或者在需要时作为目标基底。
与文件WO99/39378中所描述的技术相比，本发明方法的优点在于，由于在主峰和次峰的水平上注入的两种物质的不同属性，因而与在单一注入情况下所需的常规剂量(例如，在硅中仅注入氢离子的情况下，该常规剂量是5×1016至1017H+/cm2)相比，在主峰水平上注入的剂量大幅减少。本发明人已经测出，主物质剂量的减少高达80％。同时，由图4可以看出，在次峰3的水平注入的物质2的浓度可明显地超过在主峰5的水平注入的物质4的浓度。因而，次峰3被用作要迁移到主峰5的次物质2的储器。
本发明尤其适用于要求低热预算的应用。例如，如果需要将材料A的薄层转移并结合到材料B的基底上，并且这两种材料的机械性质(例如它们的热膨胀系数)不同，则所使用的热处理不能超过一个特定的热预算，如果超过了该特定的热预算，则由材料A和B的两个基底构成的结合结构可能会受到损害(如断裂和/或脱落)。
对于这类应用，可通过下述操作来实施本发明方法：选择两种物质的注入剂量，以便同时地，在低温下在预定的深度开始断裂并将干扰区限制在预定的厚度。与本发明的剂量相比，次物质2的剂量因而被增加，以便有利于断裂动力学；而且，在主峰水平上注入的物质4的剂量可介于本发明剂量和定位断裂所必需的常规剂量之间。借助于这些特征，低温下的断裂可在一个合理的时间内获得，同时保持由于断裂后的薄干扰区而带来的优点。
为了完善本发明的说明，下面将给出实施本发明的三个数值实施例。
根据第一实施例，在表面上包含气相法二氧化硅(SiO2)层(例如，厚度为50nm)的硅(Si)基底用氖原子按照2×1016Ne/cm2注入，能量为210keV，然后用氢按照7×1015H+/cm2注入，能量为20keV。随后，该源基底通过直接结合而与目标Si基底接合。500摄氏度的热处理引起了位于氢峰水平的微腔和/或片晶的生长：氖原子向该氢峰迁移并参与晶体缺陷的生长，这导致了最终的断裂。通过本发明，干扰区的宽度不超过大约70nm，而在根据现有技术的单一注入的情况下(约5×1016H+/cm2)，干扰区的宽度约为150nm。
根据第二实施例，在其上已沉积了SiO2层(例如，厚度为100nm)的锗(Ge)基底用氦原子按照4×1016He/cm2注入，能量为180keV，然后用氢按照2×1016H+/cm2注入，能量为60keV。随后，该源基底通过直接结合而与目标Si基底接合。300摄氏度的热处理引起了位于氢峰水平的微腔和/或片晶的生长，氦原予一直扩散到了该晶体缺陷区，并参与它们的加压和生长。在氢分布水平上的最终断裂导致了Ge层转移到Si基底上。通过本发明，干扰区的宽度仅为大约300nm，而在根据现有技术的单一注入的情况下，干扰区的宽度约为400nm。
根据第三实施例，在表面上包含气相法二氧化硅(SiO2)层(例如，厚度为200nm)的硅(Si)基底用氦原子按照4×1016He/cm2注入，能量为180keV，然后用氢按照2×1016H+/cm2注入，能量为75keV。随后，该源基底通过直接结合而与熔融二氧化硅目标基底接合。这两种材料的热膨胀系数的差异导致必须应用热处理，以能够在低温断裂，通常约为300摄氏度。通过利用传统上使用的单一注入氢的剂量(约9×1016H+/cm2)，在低温下沿着弱化区的Si基底开始断裂需要几天的时间。相比之下，在上述的共注入条件下，热处理导致位于氢峰水平上的腔的生长，氦原子一直扩散至晶体缺陷区，并参与它们的加压和生长，这样，在氢分布水平上的最终断裂只需要大约一个小时就可以实现。因而，Si层被有效地转移到熔融二氧化硅基底上。而且，借助于本发明，干扰区的宽度仅有110nm，而在现有技术的单一注入的情况下，干扰区的宽度约为230nm。

Claims (18)

1.薄层制造方法，其中，通过在基底(1)中注入化学物质产生弱化埋入区，以便之后可沿着所述弱化区开始所述基底(1)的断裂，以从其分离出所述薄层(6)，所述方法的特征在于包括以下步骤：
a)在基底(1)中的“主”深度(5)的“主”化学物质(4)的“主”注入，并且
b)在基底(1)中的不同于所述“主”深度(5)的“次”深度(3)的至少一种“次”化学物质(2)的至少一次“次”注入，其中所述“次”化学物质(2)在弱化基底(1)方面的效力不及主物质(4)，并且其浓度高于主物质(4)的浓度，
其中所述步骤a)和b)可以按照任意顺序实施，并且该方法还包括以下步骤：
c)所述次物质(2)的至少一部分向主深度(5)附近迁移，以及
d)沿着主深度(5)开始所述断裂。
2.权利要求1的制造方法，其特征在于，所述次深度(3)大于所述主深度(5)。
3.权利要求1的制造方法，其特征在于，所述次深度(3)小于所述主深度(5)。
4.权利要求2或3的制造方法，其特征在于，所述至少一次次注入在所述主注入之前进行。
5.权利要求1至4之任一的制造方法，其特征在于，通过适当的热处理有利于所述步骤c)。
6.权利要求1至5之任一的制造方法，其特征在于，借助于适当的热处理来执行所述步骤d)。
7.权利要求5和6的制造方法，其特征在于，步骤c)和d)在同一热处理中实施。
8.权利要求5至7之任一的制造方法，其特征在于，以相对于在不存在步骤b)和c)时开始所述断裂所需的热预算要低的热预算进行所述热处理。
9.权利要求5至7之任一的制造方法，其特征在于，遵守预定的热预算，如果需要的话，通过注入次物质(2)来实现，该次物质(2)多于以高于所述预定热预算的热预算可开始所述断裂所必需的次物质。
10.权利要求5至9之任一的制造方法，其特征在于，所述热处理包括炉加热和/或局部加热和/或激光加热。
11.前述权利要求之任一的制造方法，其特征在于，所述步骤d)包括应用机械应力。
12.权利要求11的制造方法，其特征在于，所述机械应力包括应用流体喷射和/或在注入区插入薄片，和/或向基底(1)施以拉伸应力、剪切应力或弯曲应力，和/或声波。
13.权利要求1至12之任一的制造方法，其特征在于，在步骤d)之前或之中，在基底(1)上施以加厚层，以用作所述薄层(6)在从基底(1)分离后的载体。
14.权利要求1至12之任一的制造方法，其特征在于，在步骤d)之前或之中，在基底(1)上施以“手柄”载体，之后薄层(6)被转移至最终载体上。
15.前述权利要求之任一的制造方法，其特征在于，主化学物质(4)由氢离子或氢原子构成。
16.前述权利要求之任一的制造方法，其特征在于，次化学物质(2)包括至少一种稀有气体的离子或原子。
17.薄层(6)，其特征在于，它通过权利要求1至1 6之任一的方法制成。
18.权利要求17的薄层(6)，其特征在于，它被转移至柔性或刚性载体上。
CN200380102438A 2002-11-07 2003-10-31 通过共注入而在基底中形成弱化区的方法 Expired - Lifetime CN100587940C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0213934A FR2847075B1 (fr) 2002-11-07 2002-11-07 Procede de formation d'une zone fragile dans un substrat par co-implantation
FR02/13934 2002-11-07

Publications (2)

Publication Number Publication Date
CN1708844A true CN1708844A (zh) 2005-12-14
CN100587940C CN100587940C (zh) 2010-02-03

Family

ID=32116441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200380102438A Expired - Lifetime CN100587940C (zh) 2002-11-07 2003-10-31 通过共注入而在基底中形成弱化区的方法

Country Status (11)

Country Link
US (1) US20070037363A1 (zh)
EP (1) EP1559138B1 (zh)
JP (2) JP5258146B2 (zh)
KR (2) KR101116540B1 (zh)
CN (1) CN100587940C (zh)
AT (1) ATE465514T1 (zh)
AU (1) AU2003292305A1 (zh)
DE (1) DE60332261D1 (zh)
FR (1) FR2847075B1 (zh)
TW (1) TWI323912B (zh)
WO (1) WO2004044976A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484093A (zh) * 2009-08-26 2012-05-30 法国原子能源和替代能源委员会 使用三重植入通过裂开分离硅薄膜的方法
CN102782833A (zh) * 2010-02-22 2012-11-14 康宁股份有限公司 利用改进型离子注入法制造的半导体结构
CN103828036A (zh) * 2011-09-27 2014-05-28 索泰克公司 在3d集成处理中转移材料层的方法以及相关结构和装置
WO2014180310A1 (zh) * 2013-05-08 2014-11-13 中国科学院上海高等研究院 一种基于层转移的晶硅薄膜的制备方法
CN104979425A (zh) * 2014-04-09 2015-10-14 中国科学院上海高等研究院 一种应用于层转移薄膜生长的籽晶阵列的制备方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
EP1792339A1 (en) * 2004-09-21 2007-06-06 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
DE102005052357A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
EP1798764A1 (en) 2005-12-14 2007-06-20 STMicroelectronics S.r.l. Process for manufacturing wafers usable in the semiconductor industry
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
FR2905801B1 (fr) * 2006-09-12 2008-12-05 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
FR2907965B1 (fr) * 2006-10-27 2009-03-06 Soitec Silicon On Insulator Procede de traitement d'un substrat donneur pour la fabrication d'un substrat.
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
KR101484296B1 (ko) 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8673733B2 (en) 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
FR2981501B1 (fr) * 2011-10-17 2016-05-13 Soitec Silicon On Insulator Procédé de transfert de couches matériau dans des processus d’intégration 3d et structures et dispositifs associes
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
FR2988516B1 (fr) 2012-03-23 2014-03-07 Soitec Silicon On Insulator Procede d'implantation de fragilisation de substrats ameliore
US9281233B2 (en) * 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
JP2014138152A (ja) * 2013-01-18 2014-07-28 Fuji Electric Co Ltd 半導体薄膜フィルムの製造方法
WO2015034118A1 (ko) * 2013-09-09 2015-03-12 Yoo Bong Young 실리콘 기판의 표면 박리 방법
WO2015119742A1 (en) * 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
US10546915B2 (en) 2017-12-26 2020-01-28 International Business Machines Corporation Buried MIM capacitor structure with landing pads
KR102562239B1 (ko) 2018-04-27 2023-07-31 글로벌웨이퍼스 씨오., 엘티디. 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
SG11202011553SA (en) 2018-06-08 2020-12-30 Globalwafers Co Ltd Method for transfer of a thin layer of silicon
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
WO2023058355A1 (ja) 2021-10-06 2023-04-13 信越半導体株式会社 ヘテロエピタキシャル膜の作製方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
DE2849184A1 (de) * 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
US4956698A (en) * 1987-07-29 1990-09-11 The United States Of America As Represented By The Department Of Commerce Group III-V compound semiconductor device having p-region formed by Be and Group V ions
EP0520294B1 (de) * 1991-06-24 1998-08-26 Siemens Aktiengesellschaft Halbleiterbauelement und Verfahren zu seiner Herstellung
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
US5424863A (en) * 1993-09-23 1995-06-13 Ael Industries, Inc. Dual-polarization fiber optic communications link
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2748850B1 (fr) * 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
DE19653831A1 (de) * 1996-12-21 1998-06-25 Bosch Gmbh Robert Elektrisches Gerät
US6159824A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JP3412470B2 (ja) * 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6346458B1 (en) * 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
WO2000063965A1 (en) * 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
KR100742790B1 (ko) * 2000-04-14 2007-07-25 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US6774010B2 (en) * 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
FR2823373B1 (fr) * 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2834820B1 (fr) * 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
US6607969B1 (en) * 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484093A (zh) * 2009-08-26 2012-05-30 法国原子能源和替代能源委员会 使用三重植入通过裂开分离硅薄膜的方法
CN102484093B (zh) * 2009-08-26 2014-07-23 法国原子能源和替代能源委员会 使用三重植入通过裂开分离硅薄膜的方法
CN102782833A (zh) * 2010-02-22 2012-11-14 康宁股份有限公司 利用改进型离子注入法制造的半导体结构
CN103828036A (zh) * 2011-09-27 2014-05-28 索泰克公司 在3d集成处理中转移材料层的方法以及相关结构和装置
CN103828036B (zh) * 2011-09-27 2017-02-15 索泰克公司 在3d集成处理中转移材料层的方法以及相关结构和装置
WO2014180310A1 (zh) * 2013-05-08 2014-11-13 中国科学院上海高等研究院 一种基于层转移的晶硅薄膜的制备方法
US9502240B2 (en) 2013-05-08 2016-11-22 Shanghai Advanced Research Institute, Chinese Academy Of Sciences Preparation method of crystalline silicon film based on layer transfer
CN104143496B (zh) * 2013-05-08 2016-12-28 中国科学院上海高等研究院 一种基于层转移的晶硅薄膜的制备方法
CN104979425A (zh) * 2014-04-09 2015-10-14 中国科学院上海高等研究院 一种应用于层转移薄膜生长的籽晶阵列的制备方法
CN104979425B (zh) * 2014-04-09 2017-03-15 中国科学院上海高等研究院 一种应用于层转移薄膜生长的籽晶阵列的制备方法

Also Published As

Publication number Publication date
KR101174594B1 (ko) 2012-08-16
KR101116540B1 (ko) 2012-02-28
ATE465514T1 (de) 2010-05-15
TW200414320A (en) 2004-08-01
JP2006505941A (ja) 2006-02-16
JP5258146B2 (ja) 2013-08-07
EP1559138A1 (fr) 2005-08-03
KR20050072793A (ko) 2005-07-12
JP2011223011A (ja) 2011-11-04
US20070037363A1 (en) 2007-02-15
WO2004044976A1 (fr) 2004-05-27
TWI323912B (en) 2010-04-21
KR20110048584A (ko) 2011-05-11
DE60332261D1 (de) 2010-06-02
EP1559138B1 (fr) 2010-04-21
FR2847075A1 (fr) 2004-05-14
AU2003292305A1 (en) 2004-06-03
CN100587940C (zh) 2010-02-03
FR2847075B1 (fr) 2005-02-18

Similar Documents

Publication Publication Date Title
CN1708844A (zh) 通过共注入而在基底中形成弱化区的方法
CN100474556C (zh) 联合注入后的薄层灾变转移的方法
JP5111713B2 (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
US6429104B1 (en) Method for forming cavities in a semiconductor substrate by implanting atoms
CN1188900C (zh) 制备薄膜的方法及所制薄膜结构
KR100545338B1 (ko) 봉입 형성단계를 포함하는 박막을 전사(轉寫)하는 방법
KR100614860B1 (ko) 원하는 기판 상에 단결정 물질의 박막을 전달하는 방법
KR100745700B1 (ko) 가압을 이용한 박막 제조방법
TW554452B (en) Method for making a substrate in particular for optics, electronics or optoelectronics and resulting substrate
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
KR101134485B1 (ko) 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
EP1435111B1 (fr) Procede de fabrication de couches minces contenant des microcomposants
CN102543678B (zh) 用于使基片裂开的工艺
KR20060017615A (ko) 유용층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법
JP2010114456A (ja) 剥離可能な基板または剥離可能な構造、およびそれらの製造方法
JP2010514185A (ja) 注入によってＧａＮ薄層を調製および出発基板を再利用するための方法
JP2005005699A (ja) ウェーハ製造方法
KR101122859B1 (ko) 공동?주입후 온화한 온도에서 박막의 박리 방법
TW200931507A (en) Semiconductor wafer re-use in an exfoliation process using heat treatment
SG186554A1 (en) Process for fabricating a semiconductor structure employing a temporary bond
CN102693902A (zh) 实现至少部分松弛的应变材料的岛状物的方法
JP4762547B2 (ja) 多層構造の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100203