CN1492587A - 输出电路 - Google Patents

输出电路 Download PDF

Info

Publication number
CN1492587A
CN1492587A CNA021069492A CN02106949A CN1492587A CN 1492587 A CN1492587 A CN 1492587A CN A021069492 A CNA021069492 A CN A021069492A CN 02106949 A CN02106949 A CN 02106949A CN 1492587 A CN1492587 A CN 1492587A
Authority
CN
China
Prior art keywords
mentioned
circuit
pmos transistor
mos transistor
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA021069492A
Other languages
English (en)
Other versions
CN1258879C (zh
Inventor
茂原宏
典
衣笠昌典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1492587A publication Critical patent/CN1492587A/zh
Application granted granted Critical
Publication of CN1258879C publication Critical patent/CN1258879C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供的输出电路能够作全信号变化输出，同时在连接多个输出的应用场合，即使供给大小不同的电源电位也能防止电源之间电流的流通。其输出级由P沟道和N沟道NOS晶体管P1、N1组成，产生用来驱动二个MOS的晶体管栅极的控制信号的产生装置则由“与非”门、“或非”门NOR1和反相器INV1来构成。输出级的P沟道晶体管P1其源极和栅基在电位上是分隔开的，在此MOS晶体管P1的栅基与栅极之间连接以P沟道MOS晶体管P8的源极、漏极。

Description

输出电路
技术领域
本发明是关于半导体集成电路中输出信号的输出电路。
背景技术
在计算机等的电子器件中，信号是在公共总线上传送的。图54为表示应用总线的典型接线示例电路图。信号分别由作为输出电路的二个三态缓冲器501、502输出到总线500。上述二个三态缓冲器由CMOS构成，在使能信号EN1、EN2成为有效时，将与输入信号IN1、IN2相应的信号输出到上述总线500上，在使能信号EN1、EN2成为无效时其输出呈高阻状态。而且在上述二个三态缓冲器501、502上施加有大小各不相同的电源电压Vcc1，Vcc2。此外，在三态缓冲器中还在电源与输出端之间插入有寄生二极管503，其极性如图所示。
这里，在采用CMOS结构的上述三态缓冲器的场合，如图55中所示在其输出级设置有P沟道及N沟道MOS晶体管511、512。其中P沟道MOS晶体管511的栅极控制信号由输入端接有输入信号IN及经过反相器513将使能信号EN反相后的输出信号的＂与非＂门514提供，而N沟道MOS晶体管512的栅极控制信号则由输入端接有使能信号EN及输入信号IN的＂或非＂门515提供。从而将P沟道MOS晶体管511的P型漏极扩散层以N沟道MOS晶体管512的N型漏极扩散层连接到输出端516，而在输出端516与P沟道MOS晶体管511的栅基间形成寄生Pn结二极管517。前述图54中的寄生二极管503就是表示这一Pn结二极管。
现在来考虑图54中一方的三态缓冲器502输出高电平信号、而另一方的三态缓冲器501输出呈高阻状态的情况。此时，在上述二电源电位Vcc1、Vcc2、及MOS晶体管的漏极扩散层与栅基间的Pn结的固定电位Vf之间成为Vcc1＜Vcc2-Vf的关系时，上述二极管503就成为正向偏置状态，如图54中所示那样，电流I就要由Vcc2的电源通过该二极管流向Vcc1的电源。
为了不产生这样的电流流通，可考虑将连接到输出端的输出级仅仅由N沟道MOS晶体管来构成。图56中就列出了这种例子。在此三态缓冲器的输出级中设置二个N沟道MOS晶体管518、512。一方的MOS晶体管518的栅极控制信号由输入端接有使能信号EN及将输入信号IN反相的反相器513的输出信号的＂或非＂门519提供。另一方的N沟道MOS晶体管512的栅极控制信号则与图55的情况相同，由输入端接有使能信号EN及输入信号IN的＂或非＂门515提供。
但是，在如图56那样输出级仅由N沟道MOS晶体管构成的情况下，虽然能由输出端516输出接地电位，但因无法照原样输出电源电位Vcc，而使得N沟道MOS晶体管的阈值部分的信号电平降低。
在上述现有技术中，采用通过总线来连接多个输出电路时，在给输出电路提供大小不同的电源电流的情况下会产生在电流之间流过电流的缺陷。而如果使这些电流不流通时，则又会出现在输出上信号不能作全幅度的变化的缺点。
发明内容
本发明就是以考虑上述这种情况作为出发点，目的在于提供一种既使得输出能具有信号全幅度的变化、而在采用连接多个输出的情况下即使供给大小不同的电源电压亦能防止电源之间流过电流的输出电路。
一种输出电路，可以在驱动模式驱动输出端子，并在高阻抗模式将上述输出端子设定在高阻抗状态，其特征在于包括：
第一高电位节点，施加以第一高电位；
第一和第二基准电位节点，分别施加以第一和第二基准电位；
第一MOS晶体管，具有在源极和连接在上述第一高电位节点和上述输出端子之间的漏极之间的电流通路，栅极和栅基；
前置驱动器电路，具有输出节点，用以产生驱动上述第一MOS晶体管栅极的电位；
第一筏道闸门，连接于上述前置驱动器电路的上述输出端点和上述第一MOS晶体管的上述栅极之间；
第二筏道闸门，连接于上述前置驱动器电路的上述输出端点和上述第一MOS晶体管的上述栅极之间；
第三筏道闸门，连接于上述第一MOS晶体管的上述栅基和上述栅极之间；和
控制电路，施加以第一和第二基准电位和上述输出端子的电位；用以根据控制信号，施加为使上述第一筏道闸门导通所必要的、上述输出端子的电位或第二基准电位至上述第一阀道闸门；用以当第二基准电位施加于上述第一筏道闸门时，根据控制信号，施加为使上述第二筏道闸门导通所必要的第一基准电位至上述第二筏道闸门；和用以当上述输出端子的电位施加于上述第一筏道闸门时，根据控制信号，施加为使上述第二筏道闸门不通导所必要的电位至上述第二筏道闸门；
其中，在上述高阻抗模式，当一个高于上述第一高电位的电位被施加于上述输出端子时，上述控制电路将上述输出端子的电位施加于上述第一筏道闸门，将使上述第二筏道闸门不通导的必要的电位施加于上述第二筏道闸门，和将使上述第三筏道闸门导通的必要的电位施加于上述第三筏道闸门；和在上述驱动模式，当使上述第一和第二筏道闸门分别导通的电位，分别被施加于上述第一和第二筏道闸门时，上述控制电路将使上述第三筏道闸门不导通的电位施加于上述第三通筏道闸门。
附图说明
图1为第一实施例的详细电路图；
图2为形成第一实施例电路的基片断面图；
图3为第二实施例的详细电路图；
图4为第三实施例的详细电路图；
图5为第四实施例的详细电路图；
图6为第五实施例的详细电路图；
图7为第六实施例的详细电路图；
图8为第七实施例的详细电路图；
图9为第八实施例的详细电路图；
图10为第九实施例的详细电路图；
图11为第十实施例的详细电路图；
图12为第十一实施例的详细电路图；
图13为第十二实施例的详细电路图；
图14为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图15为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图16为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图17为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图18为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图19为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图20为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图21为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图22为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图23为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图24为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图25为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图26为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图27为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图28为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图29为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图30为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图31为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图32为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图33为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图34为表示由上述各实施例电路和适当组合各实施例而成的变型示例电路构成的概略电路图；
图35为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图36为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图37为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图38为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图39为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图40为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图41为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图42为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图43为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图44为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图45为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图46为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图47为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图48为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图49为将上述各实施例电路、概略电路、变型示例作进一步概略表示的电路图；
图50为提取上述各实施例电路、实施例电路的概略电路、变型示例电路的主要部分的示意图；
图51为图50电路的变型示例电路图；
图52为表示图51电路中所采用的电位产生电路的构成的断面图；
图53为表示图51电路中的电位产生电路的具体构成；
图54为表示总线应用中的典型连接示例的电路图；
图55为三态缓冲器的电路图；
图56为与上述不同的三态缓冲器电路图。
各图中：P1、P2、P4、P5、P6、P8、 P9、P11、P12、TP1、TP2、TP3、TP4、LP3、LP7、LP12为PMOS晶体管(P沟道MOS晶体管)；
N1、N2、TN1、TN2、TN3、TN4为NMOS晶体管(N沟道MOS晶体管)；
21为控制电路；
22为前置驱动电路；
23、24为插入电路。
具体实施方式
下面参照附图以实施例来对本发明加以说明。图1为按照本发明输出电路的第一实施例的详细电路图。这一输出电路的基本结构是，与前述图55中所示的现有的电路的情况同样的输出级由P沟道及N沟道MOS晶体管组成，采用＂与非＂门、＂或非＂门及反相器等来构成产生驱动二个MOS晶体管的栅极用的控制信号的产生装置。输出级的P沟道MOS晶体管(以下将其称为PMOS晶体管)P1及N沟道MOS晶体管(以下称NMOS晶体管)的漏极一齐连接到输出端Y。PMOS晶体管P1的源极连接到电源电位端(VCC)，NMOS晶体管N1的源极连接到接地电位端。
通常的半导体器件中均使得PMOS晶体管的栅基与源极同电位。但在本实施例中PMOS晶体管P1的源极与栅基在电位上是分隔开的。而且包括此PMOS晶体管P1在内，后述所有PMOS晶体管的源极与栅基在电位上全部分隔开，后述的所有PMOS晶体管的栅基均连接在一起。另外，包含NMOS晶体管N1在内的后述所有NMOS晶体管其栅基与源极则均为同电位。
PMOS晶体管TP1和TP2以及NMOS晶体管TN1和TN2组成产生上述PMOS晶体管P1的栅极驱动信号的＂与非＂门。亦即，PMOS晶体管TP1和TP2的源极连接在一起，漏极亦连在一起，此漏极的共同端被连接到上述PMOS晶体管P1的栅极端。而在上述栅极端与接地电位端之间连接有由各自的漏极、源极相串联的NMOS晶体管TN1、TN2。另外，PMOS晶体管TP1的栅极与NMOS晶体管TN1的栅极连在一起，而在此共同的栅极端上通过反相器INV1加有使能信号/EM。而PMOS晶体管TP2的栅极与NMOS晶体管TN2的栅极连在一起，此共同栅极端被加有输入信号/IN。＂与非＂门NOR1产生上述NMOS晶体管N1的栅极驱动信号，而输入使能信号/EN和输入信号/IN。
上述PMOS晶体管P1的栅极被连接以PMOS晶体管P2的漏极和栅基。此PMOS晶体管P2的源极被连接到电源电位端，栅极被连接到上述输出端Y。上述PMOS晶体管TP1、TP2的共同源极端连接PMOS晶体管P4的漏极。此PMOS晶体管P4的源极连接到电源电位端。在上述PMOS晶体管P1的栅极与上述输出端Y间连接以PMOS晶体管P6的源极、漏极。该PMOS晶体管P6的栅极连接到电源电位端。
PMOS晶体管P9和NMOS晶体管N2产生对应于上述反相器INV1的输出EN、接地电位和上述输出端Y中的电位的控制信号，PMOS晶体管P9的源极连接到上述输出端Y，PMOS晶体管P9和NMOS晶体管N2的漏极和栅极互相共同连接，NMOS晶体管N2的源极连接到接地电位端。
此外，PMOS晶体管P8的源极、漏极间，被连接在上述PMOS晶体管P1的栅基和上述PMOS晶体管P4的漏极之间。而且，PMOS晶体管P11的源极、漏极间被连接在电源电位端与上述PMOS晶体管P1的栅基之间。因而，上述PMOS晶体管P9和NMOS晶体管N2的共同漏极端的信号被加给上述PMOS晶体管P11、P4的二个栅极。而上述信号EN则被送至上述PMOS晶体管P8。
这里，NMOS晶体管通常在P型基片上形成，PMOS晶体管则在N型基片上形成。为了方便于说明在单一基片上形成本实施例电路并构成集成电路的情况，采用如图2中所示的P型基片。因而，上述各PMOS晶体管均在P型基片11中的N沟道12上形成，NMOS晶体管则在P型基片上形成。如上述那样，在上述输出端Y上有可能被被加高于电源电位Vcc的电位。为此，通常不能使用对Vcc偏置的N型基片。因为，在N型基片上形成作为PMOS晶体管的漏极的P型扩散层中，由于在漏极与N型基片间形成寄生Pn结二极管，当输出端上施加以高于Vcc的电位时就使此寄生Pn结二极管作正向偏置而流过不必要的电流。因而在上述图1中，PMOS晶体管P1、P2、P4、P6、P8、P9、P11、TP1、TP2的栅基均被附加以表示为N沟道的符号Nwell。而且，上述PMOS晶体管并不一定要在同一N沟道Nwell中形成，在各个别的相互间电气上相连接的N沟道中形成亦可。而使上述PMOS晶体管TP1和TP2的栅基连接到PMOS晶体管P4的漏极也可。
下面来说明上述输出电路的操作。在此说明中，Vcc电平作为H，接地电平作为L，PMOS晶体管的阈值电压以Vtp(Px)表示，其中X＝1，2……。
首先说明当使能信号/EN为L时的使能状态的操作。在这种情况下与输入信号/IN的电平相对应地输出级的PMOS晶体管P1或NMOS晶体管N1中的一个成为导通状态，输出端Y上的信号成为H或L。由于/EN成为L，所以反相器INV1的输出EN成为H。因此NMOS晶体管N2导通，PMOS晶体管P9截止。由此使得PMOS晶体管P11和P4的栅极端成为L而使二个MOS晶体管导通。由于上述二个PMOS晶体管导通，PMOS晶体管的栅基Nwell被上拉至Vcc，因而PMOS晶体管TP1、TP2的晶体同源极端也被上拉至Vcc。而PMOS晶体管P8截止。因而，由PMOS本管TP1和TP2以及NMOS晶体管TN1和TN2组成的＂与非＂门就成为可能的操作状态。亦即，在使能状态时，此电路就是处于与通常的三态缓冲器同样操作的状态。
下面说明使能信号/EN为H时的禁止状态的操作。在这种情况下，不管输入信号/IN的状态如何，输出端Y总是高阻状态。这时由于/EN为H，＂或非＂门NOR1的输出就成为L，NMOS晶体管N1截止。而在这一电路被使用于如前述图60中所示的连接到总线上时，按照其他输出电路的输出状态，输出端Y采取下述三种状态。即，输出端Y为L时的第一状态，输出端Y为H时的第二状态，和输出端Y具有高于Vcc的电平时的第三状态。
首先，在第一状态即输出端Y为L时，由于输出端Y的L信号而使PMOS晶体管P2导通，PMOS晶体管的栅基Nwell被上拉至Vcc。这时由于EN成为L，NMOS晶体管N2截止，PMOS晶体管P9、P8导通。由于输出端Y的电位通过PMOS晶体管P9被传送到PMOS晶体管P11、P4的共同栅极端，所以这一电位就成为Vcc与接地电位的中间电位。由于这一电位，PMOS晶体管P11、P4也成为导通的情况。另一方面，由于PMOS晶体管P8也导通，PMOS晶体管的栅基Nwell的电位，实际上被传送至PMOS晶体管TP1和TP2的共同源极端。因而，由PMOS晶体管TP1和TP2以及NMOS晶体管TN1和TN2所构成的＂与非＂门成为可能的动作状态。此时，/EN为高，EN就成为L，因而PMOS晶体管TP1导通，PMOS晶体管P1的栅极端被上拉至Vcc。由此使PMOS晶体管P1截止。而且，/EN为H，＂或非＂门NOR1的输出成为L，因而NMOS晶体管N1也截止。因此，输出端Y维持高阻状态。
第二状态、即输出端Y为H时，EN为低，NMOS晶体管N2截止，PMOS晶体管P9、P8一齐导通。而输出端Y的H信号通过PMOS晶体管P9传送到PMOS晶体管P4、P11的共同栅极端，其电位就成为Vcc。因而二个PMOS晶体管P4、P11就截止。PMOS晶体管P2亦因输出端Y的高信号而截止。这时，PMOS晶体管P1的栅基的电位，成为由源极电位Vcc降低一因源极与栅基间所产生的寄生Pn结二极管所产生的内在电位Vf部分即(Vcc-Vf)。而因PMOS晶体管P8导通，此电位(Vcc-Vf)被传送到构成＂与非＂门的PMOS晶体管TP1和TP2的共同源极端。并因EN为L，PMOS晶体管TP1导通，上述电位(Vcc-Vf)被传送到PMOS晶体管P1的栅极端。此时，在Vtp(P1)＞-Vf的情况下，虽然在PMOS晶体管P1中有电流流过，借助将Vtp(P1)设定成为-Vf＞Vtp(P1)而能使这一电流非常小，而能将输出端Y作为高阻状态。
第三状态，即在输出端Y成为高于Vcc的电平Vy时，在以前情况下电源之间会流过很大的电流。由于在输出端Y中被加以较Vcc高的电平，当Vy＞Vcct|Vtp(P6)|时，因PMOS晶体管P6导通，PMOS晶体管的栅基Nwell的电位就成为与输出端Y相同，此栅基Nwell的电位通过PMOS晶体管P8被传送至PMOS晶体管P4的漏极端，并且与上述同样地通过PMOS晶体管TP1传送给PMOS晶体管P1的栅极端。而且由于EN为L，NMOS晶体管N2截止，PMOS晶体管P9、P8一齐导通。输出端Y的电位通过PMOS晶体管P9被传送至PMOS晶体管P11、P4的共同栅极端。因而，PMOS晶体管P1、P2、P11、P4的栅极、源极间电压成为0而分别截止。所以这种情况下输出端Y也保持高阻状态。
这样，上述实施例输出电路，在使能状态时输出端Y能由接地电位至电源电位Vcc作完全的变化，而在禁止状态时，即使输出端Y成为高于电源电位Vcc的电位，也不会有电流由输出端Y至电源电位端流入，在输出端Y为电源电位Vcc以下的情况时也同样不会有电流由电源电位端流至输出端。亦即能维持高阻状态。
下面利用图3来说明本发明第二实施例。在上述图1的实施例中，使能信号/EN在由L变化成H时的情形为，根据电路在使能状态下输出信号Y为H的状态出发来考虑电路在禁止状态下输出信号Y变化成H状态的情况。由于在电路为使能状态时输出信号Y成为H，PMOS晶体管P1的栅极端成为L。在电路由使能状态变成为禁止状态时，要使PMOS晶体管P1截止，其栅极端就必须成为H。可是，由于在禁止状态输出信号Y成为H，NMOS晶体管N2截止后不久，PMOS晶体管P11和P4的输入栅极端通过PMOS晶体管P9被上拉至H。即，PMOS晶体管P11和P4迅速截止。因而PMOS晶体管P1的栅极端，经由PMOS晶体管P8和TP1如前述那样被上拉至(Vcc-Vf)的电位。这一电位像前述那样是因PMOS晶体管P1的栅基和源极间寄生地产生的Pn结二极管中流过电流产生的。可是，这一电流相当于以Vcc电源电位端作发射极、栅基Nwell作基极和前述P型基片作集电极的寄生双极性晶体管的基极电流，因为发射极-集电极电流在P型基片上流通，就有可能成为引起闭锁的触发电流。
因此，在此第二实施例电路中，就是要使得不发生这样的闭锁现象。图3中所示的第二实施例电路与图1中的不同之处在于，设置有由将前述反相器INV1的输出反相的反相器INV2及输入端接有该反相器INV2的输出和使能信号/EN的＂与非＂门NAND1所组成的信号延迟电路，代替前述反相器INV1的输出的是将此信号延迟电路的输出提供给前述PMOS晶体管P9和NMOS晶体管N2的共同栅极端以及前述PMOS晶体管P8的栅极。
在这样构成的输出电路中，当使能信号/EN由L变成H时，首先，反相器INV1的输出EN由H变成L，NMOS晶体管TN1截止，PMOS晶体管TP1导通。由于反相器INV2和＂与非＂门NAND1中存在有门延迟时间，在这时刻＂与非＂门NAND1的输出EN′还是H，PMOS晶体管P11和P4导通。而PMOS晶体管P8是截止的。如果将上述门延迟时间设定为由PMOS晶体管P4产生的，电流流通中PMOS晶体管P1的栅极端的电位由L上拉到H的时间，就不会有因前述那样的寄生二极管的电流流通。而在上述门延迟时间之后PMOS晶体管P9和P8导通，NMOS晶体管N2截止。
相反，在使能信号/EN由H变化成L时，首先，反相器INV1的输出EN由L变成H，NMOS晶体管TN1导通，PMOS晶体管TP1截止。由于＂与非＂门NAND1被输入以使能信号/EN，信号EN′与信号EN大致同时地由L变成H。从而NMOS晶体管N2导通，PMOS晶体管P9和P8截止。由此，PMOS晶体管P11和P4导通，由PMOS晶体管TP1和TP2以及NMOS晶体管TN1和TN2所组成的＂与非＂门就成为可能动作状态，成为可接收输入信号/IN的状态。
图4表示本发明第三实施例的输出电路的构成，与图3的第二实施例同样是为避免引起闭锁情况。图4中所示的第三实施例电路与图3中的不同点在于，不采用由上述反相器INV2与＂与非＂门NAND1组成的信号延迟电路，而是采用利用串连连接的二个反相器INV2、INV3来构成前述的信号延迟电路。即，反相器INV2将前述反相器INV1的输出EN反相，反相器INV3将反相器INV2的输出反相，来求得前述信号EN′。
在这样构成的输出电路中，使能信号/EN由L变为H时的操作与图3实施例的情况相同。另一方面，在使能信号/EN由H变为L时，信号EN′相对信号EN滞后反相器INV2、INV3的信号传送延迟时间部分由L变成H。因而，由PMOS晶体管TP1和TP2以及NMOS晶体管TN1和TN2所构成的＂与非＂门，与图3实施例的情况不同，在滞后2个反相器信号传送延迟时间部分后成为可能动作状态，成为能够接收输入信号/IN的状态。
在上述各实施例中，为将PMOS晶体管P1的栅基电位送至其栅极而作开关控制的PMOS晶体管P8的一端，被连接到PMOS晶体管P4的漏极。不过，如在图5的第四实施例电路中所示那样，亦可直接连接到PMOS晶体管P1的栅极。而在这样连接的情况下，使能信号/EN由H变成L，如果输入信号/IN为H，虽然PMOS晶体管P1的栅极端被下拉到L，PMOS晶体管P8截止的动作滞后，经由此PMOS晶体管P8可能从电源电位端至接地电位端暂时有电流流通。在本实施例电路中，虽然说明了是由反相器INV2和＂与非＂门NAND1组成信号延迟电路，但它亦可如图4中所示那样由二个反相器INV2、INV3来组成。
下面利用图6说明本发明的第五实施例。在上述图3的实施例电路中，在使能信号/EN成为H的禁止状态下，输出端Y的电位如果使得Vcc-|Vtp(P2)|＜Vy＜Vcc时，由于PMOS晶体管P2为截止，PMOS晶体管的栅基Nwell由于前述那样因寄生Pn结二极管的作用至少被上拉到(Vcc-Vf)。而且，由于PMOS晶体管P8和TP1为导通，PMOS晶体管P1的栅极也成为相同电位。在-Vf＜Vtp(P1)的情况下PMOS晶体管P1导通，在漏极、源极之间可能有电流流通。加之在禁止状态时输出端Y的电位Vy在Vcc＜Vy＜Vcc+|Vtp(P6)|的情况下，因PMOS晶体管P6截止，PMOS晶体管的栅基Nwell如前述那样因寄生Pn结二极管至少被上拉至(Vy-Vt)。而由于PMOS晶体管P8和TP1导通，PMOS晶体管P1的栅极也成为同电位。而在-Vf＜Vtp(P1)的情况下，PMOS晶体管P1导通，在漏极、源极之间就可能有电流流通。
因此，图6中的实施例电路，就是要使得因输出端Y的电位产生的经由PMOS晶体管P1流通的上述电流大大减小。图6中所示实施例电路与图3中的不同点在于，增加了二个新的PMOS晶体管LP3和LP7。上述一个PMOS晶体管LP3的阈值Vtp(LP3)与前述Vtp(P1)间具有Vtp(P1)≤Vtp(LP3)的关系，源极被连接到电源电位端，漏极、栅极及栅基被连接到前述栅基Nwell。上述另一个PMOS晶体管LP7的阈值Vtp(LP7)与前述Vtp(P1)间具有Vtp(P1)≤Vtp(LP7)的关系，源极被连接到输出端Y，漏极和栅极被连接到PMOS晶体管P4的漏极，栅基被连接到栅基Nwell。
在这样的结构中，在使能信号/EN成为H的禁止状态时输出端Y的电位Vy具有Vcc-|Vtp(P2)|＜Vy＜Vcc的情况时，PMOS晶体管的栅基Nwell成为上拉至(Vcc-Vf)。在这种情况下，因为存在着Vtp(P1)≤Vtp(LP3)的关系，栅基Nwell的电位V(Nwell)就能成为Vcc-|Vtp(LP3)|≤V(Nwell)＜Vcc的情况。而且由于PMOS晶体管P8和TP1为导通，PMOS晶体管P1的栅极端也与其同电位。因而，PMOS晶体管P1的栅极、源极间电压Vgs(P1)则与Vtp(LP3)相同，PMOS晶体管P1常常在亚阈值区内工作，从而大大降低前述那样的电流。
另一方面在禁止状态时输出端Y的电位Vy处于Vcc＜Vy＜Vcc+|Vtp(P6)|的情况下，PMOS晶体管栅基Nwell至少被上拉至(Vy-Vf)。这时，因为存在着Vtp(P1)≤Vtp(LP7)的关系，栅基Nwell的电位V(Nwell)就可能成为Vy＜-|Vtp(LP7)|≤V(Nwell)＜Vy。并由于PMOS晶体管P8和TP1导通，PMOS晶体管P1的栅极端则也与其同电位。因此PMOS晶体管P1的栅极、源极间的电压Vgs(P1)则与Vtp(LP7)相同，PMOS晶体管P1常常在亚阈值区工作，大大地降低了前述那样的电流。而且上述二个PMOS晶体管LP3、LP7可能作成为具有相同阈值的PMOS晶体管。另外在图6中虽然是对将PMOS晶体管P7的一端连接到PMOS晶体管P4的漏极时的情况的说明，这与连接到栅基Nwell也是同样的。
图7和图8分别表示本发明第六、第七实施例的电路构成。上述图6实施例电路中的PMOS晶体管LP3是用于设定PMOS晶体管P1的栅极端的电位的，所以其连接地点在栅基与栅极间的通路当中任何一点都可。因此在图7的实施例电路中就将此PMOS晶体管LP3的漏极、栅极和栅基连接到PMOS晶体管P4的漏极。而在图8实施例电路中则是将此PMOS晶体管LP3的漏极和栅基直接连接到PMOS晶体管P4的栅基。而且，在图4、图5的各实施例电路中设置与上述二个PMOS晶体管LP3、LP7同样的结构亦可。
在当上述输出端Y上的电位Vy较Vcc高或低的情况时，为使上述那样的电流不再流通，亦即为使产生上述那种状态的Vy的范围减小，可采用如下措施。亦就是，在Vcc-|Vtp(P2)|＜Vy＜Vcc和Vcc＜Vy＜Vcc+|Vtp(P6)|的区间中时PMOS晶体管P1中可能有电流流通，为使这一区间减小而增大PMOS晶体管P2与P6的阈值Vtp，即与PMOS晶体管LP3和LP7同样地，可使得Vtp(P1)＜Vtp(P2)，Vtp(P1)＜Vtp(P6)。
图9表示本发明第八实施例的电路构成。在这一实施例的输出电路中，代替设置在前述图6中的PMOS晶体管LP7的是设置有二个PMOS晶体管LP12和P12。这里，一个PMOS晶体管LP12的源极连接到前述输出端Y，栅极和漏极则连接到上述另一PMOS晶体管P12的源极。而PMOS晶体管P12的漏极被连接到PMOS晶体管P1的栅设，在此栅极上被加有前述信号EN。在这样的输出电路中，在使能信号/EN成为高的禁止状态时因上述信号EN而使得上述PMOS晶体管P12处于导通状态，通过PMOS晶体管LP12将输出端Y的电位加到PMOS晶体管P1的栅极。在这一实施例中，改变PMOS晶体管LP12和PMOS晶体管P12的串联连接顺序也能取得同样的效果。
图10表示本发明第九实施例的电路构成。在这一实施例输出电路中，是相对前述图6中实施例电路增加了一新的PMOS晶体管P5。这一PMOS晶体管P5的源极、漏极被连接在输出端Y与PMOS晶体管P1的栅极之间，栅极则与电源电位端相连接。在这样的输出电路中，当使能信号/EN成为H的禁止状态时，如输出端Y的电位Vy较电源电位高，栅基Nwell就被上拉至输出端Y的电位Vy。直流上PMOS晶体管P5的动作与PMOS晶体管P6相同，但在瞬态方向有若干差别。即，在电位Vy高于Vcc时，由于PMOS晶体管P6被直接连接在栅基上，所以能使Vy迅速地跟随栅基电位。这就具有减少PMOS晶体管P1中产生的寄生pnp双极性晶体管的基极电流和发射极—集电极间电流的效果，并由于能使流向P型基片的电流减小而且取得防止闭锁的结果。栅极的电位，因为被经由PMOS晶体管P8和前置驱动电路传送至PMOS晶体管P1的栅极，其电阻部分使得跟随Vy的性能恶化。因此，在图10的实施例电路中将PMOS晶体管P5直接连接到PMOS晶体管P1的栅极，使得跟随性能较之仅有PMOS晶体管P6的情况亦有改善。
在图11的本发明的第+实施例电路中，利用将上述PMOS晶体管P5接到PMOS晶体管P4的漏极，来使跟随性能比仅有P6时有所改善。图11的本实施例电路中的PMOS晶体管P5的连接与图10的实施例电路间的差别在于如下所述那样的瞬变性能上的差异。即，在将PMOS晶体管P5连接到PMOS晶体管P1栅极的情况下，PMOS晶体管P5的源、漏一方的P型扩散层成为P1的栅极端的寄生电容，增加了全信号变化时P1的栅极端的充放电时间，而成为延迟转换速度的一个因素。另一方面，在将PMOS晶体管P5连接到PMOS晶体管P4的漏极的情况下，由于这一端点不作全信号变化，所以就不成为速度降低的原因。根据上述理由而设置了直流方向动作相同的两个PMOS晶体管P5和P6。
图12表示本发明第十一实施例的电路结构。在前述图5的实施例电路中，取使能信号/EN和输入信号/IN的＂与非＂逻辑或＂或非＂逻辑来进行输出级PMOS晶体管P1和NMOS晶体管N1的导通/截止控制，而在本实施例的输出电路中，则是采取输入/IN1和IN2两个信号来作为输入信号。在此实施例中，前述PMOS晶体管P4的源极不直接连接到电源电位端，而是在此源极与电源电位端之间连接两个新的PMOS晶体管TP3、TP4的源极、漏极。上述一个PMOS晶体管TP4的栅极输入作为反相器INV1的输出的信号EN，另一个上述PMOS晶体管TP3的栅极则输入有输入信号/IN2。而前述PMOS晶体管TP1的栅极输入有信号EN，前述PMOS晶体管TP2的栅极输入有输入信号/IN1。针对由前述NMOS晶体管TN1、TN2所组成的串联电路，并联连接以一由新的在源、漏极间串联连接的二个NMOS晶体管TN3、TN4所构成的串联电路。这些NMOS晶体管TN1、TN2、TN3和TN4的各栅极，分别被提供以/IN2、EN/IN1、EN。而替代驱动NMOS晶体管N1的栅极的前述二输入＂或非＂门，设置一输入有上述信号/EN、/IN1、/IN2的三输入＂或非＂门NOR2。在此实施例电路中，与前述图10、图11相同地设置有PMOS晶体管P5。这样结构的输出电路，仅仅在输入信号增加二个这一点上不同外，其基本动作与图5的实施例电路的情况相同。在其它实施例中也可以作同样的变型，而且在上述实施例中虽然只表明为三个输入，但也可能同样地实行三输入以上的多输入的情况的变型。而且亦可将NMOS晶体管TN1和TN2的连接顺序或TN3和TN4的连接顺序加以改变。而且亦可将NMOS晶体管TN1和TN2的串联连接点与TN3和TN4的串联连接点相互连接。
图13表示本发明第十二实施例的电路构成。在此实施例电路中，与前述实施例中相对应处都给予相同的标号，并省略其说明。按照这一实施例的输出电路，在PMOS晶体管P1的栅基和栅极之间串联连接有前述PMOS晶体管P8的源极、漏极，与此同时，由前述PMOS晶体管TP1、TP2及NMOS晶体管TN1、TN2所组成的＂与非＂门NANA2的输出不再直接输送至PMOS晶体管P1的栅极，而是通过由NMOS晶体管N3及PMOS晶体管P15、P16所组成的开关电路来提供。即，在上述开关电路内的各MOS晶体管的源、漏之间并行连接以上述＂与非＂门NAND2的输出端和PMOS晶体管P1的栅基间，并分别在NMOS晶体管N3的栅极上提供有前述＂与非＂门NAND1的输出EN′，在PMOS晶体管P15的栅极上提供有前述PMOS晶体管P9和NMOS晶体管N2的共同漏极端的电位，在PMOS晶体管P16的栅极上提供有输入端Y的电位。在此实施例电路中，开关电路内的NMOS晶体管N3按使能信号/EN进行导通/截止控制，PMOS晶体管P15和P16则按使能信号/EN或输出端Y的电位进行导通/截止控制。
下面在图14至图34中说明，在将上述第一至第十二实施例电路及这些实施例作适当组合成的变型示例电路中，在禁止时能在输出端Y上施加高于电源电位的电路的概略结构。图14的概略电路例如与前述图1相对应，图14中的标号与图1中的相对应。这里，控制电路21相当于包含有前述反相器INV1、PMOS晶体管P9和NMOS晶体管N2的电路，前置驱动电路22相当于包含前述PMOS晶体管TP1、TP2的电路。而在这一例子中虽然表示的是MOS晶体管TN1的源极被连接在接地电压端的状态，而实际上是通过NMOS晶体管TN2连接的，在NMOS晶体管TN1的源极端上通过该NMOS晶体管TN2被加以接地电位。图15的概略电路例如对应于前述图12，图15中的标号与图12中的相对应。这里，控制电路21相当于包含前述反相器INV1、INV2、＂与非＂门NAND1、MOS晶体管P9和NMOS晶体管N2的电路，前置驱动电路22相当于包含前述PMOS晶体管TP1、TP2和NMOS晶体管TN1、TN3的电路，插入电路23相当于由前述PMOS晶体管TP3、TP4组成的电路。而插入电路24虽然在前述图12中实际上不存在，但该电路可以插入在NMOS晶体管TN2或TN4与接地电压端之间。
图16的概略电路为由图14的电路中去除掉PMOS晶体管P11的电路，该电路例如对应于前述图1。其中，假定因栅基与Vcc间的寄生Pn结二极管及栅基与输出端Y间的寄生Pn结二极管产生偏压。图17的概略电路为在图14的电路中增加PMOS晶体管LP3的电路，此电路例如对应于前述图6。图18的概略电路是将图17电路的PMOS晶体管LP3的栅极的连接地点加以改变的电路，此电路例如对应于前述图8。图19的概略电路是将图17电路的PMOS晶体管LP3的栅极的接线地点改变的电路，此电路例如对应于前述图10。图20的概略电路为在图图14电路中增加PMOS晶体管LP12和P12的电路，此电路例如对应于前述图9。而且PMOS晶体管P12也可以如图10那样与前置驱动电路中的一部分电路相兼用。
图21的概略图为在图14电路中增加PMOS晶体管P6的电路，此电路例如对应于图1。图22的概略电路是与图15电路同样以2个输入的信号控制输出级的电路，图中的标号与图12中的相对应。与图15的情况相同，控制电路21相当于包含前述反相器INV1、INV2、＂与非＂门NAND1、PMOS晶体管P9和NMOS晶体管N2的电路，前置驱动电路22相当于包含前述PMOS晶体管TP1、TP2和NMOS晶体管TN3、TN1的电路，插入电路23相当于由前述PMOS晶体管TP3、TP4组成的电路。而插入电路24虽在前述图12中实际上不存在，但可以插入在NMOS晶体管TN2或TN4与接地电位端之间。图23的概略电路为在图16的电路中增加PMOS晶体管P6的电路，此电路例如与前述图1相对应。图24的概略电路为在图21的电路中增加PMOS晶体管LP3的电路，此电路例如与图6相对应。
图25的概略电路是将图21电路的PMOS晶体管LP3的栅极连接地点变更后的电路，此电路例如对应于前述图8。图26的概略电路也是将图21电路的PMOS晶体管LP3的栅极连接地点加以改变的电路，此电路例如相应于前述图10。图27的概略电路是在图25电路中增加PMOS晶体管LP12和P12，此电路例如对应于前述图9。图28的概略电路是在图14电路中增加PMOS晶体管P5，此电路例如对应于前述图10。这里，如图11中所示，被连接到PMOS晶体管P1的栅极的PMOS晶体管P5的一端，连接在由PMOS晶体管P1的栅极至前置驱动电路中的PMOS晶体管P4的漏极的路径的中间，兼用作前置驱动电路的一部分。
图29的概略电路为在图15电路中增加PMOS晶体管P5，与图15电路同样以二个输入信号来控制输出级。而图中的标号则与图12中的相对应。与图15的情况相同，控制电路21相当于包含前述反相器INV1、INV2、＂与非＂门NAND1、PMOS晶体管P9和NMOS晶体管N2的电路，前置驱动电路22相当于包含前述PMOS晶体管TP1、TP2和NMOS晶体管TN1、TN3的电路，插入电路23相当于由前述PMOS晶体管TP3、TP4所组成的电路，插入电路24虽然图中实际上不存在，但可插入在前述NMOS晶体管TN2或TN4与接地电位端之间。图30的概略电路为在图16电路中增加PMOS晶体管P5，此电路例如对应于前述图10。
图31的概略电路是在图30电路中增加前述PMOS晶体管P11和P13的电路。图32的概略电路为改变图31中PMOS晶体管LP3的栅极连接的电路。图33的概略电路为改变图31的PMOS晶体管LP3的插入位置的电路。图34的概略电路为对前述图27的电路去除PMOS晶体管P6、增加PMOS晶体管P5的电路。
在此，图35至图49的电路更概略地表示上述各实施例电路、概略电路和变型电路。
图35的电路，分别将前述PMOS晶体管P4、P8、P11和NMOS晶体管TN1表示为开关SW1、SW2、SW3和SW4，而开关SW3的一端直接连接到电源电位端。这一电路对应于前述图5。
图36的电路为将图35电路中的开关SW3的一端连接到PMOS晶体管P1的源极端的电路。而且因为图5的PMOS晶体管P1的源极与PMOS晶体管P11的源极为同一电位，所以未作具体表示。
在上述图35和图36的电路中，开关SW1、SW4各自的一端均被连接到规定的电位端。与此相对地，在图37的电路中，图35电路内的开关SW1、SW4各自的一端则被连接到电源电位端、接地电位端，与前述图5相对应。图38的电路则为在上述图37的电路中，在开关SW1和电源电位端之间设置有前述插入电路23，与此同时在开关SW4和接地电位端之间设置有前述插入电路24。这一电路虽然是对应于前述图5和图12电路的组合电路，但没有设置相当于插入电路24的电路。
图39的电路是在前述图35电路中没有开关SW3的示例。在这种情况下，虽未特别表示出PMOS晶体管P11，但仅由因寄生Pn结二极管产生的偏置也能够取得本发明特有的效果。而设置PMOS晶体管P11则为将栅基可靠地上拉至Vcc。
图40的电路是将图35电路中的开关SW2的一端不是直接地而是通过前置驱动电路22连接到PMOS晶体管P1的栅极的示例。图41的电路是针对上述图35电路将PMOS晶体管LP3的栅极连接到开关SW3的一端的示例。图42的电路是对图3 5的电路设置前述PMOS晶体管LP3的示例，此PMOS晶体管LP3的栅极被连接到PMOS晶体管P1的栅极。
图43的电路是对前述图35电路增加PMOS晶体管LP12和开关SW5的示例，与前述图9的电路相对应。此时，上述开关SW5与PMOS晶体管P12相对应。另外，也可将开关SW5的一端连接到栅基。而且也可使开关SW5兼用作前置驱动电路的一部分。
图44至图49的各电路分别为在前述前置驱动电路2 2和PMOS晶体管P1的栅极间设置开关的情况示例，这一开关以SW6表示。这些电路对应于前述图13。图44的电路是将前述PMOS晶体管P8、P11分别表示为开关SW2、SW3，并将开关SW3的一端直接连接到电源电位端的示例。图45的电路为将图44电路内的开关SW3的一端连接到PMOS晶体管P1的源极端的电路。图46的电路为在前述图44电路中没有开关SW3的示例。图47的电路为对图44电路设置前述PMOS晶体管LP3的示例，此PMOS晶体管LP3的栅极被连接到PMOS晶体管P1的栅基。图48的电路为将上述图47电路中PMOS晶体管LP3的栅极连接到PMOS晶体管P1的栅极的示例。图49的电路为对前述图46的电路增加PMOS晶体管LP12和P12的示例。在上述图35至图49的电路中虽然是采用的PMOS晶体管，但其亦能适用于N沟道的MOS晶体管的情况。
图50为将上述各实施例电路、实施例电路的概略或变型示例电路的主要部分提取出来表示的电路。即，本发明的输出电路如图中所示PMOS晶体管31的栅基并不与源极相连，二者在电位是分隔开的，而且此PMOS晶体管31的栅基和栅极通过开关32相连接。采取这样的结构，在开关32闭合时，PMOS晶体管31的栅基与栅极就被设置成同电位。因为在PMOS晶体管31的栅基上产生由源极电位Vs降低一栅基与源极间形成的寄生Pn结二极管的内在电位部分而得的电位(Vs-Vf)，在开关32闭合时PMOS晶体管31的栅极也被设置成该电位。此时，如果与-Vf相比PMOS晶体管31的阈值较小时，亦即在-Vf＞Vtp(31)(Vtp(31)为PMOS晶体管31的阈值)时，此PMOS晶体管31成为截止状态，源、漏间就没有电流流通。
在上述图50的电路中，开关3 2闭合，由PMOS晶体管31自身产生使得PMOS晶体管31截止的电压。不过，这也可以另外使除PMOS晶体管31外产生上述电位(Vs-Vf)，再通过开关32输送给PMOS晶体管31的栅基。图51表示基于这种构想的电路。即，PMOS晶体管31的栅基不连接到源极，虽然在使两者电位分离这点上相同，但设有新的电位产生电路33，由此电位产生电路33所产生的电位通过开关32被送到PMOS晶体管31的栅极。这里，上述电位产生电路33产生相当于在PMOS晶体管31的栅基上所发生的前述电位(Vs-Vf)的电位，这一电路例如如图52中所示，由在形成上述PMOS晶体管31的P型基片11内的N沟道12之外的一N沟道13与在此N沟道13内设置的P型扩散层14所构成的Pn结二极管组成。如图53中所示那样，由N沟道13和P型扩散层14构成PN结二极管将PMOS晶体管31的源极电位降低上述内在电压部分后的电压被通过开关32送到PMOS晶体管31。而在上述电路中是说明设置Pn结二极管的情况，但是这也可以利用构成PMOS晶体管31之外的一PMOS晶体管的源极或漏极的P型扩散层。
如以上说明的那样采用本发明的输出电路，能使得全信号变化输出，而且即使在连接多个输出的应用情况下，供给以大小不相同的电源电位时，亦可防止电源间流通电流。

Claims (11)

1.一种输出电路，可以在驱动模式驱动输出端子(Y)，并在高阻抗模式将上述输出端子设定在高阻抗状态，其特征在于包括：
第一高电位节点，施加以第一高电位；
第一和第二基准电位节点，分别施加以第一和第二基准电位；
第一MOS晶体管(P1)，具有在源极和连接在上述第一高电位节点和上述输出端子(Y)之间的漏极之间的电流通路，栅极和栅基；
前置驱动器电路(22，NAND2)，具有输出节点，用以产生驱动上述第一MOS晶体管(P1)栅极的电位；
第一筏道闸门(P15)，连接于上述前置驱动器电路(22，NAND2)的上述输出端点和上述第一MOS晶体管(P1)的上述栅极之间；
第二筏道闸门(N3)，连接于上述前置驱动器电路(22，NAND2)的上述输出端点和上述第一MOS晶体管(P1)的上述栅极之间；
第三筏道闸门(P8)，连接于上述第一MOS晶体管(P1)的上述栅基和上述栅极之间；和
控制电路(P9，N2，NAND1，INV2)，施加以第一和第二基准电位和上述输出端子的电位；用以根据控制信号(/EN)，施加为使上述第一筏道闸门(P15)导通所必要的、上述输出端子(Y)的电位或第二基准电位至上述第一阀道闸门；用以当第二基准电位施加于上述第一筏道闸门(P15)时，根据控制信号，施加为使上述第二筏道闸门(N3)导通所必要的第一基准电位至上述第二筏道闸门；和用以当上述输出端子(Y)的电位施加于上述第一筏道闸门(P15)时，根据控制信号，施加为使上述第二筏道闸门(N3)不通导所必要的电位至上述第二筏道闸门；
其中，在上述高阻抗模式，当一个高于上述第一高电位的电位被施加于上述输出端子(Y)时，上述控制电路(P9，N2，NAND1，INV2)将上述输出端子(Y)的电位施加于上述第一筏道闸门(P15)，将使上述第二筏道闸门(N3)不通导的必要的电位施加于上述第二筏道闸门，和将使上述第三筏道闸门(P8)导通的必要的电位施加于上述第三筏道闸门；和在上述驱动模式，当使上述第一和第二筏道闸门(P15，N3)分别导通的电位，分别被施加于上述第一和第二筏道闸门时，上述控制电路将使上述第三筏道闸门(P8)不导通的电位施加于上述第三通筏道闸门。
2.根据权利要求1的输出电路，其特征在于，还包括：
第三基准电位节点，施加以第三基准电位；和
第四筏道闸门(P11)，连接于上述第三基准电位节点和上述第一MOS晶体管的栅基之间，并根据控制信号(/EN)被施加所述输出端子的电位或第二基准电位。
3.根据权利要求1的输出电路，其特征在于：
第一高电位和第一基准电位设定在第一电源电位，第二基准电位设定在第二电源电位，并且第二电源电位低于第一电源电位。
4.根据权利要求1的输出电路，其特征在于：
当上述输出端子(Y)的电位从上述控制电路(P9，N2，NAND1，INV2)施加于上述第一筏道闸门(P15)，和使上述第二筏道闸门(N3)不通导的必要的电位施加于上述第二筏道闸门时，上述前置驱动器电路(22，NAND2)将上述MOS晶体管的源极和栅极之间的电位差改变到实质上是零；和
其后，上述控制电路(P9，N2，NAND1，INV2)施加上述输出端子(Y)的电位至上述第一筏道闸门(P15)，以代替第二基准电位，由此而使上述第三筏道闸门(P8)导通。
5.根据权利要求1的输出电路，其特征在于，还包括：
第二MOS晶体管(LP3)，其具有源极连接至上述第一基准电位节点或上述第一MOS晶体管(P1)的源极，漏极和栅极都是连接至上述第一MOS晶体管(P1)的栅基；
所述第二MOS晶体管(LP3)具有的阀值电压在绝对值上等于或小于上述第一MOS晶体管的阈值电压。
6.根据权利要求1的输出电路，其特征在于，还包括：
第二MOS晶体管(LP12)，具有连接至上述输出端子(Y)的源极，和都是连接至上述第一MOS晶体管(P1)的栅基的漏极和栅极；
所述第二MOS晶体管(LP12)具有的阈值电压在绝对值上等于或小于上述第一MOS晶体管的阈值电压。
7.根据权利要求1的输出电路，其特征在于：
上述第一MOS晶体管(P1)，上述第一筏道闸门(P15)和上述第三筏道闸门P8)各由具有互相连接的栅基的P沟道MOS晶体管构成，而上述第二筏道闸门(N3)由N沟道MOS晶体管构成。
8.根据权利要求1的输出电路，其特征在于，还包括：
N沟道MOS晶体管(N1)，具有连接至上述输出端子(Y)的漏极和连接至施加了第一低电位的第一低电位节点的源极。
9.根据权利要求1的输出电路，其特征在于，还包括：
控制MOS晶体管(P5，P6)，具有连接至上述第一MOS晶体管(P1)的栅极或栅基的源极，连接至上述输出端子(Y)的漏极，和连接至上述第一基准电位节点的栅极。
10.根据权利要求9的输出电路，其特征在于：
当上述输出端子(Y)的电位从上述控制电路(P9，N2，NAND1，INV2)施加于上述第一筏道闸门(P15)，和使上述第二筏道闸门(N3)不通导的必要的电位施加于上述第二筏道闸门时，上述前置驱动器电路(22，NAND2)将上述MOS晶体管的源极和栅极之间的电位差改变到实质上是零；和
其后，上述控制电路(P9，N2，NAND1，INV2)施加上述输出端子(Y)的电位至上述第一筏道闸门(P15)，代替第二基准电位，由此而使上述第三筏道闸门(P8)导通。
11.根据权利要求9的输出电路，其特征在于：
上述控制MOS晶体管(P5，P6)由P沟道MOS晶体管构成，其栅基连接至上述第一MOS晶体管(P1)的栅基。
CNB021069492A 1994-02-16 1995-02-16 输出电路 Expired - Lifetime CN1258879C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP01943294A JP3311133B2 (ja) 1994-02-16 1994-02-16 出力回路
JP019432/94 1994-02-16
JP019432/1994 1994-02-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN95103204A Division CN1095247C (zh) 1994-02-16 1995-02-16 输出电路

Publications (2)

Publication Number Publication Date
CN1492587A true CN1492587A (zh) 2004-04-28
CN1258879C CN1258879C (zh) 2006-06-07

Family

ID=11999128

Family Applications (2)

Application Number Title Priority Date Filing Date
CN95103204A Expired - Lifetime CN1095247C (zh) 1994-02-16 1995-02-16 输出电路
CNB021069492A Expired - Lifetime CN1258879C (zh) 1994-02-16 1995-02-16 输出电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN95103204A Expired - Lifetime CN1095247C (zh) 1994-02-16 1995-02-16 输出电路

Country Status (6)

Country Link
US (2) US5661414A (zh)
EP (2) EP1024597B1 (zh)
JP (1) JP3311133B2 (zh)
KR (1) KR100216723B1 (zh)
CN (2) CN1095247C (zh)
DE (2) DE69528542T2 (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311133B2 (ja) * 1994-02-16 2002-08-05 株式会社東芝 出力回路
US5444397A (en) * 1994-10-05 1995-08-22 Pericom Semiconductor Corp. All-CMOS high-impedance output buffer for a bus driven by multiple power-supply voltages
JP3369384B2 (ja) * 1995-07-12 2003-01-20 三菱電機株式会社 出力バッファ回路
JP3031195B2 (ja) * 1995-02-28 2000-04-10 株式会社日立製作所 入出力バッファ回路装置
JP3441238B2 (ja) * 1995-06-02 2003-08-25 株式会社東芝 出力回路
JP2959449B2 (ja) * 1995-10-16 1999-10-06 日本電気株式会社 出力回路
JPH09162713A (ja) * 1995-12-11 1997-06-20 Mitsubishi Electric Corp 半導体集積回路
DE69621576T2 (de) * 1995-12-26 2002-12-19 Kabushiki Kaisha Toshiba, Kawasaki Integrierte Halbleiterschaltung
US6147511A (en) 1996-05-28 2000-11-14 Altera Corporation Overvoltage-tolerant interface for integrated circuits
DE19628270C2 (de) * 1996-07-12 2000-06-21 Ericsson Telefon Ab L M Störsichere Schnittstellenschaltung
US5844425A (en) * 1996-07-19 1998-12-01 Quality Semiconductor, Inc. CMOS tristate output buffer with having overvoltage protection and increased stability against bus voltage variations
DE69822536T2 (de) * 1997-01-30 2005-01-27 Motorola, Inc., Schaumburg Schaltung und Verfahren zum Verriegeln einer Bitleitung in einem nichtlflüchtigem Speicher
GB2321986A (en) * 1997-01-30 1998-08-12 Motorola Inc Circuit and method for isolating a latching circuit
JP3400294B2 (ja) * 1997-04-25 2003-04-28 富士通株式会社 プル・アップ回路及び半導体装置
US5990705A (en) * 1997-06-04 1999-11-23 Oak Technology, Inc. CMOS I/O circuit with high-voltage input tolerance
US6593799B2 (en) 1997-06-20 2003-07-15 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
US6100751A (en) * 1997-06-20 2000-08-08 Intel Corporation Forward body biased field effect transistor providing decoupling capacitance
US6300819B1 (en) 1997-06-20 2001-10-09 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
US6218895B1 (en) 1997-06-20 2001-04-17 Intel Corporation Multiple well transistor circuits having forward body bias
US6232827B1 (en) 1997-06-20 2001-05-15 Intel Corporation Transistors providing desired threshold voltage and reduced short channel effects with forward body bias
US6255850B1 (en) 1997-10-28 2001-07-03 Altera Corporation Integrated circuit with both clamp protection and high impedance protection from input overshoot
US5986473A (en) * 1997-12-30 1999-11-16 Intel Corporation Differential, mixed swing, tristate driver circuit for high performance and low power on-chip interconnects
JPH11203265A (ja) * 1998-01-19 1999-07-30 Mitsubishi Electric Corp マイクロコンピュータ
US6118301A (en) * 1998-05-26 2000-09-12 Analog Devices, Inc. High voltage tolerant and compliant driver circuit
US6265926B1 (en) 1998-05-27 2001-07-24 Altera Corporation Programmable PCI overvoltage input clamp
US6617892B2 (en) * 1998-09-18 2003-09-09 Intel Corporation Single ended interconnect systems
US6255851B1 (en) * 1999-08-04 2001-07-03 Agere Systems Guardian Corp. Multi-voltage I/O buffer clamping circuit
JP2001144603A (ja) * 1999-11-18 2001-05-25 Oki Micro Design Co Ltd レベルシフタ回路およびそれを含むデータ出力回路
US6313672B1 (en) * 1999-12-15 2001-11-06 Exar Corporation Over-voltage tolerant integrated circuit I/O buffer
US6313671B1 (en) * 1999-12-15 2001-11-06 Exar Corporation Low-power integrated circuit I/O buffer
US6384632B2 (en) * 2000-02-22 2002-05-07 Yamaha Corporation Buffer circuit
US6313661B1 (en) 2000-03-31 2001-11-06 Intel Corporation High voltage tolerant I/O buffer
US6407582B1 (en) * 2001-03-13 2002-06-18 International Business Machines Corporation Enhanced 2.5V LVDS driver with 1.8V technology for 1.25 GHz performance
US6812766B2 (en) * 2001-05-22 2004-11-02 Matsushita Electric Industrial Co., Ltd. Input/output circuit of semiconductor integrated circuit
US6597222B2 (en) * 2001-10-15 2003-07-22 Exar Corporation Power down circuit for high output impedance state of I/O driver
JP3759121B2 (ja) * 2003-04-25 2006-03-22 Ｎｅｃエレクトロニクス株式会社 半導体装置
AU2003241869A1 (en) * 2003-05-28 2005-01-21 Fujitsu Limited Semiconductor device
JP2005191759A (ja) * 2003-12-25 2005-07-14 Sanyo Electric Co Ltd 電流制御回路
US7248988B2 (en) * 2004-03-01 2007-07-24 Transmeta Corporation System and method for reducing temperature variation during burn in
US8018268B1 (en) * 2004-11-19 2011-09-13 Cypress Semiconductor Corporation Over-voltage tolerant input circuit
JP4568096B2 (ja) * 2004-11-25 2010-10-27 Ｏｋｉセミコンダクタ株式会社 入出力回路
ATE475103T1 (de) * 2005-12-21 2010-08-15 Nxp Bv Vorrichtung zum evaluieren einer verzögerung einer eingangs-/ausgangsschaltung
JP4882584B2 (ja) * 2006-08-07 2012-02-22 富士通セミコンダクター株式会社 入出力回路
US7859305B2 (en) 2006-08-07 2010-12-28 Fujitsu Semiconductor Limited Input/output circuit
JP2008271389A (ja) * 2007-04-24 2008-11-06 Matsushita Electric Ind Co Ltd 出力回路及び多出力回路
TWI337000B (en) * 2007-12-11 2011-02-01 Rdc Semiconductor Co Ltd Tri-state i/o port
US8446182B2 (en) * 2009-12-04 2013-05-21 Macronix International Co., Ltd. TX output combining method between different bands
US20110179372A1 (en) * 2010-01-15 2011-07-21 Bradford Allen Moore Automatic Keyboard Layout Determination
US9825656B2 (en) 2013-08-01 2017-11-21 Qorvo Us, Inc. Weakly coupled tunable RF transmitter architecture
US9614490B2 (en) 2013-06-06 2017-04-04 Qorvo Us, Inc. Multi-band interference optimization
US9755671B2 (en) 2013-08-01 2017-09-05 Qorvo Us, Inc. VSWR detector for a tunable filter structure
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US9871499B2 (en) 2013-03-15 2018-01-16 Qorvo Us, Inc. Multi-band impedance tuners using weakly-coupled LC resonators
US9444417B2 (en) 2013-03-15 2016-09-13 Qorvo Us, Inc. Weakly coupled RF network based power amplifier architecture
US9628045B2 (en) 2013-08-01 2017-04-18 Qorvo Us, Inc. Cooperative tunable RF filters
US9685928B2 (en) 2013-08-01 2017-06-20 Qorvo Us, Inc. Interference rejection RF filters
US9048836B2 (en) * 2013-08-01 2015-06-02 RF Mirco Devices, Inc. Body bias switching for an RF switch
US9705478B2 (en) 2013-08-01 2017-07-11 Qorvo Us, Inc. Weakly coupled tunable RF receiver architecture
US9774311B2 (en) 2013-03-15 2017-09-26 Qorvo Us, Inc. Filtering characteristic adjustments of weakly coupled tunable RF filters
US9294046B2 (en) 2013-03-15 2016-03-22 Rf Micro Devices (Cayman Islands), Ltd. RF power amplifier with PM feedback linearization
US9859863B2 (en) 2013-03-15 2018-01-02 Qorvo Us, Inc. RF filter structure for antenna diversity and beam forming
US9780756B2 (en) 2013-08-01 2017-10-03 Qorvo Us, Inc. Calibration for a tunable RF filter structure
JP6003759B2 (ja) * 2013-03-26 2016-10-05 株式会社ソシオネクスト スイッチ回路、及び、半導体記憶装置
US9705542B2 (en) 2013-06-06 2017-07-11 Qorvo Us, Inc. Reconfigurable RF filter
US9800282B2 (en) 2013-06-06 2017-10-24 Qorvo Us, Inc. Passive voltage-gain network
US9966981B2 (en) 2013-06-06 2018-05-08 Qorvo Us, Inc. Passive acoustic resonator based RF receiver
US9780817B2 (en) 2013-06-06 2017-10-03 Qorvo Us, Inc. RX shunt switching element-based RF front-end circuit
US10796835B2 (en) 2015-08-24 2020-10-06 Qorvo Us, Inc. Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff
JP6461842B2 (ja) 2016-03-14 2019-01-30 株式会社東芝 半導体集積回路
JP6753697B2 (ja) * 2016-05-23 2020-09-09 ローム株式会社 Ｃｍｏｓ出力回路
US11139238B2 (en) 2016-12-07 2021-10-05 Qorvo Us, Inc. High Q factor inductor structure
US10181478B2 (en) 2017-01-06 2019-01-15 Qorvo Us, Inc. Radio frequency switch having field effect transistor cells
US10027325B1 (en) * 2017-06-28 2018-07-17 Texas Instruments Incorporated Circuit having a parallel voltage threshold architecture to support a wide voltage supply range
CN107835011B (zh) * 2017-11-22 2021-09-03 上海华力微电子有限公司 一种高可靠性三态输出电路
US10277222B1 (en) 2018-02-28 2019-04-30 Qorvo Us, Inc. Radio frequency switch
US10263616B1 (en) 2018-03-29 2019-04-16 Qorvo Us, Inc. Radio frequency switch
US10659031B2 (en) 2018-07-30 2020-05-19 Qorvo Us, Inc. Radio frequency switch
CN114498572B (zh) * 2022-02-17 2022-10-04 甘肃省科学院传感技术研究所 一种cmos工艺兼容的接口芯片掉电保护电路及方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161916A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体集積回路
US5151619A (en) * 1990-10-11 1992-09-29 International Business Machines Corporation Cmos off chip driver circuit
US5144165A (en) * 1990-12-14 1992-09-01 International Business Machines Corporation CMOS off-chip driver circuits
JP2623374B2 (ja) * 1991-02-07 1997-06-25 ローム株式会社 出力回路
JP3321188B2 (ja) * 1991-07-26 2002-09-03 株式会社東芝 出力回路
US5151169A (en) * 1991-12-06 1992-09-29 International Business Machines Corp. Continuous anodizing of a cylindrical aluminum surface
US5276364A (en) * 1991-12-13 1994-01-04 Texas Instruments Incorporated BiCMOS bus interface output driver compatible with a mixed voltage system environment
JPH05167427A (ja) * 1991-12-13 1993-07-02 Toshiba Corp レベルシフト回路
US5266849A (en) * 1992-02-19 1993-11-30 Hal Computer Systems, Inc. Tri state buffer circuit for dual power system
US5300828A (en) * 1992-08-31 1994-04-05 Sgs-Thomson Microelectronics, Inc. Slew rate limited output buffer with bypass circuitry
US5387826A (en) * 1993-02-10 1995-02-07 National Semiconductor Corporation Overvoltage protection against charge leakage in an output driver
US5338978A (en) * 1993-02-10 1994-08-16 National Semiconductor Corporation Full swing power down buffer circuit with multiple power supply isolation
US5381061A (en) * 1993-03-02 1995-01-10 National Semiconductor Corporation Overvoltage tolerant output buffer circuit
JP2888722B2 (ja) * 1993-04-12 1999-05-10 株式会社東芝 インターフェース回路
US5406140A (en) * 1993-06-07 1995-04-11 National Semiconductor Corporation Voltage translation and overvoltage protection
JP3311133B2 (ja) * 1994-02-16 2002-08-05 株式会社東芝 出力回路

Also Published As

Publication number Publication date
EP0668658A3 (en) 1997-04-09
CN1258879C (zh) 2006-06-07
DE69528542T2 (de) 2003-05-08
JPH07230348A (ja) 1995-08-29
EP1024597A3 (en) 2000-09-27
DE69520848D1 (de) 2001-06-13
KR950026119A (ko) 1995-09-18
JP3311133B2 (ja) 2002-08-05
EP0668658A2 (en) 1995-08-23
CN1095247C (zh) 2002-11-27
DE69520848T2 (de) 2001-09-27
EP1024597B1 (en) 2002-10-09
US5831449A (en) 1998-11-03
EP1024597A2 (en) 2000-08-02
KR100216723B1 (ko) 1999-09-01
CN1111420A (zh) 1995-11-08
EP0668658B1 (en) 2001-05-09
DE69528542D1 (de) 2002-11-14
US5661414A (en) 1997-08-26

Similar Documents

Publication Publication Date Title
CN1095247C (zh) 输出电路
CN1271785C (zh) 电平移位电路和半导体集成电路
US5952847A (en) Multiple logic family compatible output driver
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
CN1094613C (zh) 低功耗传送二进制逻辑信号的接口电路和方法
CN1694356A (zh) 多阈值电压互补金属氧化物半导体触发器及其电路及方法
CN1108017A (zh) 多电压系统的输出，输入缓冲电路及双向缓冲电路
CN1825767A (zh) 双电压三态缓冲器电路
CN1449112A (zh) 带有漏电流截止电路的半导体集成电路
CN1294783A (zh) 半导体集成电路器件、其上存储了单元信息库的存储媒质、以及半导体集成电路的设计方法
CN1172380A (zh) 电平移动器
CN1674443A (zh) 电平变换电路
CN1268057C (zh) 触发器电路
CN1738201A (zh) 半导体电路装置
CN1855724A (zh) 缓冲电路
CN1305218C (zh) 半导体装置
CN1783720A (zh) 切换模组和高电压相容输入/输出电路
CN1469548A (zh) 变换信号逻辑电平的电平变换电路
JPH0436606B2 (zh)
CN1303056A (zh) 避免浮动状态、进行双向数据传输的双向总线电路
CN1701511A (zh) 半导体装置
US5570044A (en) BiCMOS output driver with reduced static power consumption
US6903576B2 (en) Voltage level translator for translating low to high voltage levels in digital integrated circuits
CN1947336A (zh) 输出级系统
CN1132247C (zh) 上拉和下拉电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20150216

Granted publication date: 20060607