CN1450662A - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN1450662A
CN1450662A CN03120292A CN03120292A CN1450662A CN 1450662 A CN1450662 A CN 1450662A CN 03120292 A CN03120292 A CN 03120292A CN 03120292 A CN03120292 A CN 03120292A CN 1450662 A CN1450662 A CN 1450662A
Authority
CN
China
Prior art keywords
field
semiconductor layer
film transistor
channel
chamfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03120292A
Other languages
English (en)
Other versions
CN100381932C (zh
Inventor
是成贵弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liguid Crystal Advanced Technology Development Center K K
Original Assignee
Liguid Crystal Advanced Technology Development Center K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liguid Crystal Advanced Technology Development Center K K filed Critical Liguid Crystal Advanced Technology Development Center K K
Publication of CN1450662A publication Critical patent/CN1450662A/zh
Application granted granted Critical
Publication of CN100381932C publication Critical patent/CN100381932C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种可抑制特性参差的薄膜晶体管。其具有：隔着SiO2膜所构成的基底绝缘膜3而设在玻璃基板2上的Si所形成的半导体层4；设在半导体层4中两侧的源极领域8与汲极领域9；在半导体层4中的源极领域8与汲极领域9之间的信道领域10；隔着SiO2膜所构成的闸极绝缘膜6而设在信道领域10上的闸极电极7，其特征为：至少由闸极电极7所覆盖的信道领域10的信道宽度方向WD的端部5的斜面角在大约60度以上。

Description

薄膜晶体管
                             技术领域
本发明涉及一种使用于例如液晶显示装置的液晶显示面板等的薄膜晶体管。
                             背景技术
图7(a)为传统薄膜晶体管的斜视图，(b)为(a)的A-A’剖面线的剖面图。
符号1为薄膜晶体管(TFT)，2为玻璃基板，3为基底绝缘膜(SiO2膜等)，4为例如由硅(Si)所构成的半导体层，5为半导体层4的信道宽度方向的端部，6为闸极绝缘膜(SiO2膜等)，7为闸极电极，8为源极领域，9为汲极领域，10为信道领域，L为信道长，W为信道宽度，WD为信道宽度方向，在图7(b)中，θ表示半导体层4的端部5的斜面角。
图7显示例如玻璃基板2上隔着基底绝缘膜3而形成有半导体层4，且该半导体层4上隔着闸极绝缘膜6而形成有闸极电极7的薄膜晶体管1。
如上所述的在半导体层4上形成有闸极电极7的薄膜晶体管1，称为顶端闸极型薄膜晶体管。
在图7所示的顶端闸极型薄膜晶体管1中，形成例如由Si所构成的半导体层4时，在制程上，即利用微影技术蚀刻半导体层4使之形成图案时，如图7(b)所示，半导体层4的信道宽度方向WD的端部5会具有一斜面角(倾斜角)θ。
该斜面角θ，在制程上，会随着在玻璃基板2上位置的不同而变动，这是造成薄膜晶体管1的特性参差的主因之一。
信道宽度(或门极宽度)W足够大时，由于闸极电极7所覆盖的半导体层4的信道领域10中，端部5(称为闸极边缘)的影响相对较小，因此该斜面角θ的参差不会造成太大的问题。
不过，当信道宽度W低于例如1μm程度时，会随着上述斜面角θ的参差，使得薄膜晶体管1的特性参差问题变得显著。该项问题，特别在使用液晶显示装置制作大尺寸的玻璃基板2时，更为严重。
图7所示的膜晶体管1，其信道宽度W为1μm，信道长度L为4μm，闸极绝缘膜6的膜厚为40nm，半导体层4的膜厚为60nm。
对该构造进行三次元装置仿真。图6显示的是三次元装置仿真的计算结果图，图6(a)显示的是斜面角θ为30度、45度、60度时闸极电压与汲极电流的变化(Ld-Vg特性)图，而图6(b)显示的是上述斜面角θ对阈值电压Vth所造成的影响图。在图6(a)中，汲极电压Vd为5V。
由上述结果可清楚得知，随着斜面角θ的不同，将使La-Vg特性产生显著变化，同时阈值电压Vth也将产生变化。即在制造过程中斜面角θ若产生变动，该变化即以阈值电压Vth的变化呈现出来。由图6(b)可清楚得知，当斜面角θ小于60度时，随着斜面角θ的变化阈值电压Vth将产生相当大的变化，当斜面角θ大于60度时，阈值电压Vth所产生的变化极小，由此可知控制斜面角θ的重要性。
                                发明内容
本发明的目的在于提供一种薄膜晶体管，该薄膜晶体管可抑制由信道宽度方向的半导体层的端部的斜面角参差所造成的薄膜晶体管的特性参差。
本发明的一种薄膜晶体管具有：设在基板上的半导体层；设在该半导体层中两侧的源极领域与汲极领域；在该半导体层中的源极领域与汲极领域之间的信道领域；隔着闸极绝缘膜而设在信道领域上的闸极电极，至少由闸极电极所覆盖的信道领域的信道宽度方向的端部的斜面角在60度以上。
此外，本发明的一种薄膜晶体管具有：设在基板上的半导体层；设在该半导体层中两侧的源极领域与汲极领域；在该半导体层中的源极领域与汲极领域之间的信道领域；隔着闸极绝缘膜而设在前述信道领域上的闸极电极，至少由闸极电极所覆盖的信道领域的信道宽度方向的端部被绝缘化。
此外，本发明的一种薄膜晶体管具有：设在基板上的半导体层；设在该半导体层中两侧的源极领域与汲极领域；在该半导体层中的源极领域与汲极领域之间的信道领域；隔着闸极绝缘膜而设在信道领域上的闸极电极，至少在由闸极电极所覆盖的信道领域的信道宽度方向的端部，被导入与在源极电极与汲极电极中导入的杂质具有相反导电型的杂质。
如上所述，根据本发明，可抑制薄膜晶体管的特性参差，并提升制造的效率。
                        附图说明
图1(a)是本发明的第1实施例的薄膜晶体管的斜视图；
图1(b)是图1(a)的A-A’剖面线的剖面图；
图2是显示本发明的第1实施例的薄膜晶体管的配置图；
图3(a)是本发明的第2实施例的薄膜晶体管的要部剖面图；
图3(b)是显示制造方法的要部剖面图；
图4(a)是本发明的第3实施例的薄膜晶体管的要部剖面图；
图4(b)是显示制造方法的要部剖面图；
图5是显示第3实施例的闸极电压与汲极电流的关系图；
图6(a)是显示斜面角θ在30度、45度、60度时闸极电压与汲极电流的关系图；
图6(b)是显示斜面角θ与阈值电压Vth间的关系图；
图7(a)是传统薄膜晶体管的斜视图；
图7(b)是图7(a)的A-A’剖面线的剖面图。
                       具体实施方式
下面结合附图详细说明有关本发明的实施例。此外，在以下说明的附图中，具有相同功能的部分用相同符号标示，并省略其重复说明。
实施例1
图1(a)为本发明的第1实施例的薄膜晶体管的斜视图，图1(b)是图1(a)的A-A’剖面线的剖面图。图2为显示本发明的第1实施例的薄膜晶体管的配置图。
此外，标示与图7相同符号的部分即代表相同的构件，因此省略其说明。
在图2中，符号13、14、15分别表示闸极电极7、源极领域8、汲极领域9的接触孔。
第1实施例的薄膜晶体管具有：例如，隔着由SiO2膜等所构成的基底绝缘膜3而设在玻璃基板2上的由例如Si所构成的多结晶或非晶质的半导体层4；将杂质导入半导体层4中的两侧而设的源极领域8与汲极领域9；在半导体层4中的源极领域8与汲极领域9之间的信道领域10；隔着由SiO2膜等所构成的闸极绝缘膜6而设在信道领域10上的闸极电极7，其中，至少被闸极电极7所覆盖的信道领域10的信道宽度方向WD的端部5的斜面角在大约60度以上。
在第1实施例中，如上所述，半导体层4由Si所构成，而基底绝缘膜3与闸极绝缘膜6分别由SiO2所构成。半导体层4及其界面，含有起因于杂质与结晶的非完整性的缺陷。在该构造中，信道宽度方向WD的半导体层4的端部5，具有大于60度的斜面角θ。
薄膜晶体管为n信道薄膜晶体管1时，在源极领域8与汲极领域9中，注入体积浓度为1×1020cm-3的磷，并在信道领域10注入体积浓度为1×1016cm-3的硼。覆盖在半导体层4上的闸极绝缘膜6，由保形模型(conformal model)所形成。此外，信道宽度W设定为1μm，信道长度L为4μm，闸极绝缘膜6的膜厚为40nm，半导体层4的膜厚为60nm。此外，闸极电极7的膜厚，设定在200nm至500nm之间，例如将其设定为300nm。
对应起因于信道宽度方向WD的半导体层4的端部的斜面角θ的参差的薄膜晶体管1的特性参差问题的解决方法之一，根据图6所示结果，将信道宽度方向的半导体层4的端部5的斜面角θ设定在大约60度以上。这可以通过控制半导体层4的制作条件(蚀刻条件)，使端部5的斜面角θ的平均值约在大约60度以上。换言之，端部5的斜面角θ，一般而言，由光阻剂形状所规定。即可通过控制光阻剂形状，来控制端部5的斜面角θ，具体而言，可通过使用感度良好的光阻剂，曝光条件的最佳化，及曝光时的烘烤条件的最佳化来控制。
由图6所示的结果可以得知，将斜间角θ的平均值设定在60度以上，这样即使斜面角θ产生变动，也可抑制阈值电压Vth的变动。如此一来，即可容许在制程上的斜面角的变动，并提升制造效率。
实施例2
图3(a)为本发明的第2实施例的薄膜晶体管的要部剖面图(对应第1实施例的图1(b))，图3(b)为显示第2实施例的薄膜晶体管的制造方法的要部剖面图。
在图3中，符号11为由SiO2所构成的绝缘膜，在图3(b)中，16显示光阻剂膜。
由前述可清楚得知，阈值电压Vth产生变化的原因在于：由于闸极电极7所覆盖的信道宽度方向WD的半导体层4的信道领域10的端部5(闸极边缘部)构造，因此在解决上述问题的对策上，可通过阻止电流流经该端部5而加以对应。
为实现上述解决方法，在第2实施例中，如图3(a)所示，将至少由上述闸极电极7所覆盖的上述信道领域10的信道宽度方向WD的端部5绝缘化(非导体化)(对应权利要求2)，而形成绝缘膜11。
在选择性地将半导体层4的端部5绝缘化的方法中，举例而言：如图3(b)所示，形成半导体层4，并在图案化后，以光阻剂膜16覆盖端部5以外的领域，再暴露在氧化环境中，或进行电桨氧化等以选择性地氧化端部5。
这样，可阻止电流通过端部5，而形成端部5不会助长阈值电压Vth的构造，因此即使端部5的斜面角θ产生变动，也可得到实际上斜面角θ为90度的构造，而得以抑制阈值电压Vth的变动。
此外，在上述第1实施例中，因半导体层4的端部5的斜面角θ变大，而导致问题产生。即产生覆盖半导体层4而形成的闸极绝缘膜6的断裂，及绝缘耐压的降低等问题。在第2实施例中，由于在不加大半导体层4的端部5的斜面角θ的情况下，使端部5选择性地绝缘化，因此可解决上述问题。
实施例3
图4(a)为本发明的第3实施例的薄膜晶体管的要部剖面图(对应第1实施例的图1(b))，而图4(b)为显示第3实施例的制造方法的要部剖面图。
在图4中，符号12为选择性地导入杂质的杂质领域，在图4(b)中，符号17显示杂质。
上述第2实施例，形成信道宽度方向WD上的半导体层4的端部5不会助长阈值电压Vth的构造，但不同于第2实施例，在第3实施例中，在至少由闸极电极7所覆盖的信道领域10的信道宽度方向WD的端部5，导入与在源极电极8以及汲极电极9中导入的杂质具有相反导电型的杂质(对应权利要求3)。
作为一种将杂质选择性地导入半导体层4的端部5的方法，如图4(b)所示，形成半导体层4，将其图案化后，以光阻剂膜16覆盖端部5以外的领域，再利用一般所知的方法导入杂质17。
如上所述，通过将杂质导入该端部5，使该端部5的形成信道的阈值电压Vth变大。基本上，将杂质浓度c的n型或p型的杂质注入整体信道领域10时，通过以高于杂质浓度c的浓度将同一导电型的杂质注入该信道领域10的端部5，而达成目的。在杂质方面，为n型薄膜晶体管时，例如使用硼，为p型薄膜晶体管时，例如使用磷。而杂质浓度，例如，可将信道领域10的杂质浓度设定为1017cm-3，而将端部5的杂质领域12的杂质浓度设定为1019cm-3。
通过上述构造，使闸极电极7所覆盖的信道领域10的信道宽度方向WD的端部5(闸极边缘部)的阈值电压Vth变大，并通过抑制闸极电极7的闸极电场所致的信道形成，则即使端部5的斜面角θ产生变动，也可得到实际上斜面角θ为90度的构造，而达到控制阈值电压Vth变动的目的。
上述第2实施例与第3实施例的构造，其电性特性与半导体层4的端部5的斜面角θ为90度的构造等效，其所能达成的效果与斜面角θ为90度的构造相同。
在第3实施例中，在不加大半导体层4的端部5的斜面角θ的情况下，选择性地使端部5高浓度杂质化，因此不会产生覆盖半导体层4而形成的闸极绝缘膜6的断裂，以及绝缘耐压的降低等问题。
采用第3实施例可获致的效果，可利用三维装置仿真进行计算。图5，在第3实施例中，当半导体层4的端部5的斜面角形成30度、60度时，如上述一般在端部5上形成杂质领域12时的闸极电压与汲极电流的关系图。由该结果可得知，斜面角θ在30度、60度时阈值电压Vth的变动小，而得以抑制因斜面角θ的变动而产生的阈值电压Vth的变动。
以上是根据本发明的实施例进行具体说明，但本发明并不受上述实施例的限定，在不超出发明要点的范围内可作各种变更。
附图标记说明1    薄膜晶体管2    玻璃基板3    基底绝缘膜4    半导体层5    端部6    闸极绝缘膜7    闸极电极8    源极领域9    汲极领域10   信道领域11   绝缘膜12   杂质领域13、 14、15接触孔16   光阻剂膜17   杂质L    信道长度W    信道宽度WD   信道宽度方向θ        斜面角

Claims (3)

1.一种薄膜晶体管，具有：
设在基板上的半导体层；
设在所述半导体层中两侧的源极领域与汲极领域；
在所述半导体层中的所述源极领域与所述汲极领域之间的信道领域；以及
隔着闸极绝缘膜而设在所述信道领域上的闸极电极，
其特征在于，至少由所述闸极电极所覆盖的所述信道领域的信道宽度方向的端部的斜面角在大约60度以上。
2.一种薄膜晶体管，具有：
设在基板上的半导体层；
设在所述半导体层中两侧的源极领域与汲极领域；
在所述半导体层中的所述源极领域与所述汲极领域之间的信道领域；以及
隔着闸极绝缘膜而设在所述信道领域上的闸极电极，
其特征在于，至少由所述闸极电极所覆盖的所述信道领域的信道宽度方向的端部被绝缘化。
3.一种薄膜晶体管，具有：
设在基板上的半导体层；
设在所述半导体层中两侧的源极领域与汲极领域；
在所述半导体层中的所述源极领域与所述汲极领域之间的信道领域；以及
隔着闸极绝缘膜而设在所述信道领域上的闸极电极，
其特征在于，至少在由所述闸极电极所覆盖的所述信道领域的信道宽度方向的端部，被导入与在所述源极电极与所述汲极电极中导入的杂质具有相反导电型的杂质。
CNB031202926A 2002-03-29 2003-03-06 薄膜晶体管 Expired - Fee Related CN100381932C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002094665A JP2003298059A (ja) 2002-03-29 2002-03-29 薄膜トランジスタ
JP2002094665 2002-03-29

Publications (2)

Publication Number Publication Date
CN1450662A true CN1450662A (zh) 2003-10-22
CN100381932C CN100381932C (zh) 2008-04-16

Family

ID=28449701

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031202926A Expired - Fee Related CN100381932C (zh) 2002-03-29 2003-03-06 薄膜晶体管

Country Status (5)

Country Link
US (1) US6753549B2 (zh)
JP (1) JP2003298059A (zh)
KR (1) KR100512753B1 (zh)
CN (1) CN100381932C (zh)
TW (1) TW583770B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024103787A1 (zh) * 2022-11-14 2024-05-23 武汉华星光电技术有限公司 显示面板及显示设备

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228819A (ja) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp 半導体装置
TW200601566A (en) * 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
JP4964442B2 (ja) * 2005-08-10 2012-06-27 三菱電機株式会社 薄膜トランジスタおよびその製造方法
KR101226974B1 (ko) * 2006-05-03 2013-01-28 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
JP5111802B2 (ja) 2006-07-20 2013-01-09 三菱電機株式会社 薄膜トランジスタ基板、及びその製造方法
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8067772B2 (en) * 2006-12-05 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5117711B2 (ja) * 2006-12-15 2013-01-16 三菱電機株式会社 表示装置とその製造方法
JP5110888B2 (ja) * 2007-01-25 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5201841B2 (ja) * 2007-01-25 2013-06-05 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2008102595A1 (ja) * 2007-02-21 2008-08-28 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
JP2009147355A (ja) * 2009-02-02 2009-07-02 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
US9035315B2 (en) * 2010-04-30 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device, display device, and method for manufacturing semiconductor device
US9093539B2 (en) * 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180078018A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
CN112397579B (zh) * 2020-10-22 2022-12-06 云谷（固安）科技有限公司 显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546376A (en) * 1983-09-30 1985-10-08 Citizen Watch Co., Ltd. Device for semiconductor integrated circuits
JPH07176753A (ja) * 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JPH08330599A (ja) * 1994-11-29 1996-12-13 Sanyo Electric Co Ltd 薄膜トランジスタ、その製造方法及び表示装置
JP3171764B2 (ja) * 1994-12-19 2001-06-04 シャープ株式会社 半導体装置の製造方法
JPH08255915A (ja) * 1995-03-15 1996-10-01 Toshiba Corp 液晶表示装置
JP3859821B2 (ja) * 1997-07-04 2006-12-20 株式会社半導体エネルギー研究所 半導体装置
JP3751469B2 (ja) * 1999-04-26 2006-03-01 沖電気工業株式会社 Ｓｏｉ構造の半導体装置の製造方法
JP2001223366A (ja) * 2000-02-10 2001-08-17 Seiko Epson Corp アクティブマトリクス基板及びその製造方法、並びに電気光学装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024103787A1 (zh) * 2022-11-14 2024-05-23 武汉华星光电技术有限公司 显示面板及显示设备

Also Published As

Publication number Publication date
KR20030078638A (ko) 2003-10-08
KR100512753B1 (ko) 2005-09-07
TW200304705A (en) 2003-10-01
JP2003298059A (ja) 2003-10-17
TW583770B (en) 2004-04-11
US20030183857A1 (en) 2003-10-02
CN100381932C (zh) 2008-04-16
US6753549B2 (en) 2004-06-22

Similar Documents

Publication Publication Date Title
CN1450662A (zh) 薄膜晶体管
CN1280665C (zh) 液晶显示装置的阵列衬底及其制造方法
CN1309034C (zh) 底栅控制型多晶硅薄膜晶体管的制造方法
CN1885509A (zh) 薄膜晶体管基板及其制造方法
CN104638017B (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN1655039A (zh) 薄膜晶体管、使用其的液晶显示器、以及其制造方法
CN1837910A (zh) 有源矩阵液晶显示装置
CN1847960A (zh) 液晶显示器及其制造方法
CN1667479A (zh) 液晶显示设备
CN101067701A (zh) 液晶显示装置及其制造方法
CN1242296C (zh) 液晶显示装置及其制造方法
CN1920664A (zh) 蚀刻带及使用该蚀刻带制造液晶显示器的阵列基板的方法
CN101064256A (zh) 低温直接沉积多晶硅薄膜晶体管及其制造方法
CN1573485A (zh) 面内切换模式液晶显示器件及其制造方法
CN1637537A (zh) 共平面开关模式液晶显示装置及其制造方法
CN1652167A (zh) 有源矩阵面板
CN105789120A (zh) Tft基板的制作方法及tft基板
CN103715135B (zh) 一种过孔及其制作方法、阵列基板
CN104932159A (zh) 显示基板及其制造方法、驱动方法和显示装置
CN101059610A (zh) 液晶显示器制造方法
CN103926752A (zh) 一种液晶显示器、平面转换模式的阵列基板及其制造方法
CN1256618C (zh) 液晶显示器及其制造方法
CN1992349A (zh) 薄膜晶体管及其制造方法
CN1881051A (zh) 液晶显示器件及其制造方法
CN101055892A (zh) 薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080416