CN108054172A - 阵列基板及其制作方法和显示装置 - Google Patents
阵列基板及其制作方法和显示装置 Download PDFInfo
- Publication number
- CN108054172A CN108054172A CN201711257479.7A CN201711257479A CN108054172A CN 108054172 A CN108054172 A CN 108054172A CN 201711257479 A CN201711257479 A CN 201711257479A CN 108054172 A CN108054172 A CN 108054172A
- Authority
- CN
- China
- Prior art keywords
- channel region
- main channel
- active layer
- edge channels
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000010409 thin film Substances 0.000 claims abstract description 97
- 239000010408 film Substances 0.000 claims description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 26
- 239000001301 oxygen Substances 0.000 claims description 26
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 19
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种阵列基板及其制作方法和显示装置。阵列基板包括多个薄膜晶体管，薄膜晶体管包括：有源层，有源层包括主沟道区和边缘沟道区，在沿第一方向上，边缘沟道区位于主沟道区的两侧；栅极，沿第一方向延伸，栅极在有源层所在平面的正投影覆盖主沟道区和边缘沟道区；其中，至少一侧的边缘沟道区的载流子浓度小于主沟道区的载流子浓度。本发明提供的阵列基板及其制作方法和显示装置，保证了薄膜晶体管主要体现的是主沟道区的特性，提升薄膜晶体管器件的可靠性，进而提升了显示装置的性能可靠性。
Description
技术领域
本发明涉及显示技术领域，更具体地，涉及一种阵列基板及其制作方法和显示装置。
背景技术
目前显示面板主要包括两大类：LCD显示面板(Liquid Crystal Display，液晶显示面板)和OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板。在显示面板技术中，TFT(Thin Film Transistor，薄膜场效应晶体管)是显示面板的核心部件，一般呈阵列排布制作在基板上，作为显示面板像素单元的开关器件。薄膜晶体管包括：栅极、源极、漏极和有源层，源极和漏极分别与有源层连接，当对栅极施加电压后，随着栅极电压增加，有源层表面将由耗尽层转变为电子积累层，形成反型层，当达到强反型时(即达到开启电压时)，有源层有载流子移动实现源极和漏极之间的导通。就结构而言，根据栅极的位置，薄膜晶体管通常分为顶栅和底栅两种结构。
但是，在实际应用过程中发现，常规的薄膜晶体管的可靠性较差。因此，提供一种性能可靠的阵列基板及其制作方法和显示装置，是本领域亟待解决的问题。
发明内容
有鉴于此，本发明提供了一种阵列基板及其制作方法和显示装置，解决了性能可靠的技术问题。
第一方面，为了解决上述技术问题，本发明提出一种阵列基板，包括多个薄膜晶体管，薄膜晶体管包括：
有源层，有源层包括主沟道区和边缘沟道区，在沿第一方向上，边缘沟道区位于主沟道区的两侧；
栅极，沿第一方向延伸，栅极在有源层所在平面的正投影覆盖主沟道区和边缘沟道区；
其中，至少一侧的边缘沟道区的载流子浓度小于主沟道区的载流子浓度。
第二方面，为了解决上述技术问题，本发明提出一种阵列基板的制作方法，阵列基板包括多个薄膜晶体管，制作方法包括：
制作薄膜晶体管的有源层，有源层包括主沟道区和边缘沟道区，在沿第一方向上，边缘沟道区位于主沟道区的两侧，至少一侧的边缘沟道区的载流子浓度小于主沟道区的载流子浓度；
制作薄膜晶体管的栅极，栅极沿第一方向延伸，栅极在有源层所在平面的正投影覆盖主沟道区和边缘沟道区。
第三方面，为了解决上述技术问题，本发明提出一种显示装置，包括本发明提出的任意一种阵列基板。
与现有技术相比，本发明的阵列基板及其制作方法和显示装置，实现了如下的有益效果：
本发明提供的阵列基板及其制作方法和显示装置，阵列基板内薄膜晶体管的有源层中至少一侧的边缘沟道区的载流子浓度小于主沟道区的载流子浓度，当对薄膜晶体管的栅极施加电压时，至少一侧的边缘沟道区会比主沟道区延迟达到饱和电流，从而能够降低两侧的边缘沟道区优先于主沟道区开启，而使薄膜晶体管产生驼峰效应的风险，保证了薄膜晶体管主要体现的是主沟道区的特性，提升薄膜晶体管器件的可靠性，进而提升了显示装置的性能可靠性。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1为本发明实施例提供的阵列基板中薄膜晶体管的俯视示意图；
图2为本发明实施例提供的阵列基板中薄膜晶体管沿第一方向的截面图；
图3为本发明实施例提供的阵列基板的薄膜晶体管的一种可选实施方式示意图；
图4为本发明实施例提供的阵列基板的薄膜晶体管的另一种可选实施方式俯视示意图；
图5为沿图4中切线Q1的剖面示意图；
图6为沿图4中切线Q2的剖面示意图；
图7为本发明实施例提供的阵列基板的制作方法的流程图；
图8为本发明实施例提供的阵列基板的制作方法另一种可选实施方式的流程图；
图9为本发明实施例提供的阵列基板的制作方法另一种可选实施方式的流程图；
图10为本发明实施例提供的显示装置示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本发明涉及一种阵列基板，阵列基板上形成有薄膜晶体管(Thin-filmtransistor，TFT)，本发明提供的阵列基板能够适用于液晶显示面板，也可以适用于有机发光显示面板。阵列基板上形成的TFT作为像素单元的开关器件，包括：栅极、源极、漏极和有源层，源极和漏极分别与有源层连接，当对栅极施加电压后，在栅极和有源层之间形成电场，进而使得有源层中载流子的移动实现源极和漏极之间的导通。阵列基板上还形成有栅极线和数据线，栅极线与栅极连接用于为显示面板传输栅极扫描信号，数据线与漏极连接用于传输数据信号。
本发明提供一种阵列基板，阵列基板包括多个薄膜晶体管，参考图1和图2所示，图1为本发明实施例提供的阵列基板中薄膜晶体管的俯视示意图，图2为本发明实施例提供的阵列基板中薄膜晶体管沿第一方向的截面图。同时参考图1和图2所示，，有源层101包括主沟道区Z和边缘沟道区B，在沿第一方向a上，边缘沟道区B位于主沟道区Z的两侧；栅极102沿第一方向a延伸，栅极102在有源层101所在平面的正投影覆盖主沟道区Z和边缘沟道区B；本发明提供的阵列基板中，薄膜晶体管的有源层101的至少一侧的边缘沟道区B的载流子浓度小于主沟道区Z的载流子浓度。
阵列基板中，当对栅极施加电压后，在栅极和有源层之间形成电场，由于电场的作用有源层中的载流子开始移动产生电流，当沟道区达到饱和电流时，薄膜晶体管开启，相关技术中边缘沟道区可能会比主沟道区优先达到饱和电流而优先开启，从而是薄膜晶体管产生驼峰效应。
本发明提供的阵列基板，薄膜晶体管中至少一侧的边缘沟道区的载流子浓度小于主沟道区的载流子浓度，当对栅极施加电压时，在边缘沟道区和主沟道区都能够产生电流，至少一侧的边缘沟道区会比主沟道区延迟达到饱和电流，从而能够降低两侧的边缘沟道区优先于主沟道区开启而使薄膜晶体管产生驼峰效应的风险，保证了薄膜晶体管主要体现的是主沟道区的特性，提升薄膜晶体管器件的可靠性。
需要说明的是，通常有源层中能够被栅极在有源层所在的投影覆盖的区域称为沟道区。本发明中沟道区分为主沟道区和边缘沟道区，主沟道区和边缘沟道区都是有源层的一部分，本发明中边缘沟道区为有源层的边缘。有源层的制作过程通常是首先制作一整层的有源膜层，然后采用刻蚀工艺刻蚀出有源层的图案。采用刻蚀工艺制作的有源层中沟道区的边缘厚度上可能与主体部分厚度不同，本发明中将沟道区的主体部分定义为主沟道区，将沟道区的边缘部分定义为边缘沟道区。
进一步的，在一些可选的实施方式中，如图2所示，本发明实施例提供的阵列基板中，边缘沟道区B的载流子浓度与主沟道区Z的载流子浓度的比值大于等于10-5，且小于1。在阵列基板的制作过程中，边缘沟道区是采用刻蚀工艺制作有源层时形成的主沟道区的边缘，有源层制作完成时，在不做任何处理的情况下，主沟道区和边缘沟道区内的载流子浓度是相同的。而本发明提供的阵列基板在制作过程中例如可以采用氧等离子体处理工艺(或其他氧化工艺)对边缘沟道区进行氧化处理以降低边缘沟道区的载流子浓度，边缘沟道区的载流子浓度小于主沟道区的载流子浓度时能实现提升薄膜晶体管性能可靠性的效果。边缘沟道区的载流子浓度的变化量与处理工艺中的处理时间、处理功率、压强等参数有关，以处理时间为例，处理时间越长，边缘沟道区的载流子浓度降低的越多，其与主沟道区的载流子浓度的比值差距越大。但以本方案所要解决的问题来看，将边缘沟道区的载流子浓度与主沟道区的载流子浓度的比值控制在大于等于10-5且小于1的范围内即能实现提升薄膜晶体管性能可靠性的效果。可选的，边缘沟道区的载流子浓度大于等于1016/cm-3，且小于1019/cm-3，主沟道区的载流子浓度大于等于1019/cm-3，且小于等于1021/cm-3。薄膜晶体管中，有源层的主沟道区和边缘沟道区内的载流子浓度和有源层选择的制作材料、有源层的厚度、是否掺杂离子均有关系，如若增加氧处理时间，进一步降低边缘沟道区的载流子浓度，只是增加了阵列基板生产上的时间成本和材料成本，对本发明要解决的问题没有进一步的效果，该实施方式提供的阵列基板，是发明人在同时考量制作成本和产品性能上提出的技术方案，提升薄膜晶体管性能可靠性，同时经济有效。
进一步的，在一些可选的实施方式中，如图2所示的，本发明实施例提供的阵列基板中，有源层中位于主沟道区Z两侧的边缘沟道区B的载流子浓度均小于主沟道区的载流子浓度，其中位于主沟道区Z两侧的两个边缘沟道区B的载流子浓度可以相同也可以不同。该实施方式中，当对栅极施加电压后，在栅极和有源层之间形成电场，由于电场的作用有源层中的载流子开始移动产生电流，本发明中两侧的边缘沟道区的载流子浓度均小于主沟道区的载流子浓度，则位于两侧的边缘沟道区均会比主沟道区延迟达到饱和电流而开启，从而有效避免了两侧的边缘沟道区优先于主沟道区开启，而使薄膜晶体管产生驼峰效应的现象，保证了薄膜晶体管体现主沟道区的特性，提升薄膜晶体管器件的可靠性。
进一步的，在一些可选的实施方式中，图3为本发明实施例提供的阵列基板的薄膜晶体管的一种可选实施方式示意图，如图3所示，边缘沟道区的表面M1与有源层101的底面M2形成坡度角θ。该实施方式提供的阵列基板，薄膜晶体管的中有源层的边缘沟道区的表面与有源层的底面形成坡度角，该坡度角的大小为锐角，保证有源层的边缘为如图3所示的顺台阶形状，有源层通常采用湿刻工艺制作，边缘为顺台阶形状保证了有源层边缘位置不易出现刻蚀溶液的残留而影响有源层上铺设的其他膜层，同时在有源层上再设置金属层时，金属层对顺台阶有较好的覆盖性降低了金属断线的风险，提升了阵列基板的性能可靠性。
进一步的，在一些可选的实施方式中，如图3所示，本发明实施例提供的阵列基板中，薄膜晶体管的有源层中边缘沟道区沿第一方向a上的长度L为0.1～1μm。薄膜晶体管中，若边缘沟道区沿第一方向的长度过短，则设计如图3所示的顺台阶结构时，坡度角θ的角度可能比较大，金属层对顺台阶的覆盖时可能会产生金属断线问题；若边缘沟道区沿第一方向的长度过长，薄膜晶体管的边缘特性更加明显。该实施方式提供的阵列基板，薄膜晶体管中边缘沟道区沿第一方向的长度为0.1～1μm，在该范围之内设置的边缘沟道区能够满足设计成合适的顺台阶结构解决金属断线问题，同时，本发明中，至少一侧的边缘沟道区的载流子浓度小于主沟道区的载流子浓度，降低了边缘沟道区比主沟道区提前开启的风险，进一步使得薄膜晶体管体现的是主沟道区的特性，降低了产生驼峰效应的风险。
进一步的，在一些可选的实施方式中，如图1所示，由边缘沟道区B的第一边界S指向主沟道区Z的方向上，边缘沟道区B的载流子数量逐渐变大，其中，第一边界S为边缘沟道区B的远离主沟道区Z的边界。沿第一方向a上，薄膜晶体管具有两个位于主沟道区Z两侧的边缘沟道区B，至少一侧的边缘沟道区B的第一边界S指向主沟道区Z的方向上，边缘沟道区B的载流子数量逐渐变大，则表明本发明中边缘沟道区的厚度逐渐变大。该实施方式中有源层的截面示意图可以参考图3所示，实现边缘沟道区的现状为顺台阶形状，有源层通常采用湿刻工艺制作，边缘为顺台阶形状保证了有源层边缘位置不易出现刻蚀溶液的残留而影响有源层上铺设的其他膜层。同时在有源层上再设置金属层时，金属层对顺台阶有较好的覆盖性降低了金属断线的风险，提升了阵列基板的性能可靠性。
进一步的，在一些可选的实施方式中，本发明实施例提供的阵列基板中，薄膜晶体管的有源层的边缘沟道区经过氧等离子体处理，以实现降低边缘沟道区的载流子浓度。该实施方式中，在阵列基板制作过程中增加对边缘沟道区进行氧等离子体处理的工艺，处理工艺可以为：采用功率为600W～3000W，压强为1Pa～100Pa，温度为25℃～350℃，处理时间为10s～100s的工艺条件对至少一侧的边缘沟道区进行氧等离子体处理，工艺成熟简单，易操作实现。本发明中通过对边缘沟道区进行氧等离子体处理，从而降低了边缘沟道区的载流子浓度，当对薄膜晶体管的栅极施加电压控制薄膜晶体管开始时，主沟道区的载流子浓度大于边缘沟道区的载流子浓度，则主沟道区能够首先达到饱和电流，实现主沟道区优先开启，进而薄膜晶体管特性主要体现的是主沟道区的特性，避免了边缘沟道区优先开启，而使得薄膜晶体管产生驼峰效应的现象，提升薄膜晶体管器件的可靠性，
进一步的，在一些可选的实施方式中，本发明提供的阵列基板中，薄膜晶体管的边缘沟道区氧含量大于主沟道区氧含量。有源层的材料为半导体材料，半导体材料中的载流子主要为电子和空穴，该实施方式提供的阵列基板中，边缘沟道区氧含量大于主沟道区氧含量，氧能够束缚半导体材料中的电子，使得边缘沟道区的载流子浓度小于主沟道区的载流子浓度。当对薄膜晶体管的栅极施加电压时，沟道区内的载流子在电场作用下移动产生电流，至少一侧的边缘沟道区会比主沟道区延迟达到饱和电流，从而能够降低两侧的边缘沟道区优先于主沟道区开启，而使薄膜晶体管产生驼峰效应的风险，保证了薄膜晶体管主要体现的是主沟道区的特性，提升薄膜晶体管器件的可靠性。
进一步的，在一些可选的实施方式中，本发明实施例提供的阵列基板中，薄膜晶体管的有源层的制作材料为氧化物半导体材料。但不限于此，有源层的制作材料也可以为多晶硅半导体、非晶硅半导体等材料。采用氧化物半导体材料制作的有源层，通常具有较高的迁移率(μFE>10cm2/Vs)、小的亚阀值摆幅和较低的关态电流，本发明提供的阵列基板，薄膜晶体管有源层的制作材料为氧化物半导体材料时，阵列基板能够应用于大尺寸显示面板，并且能够应用于驱动超高精细液晶显示面板、有机发光显示面板或者电子纸等显示器件。
可选的，氧化物半导体材料可以为铟镓锌氧化物(IGZO)，本发明中采用铟镓锌氧化物作为薄膜晶体管的半导体材料，铟镓锌氧化物中载流子迁移率是非晶硅的20～30倍，可以大大提高薄膜晶体管对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，提高显示分辨率。
进一步的，在一些可选的实施方式中，参考图4、图5和图6所示，图4为本发明实施例提供的阵列基板的薄膜晶体管的另一种可选实施方式俯视示意图，图5为沿图4中切线Q1的剖面示意图，图6为沿图4中切线Q2的剖面示意图。
同时参考如图4、图5和图6所示，薄膜晶体管包括：有源层101，有源层101包括主沟道区Z和边缘沟道区B，在沿第一方向a上，边缘沟道区B位于主沟道区Z的两侧，至少一侧的边缘沟道区B的载流子浓度小于主沟道区Z的载流子浓度；栅极102沿第一方向a延伸，栅极102在有源层101所在平面的正投影覆盖主沟道区Z和边缘沟道区B；第一绝缘层103位于有源层101和栅极102之间；第二绝缘层104位于栅极102之上；源极105和漏极106位于第二绝缘层104之上；有源层101还包括沿第二方向b上位于主沟道区Z两侧的源极区域105A和漏极区域106A，源极105和漏极106分别通过过孔K与源极区域105A和漏极区域106A连接，第二方向b与第一方向a相交，且与栅极102所在的平面平行。
该实施方式提供的阵列基板中，至少一侧的边缘沟道区的载流子浓度小于主沟道区的载流子浓度，当对栅极施加电压后，在边缘沟道区和主沟道区都能够产生电流，载流子浓度越小，则越不易达到饱和电流，本发明中至少一侧的边缘沟道区会比主沟道区延迟达到饱和电流，从而能够降低两侧的边缘沟道区优先于主沟道区开启，而使薄膜晶体管产生驼峰效应的风险，保证了薄膜晶体管主要体现的是主沟道区的特性，提升薄膜晶体管器件的可靠性。
本发明还提供一种阵列基板的制作方法，本发明提供的制作方法与本发明提供的产品属于一个总的发明构思，在理解本发明时，对于阵列基板和阵列基板的制作方法的实施例可以相互参考。
图7为本发明实施例提供的阵列基板的制作方法的流程图。如图7所示，阵列基板包括多个薄膜晶体管，本发明提供的制作方法包括：
步骤S101：制作薄膜晶体管的有源层，有源层包括主沟道区和边缘沟道区，在沿第一方向上，边缘沟道区位于主沟道区的两侧，至少一侧的边缘沟道区的载流子浓度小于主沟道区的载流子浓度；
步骤S102：制作薄膜晶体管的栅极，栅极沿第一方向延伸，栅极在有源层所在平面的正投影覆盖主沟道区和边缘沟道区。
采用该实施方式制作的阵列基板的薄膜晶体管的结构示意图可以参考图1和图2所示。采用该实施方式制作的阵列基板，至少一侧的边缘沟道区的载流子浓度小于主沟道区的载流子浓度，当对栅极施加电压后，在边缘沟道区和主沟道区都能够产生电流，至少一侧的边缘沟道区会比主沟道区延迟达到饱和电流，从而能够降低两侧的边缘沟道区优先于主沟道区开启，而使薄膜晶体管产生驼峰效应的风险，保证了薄膜晶体管主要体现的是主沟道区的特性，提升薄膜晶体管器件的可靠性。
在一些可选的实施方式中，步骤S101进一步包括位于主沟道区两侧的边缘沟道区的载流子浓度均小于主沟道区的载流子浓度。采用该实施方式制作的阵列基板，两侧的边缘沟道区的载流子浓度均小于主沟道区的载流子浓度，则位于两侧的边缘沟道区均会比主沟道区延迟达到饱和电流而开启，从而有效避免了两侧的边缘沟道区优先于主沟道区开启，而使薄膜晶体管产生驼峰效应的现象，保证了薄膜晶体管体现主沟道区的特性，提升薄膜晶体管器件的可靠性。
图8为本发明实施例提供的阵列基板的制作方法另一种可选实施方式的流程图。如图8所示，阵列基板包括多个薄膜晶体管，本发明提供的制作方法包括：
步骤S201：采用氧化物半导体材料制作有源层薄膜；其中，氧化物半导体材料可以选用铟镓锌氧化物。
步骤S202：采用湿刻工艺刻蚀有源层薄膜形成有源层的图案，刻蚀后保留光刻胶，有源层包括主沟道区和边缘沟道区；该步骤中刻蚀有源层后保留的光刻胶能够对主沟道区起到保护作用，保证在下述的氧等离子体处理的过程中光刻胶覆盖主沟道区，不被氧化。
步骤S203：对至少一侧的边缘沟道区进行氧等离子体处理；该步骤中，可选的对位于主沟道区一侧的边缘沟道区进行氧等离子体处理，或者对两侧的边缘沟道区均进行氧等离子体处理。
步骤S204：去除光刻胶；该步骤中去除了覆盖在主沟道区表面的光刻胶，暴露了有源层的主沟道区域，然后在有源层之上进行后序工艺制程。
步骤S205：制作薄膜晶体管的栅极，栅极沿第一方向延伸，栅极在有源层所在平面的正投影覆盖主沟道区和边缘沟道区。
采用该实施方式制作的阵列基板，采用氧化物半导体材料制作薄膜晶体管的有源层，能够实现驱动超高精细液晶显示面板、有机发光显示面板或者电子纸等显示器件；通过对至少一侧的边缘沟道区进行氧等离子体处理，实现边缘沟道区内氧含量大于主沟道区氧含量，边缘沟道区内氧原子对电子的束缚变多，进而降低了边缘沟道区内载流子的浓度，当对薄膜晶体管的栅极施加电压时，沟道区内的载流子在电场作用下移动产生电流，至少一侧的边缘沟道区会比主沟道区延迟达到饱和电流，从而能够降低两侧的边缘沟道区优先于主沟道区开启，而使薄膜晶体管产生驼峰效应的风险，保证了薄膜晶体管主要体现的是主沟道区的特性，提升薄膜晶体管器件的可靠性。
进一步的，在一些可选的实施方式中，步骤S203中的对至少一侧的边缘沟道区进行氧等离子体处理的具体工艺为：采用功率为600W～3000W，压强为1Pa～100Pa，温度为25℃～350℃，处理时间为10s～100s的工艺条件对至少一侧的所述边缘沟道区进行氧等离子体处理，该工艺条件中的压力、温度、时间等参数均是制作工艺易实现的条件，该工艺处理不复杂，简单易实现，在阵列基板制作过程中不需要增加额外的掩膜制成，不增加制成成本。
图9为本发明实施例提供的阵列基板的制作方法另一种可选实施方式的流程图。采用该实施方式制作的阵列基板的薄膜晶体管参考图4、图5和图6所示，如图9所示，阵列基板包括多个薄膜晶体管，本发明提供的制作方法包括：
步骤S301：制作薄膜晶体管的有源层101，有源层101包括主沟道区Z和边缘沟道区B，在沿第一方向a上，边缘沟道区B位于主沟道区Z的两侧，至少一侧的边缘沟道区B的载流子浓度小于主沟道区Z的载流子浓度；
步骤S302：在有源层101之上制作薄膜晶体管的第一绝缘层103；
步骤S303：制作薄膜晶体管的栅极102，栅极102沿第一方向a延伸，栅极102在有源层101所在平面的正投影覆盖主沟道区Z和边缘沟道区B。
步骤S304：在栅极102之上制作薄膜晶体管的第二绝缘层104；
步骤S305：在第二绝缘层104上制作与有源层的源极区域105A和漏极区域106A连通的孔K；
步骤S306：在第二绝缘层104上制作薄膜晶体管的源极105和漏极105，源极105和漏极105分别通过过孔K与源极区域105A和漏极区域106A连接。
采用该实施方式制作的阵列基板，薄膜晶体管中至少一侧的边缘沟道区的载流子浓度小于主沟道区的载流子浓度，当对栅极施加电压后，在边缘沟道区和主沟道区都能够产生电流，至少一侧的边缘沟道区会比主沟道区延迟达到饱和电流，从而能够降低两侧的边缘沟道区优先于主沟道区开启，而使薄膜晶体管产生驼峰效应的风险，保证了薄膜晶体管主要体现的是主沟道区的特性，提升薄膜晶体管器件的可靠性。
进一步的，在一些可选的实施方式中，本发明还提供一种显示装置，包括本发明实施例提供的任意一种阵列基板。图10为本发明实施例提供的显示装置示意图。本发明提供的显示装置，可以为液晶显示装置或者有机发光显示装置。显示装置为液晶显示装置时包括液晶显示面板和背光模组，液晶显示面板包括彩膜基板、液晶层和本发明实施例提供的任意一种阵列基板。显示装置为机发光显示装置时，包括有机发光显示面板，有机发光显示面板包括发光器件层和本发明实施例提供的任意一种阵列基板。
本发明实施例提供的显示装置中，阵列基板内薄膜晶体管的有源层中至少一侧的边缘沟道区的载流子浓度小于主沟道区的载流子浓度，则至少一侧的边缘沟道区会比主沟道区延迟达到饱和电流，从而能够降低两侧的边缘沟道区优先于主沟道区开启，而使薄膜晶体管产生驼峰效应的风险，保证了薄膜晶体管主要体现的是主沟道区的特性，提升薄膜晶体管器件的可靠性，进而提升了显示装置的性能可靠性。
通过上述实施例可知，本发明的阵列基板及其制作方法和显示装置，达到了如下的有益效果：
本发明提供的阵列基板及其制作方法和显示装置，阵列基板内薄膜晶体管的有源层中至少一侧的边缘沟道区的载流子浓度小于主沟道区的载流子浓度，则至少一侧的边缘沟道区会比主沟道区延迟达到饱和电流，从而能够降低两侧的边缘沟道区优先于主沟道区开启，而使薄膜晶体管产生驼峰效应的风险，保证了薄膜晶体管主要体现的是主沟道区的特性，提升薄膜晶体管器件的可靠性，进而提升了显示装置的性能可靠性。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (17)
1.一种阵列基板，其特征在于，包括多个薄膜晶体管，所述薄膜晶体管包括：
有源层，所述有源层包括主沟道区和边缘沟道区，在沿第一方向上，所述边缘沟道区位于所述主沟道区的两侧；
栅极，沿所述第一方向延伸，所述栅极在所述有源层所在平面的正投影覆盖所述主沟道区和所述边缘沟道区；
其中，至少一侧的所述边缘沟道区的载流子浓度小于所述主沟道区的载流子浓度。
2.根据权利要求1所述的阵列基板，其特征在于，
所述边缘沟道区的载流子浓度与所述主沟道区的载流子浓度的比值大于等于10-5，且小于1。
3.根据权利要求2所述的阵列基板，其特征在于，
所述边缘沟道区的载流子浓度大于等于1016/cm-3，且小于1019/cm-3；
所述主沟道区的载流子浓度大于等于1019/cm-3，且小于等于1021/cm-3。
4.根据权利要求1所述的阵列基板，其特征在于，
位于所述主沟道区两侧的所述边缘沟道区的载流子浓度均小于所述主沟道区的载流子浓度。
5.根据权利要求1所述的阵列基板，其特征在于，
所述边缘沟道区经过氧等离子体处理，以降低所述边缘沟道区的载流子浓度。
6.根据权利要求5所述的阵列基板，其特征在于，
所述边缘沟道区氧含量大于所述主沟道区氧含量。
7.根据权利要求1所述的阵列基板，其特征在于，
所述边缘沟道区的表面与所述有源层的底面形成坡度角。
8.根据权利要求7所述的阵列基板，其特征在于，
由所述边缘沟道区的第一边界指向所述主沟道区的方向上，所述边缘沟道区的载流子数量逐渐变大，其中，所述第一边界为所述边缘沟道区的远离所述主沟道区的边界。
9.根据权利要求1所述的阵列基板，其特征在于，
所述边缘沟道区沿所述第一方向上的长度为0.1～1μm。
10.根据权利要求1所述的阵列基板，其特征在于，
所述有源层的制作材料为氧化物半导体材料。
11.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管还包括：
第一绝缘层，位于所述有源层和所述栅极之间；
第二绝缘层，位于所述栅极之上；
源极和漏极，位于所述第二绝缘层之上；
所述有源层还包括沿第二方向上位于所述主沟道区两侧的源极区域和漏极区域，所述源极和所述漏极分别通过过孔与所述源极区域和所述漏极区域连接，其中，所述第二方向与所述第一方向相交，且与所述栅极所在的平面平行。
12.一种阵列基板的制作方法，其特征在于，所述阵列基板包括多个薄膜晶体管，所述制作方法包括：
制作所述薄膜晶体管的有源层，所述有源层包括主沟道区和边缘沟道区，在沿第一方向上，所述边缘沟道区位于所述主沟道区的两侧，至少一侧的所述边缘沟道区的载流子浓度小于所述主沟道区的载流子浓度；
制作所述薄膜晶体管的栅极，所述栅极沿所述第一方向延伸，所述栅极在所述有源层所在平面的正投影覆盖所述主沟道区和所述边缘沟道区。
13.根据权利要求12所述的阵列基板的制作方法，其特征在于，制作所述薄膜晶体管的有源层，所述有源层包括主沟道区和边缘沟道区的步骤进一步包括：
位于所述主沟道区两侧的所述边缘沟道区的载流子浓度均小于所述主沟道区的载流子浓度。
14.根据权利要求12所述的阵列基板的制作方法，其特征在于，制作所述薄膜晶体管的有源层，所述有源层包括主沟道区和边缘沟道区的步骤，具体为：
采用氧化物半导体材料制作有源层薄膜；
采用湿刻工艺刻蚀所述有源层薄膜形成所述有源层的图案，刻蚀后保留光刻胶；
对至少一侧的所述边缘沟道区进行氧等离子体处理；
去除所述光刻胶。
15.根据权利要求14所述的阵列基板的制作方法，其特征在于，对至少一侧的所述边缘沟道区进行氧等离子体处理的步骤，进一步包括：
采用功率为600W～3000W，压强为1Pa～100Pa，温度为25℃～350℃，处理时间为10s～100s的工艺条件对至少一侧的所述边缘沟道区进行氧等离子体处理。
16.根据权利要求12所述的阵列基板的制作方法，其特征在于，
制作所述薄膜晶体管的有源层，所述有源层包括主沟道区和边缘沟道区的步骤之后还包括：
在所述有源层之上制作所述薄膜晶体管的第一绝缘层；
制作所述薄膜晶体管的栅极的步骤之后还包括：
在所述栅极之上制作所述薄膜晶体管的第二绝缘层；
在所述第二绝缘层上制作与所述有源层的源极区域和漏极区域连通的孔；
在所述第二绝缘层上制作所述薄膜晶体管的源极和漏极，所述源极和所述漏极分别通过过孔与所述源极区域和所述漏极区域连接。
17.一种显示装置，其特征在于，包括权利要求1至11任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711257479.7A CN108054172B (zh) | 2017-11-30 | 2017-11-30 | 阵列基板及其制作方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711257479.7A CN108054172B (zh) | 2017-11-30 | 2017-11-30 | 阵列基板及其制作方法和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108054172A true CN108054172A (zh) | 2018-05-18 |
| CN108054172B CN108054172B (zh) | 2020-09-25 |
Family
ID=62121540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711257479.7A Active CN108054172B (zh) | 2017-11-30 | 2017-11-30 | 阵列基板及其制作方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054172B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148598A (zh) * | 2018-08-20 | 2019-01-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制备方法 |
| CN114678384A (zh) * | 2022-04-25 | 2022-06-28 | 福建华佳彩有限公司 | 一种改善Taper侧面金属残留的TFT阵列基板结构及其制造方法 |
| WO2023108678A1 (zh) * | 2021-12-15 | 2023-06-22 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716617A (zh) * | 2004-06-28 | 2006-01-04 | 株式会社液晶先端技术开发中心 | 半导体装置及其制造方法 |
| CN1841781A (zh) * | 2005-03-30 | 2006-10-04 | 三星Sdi株式会社 | 薄膜晶体管、平板显示装置及其制备方法 |
| CN103268855A (zh) * | 2012-12-19 | 2013-08-28 | 上海天马微电子有限公司 | 多晶硅形成方法、tft阵列基板制造方法及显示装置 |
| CN103943630A (zh) * | 2013-12-24 | 2014-07-23 | 厦门天马微电子有限公司 | Tft基板及其制作方法、显示面板 |
| US9202920B1 (en) * | 2014-07-31 | 2015-12-01 | Stmicroelectronics, Inc. | Methods for forming vertical and sharp junctions in finFET structures |
| CN105304675A (zh) * | 2014-07-22 | 2016-02-03 | 乐金显示有限公司 | 有机发光显示面板和制造其的方法 |
-
2017
- 2017-11-30 CN CN201711257479.7A patent/CN108054172B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716617A (zh) * | 2004-06-28 | 2006-01-04 | 株式会社液晶先端技术开发中心 | 半导体装置及其制造方法 |
| CN1841781A (zh) * | 2005-03-30 | 2006-10-04 | 三星Sdi株式会社 | 薄膜晶体管、平板显示装置及其制备方法 |
| CN103268855A (zh) * | 2012-12-19 | 2013-08-28 | 上海天马微电子有限公司 | 多晶硅形成方法、tft阵列基板制造方法及显示装置 |
| CN103943630A (zh) * | 2013-12-24 | 2014-07-23 | 厦门天马微电子有限公司 | Tft基板及其制作方法、显示面板 |
| CN105304675A (zh) * | 2014-07-22 | 2016-02-03 | 乐金显示有限公司 | 有机发光显示面板和制造其的方法 |
| US9905588B2 (en) * | 2014-07-22 | 2018-02-27 | Lg Display Co., Ltd. | Organic light emitting display panel and method of manufacturing the same |
| US9202920B1 (en) * | 2014-07-31 | 2015-12-01 | Stmicroelectronics, Inc. | Methods for forming vertical and sharp junctions in finFET structures |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148598A (zh) * | 2018-08-20 | 2019-01-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制备方法 |
| WO2023108678A1 (zh) * | 2021-12-15 | 2023-06-22 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
| CN114678384A (zh) * | 2022-04-25 | 2022-06-28 | 福建华佳彩有限公司 | 一种改善Taper侧面金属残留的TFT阵列基板结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108054172B (zh) | 2020-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100729043B1 (ko) | 투명 박막 트랜지스터 및 그의 제조방법 | |
| CN105390551B (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN103872060B (zh) | 阵列基板及其制造方法 | |
| CN104638017B (zh) | 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置 | |
| CN106981520A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN107895726A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN108417580B (zh) | 阵列基板及其制作方法和显示面板 | |
| CN103500730B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN106298957A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN108054172A (zh) | 阵列基板及其制作方法和显示装置 | |
| WO2018196289A1 (zh) | 薄膜晶体管及其制备方法 | |
| CN104465670A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN206619596U (zh) | 阵列基板和显示面板 | |
| CN105576038A (zh) | 薄膜晶体管及其制作方法、显示基板和显示装置 | |
| CN104934444B (zh) | 共平面型氧化物半导体tft基板结构及其制作方法 | |
| CN108039353A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN107452755A (zh) | 阵列基板及其制作方法和显示面板 | |
| US10347666B2 (en) | Method for fabricating a TFT backplane and TFT backplane | |
| CN207503977U (zh) | 阵列基板、显示面板及显示装置 | |
| CN104992985A (zh) | 薄膜晶体管及其制造方法、阵列基板 | |
| CN104157611B (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| US10672797B2 (en) | Array substrate, method for fabricating array substrate and display | |
| CN105161498A (zh) | 薄膜晶体管及其制作方法、阵列基板以及显示装置 | |
| CN107680975B (zh) | 显示面板的制造方法、显示面板和显示装置 | |
| CN106019752B (zh) | 一种液晶显示面板及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |