CN1310288C - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1310288C
CN1310288C CNB2003101007086A CN200310100708A CN1310288C CN 1310288 C CN1310288 C CN 1310288C CN B2003101007086 A CNB2003101007086 A CN B2003101007086A CN 200310100708 A CN200310100708 A CN 200310100708A CN 1310288 C CN1310288 C CN 1310288C
Authority
CN
China
Prior art keywords
hard mask
ion
mask
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101007086A
Other languages
English (en)
Other versions
CN1497679A (zh
Inventor
半田崇登
海本博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1497679A publication Critical patent/CN1497679A/zh
Application granted granted Critical
Publication of CN1310288C publication Critical patent/CN1310288C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种可以更精细化的半导体装置的制造方法。具有在硅基板(1)之中露出p型区域(2)的开口部并形成由BPSG膜等构成的硬掩膜(21a)。然后，通过进行采用乙醇气体的各向同性喷溅蚀刻将硬掩膜(21a)的角部变圆，形成具有锥体形状的注入硬掩膜(21)。通过将注入硬掩膜(21)作为掩膜进行N型杂质的倾斜离子注入，形成LDD结构的n-层(13)。然后，除去注入硬掩膜(21)。由此，采用比以往的膜厚更薄的注入掩膜进行倾斜离子注入。

Description

半导体装置的制造方法
技术领域
本发明涉及包含从斜方向朝半导体层注入离子的工序的半导体装置的制造方法。
背景技术
以往，作为在半导体层内形成杂质扩散层的方法，周知的有一种从相对半导体层上面的法线方向倾斜40度左右的方向注入离子的方法(以下称倾斜离子注入法)。倾斜离子注入法，比如可以在具有LDD(LightlyDrain Structure)结构的晶体管制造工序中采用。在这个工序中，通过在形成栅电极后的半导体层倾斜注入离子，可以在直到位于半导体层之中的栅电极的下面的区域浅浅地形成n-层。这个方法比如公布在特开平6-295875号公报(第3～5页、图1)。
以下参照附图9，对以往的倾斜离子注入法进行说明。图9是以往的半导体装置制造工序之中进行倾斜离子注入的工序的剖面示意图。
在图9所示的半导体装置中，在硅基板101的上部，设置：p型区域102、位于p型区域102的侧方的n型区域103、设置在p型区域102与n型区域103之间的元件分离用绝缘膜104。而n型区域103的上面，被厚度1.0μm的感光性树脂层114所覆盖，p型区域102的上面露出形成栅极绝缘膜105和栅电极106。
在这个状态，通过将栅电极106以及感光性树脂层114作为掩膜向p型区域102进行n型杂质离子注入，形成LDD结构的n-层115。离子注入是一边转动硅基板一边进行的。此时，通过向倾斜方向的离子注入，在位于p型区域102之中的栅电极106的端部的下面的区域，形成n-层115使之与栅电极106重叠。
但是，随着半导体装置的精细化的进展，栅电极106与感光性树脂层114之间的距离逐渐接近而产生以下的问题。
在图9所示的工序中，离子注入的方向，是相对硅基板101的上面从垂直的方向(法线方向)倾斜角度θ的方向。此时，在n型区域103的上面设置厚的感光性树脂层114，则从倾斜方向放射的离子的一部分被感光性树脂层114遮住。这样，用于形成n-层115的区域的一部分也就不能打入杂质。
特别是离子注入角度的斜率对于基板向法线方向增大，则在位于p型区域102之中栅电极106的下面的部分难以注入离子。因此，难以形成栅电极106与n-层115的重叠。
但是，为了在为形成n-层115的区域打入杂质，如果将感光性树脂层114的厚度变薄，则担心杂质穿透感光性树脂层114而到达n型区域103等。
发明内容
本发明通过采取解决上述问题的方法，提供了一种使进一步精细化成为可能的半导体装置的制造方法。本发明的第一半导体装置的制造方法，具备：一种半导体装置的制造方法，其特征在于：具备：
在半导体基板的第一元件形成区域的上面形成栅极绝缘膜以及栅电极的工序(a)；
在所述工序(a)之后，在所述半导体基板的上面，形成对所述第一元件形成区域开口的硬掩膜的工序(b)；
在所述工序(b)后，通过将所述硬掩膜的上端部变圆，将所述硬掩膜做成为圆锥形状的工序(c)；
在所述工序(c)后，在所述半导体基板内，将所述栅电极以及所述硬掩膜作为离子注入掩膜进行倾斜离子注入杂质的工序(d)；
在所述工序(d)之后，除去所述硬掩膜的工序(e)，
所述硬掩膜是BPSG或PSG，
在所述工序(c)中，在800度左右的温度，对所述硬掩膜进行热处理，将所述硬掩膜做成为所述圆锥形状。
由此，由于将阻止杂质能力高的硬掩膜作为离子注入掩膜使用，所以可以使离子注入掩膜的膜厚更薄。由此，离子注入的方向可以更接近于水平方向，因而可以以更浅的接合深度向更广的区域进行离子注入。
在所述工序(b)中，最好规定所述硬掩膜的厚度以及开口宽度以使在所述工序(d)的所述倾斜离子注入中，所述杂质可以达到所述栅电极的下方为止。
也可以在所述半导体基板中，第二元件形成区域夹着元件分离用绝缘膜而位于所述第一元件形成区域的侧方，而在所述工序(b)中，形成所述硬掩膜使之覆盖所述第二元件形成区域。
所述硬掩膜最好是BPSG、PSG或者硅氮化膜之中的任意一种。
在所述工序(b)之后的所述工序(c)之前，还包含通过将所述硬掩膜的上端部变圆，将所述硬掩膜做成为圆锥形状的工序(e)，由此，可以向更广的区域进行离子注入。
也可以在工序(e)中，通过进行各向同性离子蚀刻，将所述硬掩膜做成为圆锥形状。
本发明的第二半导体装置的制造方法，具备：在半导体基板的第一元件形成区域的上面形成栅极绝缘膜以及栅电极的工序(a)；在所述半导体基板的上面形成保护层的工序(b)；通过对位于所述保护层之中的所述第一元件形成区域的上面的部分的以外的部分的至少一部分进行硅烷化而形成硅烷化区域的工序(c)；通过除去所述保护层之中的所述硅烷化区域以外的区域的至少一部分而形成硅烷化保护层图形的工序(d)；将所述硅烷化保护层图形作为离子注入掩膜，在所述半导体基板内，进行倾斜离子注入杂质的工序(e)。
由此，由于将阻止杂质能力高的硬掩膜作为离子注入掩膜使用，所以可以使离子注入掩膜的膜厚更薄。由此，可以使离子注入的方向更接近于水平方向，因而可以以更浅的接合深度向更广的区域进行离子注入。
在所述工序(d)之后的所述工序(e)之前，还包含对所述硅烷化区域进行氧化的工序，由此，因为更提高了硅烷化层的杂质阻止能力，所以可以使离子注入掩膜的膜厚更薄。
附图说明
图1(a)～(f)是实施例的半导体装置的制造工序之中到形成LDD结构的n-层工序为止的剖面示意图。
图2是在实施例1中，用于将形成n-层13时的离子注入工序与以往技术进行比较的并说明的剖面图。
图3(a)～(c)是实施例2的半导体装置的制造工序中，到形成LDD结构的n-层工序为止的剖面示意图
图4是在实施例2中，用于将形成n-层13时的离子注入工序与以往技术进行比较的并说明的剖面图。
图5(a)～(c)是实施例3的半导体装置的制造工序中，到形成LDD结构的n-层工序为止的剖面示意图
图6是在实施例3中，用于将形成n-层13时的离子注入工序与以往技术进行比较的并说明的剖面图。
图7(a)～(f)是实施例4的半导体装置的制造工序中，到形成LDD结构的n-层工序为止的剖面示意图
图8是用于将形成n-层13时的离子注入工序与以往技术进行比较的并说明的剖面图。
图9是以往的半导体装置的制造工序中进行倾斜离子注入工序的剖面示意图。
图中：1-硅基板，2-p型区域，3-n型区域，4-元件分离用绝缘膜，5-栅极氧化膜，6-栅电极，11a-BPSG膜，11-BPSG图形，12a-保护膜，12-保护膜图形，13-n-层，21a-硬掩膜，21-注入硬掩膜，31a-硬掩膜，31-注入硬掩膜，41-硅基板，42-p型区域，43-n型区域，44-元件分离用绝缘膜，45-栅极绝缘膜，46-栅电极，47-保护膜，48-光掩膜，49-曝光用光线，50-潜像，51-硅烷化层，52-曝光区域，53-非曝光区域，54-硅烷化保护层图形
具体实施方式
(实施例1)
在本实施例中，说明作为离子注入掩膜，不使用保护膜层而使用BPSG模的情况。
图1(a)～(f)是实施例1的半导体装置的制造工序之中到形成LDD结构的n-层工序为止的剖面示意图。
首先，在图1(a)所示的工序中，在硅基板1的上部形成宽0.5μm的p型区域2和位于p型区域2的侧方的n型区域3以及设置在p型区域2和n型区域3之间的元件分离用绝缘膜4。
然后，通过热氧化法，在硅基板1的p型区域2的上面形成厚度5nm的栅极绝缘膜5。然后，通过CVD法，在栅极绝缘膜5的上面形成多晶硅膜(图未示出)，通过自旋涂层法，在多晶硅膜的上面形成保护膜(图未示出)。然后，通过对保护掩膜的位置进行定位并进行曝光、显象而形成保护膜图形。
接着，通过以保护膜图形作为掩膜对多晶硅膜进行RIE蚀刻(反应性离子蚀刻)形成栅极长0.15μm厚度0.2μm的栅电极6。然后，除去保护层图形。
其次，在图1(b)所示的工序中，通过CVD法等在基板上面形成覆盖栅电极6的厚度0.6μm的BPSG(Boron-Phospho Silicate Glass)膜11a。然后由CMP对BPSG膜进行研磨以后，通过自旋涂层法在BPSG膜11a的上面形成保护膜12a。
其次，在图1(c)所示的工序中，定位保护膜12a的位置，通过进行曝光、显像，在BPSG膜11a的上面形成保护膜图形12。保护膜图形12在p型区域2的上方具有开口，覆盖从n型区域3的上方开始到元件分离用绝缘膜的上方为止的区域。
其次，在图(d)所示的工序中，通过将保护膜图形12作为掩膜进行RIE蚀刻(反应性离子蚀刻)，将BPSG膜11a图形化，在p型区域2的上面形成具有开口的硬掩膜11。
其次，在图1(f)所示的工序中，通过将注入硬掩膜11作为掩膜以20～60度的注入角度进行N型杂质的倾斜离子注入，形成深度0.1μm，浓度1×1018/cm3的n-层13。倾斜离子注入以倾斜状态一边旋转硅基板1一边进行。然后，用周知的方法形成比n-层13具有更高杂质浓度的n+层(图未示出)，形成具有LDD结构的晶体管。然后，通过进行有选择的蚀刻除去注入硬掩膜11。
这里，参照附图2对本实施例得到的效果进行说明。图2是用于将形成n-层13时的离子注入工序与以往技术进行比较的并说明的剖面图。
如图2所示，与以往的感光性树脂层114相比，本实施例的注入硬掩膜11，可以使厚度变薄，缩图比变小。这是由于与以往的感光性树脂层114比较，本实施例的注入硬掩膜11的杂质阻止能力高的缘故。
由此，可以将本实施例的离子注入的方向比以往的离子注入方向更接近于水平方向Δθ1。因此在本实施例中，可以在更浅的接合深度向更广的区域进行离子注入。而且，在位于p型区域2之中栅电极6的下面的部分可以以更高的精度注入杂质。
(实施例2)
在本实施例中，作为离子注入掩膜，对使用具有通过蚀刻工艺使角部变圆的BPSG膜的情况进行说明。
图3(a)～(c)是实施例的半导体装置的制造工序之中到形成LDD结构的n-层工序为止的剖面示意图。
首先，在图3(a)所示的工序中，以与实施例1同样的方法，在硅基板1的上部形成宽0.5μm的p型区域2、n型区域3以及设置在p型区域2和n型区域3之间的元件分离用绝缘膜4。然后，在p型区域2的上面形成厚度5nm的栅极绝缘膜5、栅极长0.15μm厚度0.2μm的栅电极6。然后，在硅基板1之中的p型区域2的上面开口，形成覆盖从n型区域3的上面经过元件分离用绝缘膜4的上面的区域的硬掩膜21a。这里作为硬掩膜21a，使用与实施例1同样的BPSG图形。
其次，在图3(b)所示的工序中，进行采用乙醇气体的各向同性的喷射蚀刻。该蚀刻在硬掩膜21a的上面以及侧面各向同性地进行。这里，在硬掩膜21的角部，由于在法线方向以及水平方向被蚀刻，因此比其他区域蚀刻比率要大。因此，硬掩膜21a由各向同性蚀刻角度变圆，成为具有锥体状的厚度0.6μm的注入硬掩膜21。
其次，在图3(c)所示的工序中，通过将注入硬掩膜21作为掩膜进行N型杂质的倾斜离子注入，形成深度0.1μm，杂质浓度1×1018/cm3的n-层13。倾斜离子注入以倾斜状态一边旋转硅基板1一边进行。然后，用周知的方法形成比n-层13具有更高杂质浓度的n+层(图未示出)，通过进行有选择的蚀刻除去注入硬掩膜21。通过以上工序，形成具有LDD结构的晶体管。
这里，参照附图2对本实施例得到的效果进行说明。图4是用于将形成n-层13时的离子注入工序与以往技术进行比较的并说明的剖面图。
在本实施例中，将与实施例1的情况相同的BPSG图形作为注入硬掩膜21形成。因此，与实施例1的情况同样，可以使注入掩膜的膜厚比以往变薄，可以使缩图比变小。
进而，如图4所示，由于注入硬掩膜21的角部被各向同性地蚀刻而变圆，与实施例1比较，可使Δθ2离子注入角度接近水平方向，因此可以向更广的区域进行离子注入。
(实施例3)
在实施例3中，对作为离子注入掩膜，使用具有由热处理工艺变圆的角部的BPSG膜进行说明。
图5(a)～(c)是实施例3的半导体装置的制造工序中，到形成LDD结构的n-层工序为止的剖面示意图。
首先，在图5(a)所示的工序中，以与实施例1同样的方法，在硅基板1的上部形成宽0.5μm的p型区域2、n型区域3以及元件分离用绝缘膜4。然后，在p型区域2的上面形成厚度5nm的栅极绝缘膜5、栅极长0.15μm厚度0.2μm的栅电极6。然后，在硅基板1之中的p型区域2的上面开口，形成覆盖从n型区域3的上面经过元件分离用绝缘膜4的上面的区域的硬掩膜31a。这里，硬掩膜31a是实施例1同样的BPSG图形，在衬板上具有厚度20nm左右的硅氧化膜(图未示出)。
其次，在图5(b)所示的工序中，通过进行800℃左右的高温热处理，将硬掩膜31a变成圆锥体状，形成注入硬掩膜31。
其次，在图5(c)所示的工序中，通过将注入硬掩膜31作为掩膜以20～60度的注入角度进行N型杂质的倾斜离子注入，形成深度0.1μm，杂质浓度1×1018/cm3的n-层13。倾斜离子注入以倾斜状态一边旋转硅基板1一边进行。然后，用周知的方法形成比n-层13具有更高杂质浓度的n+层(图未示出)，通过进行有选择的蚀刻除去注入硬掩膜31。通过以上工序，形成具有LDD结构的晶体管。
这里，参照附图6对本实施例得到的效果进行说明。图6是用于将形成n-层13时的离子注入工序与以往技术进行比较的并说明的剖面图。
在本实施例中，将与实施例1的情况相同的BPSG图形作为注入硬掩膜31形成。因此，与实施例1的情况同样，可以使注入掩膜的膜厚比以往变薄，可以使缩图比变小。
进而，如图6所示，由于注入硬掩膜31的角部被热处理工艺变圆，与实施例1比较，可使离子注入角度接近水平方向Δθ3，因此可以向更广的区域进行离子注入。
(实施例4)
本实施例中，说明采用上部硅烷化的保护层作为离子注入掩膜的情况。
图7(a)～(f)是实施例4的半导体装置的制造工序中，到形成LDD结构的n-层工序为止的剖面示意图。
首先，在图7(a)所示的工序中，在硅基板41的上部形成宽0.5μm的p型区域42、位于p性区域42的侧方n型区域43、在p型区域42与n型区域43之间的元件分离用绝缘膜44。然后，在p型区域42的上面形成厚度5nm的栅极绝缘膜45、栅极长0.15μm厚度0.2μm的栅电极46。
其次，在图7(b)所示的工序中，在基板上涂抹覆盖栅电极46的厚度0.6μm的保护层47。
其次，在图7(c)所示的工序中，以感光性树脂层48遮住p型区域42的上方的状态露出紫外线等曝光用光线49。由此，在位于从保护层47之中的n型区域43的上面的元件分离用绝缘膜44的上面的区域形成潜像50。
其次，在图7(d)所示的工序中，使硅烷化剂接触基板。由此，在保护层47之中的曝光区域52(潜像50)的上部形成厚度0.1μ的硅烷化层51。
这里，对曝光区域52中有选择地进行硅烷化的理由进行考察。在保护层47上露出曝光用光线49，则可以认为对于在曝光区域52上容易进行多孔性化，而在非曝光区域53上难以进行多孔性化。因此，也可以说曝光区域52的硅烷化剂处于容易扩散的状态，而非曝光区域53的硅烷化剂处于难以扩散的状态。在这个状态使硅烷化剂接触基板，则可以认为在保护层47之中的曝光区域52的上面有选择的硅烷化正在进行。
然后，通过进行90度左右的热处理，使包含于硅烷化层51的硅氧化。通过这个氧化，提高硅烷化层51的蚀刻耐性。
其次，在图7(e)所示的工序中，通过由氧等离子反应性离子蚀刻等，有选择地除去保护层47之中的非曝光区域53。由此，在硅基板41之中的n型区域43的上面，形成由形成的硅烷化层51和潜层50的保护层构成的硅烷化保护层图形54。此时，硅基板41之中的p型区域42的上面被露出。
其次，在图7(f)所示的工序中，通过以硅烷化保护层图形54作为掩膜进行N型杂质的倾斜离子注入，形成深度0.1μm的n-层55。倾斜离子注入以倾斜状态一边旋转硅基板41一边进行。然后，用周知的方法形成比n-层13具有更高杂质浓度的n+层(图未示出)，通过进行有选择的蚀刻除去注入硬掩膜31。通过以上工序，形成具有LDD结构的晶体管。
这里，参照附图8对本实施例得到的效果进行说明。图8是用于将形成n-层55时的离子注入工序与以往技术进行比较的并说明的剖面图。
如图8所示，与以往的感光性树脂层114相比，本实施例的硅烷化保护层图形54，可以使厚度变薄，缩图比变小。这是由于与以往的感光性树脂层114比较，本实施例的硅烷化保护层图形54的杂质阻止能力高的缘故。
由此，可以将本实施例的离子注入的方向比以往的离子注入方向更接近于水平方向Δθ4。因此在本实施例中，可以在更浅的接合深度向更广的区域进行离子注入。而且，在位于p型区域42之中栅电极46的下面的部分可以以更高的精度注入杂质。
另外，本实施例中，采用的是负型的保护层，但是也可以用正型的保护层。这种情况下，非曝光区域被有选择地硅烷化。
(其他实施例)
在所述实施例中，所述的是本发明适用在形成LDD结构的n-层之际。但是本发明除了在LDD注入时，也可以适用于井注入、袋注入、或者在非对称器件制造过程的离子注入等，可以预期取得同样的效果。
而且，在实施例1～3中，作为注入硬掩膜采用BPSG膜，但是在本发明中，作为注入硬掩膜也可以采用实施例4的硅烷化保护层。此时，硅烷化保护层的角部可以通过使用氧的等离子蚀刻工艺使之变圆。
而且，在实施例1～3中，作为注入硬掩膜采用BPSG膜，但是在本发明中，作为注入硬掩膜也可以采用PSG膜或氮化膜。
而且，在所述实施例中，是用硅基板进行的说明，但是本发明也可以适用于SOI基板。
在本发明中，与以往的感光性树脂层比较，通过将离子注入投影飞程短的BPSG膜以及硅烷化保护层作为离子注入掩膜使用，可以比以往的技术减少离子注入掩膜的厚度。因此，可以比以往的技术相比将离子注入方向更接近于水平方向，以更浅的接合深度，进行向更广区域的离子注入。
进而，由于可以将这些离子注入掩膜的角部变圆，可以使被离子注入掩膜遮住的杂质的区域更狭窄。其结果，可以做到半导体装置的精细化。

Claims (3)

1.一种半导体装置的制造方法，其特征在于：具备：
在半导体基板的第一元件形成区域的上面形成栅极绝缘膜以及栅电极的工序(a)；
在所述工序(a)之后，在所述半导体基板的上面，形成对所述第一元件形成区域开口的硬掩膜的工序(b)；
在所述工序(b)后，通过将所述硬掩膜的上端部变圆，将所述硬掩膜做成为圆锥形状的工序(c)；
在所述工序(c)后，在所述半导体基板内，将所述栅电极以及所述硬掩膜作为离子注入掩膜进行倾斜离子注入杂质的工序(d)；
在所述工序(d)之后，除去所述硬掩膜的工序(e)，
所述硬掩膜是BPSG或PSG，
在所述工序(c)中，在800度左右的温度，对所述硬掩膜进行热处理，将所述硬掩膜做成为所述圆锥形状。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：在所述工序(b)中，规定所述硬掩膜的厚度以及开口宽度以使在所述工序(d)的所述倾斜离子注入中，使所述杂质可以到达所述栅电极的下方为止。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于：在所述半导体基板中，第二元件形成区域夹着元件分离用绝缘膜而位于所述第一元件形成区域的侧方，
在所述工序(b)中，形成所述硬掩膜，使之覆盖所述第二元件形成区域。
CNB2003101007086A 2002-10-08 2003-10-08 半导体装置的制造方法 Expired - Fee Related CN1310288C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002294906 2002-10-08
JP2002294906A JP3730947B2 (ja) 2002-10-08 2002-10-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1497679A CN1497679A (zh) 2004-05-19
CN1310288C true CN1310288C (zh) 2007-04-11

Family

ID=32170876

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101007086A Expired - Fee Related CN1310288C (zh) 2002-10-08 2003-10-08 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US6821830B2 (zh)
JP (1) JP3730947B2 (zh)
CN (1) CN1310288C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468785B1 (ko) * 2003-02-19 2005-01-29 삼성전자주식회사 포켓영역을 구비하는 모스 전계효과 트랜지스터의 제조방법
KR100685896B1 (ko) 2005-07-07 2007-02-26 동부일렉트로닉스 주식회사 변형 실리콘 트랜지스터의 제조방법
JP2007110084A (ja) 2005-09-15 2007-04-26 Elpida Memory Inc 半導体装置の製造方法
JP5343320B2 (ja) 2007-03-02 2013-11-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009218580A (ja) * 2008-03-06 2009-09-24 Toshiba Corp ２方向ハロ注入
CN101593682B (zh) * 2008-05-26 2012-10-10 中芯国际集成电路制造(北京)有限公司 离子注入方法及半导体器件的制造方法
US20090325106A1 (en) * 2008-06-27 2009-12-31 Conley Willard E Method for Implant Imaging with Spin-on Hard Masks
CN102117742B (zh) * 2010-01-05 2013-03-13 上海华虹Nec电子有限公司 增强斜角离子注入阻挡能力的方法
US8877596B2 (en) 2010-06-24 2014-11-04 International Business Machines Corporation Semiconductor devices with asymmetric halo implantation and method of manufacture
JP5808907B2 (ja) * 2010-11-26 2015-11-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP6083150B2 (ja) * 2012-08-21 2017-02-22 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2015213183A (ja) * 2015-06-25 2015-11-26 インテル・コーポレーション 非プレーナ型トランジスタのフィン製造
US9570291B2 (en) * 2015-07-14 2017-02-14 GlobalFoundries, Inc. Semiconductor substrates and methods for processing semiconductor substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295875A (ja) * 1993-04-08 1994-10-21 Sony Corp レジストパターンの形成方法と半導体装置の製造方法
JP2000216384A (ja) * 1999-01-26 2000-08-04 Sharp Corp 半導体装置の製造方法及び該方法により形成された半導体装置
WO2001080310A1 (en) * 2000-04-12 2001-10-25 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
CN1367528A (zh) * 2000-12-19 2002-09-04 先进功率半导体股份有限公司 制造功率整流器件以改变工作参数的改进方法及所得器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182904A (ja) 1992-01-07 1993-07-23 Fujitsu Ltd パターン形成方法
JPH05303210A (ja) 1992-04-28 1993-11-16 Matsushita Electric Ind Co Ltd パターン形成方法
JPH0758055A (ja) 1993-08-20 1995-03-03 Kawasaki Steel Corp 半導体装置の製造方法
US5518941A (en) * 1994-09-26 1996-05-21 United Microelectronics Corporation Maskless method for formation of a field implant channel stop region
JPH08202050A (ja) 1995-01-27 1996-08-09 Oki Electric Ind Co Ltd パターン形成方法
US6312997B1 (en) * 1998-08-12 2001-11-06 Micron Technology, Inc. Low voltage high performance semiconductor devices and methods
US6624035B1 (en) * 2000-03-13 2003-09-23 Advanced Micro Devices, Inc. Method of forming a hard mask for halo implants

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295875A (ja) * 1993-04-08 1994-10-21 Sony Corp レジストパターンの形成方法と半導体装置の製造方法
JP2000216384A (ja) * 1999-01-26 2000-08-04 Sharp Corp 半導体装置の製造方法及び該方法により形成された半導体装置
WO2001080310A1 (en) * 2000-04-12 2001-10-25 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
CN1367528A (zh) * 2000-12-19 2002-09-04 先进功率半导体股份有限公司 制造功率整流器件以改变工作参数的改进方法及所得器件

Also Published As

Publication number Publication date
US20040087095A1 (en) 2004-05-06
US6821830B2 (en) 2004-11-23
JP3730947B2 (ja) 2006-01-05
CN1497679A (zh) 2004-05-19
JP2004134449A (ja) 2004-04-30

Similar Documents

Publication Publication Date Title
CN1310288C (zh) 半导体装置的制造方法
CN1181554C (zh) 半导体器件及其制造方法
CN1096107C (zh) 用改进的小型区抑制短沟道的mos晶体管及其制造方法
CN1240131C (zh) 半导体装置及其制造方法
CN1841706A (zh) 半导体器件的制造方法
CN1716624A (zh) 固态成像装置及其制造方法
CN1670965A (zh) 源极及漏极中聚含掺质金属的晶体管
CN1624925A (zh) 固体摄像器件及其制造方法
CN1866524A (zh) 半导体器件及其制造方法
CN1805153A (zh) 半导体器件及其制造方法
CN1773724A (zh) 半导体装置及其制造方法
CN1956222A (zh) 半导体装置及其制造方法
CN1700430A (zh) 半导体装置的制造方法
CN1819225A (zh) Cmos图像传感器及其制造方法
CN1284217C (zh) 半导体器件的制造方法
CN1825566A (zh) 半导体装置的制造方法
CN1518125A (zh) 半导体装置
CN100341156C (zh) 稳压元件及其制造方法
CN1862832A (zh) 高压半导体器件及其制造方法
CN101076894A (zh) 绝缘膜半导体装置及方法
CN1658396A (zh) 半导体器件及制造半导体器件的方法
CN1841684A (zh) 半导体装置的制造方法
CN1499577A (zh) 制造半导体器件的方法
CN1540742A (zh) 半导体装置及其制造方法
CN1790642A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070411

Termination date: 20121008