CN1309835A - 单芯片cmos发射器/接收器以及电压控制振荡器－混合器结构 - Google Patents

Abstract

一种可提供单芯片RF(射频)通信系统与方法及电压控制振荡器(VCO)－混合器结构。根据本发明的该RF通信系统包括发射器、接收器、用以接收传输RF信号的天线、用以产生具有不同于响应该多相时钟信号载频的频率的多相时钟信号的一PLL、及具有该载频的一参考信号、一混合解调单元,用以将该接收的RF信号与具有不同于载频的频率的多相时钟信号混合,以输出具有由该载频所减少频率的该RF信号;一模拟/数字转换单元是用以将来自该混合单元的该RF信号转换成数字信号。根据本发明的VCO可包括多个差分延迟单元,而该混合器可包括一差分放大电路及一组合电路。该多相混合器的差分放大电路分别包括耦合至两差分放大器的两负载电阻。该组合电路包括偏压晶体管,第一及第二组合单元分别耦合至该偏压晶体管,而一电流源耦合至该第一及第二组合单元。该第一及第二组合单元分别包括第一及第二多个晶体管单元。理想地,多个晶体管单元各包括多个串联晶体管,其中该串联晶体管与多个晶体管单元的串联晶体管并联耦合。

Description

单芯片CMOS发射器/接收器以及 电压控制振荡器-混合器结构

发明领域

本发明是有关于一通信系统，更明确而言，是关于一互补式金属氧化半导体射频(RF)通信系统。本发明亦有关一压控振荡器(VCO)与混合器，而更明确而言，是关于一多相VCO与混合器。

相关技术的背景

目前，一RF通信系统具有包括PCS通信与IMT系统的多种通信应用。因此，追求该系统的一互补式金属氧化半导体的芯片集成来减少成本、大小与功率消耗。

通常，该RF通信系统是由RF前端方块与一基带数字信号处理(DSP)方块所组成。目前，该基带DSP方块能以低成本与低功率的互补式金属氧化半导体技术实现。然而，该RF前端方块不能够由互补式金属氧化半导体技术实现，因为受限于速度与噪声特性，这些特征是低于目前所使用的RF通信系统速度与噪声规格。

例如，该PCS手机系统是以超过2.0GHz的频率操作，但是目前的互补式金属氧化半导体技术可靠度从速度与噪声的观点只可在多达大约1.0GHz操作。因此，该RF前端方块可使用二极管或双互补式金属氧化半导体技术实现，其具有比互补式金属氧化半导体技术有更好的速度与噪声特征，但是更昂贵及消耗较多的功率。

目前，称为“直接转换”与“倍转换(double conversion)”的两不同类型RF结构用于互补式金属氧化半导体RF通信系统。两结构具有以互补式金属氧化半导体实施的优点与缺点。

图1是显示一相关技术直接转换互补式金属氧化半导体RF通信系统100，其包括一天线105、一RF滤波器110、一低噪声放大器(LNA)120、一第一混合器140、一第二混合器145、一锁相环路(PLL)130、一第一低通滤波器(LPF)150、一第二LPF155、一第一模拟/数字(A/D)转换器160、一第二模拟/数字转换器165、一第三混合器160及一功率放大器170。

该天线105接收RF信号，而该选取的RF信号然后会在RF滤波器110滤波。该滤波的RF信号是在LNA 120增益放大，而通过LNA 120的该RF信号是通过在第一及第二混合器140、145上的90度相位差相乘而直接解调成基带信号。该PLL 130理想地是使用一电压控制振荡器(VCO)产生两类型的时钟信号，I信号与Q信号。除了相位差之外，该I时钟与Q时钟信号是相同的。I信号理想地与Q信号具有90度相位差。即是，Q信号与I信号有90度的相位移。两组信号I、Q理想地是用来增加RF系统的能力，以识别或维持接收的数据，而不管噪声与干扰。传送具有不同相位的两类型信号可减少数据损失或变化的可能性。图1的解调频率f₀等于调制频率f₀。

该解调基带信号的频率为最初频率减去频率f₀，以通过该第一及第二LPF 150、155，而最后在该第一及第二模拟/数字转换器160、165上变成模拟/数字转换所需的各信号。该数字信号然后会转移到基带离散时间信号处理(PSP)方块(在图中未显示出)。通道选择是通过改变在锁相环路(PLL)130上的频率f₀执行。

在互补式金属氧化半导体技术可信度上大约1GHz限制的一个可能原因是在PLL 130的VCO与混合器的结构。图2是显示一背景电压控制振荡器-混合器的电路图，其中该VCO 10是包括4个差分延迟单元12、14、16与18，并具有类似环振荡器的结构。该4个延迟单元12、14、16、18是串联，并产生时钟信号LO+与反向时钟信号LO-，每个时钟信号具有一频率f₀。产生一频率控制信号的VCO 10控制电路包括一相位频率检测器4、将频率控制信号输出到该每一延迟单元12、14、16、18的一充电泵(pump)6与一环路滤波器8。该相位频率检测器4接收分别来自一参考时钟分割器电路2的一参考时钟信号f_ref与来自-VCO时钟分割器电路3的一VCO时钟信号f_VCO。该时钟信号LO+与LO-的频率f₀是以M/K(f_ref)=f₀表示。因此，该频f₀是基于该参考时钟信号f_ref与分割器电路2、3。

例如，一Gilbert-乘法器的混合器20将该输入信号，例如RF信号RF+与RF-乘以时钟信号LO+与LO-。该混合器20包括耦合至源电压VDD的两负载电阻R1、R2、8个N型金属氧化半导体晶体管(NMOS)21-28、及一电流源I_s1。该NMOS晶体管21、22的门极耦合到接收该时钟信号LO+，而NMOS晶体管的门极23、24耦合接收反向时钟信号LO-。该NMOS晶体管25、26的门极接收一共偏压V_Bias°该NMOS晶体管27、28的门极分别接收RF信号RF+、RF-。因此，只有当该晶体管25、27或晶体管26、28同时转换到“ON”状态之时，该时钟信号LO+、LO-便会乘以该RF信号RF+、RF-。混合器20的该输出信号OUT+、OUT-频率低于原始频率的量为该时钟信号LO+、LO-的频率f₀。

虽然广泛的频率范围与一低相位噪声需要于各种不同的应用，但是该电压控制振荡器-混合器结构10、20只能支援多达具有可靠度相位噪声与频率范围的大约1GHz频率。该电压控制振荡器-混合器结构10、20的性能会因相位噪声与频率范围恶化，而且当来自VCO的该时钟信号LO+、LO-频率增加之时，无法接受。因此，当该时钟信号LO+、LO-的频率f₀超过大约1GHz之时，该VCO10与混合器20不能够实现。

如上所述，相关技术的直接转换RF系统100具有互补式金属氧化半导体RF集成的优点，因为它较简单。在相关技术的直接转换RF系统中，只需要单一PLL，而高品质滤波器是不需要的。然而，该相关技术的直接转换结构具有使单芯片集成困难或不可能的缺点。

如图3A所示，来自诸如VCO的一本地振荡器(LO)的时钟信号cosω_LOt可泄漏至混合器输入端或天线，其中放射线会发生，因为该本地振荡器(LO)是与RF载波相同的频率。不需要的传输时钟信号Δ(t)cosω_LOt会在物体附近反射，并由混合器“重新接收”。该低通滤波器因为泄漏时钟信号会输出一信号M(t)+Δ(t)。如图3B所示，本地振荡器的自我混合会在该混合器的输出上造成诸如时间变化或“徘徊”直流偏置的问题。

图3B是描述时间变化与直流偏置。“A”表示在混合器之前的信号，而“B”表示混合器之后的信号。时间变化直流偏置连同固有的电路偏置很明显地可减少接收器部分的动态范围。此外，直接转换RF系统需要通道选择的一高频率、低相位噪声PLL，其不容易使用一集成的互补式金属氧化半导体电压控制振荡器(VCO)达成，对于至少部分的理由已在上面讨论。

图4是根据考虑所有潜在通道与频率晶体管的倍转换结构而显示一相关技术的RF通信系统300的方块图。该RF通信系统300包括一天线305、一RF滤波器310、一LNA320、一第一混合器340、一第二混合器345、及一第一LPF350、一第二LPF355、第二级混合器370-373、一第一加法器374、及一第二加法器375。该RF通信系统300进一步包括一第三LPF380、一第四LPF385、一第一模拟/数字转换器390、一第二模拟/数字转换器395、第一及第二PLL330、335、一第三混合器360及一功率放大器370。

该混合器340、345、370-373皆用于解调，而第三混合器360用于调制。该第一及第二混合器340、345用于一选择的RF频率，而第二级混合器370-373是选取用于一中频(IF)。该第一PLL 330可在一高频或RF频率产生时钟信号，该第二PLL 335可产生具有低频或中频(IF)的时钟信号。

传输数据与具有来自PLL 330的RF频率的时钟信号相乘，以便具有从来自一最初传输数据频率减去RF频率的频率。该第三混合器360的输出信号在功率放大器370做增益放大，然后经由天线305发射。

对于接收数据而言，该天线305接收RF信号，而滤波器RF 310滤波该RF信号。该滤波的RF信号由LNA 320放大，并由90度相位差混合器340、345与一通常为VCD的单一频率本地振荡器转换成中频信号。该PLL 330可产生RF信号的I信号与Q信号的时钟信号。该第一混合器340可将该RF信号与具有RF频率的I信号的时钟信号相乘，而该第二混合器345可将RF信号与具有RF频率的Q信号相乘。该LPF 350、355是在中频级(亦即，第一级)使用，以便在转换成中频信号之时，移除任何未转换的频率成分，其允许所有的通道能经过该第三级混合器370-373。在中频级的所有通道然后可通过可调PLL 335而将频率直接转换成基带频率信号以便做通道选择。

解调基带信号C经过滤波器(LPF)380、385，并由模拟/数字转换器390、395转换成数字数据。该数字数据然后会转换到一基带离散时间信号处理(DSP)方块(在图中未显示出)。

如上所述，相关技术的倍转换RF系统300具有各种不同的优点。该相关技术了倍转换RF系统300可使用较低的频率来执行通道调制，亦即，中频、第二PLL 335，而不是高频，亦即，RF、第一PLL 330。结果，该高频RF PLL 330可以是能够更有效最佳化的固定频率PLL。此外，既然通道调制是使用中频PLL 335而在较低频操作执行，所以通道选择的相位噪声产生便可减少。

然而，相关技术的倍转换RF系统300具有各种不同的缺点。该相关技术的倍转换RF系统具有不容易集成在单芯片的两PLL300。此外，第一PLL的频率是保持在要以互补式金属氧化半导体技术实现，更明确而言，是使用一互补式金属氧化半导体VCD。该VCD与混合器的结构在互补式金属氧化半导体技术的可信度上具有大约1GHz限制。此外，一自我混合问题仍然会发生，因为该第二PLL是在需要的中频载波的相同频率上。图5A是描述在RF通信系统300中的时钟信号泄漏，而图B是描述时间变化与“徘徊”的直流偏置，由于在图4的RF通信系统300中的泄漏时钟信号Δ(t)cosω_LO2(t)(例如，自我混合)。

在图5A，该第一混合器是将该RF信号与具有频率W_LO1的RF的时钟信号cosω_LO1相乘，并输出M(t)cosω_LO2t的RF信号，其具有减去频率W_LO1的频率。该第二混合器将来自第一混合器的RF信号与具有频率ω_LO2的中频之时钟信号cosω_LO2相乘。然而，在LPF之前，既然该第二混合器的输出信号频率是与需要的RF载波频率相同。因此，该第二混合器的输出信号可泄漏至一基底或重新泄漏至第二混合器。该时间变化直流偏置连同固有的电路偏置会明显地减少接收器部分的动态范围。

上述参考文件在此列出供参考，其对于额外或选择性细节、特征及技术背景有详实的描述。

发明概述

本发明的一目的是要至少实质避免相关技术的问题与缺点。

本发明的一进一步目的是要制造一互补式金属氧化半导体RF前端及使用该前端的方法，其允许一RF通信系统的一芯片集成。

本发明的另外目的是要提供减少成本与功率需求的一RF通信系统及方法。

仍然为本发明的另一目的是要提供一可靠高速、低噪声互补式金属氧化半导体RF通信系统及该系统的使用方法。

本发明进一步目的是要增加一RF通信系统的RF前端的频率范围。

本发明进一步目的是要在单一基底上制造一电压控制振荡器一混合器。

本发明的另一目的是要增加一电压控制振荡器-混合器结构的频率范围。

仍然为本发明的另一目的是要减少一电压控制振荡器结构的噪声。

本发明的另一目的是要增加该电压控制振荡器-混合器结构的性能。

若要根据本发明的目的而达成其中至少整个或部分的上述目的与优点，如同具体表达与广泛地描述，本发明的结构包括接收信号的一接收单元，该信号包括具有载频的选择性信号，一PLL，可产生频率不同于一载频的多相时钟频率信号与具有载频的一参考频率，一解调混合单元，可将接收的信号与多相时钟信号混合，以输出具有减去载频频率的该选择性信号。

若要进一步根据本发明的目的而达成整个或部分的目的，一单芯片RF通信系统包括用以接收和发送RF信号的一发送接收机，及用以产生2N相位时钟信号的PLL，该2N相位时钟信号具有小于载频的一频率2^*f/N，其中N是一当作相位值的正整数，而f₀是载频，一解调混合单元，用以将来自发送接收机的RF信号与来自PLL的2N相位时钟信号混合，以输出具有减去载频的频率的RF信号，并包含多个两输入混合器，及一模拟/数字转换单元，用以将来自解调混合单元的RF信号转换成数字信号。

仍然是进一步根据本发明的目的而达成整个或部分的目的，一RF通信系统的操作方法包括接收信号，其包括具有载频的选择性信号，产生具有不同于载频的频率的多相时钟信号及具有载频的一参考信号，并将接收的选择性信号与多相时钟信号混合，以输出具有减去载频的频率的选择性信号。

若要根据本发明的目的而达成如实施例与广泛描述的优点，本发明的结构包含一时钟产生器，其可产生具有不同相位的多个第一时钟信号，每个第一时钟信号具有小于一参考频率的第一频率，一混合器，耦合至该时钟产生器，用以接收多个第一时钟信号，以产生具有一第二频率的多个第二时钟信号，而该第二频率实质与参考频率相同，其中该混合器可将多个第三时钟信号与输入信号相乘，以提供输出信号。

本发明的额外优点、目的、及特征部分经由下面描述与部分具有在技术中的技术的描述而变得更显然，或从本发明的实施而可了解。本发明的目的与优点，及从附录权利要求书所特别指出的可清楚地了解。

附图的简单说明

本发明将参考下列附图详细描述，其类似的参考数字是表示相同的元件，其中：

图1是显示一相关技术RF通信系统的电路图；

图2是一相关技术电压控制振荡器-混合器结构的电路图；

图3A是显示在图1的电路时钟信号泄漏；

图3B是显示图3A的电路的“自我混合”图式；

图4是显示另一相关技术RF通信系统的电路图；

图5A是显示在图4的电路中时钟信号泄漏；

图5B是显示在图5A的电路中的“自我混合”图式；

图6是根据本发明而显示一多相低频(MPLF)RF通信系统的第一实施例图式；

图7是显示PLL电路范例方块图；

图8是根据本发明的另一实施例而显示一RF通信系统的接收部分方块图；

图9是显示具有6个相位的图8的RF通信系统方块图；

图10是仍然根据本发明的实施例而显示一RF通信系统的接收部分方块图；

图11是显示具有6个相位的图10的RF通信系统方块图；

图12是仍然根据本发明的实施例而显示一RF通信系统的接收部分方块固；

图13A是显示一电压控制振荡-混合器结构范例的方块图；

图13B是显示图13A的电压控制振荡器-混合器结构电路图；

图14是显示另一电压控制振荡器-混合器范例的电路图；及

图15A-15H是显示图14的操作时序波形图式。

较佳实施例的详细说明

使用互补式金属氧化半导体技术所形成的一单芯片RF通信系统具有各种不同的需求。一互补式金属氧化半导体电压控制振荡器(VCO)具有较差噪声特性。因此，一互补式金属氧化半导体锁相环路(PLL)集成是需要的，然而，PLL的数目应该很小，而一PLL的中频理想地应充分地不同于一传输的RF频率(例如，理想地是足够低)，以便使用该互补式金属氧化半导体VCO来控制一相位噪声结果。高品质滤波器理想地可除去，因为相关的缺点区域与功率规格。而且，在互补式金属氧化半导体RF系统中的许多元件应很小或减少，而不会降低效率。

本发明的第一较佳实施例是在图6所示的“多相低频”(MPLF)转换RF通信系统500，而且理想上能在单一互补式金属氧化半导体芯片上形成。该第一较佳实施例能以超过大约1GHz的频率操作。“多相位低频转换”用语会被使用，因为具有高频的一单相周期信号理想地可通过乘以多相位低频周期信号获得。该MPLF转换RF通信系统500的第一较佳实施例是包括一前端MPLF RF方块502与一数字信号处理(DSP)方块504，其理想地是基带。如上所述，相关技术DSP方块能以互补式金属氧化半导体技术形成。因此，包括一数字信号处理器550的DSP方块的详细描述便会省略。

该MPLF转换RF方块502包括一天线505、一RF滤波器510(例如，带通滤波器)、一低噪声放大器(LNA)520及第一与第二混合器530、560。该MPLF转换RF方块502进一步包括一锁相环路(PLL)540、一低通滤波器(LPF)580、一模拟/数字(A/D)转换器590、及在第二混合器560与天线505之间耦合的一功率放大器570。该PLL 540可产生一调制与解调时钟，亦即，本地振荡器(LO)，其频率是由一参考时钟(REF f₀)决定。

图7是显示PLL 540的实施例方块图。该PLL 540分别包括参考与主分割器610、620、一相位比较器630、一环路滤波器640、及一电压控制振荡器(VCO)650。该VCO 650输出LO频率f₀，该频率由相位比较器630与参考时钟信号相比较。该相位比较器630的输出信号会经过环路滤波器640，当作VCO 650的控制信号(例如，频率)。根据该通信系统，该LO的频率理想上地是可变的。例如，个人通信系统(PCS)的LO频率能够是大约1.8GHz，而IMT2000系统的LO频率是大约2.0GHz。

在图6所示的MPLF转换RF通信系统500的第一较佳实施例中，传输数据是由MPLF RF方块502从DSP方块504接收。该传输数据是在LO频率由一理想地调制第二混合器560所调制。该调制数据是由功率放大器570放大，并由天线505输出。

该低噪声放大器(LNA)520可接收来自天线505的输入信号，并放大信号电平以输出RF信号。该RF BPF 520理想地是在天线505与LNA 520之间耦合。该RF信号理想地在与调制频率相同的频率上通过解调第一混合器530来解调。该解调混合器530的输出通过通过LPF 580而变成接收数据。该接收的数据理想地是由模拟/数字转换器590转换成一数字信号，并输出至DSP 550。

为了要使用足够低于传输RF频率的中频的单一PLL，该MPLF转换RF通信系统500的第一较佳实施例是使用通过乘以一多相低频周期信号所获得的一单相高频周期信号(亦即，RF频率)。特别地，虽然本发明非意在要限制，但是一高频“正弦”与“余弦”信号需使用在RF系统。具有ω_RF频率的正弦与余弦信号能通过乘以具有如下列方程式1和2所示的2ω_RF/N频率的N相位正弦信号获得： ${\cos \mathrm{\ω}}_{\mathrm{RF}}=2^{\frac{N}{2}-1}\underset{k=0}{\overset{\frac{N}{2}-1}{\mathrm{\Π}}}\sin (\frac{{2.\mathrm{\ω}}_{\mathrm{RF}}}{N}.t-\frac{2.k.\mathrm{\π}}{N}+\frac{\mathrm{\π}}{N})---\left(1\right)$ ${\sin \mathrm{\ω}}_{\mathrm{RF}}=2^{\frac{N}{2}-1}\underset{k=0}{\overset{\frac{N}{2}-1}{\mathrm{\Π}}}\sin (\frac{2.{\mathrm{\ω}}_{\mathrm{RF}}}{N}.t-\frac{2.\mathrm{k\π}}{N})---\left(2\right)$

一乘法因子不是“N”而是“N/2”，因为其余的N/2个正弦信号可以是第一N/2正弦信号的一反向。该反向信号理想地是用来制造一差分输入混合器的差分信号。

图8是根据本发明而显示一RF方块的第二较佳实施例的接收部分700，其能够使用在MPLF转换RF通信系统的第一较佳实施例。该接收部分700包括一天线715、一RF滤波器720、一LNA 725与一解调混合器730。该RF方块的接收部分700进一步包括一PLL740、一低通滤波器780与一模拟/数字转换器790。该PLL 740可产生一解调时钟，亦即，等于2^*f₀/N的本地振荡器(LO)，其频率是由一参考时钟(在图中未显示出)决定。天线715、RF滤波器720、LNA 725、LPF 780与模拟/数字转换器790在操作上类似于第一较佳实施例，因此便省略详细的描述。

RF方块的接收部分700使用一PLL 740。该PLL 740使用2^*f₀/N频率，并产生总共2N相位时钟信号。该PLL 740可产生N相位±LO_cos(k,t)与N相位±LO_sin(k,t)信号，其理想地是由如在下列方程式3-4决定。 $\±{\mathrm{LO}}_{\cos }(k,t)=\±\sin (\frac{2{\mathrm{\ω}}_{\mathrm{RF}}}{N}t-\frac{2\mathrm{k\π}}{N}+\frac{\mathrm{\π}}{N})\mathrm{wbere},k=0,1,2...\frac{N}{2}-1---\left(3\right)$ $\±{\mathrm{LO}}_{\sin }(k,t)=\±\sin (\frac{{2\mathrm{\ω}}_{\mathrm{RF}}}{N}t-\frac{2\mathrm{k\π}}{N})\mathrm{wbere},k=0,1,2,...\frac{N}{2}-1---\left(4\right)$

如图8所示，该RF方块的接收部分700具有分成上面与下面混合器阵列732、734的解调混合器730。该每一上面与下面混合器阵列732、734包括多个传统的2一输入混合器735。该上面混合器阵列732是将N相位(N/2：非反向，N/2反向)(频率为(2ω_RF)/N)的正弦信号与一RF信号相乘，其是等于将单相ω_RF频率的余弦信号与RF信号相乘。非反向与反向的正弦信号需用以输入单一混合器，因为该传统的2输入混合器需要差分输入。该下面混合器阵列734是将N相位(N/2非反向，N/2反向)(频率为ω_RF/N)的正弦信号与RF信号，其是等于单相的ω_RF正弦信号与RF信号相乘。因此，该RF方块的接收部分700在功能上是类似在图1所示的直接转换结构。然而，根据本发明的接收部分700是使用N相位，2ω_RF/N的频率的正弦信号解调而不是单相的ω_RF正弦信号。

如上所述，该PLL 740可产生2N相位时钟信号。N相位时钟信号是N相位正弦信号与N相位余弦信号。两个N相位信号包括N/2非反向信号与N/2反向信号。该N相位正弦信号会连同RF信号输入上面混合器阵列732，而该N相位正弦信号会连同RF信号输入下面混合器阵列734。该上面与下面混合器阵列732和734分别具有多个混合器735与M个级数。该M个级数包括第一级，(例如，735)、第二级(例如，735’)、…、第M-1级、及第M级(例如，735”)。每一混合器阵列的每一级包括至少具有两输入的一混合器。在第一级上的混合器数目K1是最高的级数目。最后一级第M级在整个级中具有混合器的最少数目(KM)。在级之中的混合器相对级数能以非等式表示K1＞K2＞K3＞K4……KM-1＞KM。

每一混合器735具有两个输入。每一输入具有反向信号的一反向信号与一非反向信号，因为该混合器735的每一输入是输入两不同的信号。如上所述，来自LNA 725的RF信号与来自PLL 746的N信号是在第一级上当作混合器735的输入信号。在第一级上的混合器73的输出信号是在第二级上当作混合器735’的输入信号使用。以相同的方式，在第M-1级上的混合器输出信号是当作混合器735”的两输入信号使用，其是在上面混合器阵列732与下面混合器阵列734的第M级上的单一混合器。

图9是显示MPLF转换RF通信系统的接收部分700的6相位范例，其是使用传统的2输入混合器。一PLL 840产生能够传送给混合器830的12相位正弦信号。在毗连两信号之间的相位差是π/6(亦即，2π/12)。相位(0、2、4、6、8、10)是当作上面混合器832的输入使用，并与理想地的RF输入相乘，其是等于cos(ω_RFt)与RF输入的乘积。相位(1、3、5、7、9、11)会输入下面混合器834，而且理想地会与RF输入相乘，而等于sin(ω_RFt)与RF输入的乘积。因此，当时钟信号与RF信号相乘之时，该时钟信号的频率是f0。

该PLL 840包括诸如一电压控制源(VCO)的时钟产生器，而如此便可在调制之时产生与RF相乘的12相位时钟信号。该产生的时钟信号具有低于频率f₀的频率2^*f₀/P(P=相位数目)，以与RF信号相乘。来自PLL 840的时钟信号具有较低频率2^*f₀/P，因为PLL 840会产生多相时钟信号相位0、……、相位12。滤波的RF信号是在LNA725做增益放大，并与多相时钟信号相乘，因而在混合器阵列830生成用以调制的12个正弦信号。与时钟信号相乘的RF信号频率低于最初频率的量为时钟信号的最后频率f₀。

来自PLL 840的时钟信号的最初频率2^*f₀/P会改变成f₀，用以在混合器(例如，混合器阵列)830与RF信号相乘。因此，该上面混合器阵列832与该下面混合器阵列834可组合成具有2^*f₀/P的时钟信号，并将具有频率f₀的时钟信号与RF信号相乘。结果，具有减小了频率f₀的频率的RF信号可通过LPF 780与模拟/数字转换器790，并传送至DSP部分(在图中未显示出)。PLL 840所产生的12相位正弦信号如下所示：

相位0： $\sin (\frac{{\mathrm{\ω}}_{\mathrm{RF}}}{3}t+\frac{\mathrm{\Π}}{6})$

相位1： $\sin (\frac{{\mathrm{\ω}}_{\mathrm{Rf}}}{3}.t)$

相位2： $\sin (\frac{{\mathrm{\ω}}_{\mathrm{RF}}}{3}t-\frac{\mathrm{\Π}}{6})$

相位3： $\sin (\frac{{\mathrm{\ω}}_{\mathrm{RF}}}{3}t-\frac{2\mathrm{\Π}}{6})$

相位4： $\sin (\frac{{\mathrm{\ω}}_{\mathrm{RF}}}{3}t-\frac{3\mathrm{\Π}}{6})$

相位5： $\sin (\frac{{\mathrm{\ω}}_{\mathrm{RF}}}{3}t-\frac{4\mathrm{\Π}}{6})$

相位6： $-\sin (\frac{{\mathrm{\ω}}_{\mathrm{RF}}}{3}t+\frac{\mathrm{\Π}}{6})$

相位7： $-\sin \left(\frac{{\mathrm{\ω}}_{\mathrm{RF}}}{3}t\right)$

相位8： $-\sin (\frac{{\mathrm{\ω}}_{\mathrm{RF}}}{3}t-\frac{\mathrm{\Π}}{6})$

相位9： $-\sin (\frac{{\mathrm{\ω}}_{\mathrm{RF}}}{3}t-\frac{2\mathrm{\Π}}{6})$

相位10： $-\sin (\frac{{\mathrm{\ω}}_{\mathrm{RF}}}{3}t-\frac{3\mathrm{\Π}}{6})$

相位11： $-\sin (\frac{{\mathrm{\ω}}_{\mathrm{Rf}}}{3}t-\frac{4\mathrm{\Π}}{6})$

图10是根据本发明的第三较佳实施例而显示一RF方块的MPLF转换接收部分900，其可使用在MPLF转换RF通信系统的第一较佳实施例。该接收部分900包括一天线915、一RF滤彼器920、一LNA925与混合器930。RF方块的接收部分900进一步包括一PLL 940、一LPF 90及一模拟/数字转换器990。该PLL 940理想地可产生一解调时钟，亦即，理想地等于2^*f_RF/N的本地振荡器(LO)，其频率是由一参考时钟(在图中未显示出)决定。天线915、RF滤波器920、LNA 925、LPF 980及模拟/数字转换器990在操作上类似于第一较佳实施例，因此将详细描述省略。

RF方块的接收部分900只使用一个PLL。该PLL 940包括理想地使用2^*f₀/N频率的一时钟产生器942。该时钟产生器942理想地可产生N相位±LO_cos(k,t)与N相位±LO_sin(k,t)信号，其总地有2N相位信号。该时钟产生器942理想地是一多相VCO，而混合部分930亦是多相混合器。

如图10所示，RF方块的接收部分900使用多相混合器932与934。该上面多相混合器932取代该上面混合器阵列732的功能，而该下面多相混合器934取代该下面混合器阵列734的功能。

该PLL 940产生用以调制与解调的时钟信号。该PLL 940的时钟产生器942可产生时钟信号，其具有用以解调与调制的频率2^*f₀/N(N=相位数目)。该时钟产生器942可产生具有频率2^*f₀/N的时钟信号，因为根据互补式金属氧化半导体装置实施的频率限度。对于一RF通信系统的互补式金属氧化半导体实施而言，该时钟产生器942的频率应是不同于并低于混合部分930的频率。

图11是显示使用多相输入混合器的一MPLF转换RF通信系统的接收部分1000的6相位范例。一PLL 1040可产生12相位正弦信号，这些信号传送给一多相混合器1030。相位(0、2、4、6、8、10)是当作一上面混合器1032的输入使用，并与理想地的RF输入相乘，其等于cos(ω_RFt)与RF输入的乘积。相位(1、3、5、7、9、11)是输入下面的混合器1034，而理想地是与RF输入相乘，其是等于sin(ω_RFt)与RF输入的乘积。

图12是根据本发明的第四较佳实施例而显示一RF方块的MPLF转换传输部分1100，其可使用在MPLF转换RF通信系统的第一较佳实施例。该接收部分1100包括一天线1105、一混合器1160、一PLL 1140、多个LPF 1180、多个数字/模拟(D/A)转换器1190及耦合在混合器1160与天线1105之间的一功率放大器1170。该PLL 1140可使用一时钟产生器1142来产生时钟信号。该时钟产生器1142理想地可使用本地振荡器(LO)来产生一调制与解调时钟信号，其频率是由一参考时钟(f_RF)决定。

在一RF方块的传送部分1100的第四较佳实施例中，数字数据是从DSP方块(在图中未显示出)接收，并由数字/模拟转换器1190转换成一模拟信号，并由LPF 1180滤波。该混合器1160理想地是从PLL 1140接收多相低频(亦即，2^*f₀/N)时钟信号及来自LPF 1180的一基带信号，以产生频率是f_RP的一调制RF信号。该混合器1160理想地包括多相向上转换混合器1165。图12亦显示多相向上转换混合器1165的实施例方块图。该混合器1165使用两个控制电路方块1162和1164，其可接收时钟信号LO(0、…、N-1)、/LO(0、…、N-1)，以产生该调制的RF信号。该调制的RF数据是由功率放大器1170放大，而然后由天线1105输出。

如上所述，解调的混合器可通过将RF信号与时钟信号相乘而减少具有时钟信号频率的高频RF信号。在第四较佳实施例中，该混合器1160理想地可调制传输数据，以便增加低频传输数据的频率，增量为组合时钟信号频率。当调制时，噪声对传输数据的影响不如解调时那样显著。然而，减少时钟信号LO(0、…、N-1)的频率可确实减少或除去诸如寄生电容的噪声。此外，大约1GHz的互补式金属氧化半导体技术的频率界限可以克服。因此，该第四较佳实施例具有与第三较佳实施例相同的优点。

图13A是根据本发明的一较佳实施例的一电压控制振荡器-混合器结构方块图。该电压控制振荡器-混合器电路已在Kyeongho Lee所申请的美国专利案号09/121,863，名称“VOC-MIXERSTRUCTURE”中描述，在此仅列出供参考。该结构包括一多相电压控制振荡器VCO 1250及一多相混合器1200。该多相混合器1200包括一差分放大电路1200A及一组合电路1200B。

当使用具有f_REF=f₀参考时钟的一参考频率信号之时，该多相VCO 1250可产生具有2^*f₀/N频率的多个N相位时钟信号LO(i=0至N-1)，其中N=N_D ^*2，而N_D等于在多相VCO 1250中的延迟单元数目。换句话说，该VCO 1250可将频率f₀减少到2^*f₀/N。如此便可减少多相VCO的相位噪声及增加频率范围。

具有2^*f₀/N频率的多个N相位中间时钟信号LO(0)、LO(1)、……、LO(N-1)输入到多相混合器1200的组合电路1200B，而诸如RF信号RF+、RF-的输入信号输入到该差分放大电路1200A。该差分放大电路1200B可差分放大该无线电频率信号RF+、RF-。该组合电路1200B响应于一偏压V_bias，并组合N相位中间时钟信号LO(0)-LO(N-1)，以产生具有最初频率f₀的输出时钟信号LOT+、LOT-。该混合器1200然后可达成输出时钟信号LOT+、LOT-与该RF信号RF+、RF-的相乘。图13B是描述电压控制振荡器-混合器结构1250、1200的电路图范例。多相VCO 1250包括串联的延迟单元1250₁-1250_ND数目。基于该配置，该多相VCO可产生多个N相位中间时钟信号LO(0)-LO(N-1)，这些信号具有2^*f₀/N频率。用以产生一频率控制信号的VCO 1250控制电路包括一相位频率检测器1254、一充电泵1256及一环路滤波器1258，其可将该频率控制信号输出至该每一延迟单元1250₁-1250_ND。该相位频率检测器1254可接收分别来自一参考时钟分割器电路与一VCO时钟分割器电路1253的一参考时钟信号f_ref与一VCO时钟信号。该时钟信号LO(φ)-LO(N-1)的频率是由M’/K’(f_ref)=2f₀/N表示。因此，频率f₀是基于参考时钟信号f_ref与该分割器电路1252、1253。换句话说，f_VCO可以是设定分割器电路1252、1253的M’/K’的2f₀/N。

该多相混合器1200的差分放大电路1200A包括两负载电阻R1’、R2’，这些负载电阻分别耦合至两差分放大器1200A₁、1200A₂。该第一差分放大器1200A₁包括两NMOS晶体管1210、1212，而该第二差分放大器1200A2亦包括两NMOS晶体管1214、1216。该NMOS晶体管1210,1216的漏极分别耦合至该负载电阻R1’、R2’，而该NMOS晶体管1210、1216的门极耦合用以接收RF信号RF+。此外，该NMOS晶体管1212、1214的漏极是分别耦合至该负载电阻R2’、R1’，而门极是耦合用以接收RF信号RF一。NMOS晶体管1210、1212与NMOS晶体管1214、1216的源极是彼此耦合，及连接至多相混合器的组合电路1200B。

该差分放大器1200A₁、1200A₂分别差分放大该RF信号RF+、RF-，以便获得更精确的输出信号OUT-、OUT+。此外，该差分放大可移除可能加入该RF信号RF+、RF-的噪声。在目前较佳的实施例中，包括两差分放大器1200A₁、1200A₂。然而，在本发明替代的实施例中可以亦只使用该差分放大器之一实现。

该组合电路1200B包括偏压NMOS晶体管1232、1234、第一组合单元1200B、及第二组合单元1200B₂，后二者分别耦合至偏压NMOS晶体管1232、1234，及一电流源I_s1，其耦合至该第一及第二组合单元1200B₁、1200B₂。该第一组合单元1200B₁，包括多个晶体管单元1220₀、1220₂、…、1220_N-2，而该第二组合单元包括第二多个晶体管单元1220₁、1220₃、…、1220_N-1。

理想地，多个晶体管单元的每一个包括多个串联晶体管，其中该串联晶体管与多个晶体管单元的串联晶体管并联耦合。理想地，每一晶体管单元包括两(2)串联晶体管。因此，在较佳实施例中，在每一组合单元1200A或1200B中，整个有N/2的晶体管单元数目，以致于NMOS晶体管的总数是2^*N。

该偏压NMOS晶体管1232、1234的门极耦合用以接收偏压V_Bias，而在该第一及第二多个晶体管单元中的晶体管门极耦合用以接收一相应的具有2^*f₀/N频率的N相位中间时钟信号LO(i)与/LO(i)，其中/LO(i)=LO(N/2+i),i=0、1…、N/2-1。在目前的较佳实施例中，包括该偏压NMOS晶体管1232、1234用以避免错误。然而，这类晶体管可在替代实施例中省略。此外，组合电路1200B的2^*N数目NMOS晶体管的顺序导通一关闭操作相应于NAND逻辑电路，其在另一实施例中可以同等的逻辑电路与结构替代。

图13B结构允许在单芯片上集成多相VCO 1250与多相混合器1200，亦即，在一单半导体基底上使用互补式金属氧化半导体技术。此结构与设计可减少包括由寄生电容所产生的噪声。如上所述，在差分放大电路1200A使用该RF信号RF十与RF-的差分放大可减少噪声。

具有2^*f₀/N频率的N相位中间时钟信号LO(i)除以参考频率f₀也可以减小噪声。当多个晶体管在同一基底上形成之时，例如互补式金属氧化半导体技术的半导体基底，多个P-N节便可在基底上形成。该寄生电容大多存在于P-N节。如果运用于晶体管门极的频率非常高，与2^*f₀/N的减少频率相较比，较高频的f₀便会造成更多的噪声。

此外，该差分放大器电路1200A与该组合电路1200B的操作决定于具有f₀频率的输出时钟信号LOT+、LOT-，后二者信号分别由该第一及第二组合单元1200B₁、1200B₂提供，这是通过组合具有2^*f₀/N频率的N相位中间时钟信号LO(i)来实现。当施加该偏压电压V_Bias时，该NMOS晶体管1232、1234便会基于该输出信号LOT+、LOT-而转变成导通与关闭状态。虽然该NMOS晶体管1210、1212、1214与1216通过提供给门极的该PF信号RF+、RF-可转变成导通状态，当该偏压NMOS晶体管1232、1234由时钟信号LOT+、LOT-导通之时，用以产生该输出信号OUT+、OUT-的该RF信号RF+、RF-的放大与输出时钟信号LOT+、LOT-的放大便会执行。

图14是描述当N_D=3与N=6时的多相VCO与多相混合器的另一较佳实施例，而图15A-15H是描述在图14中所示的较佳实施例电路的操作时序图。该多相VCO 1250包括3个延迟单元1250₁-1250₃，以产生6相位中间时钟信号LO(0)-LO(5)。包括延迟单元1250₁-1250₃(亦即，该延迟单元1250₁)的5个晶体管的电路范例亦显示出。为了说明，如果该输入时钟信号具有频率f₀=1.5GHz,6相位中间时钟信号LO(0)-LO(5)便具有0.5GHz的频率。

该6相位混合器1280包括一差分放大电路1280A及一组合电路1280B。该差分放大电路1280A包括一第一差分放大器1280A₁，其具有NMOS晶体管1260与1262；一第二差分放大器1280A₂，具有NMOS晶体管1264与1266，该两个差分放大器分别耦合至负载电阻R3和R4。该组合电路1280B包括一第一及第二组合单元1280B₁、1280B₂，二者共同耦合至电流源I_s2。该第一及第二组合单元1280B₁、1280B₂经由偏压NMOS晶体管1282、1284而分别耦合至该第一及第二差分放大器1280A₁、1280A₂，后二者受到偏压电压V_Bias的偏压。重复地，该第一及第二组合单元1250B₁,1250B₂包括6个晶体管单元1270₀-1270₅，而整个有10个晶体管。

如图15A-15F所示，该6相位VCO 1250可产生具有降低的频率f₀/3的6相位中间时钟信号LO(1)-LO(5)。该6相位混合器1250接收6相位中间时钟信号LO(1)-LO(5)及该RF信号RF+与RF-。每个中间时钟信号LO(1)-LO(5)和/LO(0)-/LO(2)(其中/LO(0)=LO(3)、/LO(1)=LO(4)及/LO(2)=LO(5))被施加到该第一及第二组合单元1280B₁、1280B₂的一相应的晶体管。该第一及第二组合单元1280B₁、1280B₂组合具有频率f₀/3的6相位中间时钟信号LO(0)、LO(1)、…、LO(4)、LO(5)，以产生具有频率f₀的该输出时钟信号LOT+与LOT-。

当LO(0)是高电位而LO(1)是低电位(LO(4)：高)时，两输出信号LOT+、LOT-分别是低电位和高电位。当LO(1)是高电位而LO(2)是低电位(LO(5)：高)时，该输出信号LOT+、LOT-分别为高电位和低电位。当LO(2)是高电位而LO(3)是低电位(LO(0)：高)时，该输出信号LOT+、LOT-分别为低电位和高电位。当LO(3)是高电位而LO(4)是低电位(LO(1)：高)时，该输出信号LOT+、LOT-分别为高电位与低电位。当LO(4)是高电位而LO(5)是低电位(LO(2)：高)时，该混合器503的输出信号LOT+、LOT-分别是低和高电位。当LO(5)高电位而LO(0)是低电位(LO(3)：高)时，该输出信号LOT+，LOT-分别是低与高电位。

在组合电路中每一对NMOS晶体管是依序接通，由此产生如图15G和15H所示的输出信号LOT+与LOT-。

如上所述，该较佳实施例具有各种不同的优点。MPLF转换RF通信系统的较佳实施例不需要任何的高品质滤波器，而只使用1个PLL。因此，该MPLF转换结构可容易地在一互补式金属氧化半导体芯片上集成。此外，通道选择PLL的频率是从F_RP减少到(2f_RP)/N，这导致VCO的一时钟产生电路的相位噪声减少及易于实施通道选择。特别地，该PLL频率(LO)不同于(例如小于)载频。结果，MTLF RF通信系统的较佳实施例包括至少有关技术的直接转换与倍转换通信系统的优点，而除去两结构的缺点。

此外，一坚固而低噪声CO与混合器可在单一基底上制造，理想地可使用互补式金属氧化半导体技术在半导体基底上实施。由输入信号与输入时钟信号所造成的干扰可明显地减少，因为中间时钟信号的频率偏离调制频单。该相锁环路(PLL)频率范围能够增加，因为PLL频率范围可容易地在低频情况上增加。而且，此结果会提高在RF通信系统中RF前端的通道选择能力。

先前的实施例只用以举例说明，而不是构成对本发明的限制。本发明的宗旨可容易地运用于其他类型的装置。本发明的描述是意在说明，而不是限制申请专利的范围。许多的替代、修改、及变化在该技术中是熟知的。在权利要求书中，装置加功能的叙述意在覆盖在此所述的功能结构，不仅是结构上的等同物，而且亦是等同的结构。

Claims (18)

1、一种通信系统，包含：

一接收器单元，其接收包括具有一载频的选择信号的信号；

一锁相环路，其产生具有不同于该载频的一频率的多相时钟信号及具有该载频的参考信号；及

一解调混合单元，其混合由接收器单元所接收的该选择信号和该多相时钟信号，以输出具有减去该载频的频率的选择信号。

2、如权利要求1所述的通信系统，其中该频率小于载频，且其中该载频大于约1GHz，再者，其中该锁相环路包括一时钟产生器。

3、如权利要求1所述的通信系统，其中该接收器单元是一发送接收机，其进一步包含：

一调制混合器，其将该多相时钟信号与传输数据混合，以调制该传输数据；及

一功率放大器，其放大调制的传输数据，及将数据传送给发送接收机以便传输。

4、如权利要求1所述的通信系统，其进一步包含：

一RF滤波器，其耦合至接收器单元，用于滤波由该接收器单元所接收的选择信号；

一低噪声放大器，其耦合至RF滤波器，其以一增益放大由RF滤波器所滤波的该选择信号；

一低通滤波器，其耦合至解调混合单元，可滤波具有减去该载频的频率的选择信号；

一模拟/数字转换单元，其将来自该混合单元的该选择信号转换成数字信号；及

一离散时间信号处理单元，其接收该数字信号。

5、如权利要求1所述的通信系统，其中：

该通信系统是一RF接收器部分；

该选择性信号是RF信号；

该多相时钟信号具有(2^*载频/N)的频率，其中N是正整数；及

该RF通信系统是在单一互补式金属氧化半导体芯片上形成。

6、一种单芯片RF通信系统，包含：

一发送接收机，用于接收及发送RF信号；

一锁相环路，用于产生具有小于载频的2^*f₀/N频率的2N相位时钟信号，其中N是正整数，当作相位数，而f₀是载频；

一解调混合单元，用于将来自该发送接收机的RF信号与来自该锁相环路的2N相位时钟信号混合，以输出具有减去该载频的频率的该RF信号，其中该解调混合器包含多个两输入混合器；及

一模拟/数字转换单元，用于将来自该解调混合单元的该RF信号转换成数字信号。

7、如权利要求6所述的通信系统，其中解调混合单元包含一第一混合器阵列，其是由两输入混合器的一半组成；及一第二混合器阵列，其是由两输入混合器的另一半组成，其中该第一及第二混合器阵列输入2N相位时钟信号的每一相应N相位时钟信号连同该RF信号。

8、如权利要求6所述的通信系统，其中每个混合器阵列包括多级混合器，每级包括至少一个两输入混合器，多级输入的第一级输入RF信号和N相位时钟信号。

9、如权利要求8所述的通信系统，其中该多级具有相应减少的混合器数K1＞K2＞K3＞……＞Ki，其中K1是第一级，K2是第二级，K3是第三级，而Ki是第i级。

10、一种用于操作一RF通信系统的方法，包含：

接收信号，该信号包括具有一载频的选择信号；

产生具有不同于该载频的频率的多相时钟频率信号，及具有该载频的一参考信号；及

将该接收的选择信号与该多相时钟信号混合，以输出具有减去该载频的频率的该选择信号。

11、如权利要求10所述的方法，其进一步包含：

对该接收的选择信号进行RF滤波；

以一增益放大该滤波的选择信号；

低通滤波具有减去载频的频率的该选择信号；

经由模拟/数字转换器，将该低通滤波频率减少的选择信号转换成数字信号；及

对该数字信号进行离散时间处理。

12、如权利要求10所述的方法，其进一步包含：

将该多相时钟信号与传输数据调制混合，以调制该传输数据；及

将该调制的传输数据做功率放大，并将该数据传送至的发送接收机用以传输。

13、一种电路，包含：

一时钟产生器，其产生具有不同相位的多个第一时钟信号，每个第一时钟信号具有小于一参考频率的第一频率；及

一混合器，其耦合至时钟产生器，用于接收多个第一时钟信号，以产生多个第二时钟信号，该第二时钟信号具有实质与该参考频率相同的第二频率，其中该混合器将多个第二时钟信号与输入信号相乘，以提供输出信号。

14、如权利要求13所述的电路，其中该时钟产生器包括串联的多个延迟单元，用于提供具有不同相位的多个第一时钟信号。

15、如权利要求13所述电路，其中该混合器包括：

一差分放大电路，用于接收该输入信号及提供该输出信号；及

一组合电路，用于接收来自该时钟产生器的多个第一时钟信号。

16、如权利要求15所述的电路，其中该差分放大电路包括：

至少一负载电阻，其是耦合以接收第一电位；及

至少一差分放大器，其是耦合至该其中一负载电阻，及组合电路。

17、如权利要求15所述的电路，其中该组合电路包含：

一第一组合单元，用于接收相应的第一时钟信号，及耦合至该差分放大电路，以输出一相应的第二时钟信号；

一第二组合单元，用于接收相应的第一时钟信号，及耦合至该差分放大电路，以输出一相应的第二时钟信号；及

一电流源，其耦合至该第一及第二组合单元，及耦合用于接收一第二电位。

18、如权利要求17所述的电路，其进一步包含第一及第二偏压晶体管，分别耦合在该第一与第二组合单元及差分放大电路之间，其中该每一第一及第二组合单元包含多个晶体管单元，而这些晶体管单元彼此以串联或并联耦合。

Images