TW463464B - Single chip CMOS transmitter/receiver and VCO-mixer structure - Google Patents

Single chip CMOS transmitter/receiver and VCO-mixer structure Download PDF

Info

Publication number
TW463464B
TW463464B TW088112619A TW88112619A TW463464B TW 463464 B TW463464 B TW 463464B TW 088112619 A TW088112619 A TW 088112619A TW 88112619 A TW88112619 A TW 88112619A TW 463464 B TW463464 B TW 463464B
Authority
TW
Taiwan
Prior art keywords
frequency
signals
mixer
signal
phase
Prior art date
Application number
TW088112619A
Other languages
English (en)
Inventor
Kyeongho Lee
Deog-Kyoon Jeong
Original Assignee
Gct Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/121,601 external-priority patent/US6335952B1/en
Priority claimed from US09/121,863 external-priority patent/US6194947B1/en
Application filed by Gct Semiconductor Inc filed Critical Gct Semiconductor Inc
Application granted granted Critical
Publication of TW463464B publication Critical patent/TW463464B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H2011/0494—Complex filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

4-63464 五、發明說明（i) 發明背景 1. 發明範圍 本發明係有關於一通信系統，更明確而言，係關於一互 補式金屬氧化半導體RF通信系統。本發明亦有關一電壓 控制振盪器（VCO)與混合器，而更明確而言，係關於一多 相V C 0與混合器。 2. 相關技藝之背景 目前，一 R F 通信系統具有包括P C S與I Μ T系統的多種通 信應用。同樣地，該系統的一互補式金屬氧化半導體晶片 整合係追求成本、大小與功率消耗的減少。 通常，該RF通信系統是由RF前導方塊與一基帶數位信號 處理（DSP)方塊所組成。目前，該基帶DSP方塊能以低成本 與低功率的互補式金屬氧化半導體技術實現。然而，該RF 前導方塊不能夠由互補式金屬氧化半導體技術實現，因為 受限於速度與雜訊特性，這些特徵是低於目前所使用的RF 通信系統速度與雜訊規格。 例如，該PCS手機系統是以超過2. 0 GHz的頻率操作，但 是目前的互補式金屬氧化半導體技術可靠度從速度與雜訊 的觀點只可在多達大約1. 0 GHz操作。因此，該RF前導方 塊可使用二極體或雙互補式金屬氧化半導體技術實現，其 具有比互補式金屬氧化半導體技術有更好的速度與雜訊特 徵，但是更昂貴及消耗較多的功率。 目前，稱為"直接轉換M與"倍轉換"的兩不同類型RF 結構係用於互補式金屬氧化半導體RF通信系統。兩結構具
第7頁 4 6 3 4 6 /1· 五'發明說明（2) 有以互補式金屬氧化半導體實施的優點與缺點。 圖1係顯示一相關技藝直接轉換互補式金屬氧化半導體 RF通信系統1 〇 〇，其包括一天線i 0 5、一 RF濾波器！ i 〇、— 低雜訊放大器（LNA) 120、一第一混合器140 ' —第二混合 器145、一鎖相回路（PLL) 130、一第一低通濾波器 (LPF)150、一第二 LPF 155、一苐一類比 / 數位（a/D)轉換 窃1 6 0、一第二類比/數位轉換器1 6 5、一第三混合器i 6 0及 一功率放大器170。 該天線1 0 5係接收R F信號’而該選取的r 信號然後會在 R F ;慮波器11 0遽波。該滤波的R F信號是在l n A 1 2 0增益放 大，而通過LNA 120的該等RF信號係藉由在第一及第二混 合為140、145上的90度相位差相乘而直接解調變基帶信 號。該PLL 130理想上係使用一電壓控制振盪器（vc〇)產生 兩類型的時脈信號，ί信號與Q信號。除了相位1差之外，該 ί時脈與Q時脈信號是相同的。I信號理想上具有來自Q信號 的90度相位差。即是，Q信號的相位移是與9〇度相位移！信 號有關。兩組信號I、Q理想上係用來增加RF系统的能力， 以識別或維持接收的資訊’而不管雜訊與干擾。傳送具有 不同相位的的兩類型信號可減少資訊損失或變化的可能 性。圖1的解調變頻率係等於一調變頻率f 。 該解調變基帶信號具有來自一最初頻率的°頻率斤減少 的，率，以通過該等第一及第二LPF 15〇、155，而最後在 遠:第一及第二類比/數位轉換器1 60、U5上變成類比/數 位轉換所需的相對信號。該等數位信號然後會轉移到基帶
第8頁 A 6 3 A 6 4 五、發明說明（3) ---—_— =續：間信號處理(PSP )(在圖中未顯示出）。通道選 在=7 ^㈣糾⑴1 30上的頻率f〇執行。 的ίίΪΐΐί;化半導體技術可信度上大約1 艮制 構w 可月b原因是在PLL· 130的VCO與混合器的社 顯示一背景電壓控制振盈器-混合器之電I 係包括4個差分延遲單元12、14、16與18圈， :具有，似環振盪器的結構。該等4個延遲單元i2、14 ' 每個』：工如’亚產生時脈信號L〇+與反向時脈信號[0，， :=信號具有一頻率^產生一頻率控制信號κ〇 1〇 於該=括：相位頻率偵測器4、將頻率控制信號置 敗::寺：延遲單兀12、14、16、18 —充電幫浦6與一回 濾波器8。該相位頻率偵測器4係接收一參考時脈信號 广、與分別來自一參考時脈除法器電路2與一 vc〇時脈; 法器電路3的一 VCO時脈信號該等時脈信號L〇+與 的頻率fD是以M/K(fref) = f卩表示。因此，該頻率fQ係 基於該參考時脈信號fref與除法器電路2、3。 丄例如，一 Gilbert-乘法器之混合器20係乘以該等輸入 k號，例如RF信號RF+與RF-，其時脈信號是l〇+與 該混合器2 0係包括耦合至源電壓VDD的兩負載電阻R丨、 、8個N型金屬氧化半導體電晶體（關〇s)2卜28、及一 笔成源ISI。該NM0S電晶體2 1、2 2的閘極係耦合成能夠接收 °玄時脈t就L 0 +，而N Μ 0 S電晶體的閑極2 3、2 4係耗合成能 夠接收反向時脈信號L0-。該等NM0S電晶體25、26的閑極 係接收一共偏壓VBias。該等NM0S電晶體27、28的閘極係分
第9頁 4 6 3 4 6 4 五、發明說明（4) 別接讀信號m、RF_。因此，只有當料電晶體25… 或電晶體26、28同時通過"〇r肖大態之時，該等時脈信號 L0+、L0-便會乘以該等RF信號RF+、rf_。混合器2〇的該 等輸出信，+、0U卜頻率係低於該等時脈信號l〇+、 L 0 -的頻率f D之最初低頻。 雖然廣泛的頻率範{U邀_ __彳& 庙田μ μ二： 雜訊意欲於各種不同的 應壓控舰器—混合器結_、2〇只能支 靠度相位雜訊與頻率範圍的大約1 GHz頻 =Γ 振堡器_混合器結構10、20的性能會因相
=雜=頻率範圍惡化’而且當來自Vc〇的該等時脈信號 LCH、L0-頻率增加之時，是無法接受。因此，當該等時 脈k號L0+、L0-的頻率fD超過大約^ G 1〇與混合器20是不能夠實現。 T ^上所述，相關技藝直接轉換RF系統1〇()具有互補式金 氧化半導體整合的優點，因為它較單純。在相關技藝 直J轉換RF系統中，只需要單—PLL，而高品質濾波器是^ 不篇要5然而，該相關技藝直接轉換結構具有使單晶片整 合困難或不可能的缺點。 如圖3A所示，來自諸如VCO的一本地振盪器（LO)之時脈 信號cos 可洩流至混合器輸入或天線，其中放射線會 發生’因為該本地振盪器（L〇)是與RF載波相同的頻率。非 意欲的傳輸時脈信號△ (t)cos wLQt會在物體附近反射，並 由混合器”重新接收"。該低通濾波器會輸出一信號M (t) + △ (t) ’因為洩漏時脈信號。如圖3 B所示，本地振盪器的
第10頁 4 6 3 4 6 4 五、發明說明（5) 自我混合會在該混合器的輸出上造成諸如時間變化或"徘 徊"直流補償的問題。 圖3B係描述時間變化與直流補償。"A ”表示在混合器之 前的信號，而"Bn表示混合器之後的信號。時間變化直 流補償連同固有的電路補償很明顯地可減少接收器部分的 動態範圍。此外，一直接轉換RF系統需要通道選擇的一 RF、低相雜訊PLL，其不容易使用一整合的互補式金屬氧 化半導體電壓控制振盪器（vc〇)達成，對於至少部分的理 由已在上面討論。 圖4係根據考慮所有潛在通道與頻率電晶體之倍轉換結 構而顯不一相係技藝RF通信系統3〇 〇的方塊圖。該RF通信 系統300係包括一天線3〇5、一rf濾波器310、一LNA 320、 一第一混合器340、一第二混合器345、及一第一 lpf 350、一第二LPF 355、一 第二級混合器 370-373 ' —第一 加法器374、及一第二加法器375。該RF通信系統3〇〇係進 一步包括一第三LPF 3 8 0、一第四LPF 385、一第一類比/ 數位轉換态3 9 0、一第二類比/數位轉換器3 9 5 '第一及第 二PLLs 33 0、335、一第三混合器36()及一功率放大器 370。 該等混合器340、345 ' 370-373皆用於解調變，而第三 混合器3 6 0係用於調變。該等第一及第二混合器34()、345 係用於一選擇的RF頻率，而第二級混合器370-373係選取 用於一中頻（IF)。該第一PLL 330可在一RF率或RF頻率產 生時脈信號’該第二PLL 33 5可產生具有低頻或中頻（IF)
第11頁 463464 五、發明說明（6) 的時脈信號。 傳輪資料能夠與具有來自PLL 330的RF頻率的時脈信號 相乘’以便具有由來自—最初傳輸資料頻率的r F頻率所減 少的頻率。該第三混合器3 6 〇的輸出信號是在功率放大器 3 70做增益放大，然後經由天線3〇5傳輸。 對於接收資料而言，該天線305係接收RF信號，而濾波 器RF 310可濾波RF信號。該濾波的RF信號是由LNA 3 2 0放 大’並由90度相位差混合器340、3 45與一通常為VCO的單 一頻率本地振盡器轉換成中頻信號。該pLL 3 3 0可產生RF 信號的I信號與Q信號之時脈信號。該第—混合器34〇可將 遠等R F信號與具有R F頻率的I信號之時脈信號相乘，而該 第二品合器345可將RF信號與具有RF頻率的q信號相乘。該 等L P F s 3 5 0、3 5 5是在中頻級（亦即，第—级）使用，以便 在轉換成中頻信號之時，移除任何未轉換的頻率元件，其 允許所有的通道能經過該等第二級混合器37〇„373。在中 頻級的所有通迢然然後可藉由通道選擇的可調pLL 335而 將頻率直接轉換成基帶頻率。 解調變基帶信號c會傳遞至濾波器（LPF)38〇、38 5，並由 颌比/數位轉換3 9 0、3 9 5轉換成數位資料。該數位資料 然後會轉移成一基帶非連續時間信號處理（Dsp)方塊（在圖 中未顯示出）。 如上所述，相關技藝倍轉換RF系統3〇〇具有各種不同的 優點。該相關技藝倍轉換RF系統3〇 〇可使用較低的頻率來 執行通道調變，亦即，中頻、第二pLL 3 3 5，而不是高
第12頁
第一PLL 330 。結果 1亥高頻RF PLL 330
五、發明說明（7) 頻，亦即，RF 可以是能夠更有效最佳化的固定頻率厂rLL οου 道調變係使用中頻PLL 335而在較低骑^。此外，既然通 道選擇的相位雜訊產生便可減少。…*作執行，所以通 然而，相關技藝倍轉換RF系統3 0 0具有义 點。該相關技藝倍轉換RF系統具有不容 兩ms 3 00。此外，第一PLL的頻率係保易γ在早晶片的 金屬氧化半導體技術實現，更明確而言'，係 金属氧化半導侧。該VC0與混合器的結構在；補= 氧化半導體技術的可信度上具有大約i GHz限制。此外， 一自我混合問題仍然會發生，因為該第二pLL是在竟欲中 頻載波的相同頻率上。圖5A係描述在RF通信系統3㈣中的 脈仏破）¾漏’而圖5 B係描述時間變化與”徘彳回的直流 補償’由於在圖4的RF通信系統30 0中的洩漏時脈信號 △ (t)cos 〇LD2(t)(例如，自我混合）。 在圖5 A，該第一混合器係將該等RF信號與具有頻率化〇1 之時脈信號COS6JL(n相乘，並輸出以1；)(：056^(^的1^信 號’其具有由頻率Wl〇 1所減少頻率。該第二混合器是將來 自第一混合器的RF信號與具有頻率ω⑽的中頻之時脈信號 cos wL〇2相乘。然而，在LpFs之前，既然該第二混合器的 輸出信號頻率是與意欲的RF載波頻率相同。因此，該第二 混合器的輪出信號可洩漏至一底材或重新洩漏至第二混合 器。該時間變化直流補償連同固有的電路補償會明顯地減 少接收器部分的動態範圍。
第13頁 五、發明說明（8) 上述參考是在此列出供參考，其對於額外或選擇性細 節、特徵及技術背景有詳實的描述。 發明概述 本發明的一目的是要至少實質避免相關技藝的問題與缺 點。 本發明的一進一步目的是要製造使用相同的一互補式金 屬氧化半導體RF前導及方法，其允許一RF通信系統的一晶 片整合。 本發明的另外目的是要提供減少成本與功率需求的一 RF 通信系統及方法。 仍然為本發明的另一目的是要提供方法相同的一可靠高 速、低雜訊互補式金屬氧化半導體RF通信系統及方法。 本發明進一步目的是要增加一RF通信系統的RF前導之頻 率範圍。 本發明進一步目的是要在單一底材上製造一電壓控制振 盪器-混合器。 本發明的另一目的是要增加一電壓控制振盪器-混合器 結構的頻率範圍。 仍然為本發明的另一目的是要減少一電壓控制振盪器結 構的雜訊。 本發明的另一目的是要增加該電壓控制振盪器-混合器 結構的性能。 若要根據本發明的目的而達成整個或部分的其中至少上 述目的與優點，如同具體表達與廣泛地描述，本發明的結
第14頁 4 6 3 46 4 五、發明說明（9) 構係包括可接收信號的一接收單元，其包括具有載頻的選 擇性信號，一PLL可產生頻率不同於一載頻與具有載頻的 一參考頻率之多相時脈頻率信號，而一混合解調變單元可 將接收的信號與多相時脈信號混合，以輸出具有由載頻所 減少頻率的該等選擇性信號。 若要進一步根據本發明的目的而達成整個或部分的目 的，一單晶片I?F通信系統係包括用以接收的一無線電傳收 機，及傳輸用以產生2N相位時脈信號的RF信號，該等2N相 位時脈信號具有小於載頻的一頻率2 * f / N，其中N是一當作 相位值的正整數，而是載頻，一解調變混合單元係用以 將來自無線電傳收機的RF信號與來自PLL的2N相位時脈信 號混合，以輸出具有由載頻所減少頻率的RF信號，並包含 複數兩輸入混合器、及一類比/數位轉換，用以將捱自解 調變混合單元的RF信號轉換成數位信號。 仍然係進一步根據本發明的目的而達成整個或部分的目 的，一RF通信系統的操作方法係包括接收信號，其包括具 有載頻的選擇性信號，產生具有不同於載頻之頻率的多相 時脈信號，而一參考信號係具有載頻，並將接收的選擇性 信號與多相時脈信號混合，以輸出具有由載頻所減少頻率 的選擇性信號^ 若要根據本發明的目的而達成如具體實施例與廣泛描述 的優點1本發明的結構係包含一時脈產生器，其可產生具 有不同相位的複數第一時脈信號，每個第一時脈信號具有 小於一參考信號的第一頻率，而一混合器係耦1合至該時脈
第15頁 463464
五、發明說明（ίο) 號’以產生具有一第二 二頻率是實質與參考頻 二時脈信號與輸入信號 產生器，用以接收複數第一時脈作 頻率的複數第二時脈信號，而該第 率相同’其中該混合器可將複數第 相乘’以提供輸出信號。 本發明的額外優點、目的、及特 邮八且古产社菇tb 从 哥徵0P分故由下面描述與 邠分具有在技藝中的技術的描沭 ^ 明的杏祐而"ST 站 X. 變传更顯然’或從本發 明的Λ她而可了解.本發明的目 把 击』，# OT a的與優點，及從附錄申缚 專利乾圍内所特別指出的可清楚地了解。 卞甲π月 本發明將參考下列圖式詳如把1 ^ h rr ^ 1 描述，其類似的參可數字# 表不相同的兀件，其中： 卞保 統的電路圖； 器-混合器結構的電路 圖1係顯示一相關技藝P F通信系 圖2是一相關技藝電壓控制振盪
圖3 A係顯示在圖1的電路時脈信號洩漏； 圖3B係顯示圖3A的電路的”自我混合"圖式； 圖4係顯示另一相關技藝RF通信系統的電路圊； 圖5A係顯示在圖4的電路中時脈信號洩漏； 圖5 B係顯示在圖5 A的電路中的"自我混合"圖式； 圖6係根據本發明而顯示一多相低頻（MpLF ) RF通信系統 的第一具體實施例圖式； 圖7係顯示PLL電路範例方塊圖； 圖8係根據本發明的另一具體實施例而顯示一 R F通信系 統的接收部分方塊圖；
第16頁 4 6 3 46 4 五、發明說明（π) . 圖9係顯示具有6個相位之圖8的R F通信系統方塊圖； 圖1 0係仍然根據本發明的具體實施例而顯示一 RF通信系 統的接收部分方塊圖； 圖1 1係顯示具有6個相位之圖1 0的RF通信系統方塊圖； 圖1 2係仍然根據本發明的具體實施例而顯示一RF通信系 統的接收部分方塊圖； 圖1 3A係顯示一電壓控制振盪器-混合器結構範例的方塊 圖； 圖1 3 B係顯示圖1 3 A的電壓控制振盪器混合器結構電路 圖； 圖1 4係顯示另一電壓控制振盪器-混合器範例的電路 圖；及 圖1 5A- 1 5H係顯示圖1 4的操作時序波形圖式。 較佳具體實施例之詳細說明 使用互補式金屬氧化半導體技術所形成的一單晶片RF通 信系統具有各種不同的需求。一互補式金屬氧化半導體電 壓控制振盪器（VCO)具有較差雜訊特性。因此，一互補式 金屬氧化半導體鎖相回路（PLL)整合是需要要。然而，PLL 的數目應該很小，而一PLL的中頻理想上細完全不同於一 傳輸的RF頻率（例如，理想是較低的），以便使用該互補式 金屬氧化半導體VCO來控制一相位雜訊結果。高品質濾波 器理想上可除去，因為結合缺點的區域與功率規格。而 且，在互補式金屬氡化半導體RF系統中的許多元件應很小 或減少，而不會降低效率。
第17頁 463464 五、發明說明（12) 本發明的第一較佳具體實施例是在圖6所示的”多相低 頻"（MPLF)轉換RF通信系統5 0 0，而且理想能在單一互補式 金屬氧化半導體晶片上形成《該第一較佳具體實施例能以 超過大約1 GHz的頻率操作。"多相位低頻轉換"用語會被 使用，因為具有高頻的一單相週期信號理想上可藉由乘以 多相位低頻週期信號獲得。該MPLF轉換RF通信系統500的 第一較佳具體實施例係包括一前導MPLF RF方塊5 02與一數 位信號處理（DSP)方塊5 04，其理想上是基帶。如上所述， 相關技藝DSP方塊能以互補式金屬氧化半導體技術形成。 因此’包括一數位信號處理器55 0的DSP方塊5 02之詳細描 述便會省略。 該MPLF轉換RF方塊502係包括一天線50 5、一RF濾波器 510(例如，帶通濾波器）、一低雜訊放大器（LNA) 52 0及分 別第一與第二混合器5 3 0、5 60。該PLF轉換RF方塊502係進 一步包括一鎖相回路（PLL) 540、一低通濾波器（LPF) 5 8 0、 一類比/數位（A/D)轉換器59 0、及在第二混合器5 60與天線 5 0 5之間耦合的一功率放大器5 7 0。該PLL 5 4 0可產生一調 變與解調變時脈，亦即’本地振盪器（L 〇 )，其頻率是由 一參考時脈（REF %)決定。 圖7係顯示PLL 540的具體實施例方塊圖。該pll 5 4 0係 分別包括參考與主要的除法器6 1 0、620、一相位比較器 630、一回路濾波器640、及一電壓控制振盪器（vc〇)65〇。 該VCO 6 5 0可輸出L0頻率f0 ’該頻率是由相位比較器6 3 〇與 參考時脈信號相比較。該相位比較器6 3 0的輸出信號會經
第18頁 4-6346^ 五、發明說明（13) 過雖回路遽波器640，當作VCO 650的控制信號（例如，頻 率）。根據該通信系統’該LO的頻率理想是不同的。例、 如，一個人通信系統（PCS)的LO頻率能夠是大約丨.8 gHz， 而IΜ T 2 0 0 0系統的L 0頻率是大約2 . 〇 G Η z。 Ζ 在圖6所示的MPLF轉換RF通信系統5 〇〇之第一較佳具體實 施例中，傳輸資料是由MPLF RF方塊5 0 2從DSP方塊5〇4接只 收。該傳輸資料是在L 0頻率由一理想調變第二混合器5 6 〇 所調整變。該調變資料是由功率放大器57〇放大，〇並由天 線5 0 5輸出。 該低雜訊放大器（LNA) 520可接收來自天線5〇5的輸入信 號’並放大輸出R F信號的信號位準。該r f b P F 5 2 0理邦是 在天線5 0 5與L N A 5 2 0之間耦合。該信號是在理想與調變 頻率相同的頻率上藉由解調變第一混合器53〇來解調變。 該解調變混合器530的輸出藉由通過lpf 580而會變成接收 資料。該接收的資料理想上是由類比/數位轉換器5 g 〇轉換 成一數位信號，並輸出至DSP 550。 為了要使用足夠低於傳輸RF頻率的中頻之單一pLL，該 Μ P L F轉換R F通信系統5 0 0的第一較佳具體實施例係使用藉 由乘以一多相低頻週期信號所獲得的一單相高頻週期信號 (亦即’ R F頻率）。特別地’雖然本發明非意欲要限制，但 是一高頻11正弦"與”餘弦"信號需使用在RF系統。具有 wRF頻率的正弦與餘弦信號能藉由乘以具有如下列方程式 1和2所示的2 ω RF / N頻率之N相位正弦信號獲得：
第19頁 4 6 3 46 4 五、發明說明（14)
cosG)^f=2 叫 2 2.ω Π sin( 4s〇
N RF Λ ,/--
N (2) sinCO.
N
N 二乘算因素不是"N"而是” N/2"，因為其餘的N/2個正 弦彳5號可以是第一正弦信號的一反向。該等反向作號 理想上是用來製造一差動輸入混合器的不同信號。。' 圖8係根據本發明而顯示一評方塊的第二較佳具體實施 例之接收部分700，其能夠使用在MPLF轉換RF通信系^ ^ 第一較佳具體實施例。該接收部分7〇〇係包括一天線715、 一RF濾波器720、一LNA 725與一解調變混合器730。該叮 方塊的接收部分7 〇 〇係進一步包括一 p L L 7 4 0、一低通濟波 器780與一類比/數位轉換器7 9 0。該pu 740可產生一解調 變時脈’亦即，等於2*ffl/N的本地振盪器（LO)，其頻率是 由一參考時脈（在圖中未顯示出）決定。天線71 5、RF濾波 器720、LNA 725、LPF 780與類比/數位轉換器790在包作 上係類似第一較佳具體實施例，而因此便省略詳細的描 述。 RF方塊的接收部分7〇〇係使用一PLL 74 0。該PLL 74 0係
第20頁 463464 五、發明說明（15) 使用頻率，並產生整個2N相位時脈信號。該PLL 740可產生N相位±LOc„(k ’ t)與N相位土L〇sin(k，t)信號， 其理想上是由如在下列方程式3-4決定。 ,7 _ . 2corf 2/έπ π κτ 丄·(七》，)= 士 sin(-1--+—)识/""，石=0,1’2…--1 N N N 2 土 (為〆)=± sin(—— N N 2 如圖8所示，該RF方塊的接收部分700具有分成上面與下 面混合器排列732、734的解調變混合器730。該等每一上 面與下面混合器排列7 3 2、7 3 4係包括複數傳統的2 -輸入混 合器7 3 5。該上面混合器排列7 3 2係將N相位（N / 2 :非反 向’N/2反向）與（2 6i)rf)/N頻率相乘，正弦信號與一 μ信 號，其係等於將是單相ωΚΡ頻率的餘弦信號與rf信號相 乘。非反向與反向的正弦信號需用以輸入單一混合器，因 為該傳統的2輸入混合器需要不同的輸入。該下面混合器 排列734係將Ν相位（Ν/2非反向，Ν/2反向）與〇rp/n，正弦 Ί&號與R F k號’其係等於乘以單相’ 0 Rf正弦信號與r f ^ 號的頻率。因此，該RF方塊的接收部分700在功能上係^ 似在圖1所示的直接轉換結構◎然而，根據本發明的 子爱-收
第21頁 463464 五、發明說明（16) 部分7 0 0係使用N相位’ 2 ω RF / N的頻率’解調變的正弦信號 是與單相成對比’而且是wRF正弦信號的頻率。 如上所述’該PLL 740可產生2N相位時脈信號βΝ相位時 脈信號是Ν相位正弦信號與Ν相位餘弦信號。兩個Ν相位信 號係包括Ν / 2非反向信號與ν / 2反向信號。該Ν相位正弦信 號會連同RF信號輸入上面混合器排列732，而該等Ν相位 正弦信號會連同RF信號輸入下面混合器排列734。該等上 面與下面品合态排列7 3 2和7 3 4分別具有複數混合器7 3 5與Μ 個級數目。該Μ個級數目係包括一第一級，（例如，735)\ 一第二級（例如，735,）、，·_、一第級、及第切級（例 如’ 7 3 5 11 )。每一每混合器排列的每—級係包括至少具有 兩輸入的一混合器。在第一級上的混合器以數目是最高的 級數目。第Μ級的最後一級在整個級中具有混合器的最少 數目（Κ Μ)。在級之中的混合器相對級數能以非等式表示 Κ1>Κ2>Κ3>Κ4...... KM-1> KM。 每一 合器735具有兩輸入β每一輪入具有反向信號的 一反向信號與一非反向信號，因為該等混合器7 3 5的每— 輸入係輸入兩不同的信號。如上所述，來自LNA 信號與來自PLL 746的N信號是在第一級上當作混合器us 的輸入信號。在第一級上的混合器75的輸出信號是在第二 級上當作混合器735’的輸入信號使用。在相同的方法上， 在第Μ_ 1級上的在混合器輸出4s號是當作混合7 3 511的兩 輸入信號使用’其是在上面混合器排列7 3 2與下面混合器 排列734的第Μ級上的單一混合器。 °°
第22頁 4 6 3 46 4 五、發明說明（17) 圖9係顯示MPLF轉換RF通信系統的接收部分7〇〇的6相位 範例’其係使用傳統的2輸入混合器pll 8 4 0可產生能 夠傳送給混合器8 3 0的1 2相位正弦信號。在毗連兩信號之 間的相位差是7γ/6(亦即，2π/12 )。相位（〇、2、4、6、 8、10)是當作上面混合器832的輸入使用，並與理想的rf 輸入相乘’其係等於cos(<ijRFt)與RF輸入的乘積。相位 (1、3、5、7、9、I 1)會輸入下面混合器8 3 4，而且理想上 會與RF輸入相乘，而等於sin(wRFt)與RF輸入的乘積。因 此，當時脈信號與RF信號相乘之時，該等時脈信號的頻率 是f。。 該PLL 840係括諸如一電壓控制源（VCO)之時脈產生器， 而如此便可在調變之時產生與RF相乘的1 2相位時脈信號。 該產生的時脈信號具有低於頻率f〇的頻率2*fD/P(P =相 位數目），而此頻率％是與RF信號相乘。來自PLL 84 0的 時脈信號具有較低頻率的2M0/P，因為PLL 840會產生多 相時脈信號相位0、…·.、相位1 2。濾波的RF信號是在LNA 7 2 5做增益放大，並與多相時脈信號相乘，因而在混合器 排列8 3 0造成用以調變的1 2個正弦信號。與時脈信號相乘 的RF信號頻率是低於一最初頻率的時脈信號的最後頻率 f。。 來自PLL 840的時脈信號之最初頻率2*%/P會改變成， 用以在混合器（例如’混合器排列）830與RF信號相乘。因 此’該上面混合器排列8 3 2與該下面混合器排列8 3 4可組合 成具有2*f/P的時脈信號，並將具有頻率、的時脈信號與
第23頁 Δ 6 3 46 /1 五、發明說明（18) RF信號相乘。結果，具有由頻率f 〇所減少頻率的RF信號 可通過LPFs 7 8 0與類比/數位轉換器7 9 0，並傳送至DSP部 份（在圖中未顯示出）。由PLL 840所產生的12相位正弦信 號如下所示： ω P^a.eO： sin( —1 + _, ω
Rf ω
Phase 2 : sin (—— £：-——) 3 6
ω ?TT
r»u -, RF
Phase 3 : sin -t -_) 3 6 ω ο
Phase 4 : sin ( 1-_) 3 6 _, . ωΛΓ 4Π
Phase 5 : sin (——[亡一——.) 3 6 ω ω
Phase 7: -sin( —t) 3 π ω
Ph a se 8 : ~s in (—匕 t - 一 ) 3 6
第24頁 463464 五、發明說明（19)
Phase 9 :
-sxn I
RF 2π
Phase 10 : ./ 3n ~sm (-t：，-) 3 6
Phase 11: -sin ( 4n ) 圖1 0係根據本發明的第三較佳具體實施例而顯示一 RF方 塊的MPLF轉換接收部分9 0 0，其可使用在MPLF轉換RF通信 系統的第一較佳具體實施例。該接收部分9 0 0係包括一天 線915、一RF濾波器9 2 0、一LNA 9 2 5與混合器930。RF方塊 的接收部分9 0 0係進一步包括一？1^ 94 0、一1^[叫及一類 比/數位轉換器9 9 0。該PLL 940理想上可產生一解調變時 脈，亦即，理想上等於2*fKF/N之本地振盪器（LO )，其頻 率是由一參考時脈（在圖中未顯示出）決定。天線91 5、RF 濾波器920、LNA 9 25、LPF 980及類比/數位轉換器990在 操作上係類似第一較佳具體實施例，而因此將詳細描述省 略。 RF方塊的接收部分90 0只使用一個PLL。該PLL 940 係包括理想上使用2*fRP/N頻率的一時脈產生器942。該時 脈產生器942理想上可產生N相位土LQcos(k，t)與N相位 ± LQsin (k，t)信號，其整個是2 N相位信號。該時脈產生器 9 4 2理想上是一多相V C 0，而混合部分9 3 0亦是多相混合
ip 第25頁 Λ 6 3 4 6 4 五、發明說明（20) 器》 如圖1 0所示，RF方塊的接收部分90 〇係使用多相混合器 9 3 2與9 3 4。該上面多相混合器9 3 2可取代該上面混合器排 列7 3 2的功能，而該下面多相混合器9 3 4可取代該下面混合 器排列734的功能。 σ 該PLL 940可產生用以調變與解調變的時脈信號。該pLL 940的時脈產生器942可產生時脈信號，其具有用以解調盥 調變變的頻率2*fD/N(N =相位數目）。該時脈產生器9/2 可產生具有頻率2*fD/N的時脈信號，因為根據互補式金屬 氧化半導體裝置實施的頻率限度。對於通信系統之互 補式金屬氧化半導體實施而言’該時脈產生器942的頻率 應是不同，並低於混合部分9 3 0。 圖1 1係顯示使用多相輸入混合器的一MPLF轉換RF通信系 統的接收部分1 0 0 0之6相位範例。一 p L L 1 0 4 0可產生1 2相 位正弦信號，這些信號會傳送給一多相混合器丨03〇。相位 (〇、2、4、6、8、10)是當作一上面混合器1〇32的輪入使 用，並與理想的RF輸入相乘，其等於cos( wRFt)與RF輸入 的乘積。相位（1、3、5、7、9、1 1 )係輸入下面的混合器 1 034 ’而理想上是與RF輸入相乘，其係等於Sin( 〇RFt)與 RF輸入的乘積。 圖1 2係根據本發明的第四較佳具體實施例而顯示—r ρ方 塊的MPLF轉換傳輸部分11〇〇，其可使用在MPLF轉換RF通信 系統的第一較佳具體實施例。該接收部分11 〇 〇係包括一天 線 1105、一混合器 U60、一 PLL 1U0、複數 LPFs 1180、
第26頁 4 6 3 46 4 五、發明說明（21) 複數數位/類比（D/A)轉換器1190及耦合在混合器1160與天 線1105之間的一功率放大器117〇。該PLL 1140可使用一時 脈產生器1 1 4 2來產生時脈信號。該時脈產生器1 1 4 2理想上 可使用本地振盪器（L0)來產生一調變與解調變時脈信號， 其頻率是由一參考時脈（f RF)決定。 在一 R F方塊的傳送部分11 〇 〇之第四較佳具體實施例中， 數位資料是從DSP方塊（在圖中未顯示出）接收，並由數位/ 類比·轉換器11 90轉換成一類比信號，並由LPF 1 1 80濾波。 該混合器11 6 0理想上是從PLL 11 4 0接收多相低頻（亦即， 2*f〇/N)時脈信號及來自LPF丨180的一基帶信號，以產生 頻率是fRP的一調變RF信號。該混合器1 1 60理想上係包括多 相向上在轉換混合器11 6 5。圖1 2亦顯示多相向上轉換混合 器1 1 6 5的具體實施例方塊圖。該混合器11 6 5係使用兩控制 電路方塊11 62和1 1 64 >其可接收時脈信號LO( 0、..，、 N-l)、/L0(0、· · . 、N-1)，以產生該調變的RF信號。該調 變的RF資料是由功率放大器1丨70放大，而然後由天線11 05 輸出。 如上所述，解調變的混合器可藉著將RF率信號與時脈頻 率相乘而減少具有時脈信號頻率的高頻RF信號。在第四較 佳具體實施例中，該混合器11 6 0理想上可調變傳輸資料， 以便增加傳輸資料低頻的組合時脈信號頻率。當雜訊發生 在解調變之時，雜訊不會明顯影響到調變時的傳輸資料。 然而’減少時脈信號L0 ( 〇、.…、N- 1)的頻率可確實減少 或除去諸如寄生電容的雜訊。此外，大約1 G Η z的互補式金
第27頁 五、發明說明（22) 屬氧化半導體技術的頻率界限是可以克服。因此，該第四 較佳具體實施例具與第三較佳具體實施例相同的優點。 圖1 3 Α係根據本發明的一較佳具體實施例的一電壓控制 振盪器-混合器結構方塊圖。該電壓控制振盪器—混合器電 路已在Kyeongho Lee所申請的美國專利案號〇9/121，8 6 3， 名稱” VOC-MIXER STRUCTURE "中描述，在此僅列出供 參考。該結構係包括一多相電壓控制振盪器vc〇丨25 〇及 夕相混合器1 2 0 0。該多相混合器1 2 〇 〇係包括一差動放大 電路1200A及一組合電路1200B。 當使用具有fREF = 參考時脈的一參考頻率信號之時， 該多相VC0 1 2 5 0可產生具有2* f 〇 / N頻率的複數N相位時脈 仏號1^0(1=0至N-1 )，其中N = ND*2，而\等於在多相VC0 1 250中的延遲單元數目。換句話說，該vc〇 125〇可將頻率 f0減少到Mf0/N，如此便可減少多相vc〇的相位雜訊及增加 頻率範圍。 具有2 * i Q / N頻率的的複數n相位中間時脈信號[〇 ( 〇 )、 L0(1)、...... 、L0(N-1 )會輸入多相混合器1 2 0 0的組合電 路1 200B，而諸如RF信號RF+、RF_的輸入信號會輸入該差 動放大電路1200A。該差動放大電路12〇〇8可差動放大該等 無線電頻率信號RF +、RF -。該組合電路〗2 0 〇 B係響應於一 偏歷Vbias，並組合N相位中間時脈信號L〇( 〇 )-l〇(N-1 )， 以產生具有最初頻率fQ的輸出時脈信號L〇T +、LOT-。該 混合器1 2 0 0然後可達成輸出時脈信號lot +、LOT-與該等 RF信號RF+、RF-的相乘。圖13β係描述電壓控制振盪器-混
第28頁 4 6 3 4 6 4 五、發明說明（23) 合器結構1 2 5 0、1 2 〇 〇的電路圖範例。多相VCO 1 2 5 0係包括 串搞的延遲單元125 數目。基於該配置，該多相 VCO可產生複數N相位中間時脈信號l〇(〇)-L〇(N-1)，這些 信號具有2*fQ/N頻率。用以產生一頻率控制信號的vc〇 1 2 5 0控制電路係包括一相位頻率偵測器丨2 5 4、一充電幫浦 1 2 5 6及一回路濾波器丨258，其可將該頻率控制信號輸出至 該等每一延遲單元1 250,-125(^。該相位頻率偵測器1254 可接收分別來自一參可時脈除法器電路與一 VCO時脈除法 器電路1 2 5 3的一參考時脈信號fref與一 VCO時脈信號。該等 時脈k號L0(<j&)-L0(N-1)的頻率是由M’/K’（fref)表示 =2fQ/N。因此’頻率是基於參考時脈信號fref與該等除 法器電路1 252、1253。換句話說，fVCO可以是設定除法 器電路 1252、1253 的 M’/Γ 之2f〇/N。 該多相混合器1 2 0 0的差動放大電路1 2 0 0 A係包括兩負載 電阻R1 ’、R 2 ’，這些負載電阻係分別耦合至兩差動放大器
1200A,、1 200A2。該第一差動放大器1 200A,係包括兩NM0S 電晶體1210、1212 ’而該第二差動放大器1200A2亦包括兩 NM0S電晶體1214、1216。該等NM0S電晶體1210、1216的汲 極係分別耦合至該等負載電阻Rl，、R2’ ，而該等NM0S電晶
體1210、1216的閘極係耦合用以接收信號。此外， 该等N Μ 0 S電晶體1 21 2、1 2 1 4的没極係分別耦合至該等負載 電阻R2’ 、ΚΓ ，而閘極係耦合用以接收pF信號RF…NM0S 電日日體1210、1212與NM0S電晶體1214、1216的源極係彼此 耦合’及連接至多相混合器的組合電路1 2 〇 〇 B。
第29頁 463464
463^64 五、發明說明（25) 中’該偏壓NMOS電晶體1 2 3 2、1 234係包括用以避免錯誤， 然而’這類電晶體可在另一具體實施例省略。此外，組合 電路1200B的2*N數目NMOS電晶體的循序導通-關閉操作是 相同NAND邏輯電路，其在另一具體實施例中可以同等的邏 輯電路與結構替用。 一般的圖13B結構係允許在單晶片上整合多相vc〇 ^50 與多相混合器1 2 0 0，亦即，在一單半導體底材上使用互補 式金屬氧化半導體技術。此結構與設計可減少包括由寄生 電容所產生的雜訊。如上所述，在差動放大電路1 2 〇 〇 A使 用該等RF信號RF+與RF-的差動放大可減少雜訊。 具有2*fD/N頻率的參考頻率匕至n相位中間時脈信號lq( i )的減少亦可將雜訊減少。當複數電晶體在相同的底材上 形成之時，例如互補式金屬氧化半導體技術的一的半導體 底材’複數P-N接合便可在底材上形成。該等寄生電容大 概是存在P-N接合。如果運用於電晶體閘極的頻率是非常 高，當與2*fQ/N的減少頻率相較之時，ffl的較高頻rf1便會 造成更多的雜訊。 此外，該差動放大器電路1200A與該組合電路1200B的操 作係決定在具有fQ頻率的輸出時脈LOT+、LOT-，其藉由组 合具有2*ffl/N頻率的N相位中間時脈信號L0( i)而可分別由 該等第一及第二組合單元1 20 0K、1 2 0 0B2提供。當該偏壓 電壓VBias運用之時，該等關0S電晶體1232、1 234便會基 於該等輸出信號L0T+、LOT-而轉變成導通與關閉狀態。雖 然該等NM0S電晶體1 2 1 0、1 21 2、1 2 1 4與1 2 1 6藉由提供給閘
第31頁 463464 五、發明說明（26) 極的該等PF信號RF+、RF-可轉變成導通狀態，當該等偏 壓NMOS電晶體1232、1234由時脈信號L〇T+、LOT-導通之 時’該等RF信號RF+、RF-的放大與用以產生該等輸出信號 OUT +、OUT-的輸出時脈信號l〇T+、LOT-便會執行。 圖1 4係描述當ND = 3與N = 6之時的多相V C 0與多相混合 器的另一較佳具體實施例，而圖1 5 A -1 5 Η係描述在圖1 4中 所示的較佳具體實施例電路的操作時序圖。該多相VC0 1 2 5 0係包括3個延遲單元1 2 5 0 ] - 1 2 5 03，以產生6相位中間時 脈L0(0)-L0(5)。包括延遲單元I 2 5 0rl 2 5 03 (亦即，該等延 遲單元1 2 5 (^ )的5個電晶體之電路範例亦顯示出。對於只 說明的目的而言，如果該輸入時脈信號具頻率= 1. 5 GHz，6相位中間時脈信號L〇(〇)-L0(5)便具有0. 5 GHz頻 率 。 該6相位混合器1 280係包括一差動放大電路1 280A及一組 合電路1280B *該差動放大電路1280A係包括一第一差動放 大器1 280A ’其具有NM0S電晶體1 26 0與1 262，而一第二差 動放大器1 280A2具有NM0S電晶體1 264與1 266，其分別係相 合至裝載電阻R3和R4。該組合電路1 2 8 0 B係包括一第一及 第二組合單元1 280B,、1 280B2，其普遍係耦合至電流源 k。該等第一及第二組合單元1 280B,、1 280B2係經由偏壓 NM0S電晶體1282、1284而分別耦合至該等第一及第二差動 放大器1280 、1280 A2，這些是受到偏壓電壓vBias的偏壓。 重複地’該等第一及第二組合單元125(^、1250B2係包括6 個電晶體單元1 270fl- 1 2 7 05，而整個有1〇個電晶體。
第32頁 五 '發明說明（27) 如圖15A-15F所示，該6相位VCO 1 250可產生具有降低頻 率f。/ 3的6相位中間時脈信號LO ( 1 ) -LO ( 5 )。該6相位混合 器1 2 5 0可接收6相位中間時脈信號LO(l )-LO(5)及該等RF信 號RF+ 與RF_。其中 /LO(0)= LO(3)、/LO(l)= L0(4)及 /LO(2)= LO(5)的每一中間時脈信號LO(l)-LO(5)與/L0(0) -/LO (2)係運用在該等第一及第二組合單元1280 B,、1280 B2 的一相對電晶體《該等第一及第二組合單元丨28OBi、 1 2 8 0 B2係組合具有頻率f D / 3的6相位中間時脈信號l 〇 ( 〇 )、 L0(1)、.·.· 、L0(4)、L0(5)，以產生具有頻率匕的該等 輸出時脈信號LOT +與LOT-。 當L0(0)是南位準而L0(1)是低位準（l〇(4)=高度）之 時，兩輸出信號L0T+、L0T-是分別低與高位準。當l〇(i) 疋咼位準而L0(2)是低位準（L〇(5)=高度）之時，該等輸 出信號LOT+、LOT-便分別為高與低位準。當L〇(2)是高 位準而L0(3)是低位準（L〇(〇)=高度）之時，該等輸出信 號LOT +、LOT-便分別為低和高位準。當L〇(3)是高位準 而L0(4)是低位準（L〇(l)=高度）之時，該等輸出信號 L0T+、LOT-便分別為高與低位準。當L〇(4)是高位準而 L0 ( 5 )疋低位準（L0 ( 2 )=高度）之時，該混合器5 〇 3的輸出 信號LOT +、LOT-便分別是低和高位準。當L〇(5)高位準 而L0(0)是低位準（L〇(3)=高度）之時，該等輸出信號 L0T+，LOT-便分別是低與高位準。 在組合電路中每一對NM〇s電晶體是依序調整，藉此產生 如圖1 5G和1 5H所不的輸出信號L〇T +與L〇T-。
第33頁 463464 五、發明説明（28) 如上所述’該等較佳具體實施例具有各種不同的優點。 MPLF轉換RF通信系統的較佳具體實施例不需要任何的高。 質濾波器’而只使用1個PLL »因此，該MPLF轉換結構可容 易地在一互補式金屬氧化半導體晶片上整合。此外，通道 選擇PLL的頻率是從FRP減少到（2fRP)/N，造成諸如VCO的— 時脈產生電路的相位雜訊減少及易於實施通道選擇。特別 地，該PLL頻率（L0)係不同於（例如小於）載頻。結果， MTLF RF通信系統的較佳具體實施例係包括至少兩有關技 藝直接轉換與倍轉換通信系統的優點，而除去兩結構的缺 點。 、 此外’一堅強而低雜訊c〇與混合器可在單一底材上製 造’理想上可使用互補式金屬氧化半導體技術在半導體底 材上實施°由輸入信號與輸入時脈信號所造成的干擾可明 顯地減少’因為中間時脈信號的頻率偏離調變頻率。該相 鎖回路（PLL)頻率範圍能夠增加，因為pLL頻率範圍可容 易地在低頻情況上增加。而且，此結果會提高在RF通信系 統中RF前導的通道選擇能力。 先刖的具體實施例只用以舉例說明，而不是構成對本發 明的限制。本敎述可運用在其他類型的裝置。本發明的描 述係意欲說明’而不是限制申請專利的範圍。許多的選 ，修改二及變化在技藝中熟知的。在申請專利範圍中， =及功能敛迹係涵蓋在此所述引用的功能結構，不僅是 結構同等性，而且亦是同等的結構d
第34頁

Claims (1)

  1. 4 6 3 46 4 _案號88112619 年<P月？日f 修正β靖充 , 六、申請專利範圍 1 . 一種通信系統，其係包含： 一接收器單元，其可接收包括具有一載頻之選擇信號； 一鎖相回路，其可產生具有不同於該裁頻的一頻率之多 相時脈信號及具有該載頻之一參考信號；及 —解調變混合單元，其可混合由具有多相時脈信號的接 收器單元所接收該等選擇信號，以輸出具有由該載頻所減 少一頻率之該等選擇信號。 2. 如申請專利範圍第1項之通信系統，其中該頻率是小 於載頻，而其中該載頻是大於約1GHz，再者，其中該鎖相 回路係包括一時脈產生器。 3. 如申請專利範圍第1項之通信系統，其中該接收器單 元是一無線電傳收機，其係進一步包含： —調變混合器，其可將該等多相時脈信號與傳輸資料混 合，以調變該傳輸資料；及 一功率放大器，其可放大調變的傳輸資料，及將資料傳 送給用以傳輸之無線電傳收機。 4. 如申請專利範圍第1項之通信系統，其係進一步包 含： 一 R F濾波器，其係耦合至接收器單元，可濾波由該接收 器單元所接收的選擇信號； 一低雜訊放大器，其係耦合至R F濾波器，可放大由RF濾 波器所濾波的該等選擇信號的增益； 一低通濾波器，其係耦合至解調變混合單元，可濾波具 有由該載頻所減少頻率之該等選擇信號；
    O:\59\59516.ptc 第1頁 2001.08. 07. 036 463464 _案號 88112619_fd 年 月'曰___ 六、申請專利範圍 一類比/數位轉換單元，其可將來自該混合單元的該等 選擇信號轉換成數位信號；及 一非連續時間信號處理單元，其可接收該等數位信號。 5 .如申請專利範圍第1項之通信系統，其中： 該通信系統係一 R F接收器部分； 該等選擇性信號係RF信號； 該等多相時脈信號具有（2*載頻/N ) 頻率，其中N係 正整數；及 該R F通信系統係在單一互補式金屬氧化半導體晶片上形 成。 6 . —種單晶片R F通信系統，其係包含： 一無線電傳收機，其可接收及傳輸RF信號； 一鎖相回路，用以產生具有小於載頻的頻率之2N 相位時脈信號，其中N係正整數值，當作一相位數值，而 fQ係載頻； 一解調變混合單元，用以將來自該無線電傳收機的RF信 號與來自該鎖相回路的2 N相位時脈信號混合，以輸出具有 由該載頻所減少頻率之該等RF信號，其中該解調變混合器 係包含複數的兩輸入混合器：及 —類比/數位轉換單元，其可將來自該解調變混合單元 的該等RF信號轉換成數位信號。 7.如申請專利範圍第6項之通信系統，其中該解調變混 合單元係包含一第一混合器排列，其是由兩其中一輸入混 合器組成；及一第二混合器排列，其是由兩其中另一輸入
    O:\59\59516.ptc 第2頁 2001.08. 07. 037 d 6 3 46 4 _案號88112619_p年孑月左曰____ 六、申請專利範圍 混合器組成，其中該等第一及第二混合器排列係輸入2 N相 位時脈信號連同該等R F信號之每一相對N相位時脈信號。 8. 如申請專利範圍第6項之通信系統，其中該每一混合 器排列係包含多重級混合器，每一級係包含至少一有兩輸 入的混合器，而複數的其中第一級係輸入該等RF信號與N 相位時脈信號。 9. 如申請專利範圍第8項之通信系統，其中該多重級具 有一相對的混合器K 1 > K 2 > K 3 >........ > K i的減少 值，其中K 1係第一級，K 2係第二級，K 3係第三級，而K i 係第i級。 10. —種用以操作一 i?F通信系統之方法，其係包含： 接收信號，其包括具有一載頻之選擇信號； 產生具有不同於該載頻的頻率之多相時脈頻率信號，及 具有該載頻的一參考信號；及 將該接收的選擇信號與該等多相時脈信號混合，以輸出 具有由該載頻所減少的頻率之該等選擇信號。 11 .如申請專利範圍第1 〇項之方法，其係進一步包含： R F濾波該等接收的選擇信號； 放大該等濾波選擇信號的增益； 低通濾波具有由該載頻所減少的頻率之該等選擇信號； 經由類比/數位轉換器，將該低通濾波頻率減少的選擇 信號轉換成數位信號；及 處理該等數位信號的非連續時間信號。 12.如申請專利範圍第10項之方法，其係進一步包含：
    O:\59\59516.ptc 第3頁 2001.08. 07. 038 463464 ^ 〇 _案號88112619_年次月没曰 修正_ 六、申請專利範園 將該等多相時脈信號與傳輸資料調變混合，以調變該傳 輸資料；及 將該調變的傳輸資料功率放大，並將該資料傳送至用以 傳輸的無線電傳收機。 1 3. —種電壓控制振盪器一混合器電路，其係包含： 一時脈產生器，其可產生具有不同相位的複數第一時脈 信號，每個第一時脈信號具有小於一參考頻率的一第一頻 率；及 一混合器，其係耦合至時脈產生器，用以接收複數第一 時脈信號，以產生複數第二時脈信號具有實質與該參考頻 率相同之複數第二頻率，其申該混合器將複數第二時脈信 號與輸入信號相乘，以提供輸出信號。 1 4.如申請專利範圍第1 3項之電壓控制振盪器一混合器 電路，其中該時脈產生器係包括串耦的複數延遲單元，用 以提供具有不同相位的複數第一時脈信號。 1 5.如申請專利範圍第1 3項之電壓控制振盪器一混合器 電路，其中該混合器係包括： 一差動放大電路，用以接收該等輸入信號及提供該等輸 出信號；及 一組合電路，用以接收來自該時脈產生器的複數第一時 脈信號。 1 6.如申請專利範圍第1 5項之電壓控制振盪器一混合器 電路，其中該差動放大電路係包括： 至少一負載電阻，其係耦合以接收一第一電位；及
    O:\59\59516_ptc 第4頁 2001.08. 07. 039 4 6 3 46 4 _案號 88112619_年左月 i* 曰__；_ 六、申請專利範圍 至少一差動放大器，其係耦合至該等其中一負載電阻， 及組合電路。 1 7.如申請專利範圍第1 5項之電壓控制振盪器一混合器 電路，其中該組合電路包含： 一第一組合單元，用以接收相對的第一時脈信號，及耦 合至該差動放大電路，以輸出一相對的第二時脈信號； 一第二組合單元，用以接收相對的第一時脈信號，及耦 合至該差動放大電路，以輸出一相對的第二時脈信號；及 一電流源，其係耦合至該等第一及第二組合單元，及耦 合用以接收一第二電位。 1 8.如申請專利範圍第1 7項之電壓控制振盪器一混合器 電路，其進一步包含第一及第二偏壓電晶體分別耦合在該 等第一與第二組合單元及差動放大電路之間，其中該等每 一第一及第二組合單元係包含複數電晶體單元，而這些電 晶體單元係彼此以串聯或並聯耦合。
    O:\59\59516.ptc 第5頁 2001.08. 07. 040
TW088112619A 1998-07-24 2000-11-10 Single chip CMOS transmitter/receiver and VCO-mixer structure TW463464B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/121,601 US6335952B1 (en) 1998-07-24 1998-07-24 Single chip CMOS transmitter/receiver
US09/121,863 US6194947B1 (en) 1998-07-24 1998-07-24 VCO-mixer structure

Publications (1)

Publication Number Publication Date
TW463464B true TW463464B (en) 2001-11-11

Family

ID=26819639

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088112619A TW463464B (en) 1998-07-24 2000-11-10 Single chip CMOS transmitter/receiver and VCO-mixer structure

Country Status (9)

Country Link
EP (1) EP1101285A4 (zh)
JP (1) JP4545932B2 (zh)
KR (1) KR100619227B1 (zh)
CN (1) CN1148873C (zh)
AU (1) AU764882B2 (zh)
CA (1) CA2338564C (zh)
HK (1) HK1040467B (zh)
TW (1) TW463464B (zh)
WO (1) WO2000005815A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2281236C (en) 1999-09-01 2010-02-09 Tajinder Manku Direct conversion rf schemes using a virtually generated local oscillator
US6809567B1 (en) * 2001-04-09 2004-10-26 Silicon Image System and method for multiple-phase clock generation
DE10211381A1 (de) * 2002-03-14 2003-06-12 Infineon Technologies Ag Sendeanordnung für Frequenzmodulation
US7256740B2 (en) * 2005-03-30 2007-08-14 Intel Corporation Antenna system using complementary metal oxide semiconductor techniques
CN100424481C (zh) * 2006-04-30 2008-10-08 天津菲特测控仪器有限公司 基于单晶体的高精度雷达差频时基产生方法和电路
JP2008035031A (ja) * 2006-07-27 2008-02-14 Matsushita Electric Ind Co Ltd 混合装置とこれを用いた高周波受信装置
JP2008092476A (ja) * 2006-10-04 2008-04-17 Niigata Seimitsu Kk 受信機
CN101931386B (zh) * 2009-06-19 2014-03-26 鸿富锦精密工业（深圳）有限公司 脉宽调制控制系统
EP2550737A1 (en) * 2010-03-23 2013-01-30 University Of Washington Through Its Center For Comercialization Frequency multiplying transceiver
JP5633270B2 (ja) * 2010-09-16 2014-12-03 株式会社リコー 送受信装置
CN102035471B (zh) * 2011-01-05 2014-04-02 威盛电子股份有限公司 电压控制振荡器
JP2012217157A (ja) * 2011-03-30 2012-11-08 Asahi Kasei Electronics Co Ltd ミキサ回路
US8729968B2 (en) * 2011-05-09 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Built-in self-test circuit for voltage controlled oscillators
GB201115119D0 (en) * 2011-09-01 2011-10-19 Multi Mode Multi Media Solutions Nv Generation of digital clock for system having RF circuitry
US8803568B2 (en) * 2011-11-28 2014-08-12 Qualcomm Incorporated Dividing a frequency by 1.5 to produce a quadrature signal
KR102136798B1 (ko) 2014-01-21 2020-07-22 삼성전자주식회사 채널 선택도가 개선된 초재생 수신기 및 초재생 수신 방법
US9634607B2 (en) * 2014-03-11 2017-04-25 Qualcomm Incorporated Low noise and low power voltage-controlled oscillator (VCO) using transconductance (gm) degeneration
EP2950447A1 (en) * 2014-05-28 2015-12-02 Nxp B.V. Frequency converter
US9647638B2 (en) * 2014-07-15 2017-05-09 Qualcomm Incorporated Architecture to reject near end blockers and transmit leakage
KR101764659B1 (ko) 2015-07-01 2017-08-04 청주대학교 산학협력단 넓은 튜닝 범위를 갖는 고선형 전압-전류 컨버터 및 이를 이용한 전압제어발진기
CN105656824B (zh) * 2015-12-31 2019-01-11 华为技术有限公司 偏置电压可调的通信装置和通信方法
DE102016115785A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Ag Integrierte RF-Schaltung mit Möglichkeit zum Testen von Phasenrauschen
US11095427B1 (en) * 2020-09-25 2021-08-17 Intel Corporation Transceiver with inseparable modulator demodulator circuits
CN115549703A (zh) * 2022-10-09 2022-12-30 芯翼信息科技(上海)有限公司 集成cmos功率放大器宽电压发射机和收发机

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438591A (en) * 1991-07-31 1995-08-01 Kabushiki Kaisha Toshiba Quadrature amplitude modulation type digital radio communication device and method for preventing abnormal synchronization in demodulation system
JP3359927B2 (ja) * 1991-10-17 2002-12-24 株式会社東芝 直交振幅変調方式ディジタル無線装置の復調装置
JP3241098B2 (ja) * 1992-06-12 2001-12-25 株式会社東芝 多方式対応の受信装置
JPH08223071A (ja) * 1995-02-08 1996-08-30 Sony Corp 送信機及び送受信機
US5794119A (en) * 1995-11-21 1998-08-11 Stanford Telecommunications, Inc. Subscriber frequency control system and method in point-to-multipoint RF communication system
JP3476318B2 (ja) * 1995-11-22 2003-12-10 株式会社東芝 周波数変換器およびこれを用いた無線受信機

Also Published As

Publication number Publication date
EP1101285A1 (en) 2001-05-23
KR100619227B1 (ko) 2006-09-05
HK1040467B (zh) 2005-03-04
CA2338564C (en) 2009-12-22
CN1309835A (zh) 2001-08-22
CN1148873C (zh) 2004-05-05
AU5084099A (en) 2000-02-14
EP1101285A4 (en) 2001-10-04
JP4545932B2 (ja) 2010-09-15
WO2000005815A1 (en) 2000-02-03
HK1040467A1 (en) 2002-06-07
KR20010082016A (ko) 2001-08-29
JP2002521904A (ja) 2002-07-16
CA2338564A1 (en) 2000-02-03
AU764882B2 (en) 2003-09-04

Similar Documents

Publication Publication Date Title
TW463464B (en) Single chip CMOS transmitter/receiver and VCO-mixer structure
US6335952B1 (en) Single chip CMOS transmitter/receiver
US7010287B2 (en) Quadrature signal generator with feedback type frequency doubler
KR100954707B1 (ko) 고조파 제거 믹서를 이용한 트랜시버
US7519348B2 (en) Harmonic suppression mixer and tuner
US7471939B2 (en) Multiplier and radio communication apparatus using the same
US7522898B2 (en) High frequency synthesizer circuits and methods
US6243569B1 (en) Direct conversion circuit for radio frequency signals
US7792215B2 (en) Direct-conversion receiver and sub-harmonic frequency mixer thereof
TW201218704A (en) Low rate, direct conversion FSK radio-frequency signal receiver
US7302248B2 (en) Harmonic image-reject converter
Magoon et al. RF local oscillator path for GSM direct conversion transceiver with true 50% duty cycle divide by three and active third harmonic cancellation
US7005929B2 (en) Loop filter with active capacitor and method for generating a reference
Joram et al. Integrated multi-band fractional-N PLL for FMCW radar systems at 2.4 and 5.8 GHz
KR100696411B1 (ko) 싱글칩 ｃｍｏｓ 송신기/수신기 및 그의 사용방법
Maxim Low-voltage CMOS charge-pump PLL architecture for low jitter operation
KR20000038360A (ko) 다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조
Van Driessche et al. Analysis and key specifications of a novel frequency synthesizer architecture for multi-standard transceivers
US8913978B2 (en) RTWO-based down converter
Lee et al. A 52GHz Millimeter-Wave PLL Synthesizer for 60GHz WPAN Radio
CN116366055A (zh) 锁相环和射频通信装置
JP4118309B2 (ja) Ｐｌｌ回路およびそれを用いた無線通信端末機器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees