CN1282103A - 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺 - Google Patents

用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺 Download PDF

Info

Publication number
CN1282103A
CN1282103A CN00120190.5A CN00120190A CN1282103A CN 1282103 A CN1282103 A CN 1282103A CN 00120190 A CN00120190 A CN 00120190A CN 1282103 A CN1282103 A CN 1282103A
Authority
CN
China
Prior art keywords
district
gate
polysilicon layer
thick
gate stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00120190.5A
Other languages
English (en)
Other versions
CN1150609C (zh
Inventor
加里·B·布隆尔
杰弗里·P·甘比诺
卡尔·J·拉登斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1282103A publication Critical patent/CN1282103A/zh
Application granted granted Critical
Publication of CN1150609C publication Critical patent/CN1150609C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

制作半导体器件的方法包含:制作具有存储器阵列区和逻辑器件区的衬底;在衬底上生长厚的栅介质;在存储器阵列区的厚的栅介质上制作包括第一多晶硅层的栅叠层;在逻辑器件区上的衬底上制作薄的栅介质;在逻辑器件区中制作栅叠层的第二多晶硅层以产生得到的结构,其中第二多晶硅层的厚度至少与存储器阵列区中的栅叠层一样厚;用化学机械抛光(CMP)整平此结构;以及对所述存储器阵列区和逻辑器件区中的栅叠层进行图形化。

Description

用多晶硅掩模和化学机械抛光 制造不同栅介质厚度的工艺
本发明一般涉及到半导体器件的制作方法，更确切地说是涉及到在生产半导体器件过程中利用化学机械抛光(CMP)操作来降低来自多晶硅掩模的形貌变化的方法。
就性能而言，合并的动态随机存取存储器(DRAM)-逻辑电路(例如所谓的“混合电路”)提供了可能潜在的优点。但为了获得高性能(例如更高的速度)，在逻辑电路中需要薄的栅介质，而为了获得高的成品率，在DRAM阵列中则需要厚的栅氧化物。
如所述，在常规工艺中，例如在此处列为参考的美国专利No．5668035中，以及如图6A-6C所示，在生长逻辑电路中的薄的栅介质时，多晶硅掩模被用来保护DRAM阵列中的厚的栅介质。
具体地说，如图6A所示，用常规的光刻方法在第一多晶硅层16上旋涂光刻胶层18，并图形化，在存储器器件区5上留下部分光刻胶，同时暴露逻辑器件区3上的多晶硅层16。
然后如图6A所示，第一多晶硅层16被腐蚀到逻辑器件区3上的栅氧化层14。用例如反应离子刻蚀(RIE)中的各向异性等离子体腐蚀，以及使用诸如氯(Cl2)的腐蚀剂气体和诸如氩(Ar)的载气，来执行腐蚀。这导致多晶硅层16对栅氧化物14的选择性腐蚀。
用湿法腐蚀，例如用氢氟酸(HF)与水的稀释的溶液中的浸入腐蚀，在逻辑器件区3中选择性地清除第一栅氧化层14。
现参照图6B，光刻胶层18被清除，用逻辑器件区3上的热氧化方法，制作比第一栅氧化物14更薄的第二栅氧化层15。如图6B所示，这一热氧化也在多晶硅层16上形成氧化硅层17。
现参照图6C，在逻辑器件区3中的第二栅氧化层15上以及热氧化过程中形成在第一多晶硅层16上的氧化层17上，淀积同形的第二多晶硅层20。第二和第一多晶硅层16和20最好淀积成厚度基本上相同。这分别在第一和第二栅氧化层14和15上提供了多晶硅层16和20的同时腐蚀，而不引起其它器件区过腐蚀进入硅衬底10。用离子注入方法，第二多晶硅层20也被N型掺杂剂掺杂。用以制作FET栅电极的多晶硅层16和20的独立的掺杂，提供了独立地控制二个栅电极中的掺杂的手段。
然而，上述的工艺导致非常不平整的结构。这种不平整性在0．25微米及更小的尺寸下，会大幅度减小光刻的工艺窗口。
一个额外的问题与制作阵列中的自对准接触有关。这需要阵列中的栅的顶部上的SiN帽。但必须用额外的掩模将SiN帽从逻辑区清除(例如，SiN帽增强了通过栅氧化物的扩散，导致FET的阈值电压偏移)，从而提高了集成电路的成本。
考虑到常规方法的上述问题，本发明的目的是提供一种利用多晶硅掩模和化学机械抛光(CMP)来制造二个不同的栅介质厚度的方法。
在本发明的第一情况中，制作半导体器件的方法包括：制作具有存储器阵列区和逻辑器件区的衬底；在衬底上生长厚的栅介质；在存储器阵列区的厚的栅介质上制作包括第一多晶硅层的栅叠层；在逻辑器件区上的衬底上制作薄的栅介质，其中存储器阵列区中的栅叠层的各个层，在制作薄的栅氧化物的过程中保护厚的栅氧化物；在逻辑器件区中制作栅叠层的第二多晶硅层以产生得到的结构，其中第二多晶硅层的厚度至少与存储器阵列区中的栅叠层一样厚；用化学机械抛光(CMP)整平此结构；以及对存储器阵列区和逻辑器件区中的栅叠层进行图形化。
利用本发明的方法，获得了用于栅叠层图形化的平坦结构。此外，在阵列中制作了栅帽，它是自对准接触所需要的，但不在栅帽使更难以形成双功函数栅的逻辑区中。逻辑区不被SiN掩模工艺覆盖，并提供双功函数栅，而不需要额外的遮蔽掩模。最终结构是很平整的，从而以良好的可控性获得了具有不同厚度的栅叠层。亦即，能够在同一个芯片上得到薄的氧化物栅和厚的氧化物栅。
从结合附图对本发明最佳实施例的下列详细描述中，可以更好地理解上述和其它的目的、情况和优点，其中：
图1-4示出了用根据本发明的最佳实施例的制作半导体器件的工艺制作的结构，更具体地说：
图1示出了在具有逻辑器件区和存储器阵列区的衬底上制作存储器栅叠层；
图2示出了图1的结构的加工，包括选择性地清除逻辑器件区上的存储器栅叠层材料；
图3示出了图2的结构的逻辑栅叠层的加工，包括在薄的栅介质200上制作多晶硅300；以及
图4示出了图3的结构的栅叠层的加工，包括对其进行图形化、离子注入和硅化工艺；
图5示出了本发明的方法的工艺流程；以及
图6A-6C示出了制作半导体器件的常规工艺。
现参照附图，更确切地说是参照图1-5，示出了利用例如化学机械抛光(CMP)来降低多晶硅掩模的形貌的方法。
对这一应用使用CMP的一个问题是，为了尽量减小栅叠层图形化过程中的过腐蚀的变化，需要对栅多晶硅的厚度进行很好的厚度控制。如下面所述，最好使用由SixNy或SiO2组成的抛光停止层来控制栅多晶硅厚度的本发明，解决了此问题。
参照图1和图5的流程图，起始衬底(例如由硅组成)包括例如逻辑器件区101和存储器阵列区201，其中例如在硅衬底中制作有浅沟槽隔离(STI)100和沟槽电容器(未示出)(步骤501)。
制作厚度最好在大约5-50nm范围内而大约7nm更好的厚栅介质102(步骤502)。此介质可以是用热氧化、氮化和／或之类的方法制作的SiO2或SiOxNy。
然后，在厚的栅介质102上，制作(例如最好用化学汽相淀积(CVD)方法淀积)掺杂的(例如最好是As或P掺杂的)多晶硅103(步骤503)。多晶硅103的厚度最好在大约20-200nm范围内，大约50nm更好。
然后，制作(例如最好用CVD或用溅射方法淀积)硅化物(例如最好是WSi2)104。硅化物104的厚度最好在大约20-100nm范围内，大约50nm更好(步骤504)。
然后，制作(例如最好用CVD方法淀积)衬垫氮化物105(例如Si3N4)。氮化物105的厚度最好在大约20-300nm范围内，大约150nm更好(步骤505)。要指出的是，上述的WSi2和Si3N4层是可选的而不是实施本发明所必须的。在栅结构的存储器阵列部分上形成光刻胶106。步骤502-505继续制作栅叠层的各个步骤。
参照图2，用光刻和腐蚀(例如采用F和Cl基腐蚀剂的反应离子刻蚀(RIE))方法，清除逻辑区101上的栅叠层材料(步骤506)。
在清除光刻胶106之后，剥离(例如借助于氢氟酸(HF)湿法腐蚀之类)逻辑区中的厚的栅介质102(例如氧化物)，并制作(例如生长或淀积)厚度最好在大约2-20nm范围内而大约5nm更好的薄的栅介质200(步骤507)。介质200可以是SiO2、SiOxNy、SiN、Ta2O5和／或Al2O3。要指出的是，在剥离和生长薄的栅氧化物200的过程中，阵列区201中的栅叠层各个层保护了厚的栅氧化物102。
参照图3，制作(例如最好用CVD之类方法淀积)第二多晶硅层300(例如最好是不掺杂的)，并用作逻辑器件区中的栅(步骤508)。为了在后续的抛光步骤中得到平整度，第二多晶硅层300的厚度应该至少与存储器阵列区中的总栅叠层一样厚。
然后，用化学机械抛光(CMP)，用存储器阵列区201中的衬垫氮化物(例如Si3N4)层105作为抛光停止层，对结构进行整平(步骤509)。若没有Si3N4层，则可以用制作在第一多晶硅层103顶部上的薄的栅介质200作为抛光停止层。
参照图4，用光刻和RIE方法对栅叠层进行图形化(步骤510)。要指出的是，若RIE要求硬掩模，则在CMP步骤之后，可以淀积诸如SiO2或Si3N4的另一个介质，以便用作硬掩模。
然后，用离子注入和退火方法，得到逻辑区中的扩散区401和栅300的掺杂(步骤511)。
用标准的硅化物工艺、金属淀积、退火、和湿法腐蚀方法，在逻辑区中的所有扩散区以及栅上，制作硅化物402(步骤512)。
根据本发明的上述工艺具有大量优点。首先，获得了用于栅叠层图形化的平坦的结构。此外，在阵列中但不在逻辑区(其中栅帽使更难以形成双功函数栅)中制作了栅帽(自对准接触要求的)。
逻辑区不被帽氮化物(例如SiN掩模)覆盖，从而在双功函数栅的注入过程中省去了掩模步骤(例如遮蔽掩模)。最终结构被整平得很好。
而且，以良好的可控性获得了具有不同厚度的栅叠层。亦即，在同一个芯片上能够得到薄的氧化物栅和厚的氧化物栅。
本发明不局限于上述的工艺和／或装置。本发明对要求双栅氧化物和／或二个不同的栅叠层的任何工艺都有利。例如，本发明的方法对n埋置快闪存储器的制造非常有利。
虽然已经根据最佳实施例描述了本发明，但本技术领域的熟练人员可以理解，能够用所附权利要求的构思与范围内的修正来实施本发明。

Claims (27)

1．一种制作半导体器件的方法，它包含：
制作具有存储器阵列区和逻辑器件区的衬底；
在所述衬底上生长厚的栅介质；
在存储器阵列区的厚的栅介质上制作包括第一多晶硅层的栅叠层；
在所述逻辑器件区上的所述衬底上制作薄的栅介质，其中存储器阵列区中的栅叠层的各个层，在制作薄的栅介质的过程中保护厚的栅氧化物；
在逻辑器件区中制作栅叠层的第二多晶硅层以产生得到的结构，其中第二多晶硅层的厚度至少与存储器阵列区中的栅叠层一样厚；
用化学机械抛光(CMP)整平此结构；以及
对所述存储器阵列区和所述逻辑器件区中的栅叠层进行图形化。
2．根据权利要求1的方法，其中所述制作所述栅叠层包含：
在所述厚的栅介质上制作所述第一多晶硅层，所述第一多晶硅是掺杂的多晶硅；
在所述第一多晶硅层上制作硅化物；
在所述硅化物上制作衬垫氮化物；以及
用光刻和腐蚀方法清除逻辑器件区上的栅叠层材料。
3．根据权利要求1的方法，还包含：
在所述衬底上制作所述厚的介质之后，剥离逻辑器件区中的厚的栅介质。
4．根据权利要求1的方法，其中所述栅叠层具有帽氮化物层，且其中所述整平包含用存储器阵列区中的帽氮化物层作为抛光停止层。
5．根据权利要求1的方法，其中薄的栅介质制作在第一多晶硅层的顶部上，并被用作CMP过程中的抛光停止层。
6．根据权利要求1的方法，其中用光刻和反应离子刻蚀(RIE)执行所述图形化，所述方法还包含：
用离子注入和退火方法，对逻辑器件区中的扩散区和栅进行掺杂；以及
在逻辑器件区中的扩散区和栅上制作硅化物。
7．根据权利要求1的方法，其中所述厚的栅介质的厚度在大约5-50nm的范围内。
8．根据权利要求1的方法，其中所述厚的栅介质的厚度约为7nm。
9．根据权利要求1的方法，其中所述厚的栅介质至少是SiO2和SiOxNy中的一种。
10．根据权利要求1的方法，其中所述第一多晶硅层至少是掺As的多晶硅和掺P的多晶硅中的一种，且其厚度在大约20-200nm的范围内。
11．根据权利要求10的方法，其中所述第一多晶硅层的厚度约为50nm。
12．根据权利要求2的方法，其中所述硅化物包含厚度在大约20-100nm范围内的WSi2。
13．根据权利要求12的方法，其中所述硅化物的厚度约为50nm。
14．根据权利要求2的方法，其中所述帽氮化物的厚度在大约20-300nm的范围内。
15．根据权利要求14的方法，其中所述帽氮化物的厚度约为150nm。
16．根据权利要求1的方法，其中所述薄的栅介质的厚度在大约2-20nm的范围内。
17．根据权利要求16的方法，其中所述薄的栅介质的厚度为5nm，并包含SiO2、SiOxNy、SiN、Ta2O5和Al2O3中的至少一种。
18．根据权利要求1的方法，其中所述第二多晶硅层包含用化学汽相淀积(CVD)方法淀积的不掺杂的多晶硅层，并用作逻辑器件区中的栅。
19．根据权利要求1的方法，其中第二多晶硅层的厚度至少与存储器阵列区中的总栅叠层一样厚。
20．根据权利要求2的方法，其中所述衬垫氮化物包含Si3N4，并起抛光停止层的作用。
21．根据权利要求1的方法，其中制作在第一多晶硅层的顶部上的所述薄的栅介质被用作抛光停止层。
22．一种制作具有二个不同的栅介质厚度的半导体器件的方法，它包含：
制作具有第一区和第二区的衬底；
在所述衬底上生长厚的栅介质；
在第一区的厚的栅介质上制作包括第一多晶硅层的栅叠层；
在所述第二区上的所述衬底上制作薄的栅介质，其中第一区中的栅叠层的各个层，在制作薄的栅介质的过程中保护厚的栅氧化物；
在第二区中制作栅叠层的第二多晶硅层以产生得到的结构，其中第二多晶硅层的厚度至少与第一区中的栅叠层一样厚；以及
用化学机械抛光(CMP)整平此结构。
23．根据权利要求22的方法，还包含对所述第一区和所述第二区中的栅叠层进行图形化。
24．根据权利要求22的方法，其中所述第一区包含存储器阵列区，而所述第二区包含逻辑器件区。
25．根据权利要求22的方法，其中制作所述栅叠层包含：
在所述厚的栅介质上制作所述第一多晶硅层，所述第一多晶硅是掺杂的多晶硅；
在所述第一多晶硅层上制作硅化物；
在所述硅化物上制作衬垫氮化物；以及
用平版印刷和腐蚀方法清除第二区上的栅叠层材料。
26．一种制作埋置的快闪存储器的方法，它包含：
制作具有第一区和第二区的衬底；
在所述衬底上生长厚的栅介质；
在第一区的厚的栅介质上制作包括第一多晶硅层的栅叠层；
在所述第二区上的所述衬底上制作薄的栅介质，其中第一区中的栅叠层的各个层，在制作薄的栅介质的过程中保护厚的栅氧化物；
在第二区中制作栅叠层的第二多晶硅层以产生得到的结构；以及
用化学机械抛光(CMP)整平此结构。
27．根据权利要求26的方法，还包含：
对所述第一区和所述第二区中的栅叠层进行图形化，其中第二多晶硅层的厚度至少与第一区中的栅叠层一样厚。
CNB001201905A 1999-07-22 2000-07-20 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺 Expired - Fee Related CN1150609C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/359,290 1999-07-22
US09/359,290 US6200834B1 (en) 1999-07-22 1999-07-22 Process for fabricating two different gate dielectric thicknesses using a polysilicon mask and chemical mechanical polishing (CMP) planarization

Publications (2)

Publication Number Publication Date
CN1282103A true CN1282103A (zh) 2001-01-31
CN1150609C CN1150609C (zh) 2004-05-19

Family

ID=23413185

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001201905A Expired - Fee Related CN1150609C (zh) 1999-07-22 2000-07-20 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺

Country Status (6)

Country Link
US (1) US6200834B1 (zh)
JP (1) JP2001077321A (zh)
KR (1) KR20010015288A (zh)
CN (1) CN1150609C (zh)
SG (1) SG85714A1 (zh)
TW (1) TW440938B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543705A (zh) * 2011-07-12 2012-07-04 上海华力微电子有限公司 用于高、低压器件的多晶硅栅电极集成工艺
CN111916465A (zh) * 2019-05-08 2020-11-10 格科微电子（上海）有限公司 提高多栅晶体管中厚栅介质层性能的方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333220B1 (en) * 1999-06-04 2001-12-25 International Business Machines Corporation Method and apparatus for providing low-GIDL dual workfunction gate doping with borderless diffusion contact
US6093661A (en) * 1999-08-30 2000-07-25 Micron Technology, Inc. Integrated circuitry and semiconductor processing method of forming field effect transistors
JP2001127270A (ja) 1999-10-27 2001-05-11 Nec Corp 半導体装置及びその製造方法
US6344416B1 (en) * 2000-03-10 2002-02-05 International Business Machines Corporation Deliberate semiconductor film variation to compensate for radial processing differences, determine optimal device characteristics, or produce small productions
US6326260B1 (en) * 2000-06-22 2001-12-04 International Business Machines Corporation Gate prespacers for high density, high performance DRAMs
US6417037B1 (en) * 2000-07-18 2002-07-09 Chartered Semiconductor Manufacturing Ltd. Method of dual gate process
US6346445B1 (en) * 2000-11-17 2002-02-12 United Microelectronics Corp. Method for fabricating semiconductor devices with dual gate oxides
US6468838B2 (en) * 2001-03-01 2002-10-22 United Microelectronic Corp. Method for fabricating a MOS transistor of an embedded memory
KR100364122B1 (en) * 2001-04-24 2002-12-11 Hynix Semiconductor Inc Method for fabricating semiconductor device
US6949479B2 (en) 2001-06-13 2005-09-27 Micron Technology, Inc. Methods of forming transistor devices
KR100650699B1 (ko) * 2001-06-21 2006-11-27 삼성전자주식회사 별개의 게이트 구조를 갖는 반도체 장치의 게이트 형성방법
KR100397176B1 (ko) * 2001-07-26 2003-09-06 삼성전자주식회사 불휘발성 메모리 장치의 평탄화 방법
US6551883B1 (en) * 2001-12-27 2003-04-22 Silicon Integrated Systems Corp. MOS device with dual gate insulators and method of forming the same
US20030109130A1 (en) * 2001-12-07 2003-06-12 International Business Machines Corporation Dual-gate process with CMP
DE10207122B4 (de) * 2002-02-20 2007-07-05 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats
US6709926B2 (en) * 2002-05-31 2004-03-23 International Business Machines Corporation High performance logic and high density embedded dram with borderless contact and antispacer
BE1015723A4 (nl) * 2003-10-17 2005-07-05 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met gesilicideerde elektroden.
US7160771B2 (en) * 2003-11-28 2007-01-09 International Business Machines Corporation Forming gate oxides having multiple thicknesses
US7012021B2 (en) * 2004-01-29 2006-03-14 Taiwan Semiconductor Mfg Method for end point detection polysilicon chemical mechanical polishing in an anti-fuse memory device
US7030012B2 (en) * 2004-03-10 2006-04-18 International Business Machines Corporation Method for manufacturing tungsten/polysilicon word line structure in vertical DRAM
JP4322150B2 (ja) * 2004-03-15 2009-08-26 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7144784B2 (en) * 2004-07-29 2006-12-05 Freescale Semiconductor, Inc. Method of forming a semiconductor device and structure thereof
US20080185667A1 (en) * 2004-09-17 2008-08-07 Kenichi Yoshino Thin Film Semiconductor Device and Method for Manufacturing the Same
KR100697290B1 (ko) * 2005-09-08 2007-03-20 삼성전자주식회사 이미지 센서의 형성 방법
US20080150011A1 (en) * 2006-12-21 2008-06-26 Spansion Llc Integrated circuit system with memory system
US20080203485A1 (en) * 2007-02-28 2008-08-28 International Business Machines Corporation Strained metal gate structure for cmos devices with improved channel mobility and methods of forming the same
CN102543706B (zh) * 2011-07-22 2014-06-04 上海华力微电子有限公司 一种不同多晶硅栅电极厚度的集成工艺
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0136935B1 (ko) * 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
JPH08130250A (ja) * 1994-09-05 1996-05-21 Fuji Electric Co Ltd Ｍｏｓ型集積回路装置の製造方法
US5668035A (en) * 1996-06-10 1997-09-16 Taiwan Semiconductor Manufacturing Company Ltd. Method for fabricating a dual-gate dielectric module for memory with embedded logic technology
JPH10163337A (ja) * 1996-11-28 1998-06-19 Nec Corp 半導体装置の製造方法
KR19980048849A (ko) * 1996-12-18 1998-09-15 김광호 반도체소자 제조방법
JPH11135745A (ja) * 1997-10-29 1999-05-21 Toshiba Corp 半導体装置及びその製造方法
US6015730A (en) * 1998-03-05 2000-01-18 Taiwan Semiconductor Manufacturing Company Integration of SAC and salicide processes by combining hard mask and poly definition
US6037222A (en) * 1998-05-22 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for fabricating a dual-gate dielectric module for memory embedded logic using salicide technology and polycide technology

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543705A (zh) * 2011-07-12 2012-07-04 上海华力微电子有限公司 用于高、低压器件的多晶硅栅电极集成工艺
CN102543705B (zh) * 2011-07-12 2014-05-28 上海华力微电子有限公司 用于高、低压器件的多晶硅栅电极集成工艺
CN111916465A (zh) * 2019-05-08 2020-11-10 格科微电子（上海）有限公司 提高多栅晶体管中厚栅介质层性能的方法

Also Published As

Publication number Publication date
CN1150609C (zh) 2004-05-19
SG85714A1 (en) 2002-01-15
JP2001077321A (ja) 2001-03-23
TW440938B (en) 2001-06-16
KR20010015288A (ko) 2001-02-26
US6200834B1 (en) 2001-03-13

Similar Documents

Publication Publication Date Title
CN1150609C (zh) 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺
TW200408069A (en) Method of manufacturing a flash memory cell
CN1400647A (zh) 用于制造半导体器件的非氧化隔离衬致密化方法
KR100753083B1 (ko) 반도체소자의 리세스채널 형성 방법
US6913972B2 (en) Method of fabrication on a gate pattern of a non-volatile memory device
KR100406580B1 (ko) 반도체 소자의 콘택 플러그 형성방법
CN111128713A (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
CN100468636C (zh) 金属氧化物半导体器件栅极结构的形成方法
CN1490882A (zh) 半导体器件和半导体器件的制造方法
CN109755246A (zh) 一种半导体器件及其制作方法
TWI287258B (en) Method for fabricating semiconductor device
CN101859725B (zh) 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法
JP2538830B2 (ja) セラミックのバリヤ層を利用したシリコンの部分的酸化方法
TWI305017B (en) Semiconductor devices and methods for fabricating gate spacers
CN1801473A (zh) 无应力浅沟渠隔离结构的形成方法
US7262098B2 (en) Manufacturing process of a semiconductor non-volatile memory cell
JP2005317736A (ja) 半導体装置の製造方法
US7172914B1 (en) Method of making uniform oxide layer
KR100296688B1 (ko) 반도체소자의평탄화방법
CN100444337C (zh) 用于制造半导体装置的方法
CN115116852A (zh) 一种mosfet器件及其制作方法
CN1893022A (zh) 用于利用栅阶梯化非对称凹陷制作半导体器件的方法
JP2006287239A (ja) 半導体装置及びその製造方法
KR100312647B1 (ko) 반도체 소자의 평탄화방법
JP2001093898A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040519

Termination date: 20100720