CN111916465A - 提高多栅晶体管中厚栅介质层性能的方法 - Google Patents

提高多栅晶体管中厚栅介质层性能的方法 Download PDF

Info

Publication number
CN111916465A
CN111916465A CN201910378031.3A CN201910378031A CN111916465A CN 111916465 A CN111916465 A CN 111916465A CN 201910378031 A CN201910378031 A CN 201910378031A CN 111916465 A CN111916465 A CN 111916465A
Authority
CN
China
Prior art keywords
dielectric layer
gate dielectric
thick
gate
thick gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910378031.3A
Other languages
English (en)
Inventor
李文强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Geke Microelectronics Shanghai Co Ltd
Galaxycore Shanghai Ltd Corp
Original Assignee
Geke Microelectronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Geke Microelectronics Shanghai Co Ltd filed Critical Geke Microelectronics Shanghai Co Ltd
Priority to CN201910378031.3A priority Critical patent/CN111916465A/zh
Publication of CN111916465A publication Critical patent/CN111916465A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Abstract

本发明提供一种提高多栅晶体管中厚栅介质层性能的方法，所述多栅晶体管包括至少两个栅介质层，其中厚栅介质层是一次生长形成的，避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。

Description

提高多栅晶体管中厚栅介质层性能的方法
技术领域
本发明涉及集成电路制造领域，具体涉及一种提高多栅晶体管中厚栅介质层性能的方法。
背景技术
在集成电路的制造工艺中，常常涉及具有多个栅极晶体管的电路结构，其中较厚的栅介质层通常是通过多次生长形成的。
以图像传感器为例，图1-图5示出了图像传感器制造工艺中，多栅晶体管的形成过程。
如图1所示，提供基底100，定义感光区域100A和外围区域100B/100C，感光区域100A与外围区域100B由浅沟槽进行隔离，在图中以虚线A1-A1进行区分，其中外围区域包括第一外围介质层区域100B和第二外围介质层区域100C，第二外围介质层区域100C与第一外围介质层区域100B同样由浅沟槽进行隔离，在图中以虚线B1-B1进行区分。在感光区域100A和外围区域100B/100C形成第一栅介质层101，第一栅介质层101的厚度通常小于6nm。
如图2所示，图形化工艺去除第二外围介质层区域100C的第一栅介质层101。
如图3、图4所示，在感光区域100A和第一外围介质层区域100B/100C依次形成第二栅介质层102、导电栅层103，第二栅介质层102的厚度通常小于3.0nm，导电栅层103的厚度通常小于250nm。
如图5所示，图形化工艺去除导电栅层103，形成栅极结构，其中，感光区域100A形成例如源跟随晶体管，转移晶体管，复位晶体管，选择晶体管中至少一个的栅极结构，第一外围介质层区域100B用于形成HV/IO等高压器件的栅极结构，第二外围介质层区域100C形成低压器件的栅极结构，其中感光区域100A的晶体管的栅介质层（包括第一栅介质层101和第二栅介质层102）较厚，该厚栅介质层101、102与第一外围介质层区域100B共用并且是多次生长形成的，这会引起厚栅介质层的性能下降，并且在第二外围介质层区域100C的第一栅介质层101的去除步骤中，需要在感光区域100A的第一栅介质层101上覆盖光刻胶，光刻胶会对感光区域100A的第一栅介质层101的性能造成损伤，进而影响图像传感器性能。
发明内容
本发明的目的在于提供一种提高多栅晶体管中厚栅介质层性能的方法，避免对多栅晶体管中厚栅介质层造成损伤和性能下降。
基于以上考虑，本发明提供一种提高多栅晶体管中厚栅介质层性能的方法，所述多栅晶体管包括至少两个栅介质层，其中厚栅介质层是一次生长形成的，避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。
优选的，在厚栅介质层形成过程中，避免厚栅介质层表面接触光刻胶；厚栅介质层生长形成后直接覆盖导电栅层，提高厚栅介质层的性能。
优选的，先形成厚栅介质层，在所述厚栅介质层上覆盖导电栅层，图形化工艺去除薄栅区域对应的导电栅层、厚栅介质层，并在薄栅区域形成薄栅介质层；通过厚栅介质层上的导电栅层保护厚栅介质层，避免在薄栅介质层生长过程中对厚栅介质层的损伤。
优选的，先形成薄栅介质层，在所述薄栅介质层上覆盖第一导电栅层，图形化工艺去除厚栅区域对应的第一导电栅层、薄栅介质层，并在厚栅区域形成厚栅介质层，再覆盖第二导电栅层；其中厚栅介质层是一次生长形成的，避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。
优选的，所述栅介质层的材质为SiO2，SiN，SiON，SiC, SiNC, SiONC中的任意一种或多种组合。
优选的，所述导电栅层的材质为多晶硅或金属。
优选的，所述厚栅介质层的厚度可以根据需要进行调节。
优选的，所述厚栅介质层为图像传感器中的源跟随晶体管，转移晶体管，复位晶体管，选择晶体管中至少一个的栅介质层。
本发明的提高多栅晶体管中厚栅介质层性能的方法，所述多栅晶体管包括至少两个栅介质层，其中厚栅介质层是一次生长形成的，避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。
附图说明
通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1-图5为现有技术多栅晶体管的形成方法的过程示意图；
图6为本发明提高多栅晶体管中厚栅介质层性能的方法的流程图；
图7-图15为根据本发明一个实施例的多栅晶体管的形成方法的过程示意图；
图16-图21为根据本发明另一实施例的多栅晶体管的形成方法的过程示意图。
在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
为解决上述现有技术中的问题，本发明提供一种提高多栅晶体管中厚栅介质层性能的方法，所述多栅晶体管包括至少两个栅介质层，其中厚栅介质层是一次生长形成的，避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。
在以下优选的实施例的具体描述中，将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解，在不偏离本发明的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本发明的范围由所附的权利要求所限定。
图6示出本发明提高多栅晶体管中厚栅介质层性能的方法的流程图。本发明的提高多栅晶体管中厚栅介质层性能的方法，所述多栅晶体管包括至少两个栅介质层，其中厚栅介质层是一次生长形成的，避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。
具体的，本发明提高多栅晶体管中厚栅介质层性能的方法有两种优选的实现方式：
（1）先形成厚栅介质层，在所述厚栅介质层上覆盖导电栅层，图形化工艺去除薄栅区域对应的导电栅层、厚栅介质层，并在薄栅区域形成薄栅介质层；通过厚栅介质层上的导电栅层保护厚栅介质层，避免在薄栅介质层生长过程中对厚栅介质层的损伤。
（2）先形成薄栅介质层，在所述薄栅介质层上覆盖第一导电栅层，图形化工艺去除厚栅区域对应的第一导电栅层、薄栅介质层，并在厚栅区域形成厚栅介质层，再覆盖第二导电栅层；其中厚栅介质层是一次生长形成的，避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。
下面仍以图像传感器为例，对上述两种优选实现方式进行详细阐述。
实施例一
图7-图15为根据本发明一个实施例的图像传感器中多栅晶体管的形成方法的过程示意图。
如图7所示，提供基底200，定义感光区域200A和外围区域200B/200C，感光区域200A与外围区域200B由浅沟槽进行隔离，在图中以虚线A2-A2进行区分，其中外围区域包括第一外围介质层区域200B和第二外围介质层区域200C，第二外围介质层区域200C与第一外围介质层区域200B同样由浅沟槽进行隔离，在图中以虚线B2-B2进行区分。在感光区域200A和外围区域200B/200C形成第一栅介质层201，第一栅介质层201的厚度通常为5nm。
如图8所示，在所述第一栅介质层201上覆盖第一导电栅层202。
如图9所示，图形化工艺去除外围区域200B/200C的第一导电栅层202、第一栅介质层201。
如图10所示，在感光区域200A和外围区域200B/200C形成第二栅介质层203，第二栅介质层203的厚度通常为4nm。
如图11所示，图形化工艺去除第二外围介质层区域200C的第二栅介质层203。
如图12、图13所示，在感光区域200A和外围区域200B/200C依次形成第三栅介质层204、第二导电栅层205，第三栅介质层204的厚度通常为2.5nm，第二导电栅层205的厚度通常为180nm。
如图14所示，去除感光区域200A的第二导电栅层205、第三栅介质层204、第二栅介质层203。
如图15所示，图形化工艺去除感光区域200A的第一导电栅层202、外围区域200B/200C的第二导电栅层205，形成栅极结构(在此步的图形化工艺中，栅介质层层201/203/204同样会由于蚀刻工艺而损失，图中未示意)，其中，感光区域200A形成例如源跟随晶体管，转移晶体管，复位晶体管，选择晶体管中至少一个的栅极结构，第一外围介质层区域200B用于形成HV/IO等高压器件的栅极结构，第二外围介质层区域200C形成低压器件的栅极结构。其中，第二外围介质层区域200C的晶体管的栅介质层（即第三栅介质层204）较薄，感光区域200A的晶体管的栅介质层（即第一栅介质层201）较厚，该厚栅介质层201是一次生长形成的，其厚度可以根据需要进行调节，避免了厚栅介质层多次生长过程中引起的厚栅介质层性能降低，并且通过厚栅介质层201生长形成后直接覆盖第一导电栅层202来保护厚栅介质层201，避免在薄栅介质层203、204生长过程中，厚栅介质层201表面接触光刻胶从而对厚栅介质层201造成损伤，提高了厚栅介质层性能，进而改善了图像传感器性能。
其中，所述第一栅介质层201、第二栅介质层203、第三栅介质层204的材质为SiO2，SiN，SiON，SiC, SiNC, SiONC中的任意一种或多种组合，所述第一导电栅层202、第二导电栅层205的材质为多晶硅或金属。
实施例二
图16-图21为根据本发明另一实施例的图像传感器中多栅晶体管的形成方法的过程示意图。
如图16所示，提供基底300，定义感光区域300A和外围区域300B/300C，感光区域300A与外围区域300B由浅沟槽进行隔离，在图中以虚线A3-A3进行区分，其中外围区域包括第一外围介质层区域300B和第二外围介质层区域300C，第二外围介质层区域300C与第一外围介质层区域300B同样由浅沟槽进行隔离，在图中以虚线B3-B3进行区分。
采用与现有技术类似的方法，在感光区域300A和外围区域300B/300C形成第一栅介质层301，第一栅介质层301的厚度通常为4nm，图形化工艺去除薄栅介质层区域300C的第一栅介质层301，在感光区域300A和外围区域300B/300C依次形成第二栅介质层302、第一导电栅层303，第二栅介质层302的厚度通常为2.5nm，第一导电栅层303的厚度通常为180nm。
如图17所示，图形化工艺去除感光区域300A的第一导电栅层303、第二栅介质层302，第一栅介质层301。
如图18、图19所示，在感光区域300A和外围区域300B/300C依次形成第三栅介质层304、第二导电栅层305，第三栅介质层304的厚度通常为5nm，第二导电栅层305的厚度通常为180nm。
如图20所示，去除外围区域300B/300C的第二导电栅层305、第三栅介质层304。
如图21所示，图形化工艺去除感光区域300A的第二导电栅层305、外围区域300B/300C的第一导电栅层303，形成栅极结构(在此步的图形化工艺中，栅介质层层301/302/304同样会由于蚀刻工艺而损失，图中未示意)，其中，感光区域300A形成例如源跟随晶体管，转移晶体管，复位晶体管，选择晶体管中至少一个的栅极结构，第一外围介质层区域300B用于形成HV/IO等高压器件的栅极结构，第二外围介质层区域300C形成低压器件的栅极结构。其中，第二外围介质层区域300C的晶体管的栅介质层（即第二栅介质层302）较薄，感光区域300A的晶体管的栅介质层（即第三栅介质层304）较厚，该厚栅介质层304是一次生长形成的，其厚度可以根据需要进行调节，避免了厚栅介质层多次生长过程中引起的厚栅介质层性能降低，并且通过厚栅介质层304生长形成后直接覆盖第二导电栅层305来保护厚栅介质层304，避免厚栅介质层304表面接触光刻胶从而对厚栅介质层304造成损伤，提高了厚栅介质层性能，进而改善了图像传感器性能。
其中，所述第一栅介质层301、第二栅介质层302、第三栅介质层304的材质为SiO2，SiN，SiON，SiC, SiNC, SiONC中的任意一种或多种组合，所述第一导电栅层303、第二导电栅层305的材质为多晶硅或金属。
本发明的提高多栅晶体管中厚栅介质层性能的方法，所述多栅晶体管包括至少两个栅介质层，其中厚栅介质层是一次生长形成的，避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (8)

1.一种提高多栅晶体管中厚栅介质层性能的方法，其特征在于，
所述多栅晶体管包括至少两个栅介质层，其中厚栅介质层是一次生长形成的，避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。
2.如权利要求1所述的提高多栅晶体管中厚栅介质层性能的方法，其特征在于，在厚栅介质层形成过程中，避免厚栅介质层表面接触光刻胶；厚栅介质层生长形成后直接覆盖导电栅层，提高厚栅介质层的性能。
3.如权利要求1所述的提高多栅晶体管中厚栅介质层性能的方法，其特征在于，先形成厚栅介质层，在所述厚栅介质层上覆盖导电栅层，图形化工艺去除薄栅区域对应的导电栅层、厚栅介质层，并在薄栅区域形成薄栅介质层；
通过厚栅介质层上的导电栅层保护厚栅介质层，避免在薄栅介质层生长过程中对厚栅介质层的损伤。
4.如权利要求1所述的提高多栅晶体管中厚栅介质层性能的方法，其特征在于，先形成薄栅介质层，在所述薄栅介质层上覆盖第一导电栅层，图形化工艺去除厚栅区域对应的第一导电栅层、薄栅介质层，并在厚栅区域形成厚栅介质层，再覆盖第二导电栅层；
其中厚栅介质层是一次生长形成的，避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。
5.如权利要求1所述的提高多栅晶体管中厚栅介质层性能的方法，其特征在于，所述栅介质层的材质为SiO2，SiN，SiON，SiC, SiNC, SiONC中的任意一种或多种组合。
6.如权利要求2所述的提高多栅晶体管中厚栅介质层性能的方法，其特征在于，所述导电栅层的材质为多晶硅或金属。
7.如权利要求1所述的提高多栅晶体管中厚栅介质层性能的方法，其特征在于，所述厚栅介质层的厚度可以根据需要进行调节。
8.如权利要求1所述的提高多栅晶体管中厚栅介质层性能的方法，其特征在于，所述厚栅介质层为图像传感器中的源跟随晶体管，转移晶体管，复位晶体管，选择晶体管中至少一个的栅介质层。
CN201910378031.3A 2019-05-08 2019-05-08 提高多栅晶体管中厚栅介质层性能的方法 Pending CN111916465A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910378031.3A CN111916465A (zh) 2019-05-08 2019-05-08 提高多栅晶体管中厚栅介质层性能的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910378031.3A CN111916465A (zh) 2019-05-08 2019-05-08 提高多栅晶体管中厚栅介质层性能的方法

Publications (1)

Publication Number Publication Date
CN111916465A true CN111916465A (zh) 2020-11-10

Family

ID=73241929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910378031.3A Pending CN111916465A (zh) 2019-05-08 2019-05-08 提高多栅晶体管中厚栅介质层性能的方法

Country Status (1)

Country Link
CN (1) CN111916465A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282103A (zh) * 1999-07-22 2001-01-31 国际商业机器公司 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺
US20050136632A1 (en) * 2003-12-17 2005-06-23 Rotondaro Antonio L. Implementation of split gate transistor technology with high-k gate dielectrics
CN101366114A (zh) * 2006-01-09 2009-02-11 美光科技公司 用于提供具有经p及n掺杂的栅极的集成电路的方法及设备
US20100026866A1 (en) * 2008-08-01 2010-02-04 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
US20150028402A1 (en) * 2013-07-23 2015-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Photodiode gate dielectric protection layer
US20170194372A1 (en) * 2016-01-04 2017-07-06 Dongbu Hitek Co., Ltd. Image Sensor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282103A (zh) * 1999-07-22 2001-01-31 国际商业机器公司 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺
US20050136632A1 (en) * 2003-12-17 2005-06-23 Rotondaro Antonio L. Implementation of split gate transistor technology with high-k gate dielectrics
CN101366114A (zh) * 2006-01-09 2009-02-11 美光科技公司 用于提供具有经p及n掺杂的栅极的集成电路的方法及设备
US20100026866A1 (en) * 2008-08-01 2010-02-04 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
US20150028402A1 (en) * 2013-07-23 2015-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Photodiode gate dielectric protection layer
US20170194372A1 (en) * 2016-01-04 2017-07-06 Dongbu Hitek Co., Ltd. Image Sensor

Similar Documents

Publication Publication Date Title
US10586706B2 (en) Gate cut with high selectivity to preserve interlevel dielectric layer
US6337284B1 (en) Liquid crystal display device and method of manufacturing the same
US9721978B2 (en) Thin film transistor device, manufacturing method thereof, and display apparatus
US8178374B2 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
US9711611B2 (en) Modified self-aligned contact process and semiconductor device
US7026649B2 (en) Thin film transistor and active matrix flat panel display using the same
US20060183645A1 (en) Method of fabricating thin film transistor of thin film transistor liquid crystal display and method of fabricating liquid crystal display
US20120280332A1 (en) Pixel structure and method for fabricating the same
CN111916465A (zh) 提高多栅晶体管中厚栅介质层性能的方法
US8497556B2 (en) Semiconductor devices with active semiconductor height variation
KR100624962B1 (ko) 플래쉬 메모리 소자의 제조방법
JP4152396B2 (ja) 薄膜トランジスタアレイの製造方法
CN107170710B (zh) 阵列基板的制备方法
US20200052067A1 (en) Semiconductor structure and method for preparing the same
CN108470691A (zh) 用于接触孔对准的多晶硅迭层测量图形的制造方法
KR20090103508A (ko) 반도체 소자
CN108807550B (zh) 半导体装置及其制造方法
US10090197B2 (en) Aggressive tip-to-tip scaling using subtractive integration
JP4299380B2 (ja) 半導体装置及びその製造方法
JP2004247606A (ja) フォトマスク、半導体装置及びその製造方法
US8871649B2 (en) Methods of forming trench/hole type features in a layer of material of an integrated circuit product
US9601349B2 (en) Etching method
CN112133706A (zh) 半导体结构及其形成方法
JP2001196463A (ja) 半導体装置の製造方法
KR20050042864A (ko) 반도체 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination