CN1267978C - 凸点的形成方法、半导体元件与半导体装置及其制造方法、电路板以及电子机器 - Google Patents

凸点的形成方法、半导体元件与半导体装置及其制造方法、电路板以及电子机器 Download PDF

Info

Publication number
CN1267978C
CN1267978C CNB031037755A CN03103775A CN1267978C CN 1267978 C CN1267978 C CN 1267978C CN B031037755 A CNB031037755 A CN B031037755A CN 03103775 A CN03103775 A CN 03103775A CN 1267978 C CN1267978 C CN 1267978C
Authority
CN
China
Prior art keywords
salient point
wire
electrode
semiconductor element
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031037755A
Other languages
English (en)
Other versions
CN1440062A (zh
Inventor
高桥卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1440062A publication Critical patent/CN1440062A/zh
Application granted granted Critical
Publication of CN1267978C publication Critical patent/CN1267978C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

一种凸点的形成方法，通过工具(30)，使金属丝(20)中形成球状的前端部(22)与电极(12)相焊接。金属丝(20)的一部分(24)，从焊接的前端部(22)引出。由工具(30)，使金属丝(20)中与前端部(22)相连续的部分在前端部(22)上压扁，在电极(12)上形成凸点(40)。在电极(12)上残留凸点(40)，将金属丝(20)切断。从而能够简单地形成容易进行金属丝焊接的凸点。

Description

凸点的形成方法、半导体元件与半导体装置 及其制造方法、电路板以及电子机器
技术领域
本发明涉及凸点(bump)的形成方法、带凸点的半导体元件及其制造方法、半导体装置及其制造方法、电路基板以及电子机器。
背景技术
在半导体装置的制造中，利用金属丝焊接(wire bonding)技术形成凸点的方法已为人所知。根据这种方法，将金属丝前端部形成球状，将该前端部保留在电极上，拉断金属丝。在历来的方法中，由于在凸点上残留有呈突起形状的金属丝的一部分，所以在凸点上难以重叠焊接(bonding)其它的金属丝。
发明内容
本发明的目的在于，可以简单地形成容易进行金属丝焊接的凸点。
(1)本发明中凸点的形成方法包括以下工序：
(a)将金属丝上形成球状的前端部，通过工具与电极相焊接。
(b)将所述金属丝的一部分，从焊接的所述前端部引出。
(c)由所述工具，使所述金属丝中与所述前端部连接的部分在所述前端部上压扁。
(d)在所述电极上，将所述金属丝的所述前端部以及所述压扁部分保留，将所述金属丝切断。
根据本发明，能够在电极上简单地形成具有几乎是平面的凸点。也就是说，由于使用在焊接时使用的工具，在电极上形成凸点，且将凸点的面处理平，所以制造工艺简单且迅速。
(2)在所述凸点的形成工艺中，在所述(b)工序中，可以将所述金属丝的一部分弯曲引出。
由此，能够容易地将金属丝中与前端部连续的部分在前端部上压扁。
(3)在所述凸点的形成工艺中，在所述(b)工序中，可以通过所述工具在所述前端部高度方向的移动使所述金属丝与所述电极的上方引出，可以通过所述工具在所述前端部宽度方向的移动使所述金属丝的一部分弯曲。
(4)在所述凸点的形成工艺中，在所述(c)工序中，对所述工具加压，压扁所述金属丝中与所述前端部连接的部分，同时使所述工具在所述前端部上沿所述前端部的宽度方向移动；在所述(d)工序中，通过将所述金属丝拉拔变薄而切断。
由此，加压时工具向金属丝前端部的宽度方向移动。这样，能够使凸点形成最合适的形状。进而由于能够将金属丝切断，使工序变得简单。
(5)在所述凸点的形成工艺中，在所述(c)工序中，可以使保留在所述金属丝的所述电极上的部分，具有与所述电极相连接的下端部，和大致呈平坦面的上端部。
(6)在所述凸点的形成工艺中，在所述(c)工序中，可以使形成的所述上端部在所述工具的移动方向上宽度变宽。
由此，例如可以在凸点的上端部能够便于焊接其它的金属丝。
(7)在所述凸点的形成工艺中，在所述(c)工序中，可以在所述(c)工序中，使形成的所述上端部沿所述工具的移动方向变低。
由此，例如可以在凸点的上端部能够便于焊接其它的金属丝。
(8)在所述凸点的形成工艺中，可以在对所述前端部施加超声波振动的同时实行所述(c)工序及(d)工序。
由此，使金属丝的连续加工性稳定。
(9)在所述凸点的形成工艺中，所述工具具有能够贯穿所述金属丝的孔；在所述(c)工序中，通过所述工具中所述孔的所述开口端部，使所述金属丝中与所述前端部连接的部分压扁。
(10)本发明的半导体元件的制造方法包含以下工序：
(a)将金属丝上形成球状的前端部，通过工具与具有集成电路的半导体元件的电极相焊接。
(b)将所述金属丝的一部分，从焊接的所述前端部引出。
(c)由所述工具，使所述金属丝中与所述前端部连接的部分在所述前端部上压扁，在所述电极上形成凸点。
(d)在所述电极上，将所述凸点保留，将所述金属丝切断。
根据本发明，能够在电极上简单地形成大致呈平面的凸点。也就是说，由于使用在焊接时使用的工具，在电极上形成凸点，且将凸点的面处理平，所以制造工艺简单且迅速。
(11)在所述半导体元件的制造方法中，在所述(b)工序中，可以将所述金属丝的一部分弯曲引出。
由此，能够容易地将金属丝中与前端部连续的部分在前端部上压扁。
(12)在所述半导体元件的制造方法中，在所述(b)工序中，可以通过所述工具在所述前端部高度方向的移动使所述金属丝与所述电极的上方引出，可以通过所述工具在所述前端部宽度方向的移动使所述金属丝的一部分弯曲。
(13)在所述半导体元件的制造方法中，在所述(c)工序中，对所述工具加压，压扁所述金属丝中与所述前端部连接的部分，同时使所述工具在所述前端部上沿所述前端部的宽度方向移动；在所述(d)工序中，通过将所述金属丝拉拔变薄而切断。
由此，加压时工具向金属丝前端部的宽度方向移动。这样，能够使凸点形成最合适的形状。进而由于能够将金属丝切断，使工序变得简单。
(14)在所述半导体元件的制造方法中，在所述(c)工序中，在所述前端部，可以使所述工具在与所述凸点连接的金属丝向所述凸点引出的方向上移动。
由此，例如可以使凸点的上端部在金属丝引出的方向上增大宽度，或随金属丝引出的方向而降低高度。
(15)在所述半导体元件的制造方法中，所述半导体元件是具有多个所述集成电路的半导体晶圆；所述电极在任一个包含所述集成电路区域的端部形成；在所述(c)工序中，在所述前端部上，所述工具，沿着从所述区域的端部向中央部的方向移动。
由此，例如可以使凸点的上端部在自半导体晶圆区域的端部到中央部的方向上增大宽度，或随半导体晶圆区域的端部到中央部的方向而降低高度。
(16)在所述半导体元件的制造方法中，所述半导体元件是半导体芯片；所述电极在所述半导体芯片的端部形成；在所述(c)工序中，在所述前端部上，所述工具，沿着从所述半导体芯片的端部向中央部的方向移动。
由此，例如可以使凸点的上端部在自半导体芯片的端部到中央部的方向上增大宽度，或随自半导芯片的端部到中央部的方向而降低高度。
(17)在所述半导体元件的制造方法中，在所述(c)工序中，可以形成具有与所述电极相连接的下端部，以及大致呈平坦面的上端部的凸点。
(18)在所述半导体元件的制造方法中，在所述(c)工序中，可以形成在所述工具的移动方向上宽度较大的所述上端部。
由此，例如可以在凸点的上端部能够容易地焊接其它的金属丝。
(19)在所述半导体元件的制造方法中，在所述(c)工序中，可以形成随所述工具的移动方向而变低的所述上端部。
由此，例如可以在凸点的上端部能够容易地焊接其它的金属丝。
(20)在所述半导体元件的制造方法中，可以在对所述前端部施加超声波振动的同时实行所述(c)工序及(d)工序。
由此，可使金属丝的连续加工性稳定。
(21)在所述半导体元件的制造方法中，所述工具可以具有能够贯穿所述金属丝的孔，在所述(c)工序中，可以通过所述工具中所述孔的所述端部，使所述金属丝中与所述前端部连接的部分压扁。
(22)在所述半导体元件的制造方法中，所述半导体元件具有多个所述电极，可以重复所述(a)到(d)的工序，在各电极中形成所述凸点。
(23)本发明中半导体装置的制造方法，包含所述带有凸点的半导体元件的制造方法，进而包含进行将所述凸点与引出脚相电连接的金属丝焊接的工序。
(24)在所述半导体元件的制造方法中，在所述金属丝焊接工序中，可以形成球状的第二金属丝前端部，将所述前端部与所述引出脚相焊接，将所述第二金属丝从所述引出脚引出到所述凸点，使所述第二金属丝的一部分与所述凸点相焊接。
(25)本发明中的半导体元件，是由所述方法所制造的。
(26)本发明中带有凸点的半导体元件，包括：具有集成电路及电极的半导体元件、和设置在所述电极上，具有与所述电极相连接的下端部及大致平坦面的上端部的用于与金属丝相连接的凸点，
形成的所述凸点的所述上端部，沿所述金属丝的引出方向宽，且从所述金属丝开始沿其引出方向距离越远越低。
根据本发明，凸点的上端部，沿所述金属丝的引出方向形成较宽，且从所述金属丝沿着离开其引出方向而逐渐降低。由此，例如在凸点的上端部能够容易地焊接其它的金属丝。
(27)在所述带有凸点的半导体元件中，所述半导体元件可以是具有多个所述集成电路的半导体晶圆。
(28)在所述带有凸点的半导体元件中，所述半导体元件可以是半导体芯片。
(29)本发明中所述带有凸点的半导体元件，包括：具有多个集成电路且具有形成在任意一个包含有所述集成电路的区域的端部上的电极的半导体晶圆；和设置在所述电极上且具有与所述电极相连接的下端部和大致呈平坦面的上端部的凸点，形成的所述凸点的所述上端部，从所述区域的端部向中央部的方向宽，且从所述区域的端部向中央部的方向越来越低。
根据本发明，凸点的上端部，是从所述区域的端部向中央部的方向宽，且从所述区域的端部向中央部的方向越来越低。由此，例如在凸点的上端部能够容易地焊接其它的金属丝。
(30)本发明中所述带有凸点的半导体元件，包括：具有集成电路且具有形成在端部的电极的半导体芯片；和设置在所述电极上且具有与所述电极相连接的下端部和大致呈平坦面的上端部的凸点，形成的所述凸点的所述上端部，从所述半导体芯片的端部向中央部的方向宽，且从所述半导体芯片的端部向中央部的方向越来越低。
根据本发明，凸点的上端部，是从所述半导体芯片的端部向中央部的方向宽，且从所述半导体芯片的端部向中央部的方向越来越低。由此，例如在凸点的上端部能够容易地焊接其它的金属丝。
(31)本发明中的半导体装置，是由所述方法所制造的。
(32)本发明中的半导体装置，包括带有凸点的半导体元件、与通过所述金属丝同所述凸点相电连接的引出脚。
(33)在所述半导体装置中，所述引出脚与所述金属丝的形成了球状的一侧的端部相焊接，所述凸点则与所述金属丝的另一端部相焊接。
(34)本发明中的电路基板，安装有所述半导体装置。
(35)本发明中的电子机器，具有所述半导体装置。
附图说明
图1A～图1C是说明本发明的第一实施方案中凸点的形成方法及带有凸点的半导体元件的制造方法的图。
图2A及图2B是说明本发明的第一实施方案中凸点的形成方法及带有凸点的半导体元件的制造方法的图。
图3是说明本发明的第一实施方案中带有凸点的半导体元件及其制造方法的图。
图4是沿图3中IV-IV线的剖面图。
图5是说明本发明的第一实施方案中带有凸点的半导体元件及其制造方法的图。
图6是说明本发明的第一实施方案中带有凸点的半导体元件及其制造方法的图。
图7是说明本发明的第一实施方案中带有凸点的半导体元件及其制造方法的图。
图8是沿图7中VIII-VIII线的剖面图。
图9是说明本发明的第二实施方案中半导体装置的制造方法的图。
图10是说明本发明的第二实施方案中半导体装置的制造方法的图。
图11是说明本发明的第二实施方案中半导体装置及其制造方法的图。
图12是说明本发明的第二实施方案中半导体装置及其制造方法的图。
图13A及13B是说明本发明的第二实施方案的变形例中半导体装置及其制造方法的图。
图14是说明本发明的第二实施方案中半导体装置的图。
图15A及15B是说明本发明的第三实施方案中半导体装置及其制造方法的图。
图16是图15A的局部放大图。
图17是说明本发明的第三实施方案中半导体装置及其制造方法的图。
图18是说明本发明的第三实施方案中半导体装置及其制造方法的图。
图19是说明本发明的第三实施方案中半导体装置的图。
图20是说明本发明的第三实施方案中半导体装置的图。
图21是表示本发明的实施方案中电路基板的图。
图22是表示本发明的实施方案中电子机器的图。
图23是表示本发明的实施方案中电子机器的图。
具体实施方式
下面参照附图对本发明的实施方案加以说明。但是，本发明并不限于以下的实施方案。
(第一实施方案)
图1A～图8是说明本实施方案带有凸点的半导体元件及其制造方法的图。在本实施方案中，在半导体元件10的电极12上形成凸点40。凸点40是通过使用工具30将金属丝20焊接在电极12上而形成的。凸点40被用作金属丝焊接的接头。
还有，本实施方案中带有凸点的半导体元件的制造方法，包含图1A～图2B所示的凸点的形成方法。
首先，如图1所示，准备半导体元件10。半导体元件10可以是半导体晶圆14(参照图5)，也可以是半导体芯片16(参照图6)。也就是说，既可以在晶圆状态一并完成凸点形成过程，也可以在芯片状态下完成。半导体元件10具有集成电路，例如，大多形成长方体(包含立方体或板状)的形状。集成电路大多在其中的一个面(例如最大的面)上形成。
半导体元件10具有一个或多个电极12。电极12是在半导体元件10的面上形成的薄平的垫。电极12在半导体元件10的具有集成电路的面上形成。这种情况下，电极12也可以在集成电路区域的外侧形成。在使用了半导体芯片16的情况下，电极12大多是在半导体芯片16的面的端部(例如外形的2边或4边的端部)而形成。同样，在使用了半导体晶圆14的情况下，电极12大多是在半导体晶圆14的一个包含集成电路的区域15(参照图5)的端部(例如区域的2边或4边的端部)而形成。电极12可以由铝系或铜系的金属而形成。
在半导体元件10中，在避开各电极12的至少一部分的位置上，形成钝化膜(图中未表示)。钝化膜，例如可以由SiO2、SiN、或聚酰亚胺等所形成。
如图1A所示，准备支承金属丝20的工具30。金属丝20是由金等导电性材料所构成。工具30，是使金属丝20的方向与电极12的面相垂直而支承金属丝20。在图1所示的例中，工具30有孔穴32，在孔穴32的内侧贯穿金属丝20。孔穴32的宽度(直径)形成得比金属丝20的宽度(直径)要大。这样，金属丝20能够在孔穴32的轴向送出。工具30也可以是半导体装置制造时所使用的毛细管。工具30还可以采用孔穴以外的引导装置来支承金属丝20。另外，工具30是通过图中未表示的支承体(例如超声波喇叭口)，支承在图中未表示的制造装置的本体(金属丝焊接装置)上的。
金属丝20由钳位器36所保持。钳位器36配置在工具30的上方，即与电极12相反的一侧。通过闭合钳位器36可以保持金属丝20。另一方面，在钳位器36开放时，工具30能够对金属丝20进行操作。而且，在图1所示的例中，工具30与钳位器36是分别构成，但工具30与钳位器36也可以具有一体的结构，例如，工具30可以兼有钳位器36的功能。
金属丝20的前端部22，在孔穴32中由电极12一侧的开口部向外部突出。这样，孔穴32的开口端部(或挤压部)34，就可以压下金属丝20的一部分(参照图1B、图2A及图2B)。如图中所示，开口端部34的一部分(工具的外周附近)也可以呈倾斜状态。或者是，开口端部34也可以呈平面状态。
如图1A所示，工具30配置在半导体元件10的电极12一侧(详细讲是电极12上方)。而且，金属丝20的前端部22形成球状(或块状)。也可以由热能(例如放电或气体火焰)，使前端部22熔融而形成球状。例如，可以采用图中未表示的电焊炬接近前端部22，进行高压放电，使前端部22熔融。
如图1B所示，将金属丝20的前端部22配置在任意一个电极12的上方，在钳位器36呈开放的状态下，使工具30下降。这样，将金属丝20的前端部22焊接在电极12上。详细地讲，通过工具30的开口端部34，压下金属丝20的前端部22。在前端部22被压下期间，最好能够施加超声波振动或热。这样，能够使前端部22与电极12之间实现状态良好的接合。而且，由于开口端部34的压力，使得在金属丝20的前端部22上，形成上端部以及面积比上端部大(或宽度大)的下端部。
其后，如图1C所示，将金属丝20的一部分24，从焊接后的前端部22引出。由于前端部22与电极12呈接合的状态，所以通过使工具30向离开电极12的方向的移动，能够使金属丝20的一部分24从焊接后的前端部22引出。
在图1C所示的例中，是将金属丝20的一部分24弯曲引出。这样，金属丝20中与前端部22相连接的部分，就容易在前端部22上被压扁。例如，可以通过工具30在前端部22的高度方向上的移动，使金属丝20从电极12的上方引出，其后，通过工具30在前端部22的宽度方向上的移动，使金属丝20的一部分24弯曲。金属丝20的一部分24弯曲的形态(形状及方法等)并不限于上述形式。
如图2A所示，通过工具30，使金属丝20中与前端部22相连接的部分被压扁。详细地讲，金属丝20中从前端部22所引出的部分(金属丝20的一部分24)之中，至少与前端部22相连续的部分被压扁。如图2A所示，可以通过开口端部34中以孔穴32为基准的一侧的部分(与工具30移动的一侧的相反一侧的部分)将金属丝20压扁。金属丝20中与前端部22相连接的部分，在前端部22上被压扁成平坦的形状。压扁时，最好能够施加超声波振动。超声波振动是通过工具30而施加于前端部22。这样，就在电极12上形成凸点40。而且，凸点40具有与电极12相连接的前端部44、以及大致呈平坦面(金属丝凸起的压扁面)的上端部42(参照图4)。
在图2A所示的例中，工具30，在对前端部22加压的同时，在前端部22上向前端部22的宽度方向(图2A中箭头所示方向)移动。换言之，工具30，在对前端部22加压的同时，在与半导体元件10的面相平行的方向移动。这样，就形成如图3和图4所示的具有最佳形状的凸点40。这里，图3是凸点形成后半导体元件的平面图，图4是沿图3中IV-IV线的剖面图。
在工具30向前端部22的宽度方向(图3及图4中箭头所示方向)移动的工序中，也可以将凸点40的上端部42，在工具30的移动方向上加宽(细长)。换言之，可以将凸点40的上端部42作成俯视观察凸点40时大致呈椭圆形状。
这样，在以后的工序中，在凸点40的上端部42上，就能够便于进行其它金属丝120的焊接(参照图7与图8)。详细地讲，将金属丝120在凸点40变宽的方向上引出，能够较大地确保金属丝120与凸点40之间的接合区域。因此，能够在可靠与稳定的状态下，将金属丝120焊接在凸点40上。
在工具30向前端部22的宽度方向(图3及图4中箭头所示方向)移动的工序中，凸点40的上端部42，可以随工具30的移动方向变低而形成。换言之，凸点40的高度，可以随工具30的移动方向变低而倾斜。
这样，在以后的工序中，在凸点40的上端部42上，就能够容易地与其它金属丝120相金属丝焊接(参照图7与图8)。详细地讲，将金属丝120从凸点40高端一侧进入而引向凸点40，能够使金属丝120与半导体元件10之间的距离增大。因此能够防止金属丝120与半导体元件10之间的接触。而且，由于能够容易地回避金属丝120与半导体元件10之间的接触，所以就没有金属丝120的绕环(loop)形状、绕环高度、电极12与半导体芯片16的角部(边缘)之间的距离等设计上的制约，能够进行自由的设计(例如金属丝的低绕环化及短绕环化)。
这里，图7与图8是说明工具30的移动方向(前端部22的宽度方向的移动方向)的图。详细地讲，图7是凸点形成后半导体元件的平面图，图8是沿图7中VIII-VIII线的剖面图。还有，图7中箭头所示的方向，是指在后面的工序中连接的金属丝120向凸点40引出的方向。金属丝120是为了将半导体芯片16的电极12，与其它的电子部件(例如基板的布线或其它电子芯片)相电连接的线。
如图7所示，可以使工具30向与凸点40相连接的金属丝120向凸点40引出的方向移动。而且，金属丝120的引出方向，并不限于图7中箭头所示的方向，可以根据凸点40(或电极12)的位置而自由地决定。
在多个电极12形成于半导体芯片16的端部(图7中外形4边的端部)的情况下，可以将工具30由半导体芯片16的端部向中央部的方向移动。如图7所示，在多个电极12形成于半导体芯片16的端部的情况下，金属丝120大多是由半导体芯片16的端部向中央部的方向而引出。例如，多个中的2个以上的金属丝120，向半导体芯片16中央部的一点(图中未表示)收缩的方向延伸而引出到凸点40。
这样，如图7与图8所示，凸点40的上端部就能够在金属丝120的引出方向上变宽(细长)。而且，如图8所示，凸点40的上端部42还能够随金属丝120的引出方向变低(薄)而形成。即，能够使凸点40中半导体芯片的端部一侧比中央部高。其效果已经在前面做了叙述。
而且，上面对工具30的移动方向的说明，并不限于半导体芯片16，也可以适用于半导体晶圆14。详细的讲，如图5与图6所示，将半导体芯片16替换成在半导体晶圆14中的任一个包含集成电路的区域15，同样可以适用上述关于工具30的移动方向的说明。
在图2A及图2B所示的例子中，通过工具30在前端部22宽度方向上的移动，使金属丝20拉拔延伸变薄并切断，在这种情况下，工具30，使金属丝20中插入工具30的孔穴32中的部分，向离开前端部22的方向(图2A中箭头所示方向)移动。由此，可以使凸点40的上端部42成为最合适的形状，同时将金属丝20切断。而且，在施加超声波振动的同时使工具30在前端部22宽度方向上移动，能够将金属丝20在所定的位置切断。也就是说，在形成多个凸点40的情况下，每次都能够将金属丝20在所定的位置切断。因此，金属丝20突出工具30外部部分的长度也每次都能够保持一定，由此，球状的前端部22的直径的大小也每次都能够保持一定，所以使金属丝20的连续加工性稳定。
而且，在半导体元件具有多个电极12的情况下，重复上述各工序(图1A～图2B)，在各电极上形成凸点40。也就是说，图2B中所示工具30的外部突出的金属丝20的前端部，如图1A所示，再一次形成球状，与半导体元件中其它电极相焊接。
在上述例中，表示了在半导体元件10的电极12上形成凸点的情况。但在本实施方案的凸点的形成方法中，并不限于电极的形式。例如也可以在引出脚(基板的布线或引线框的内部引线)的一部分上形成凸点。
根据本实施方案中带有凸点的半导体装置的制造方法，能够在电极12上简单地形成具有几乎平坦面的凸点40。而且，由于使用焊接时所使用的工具30，能够在电极12上形成凸点40，且凸点40具有几乎平坦的面，所以能够使制造工序简单且迅速。由此，例如，就没有必要另外进行使凸点40的面平坦的工序(例如整平工序)。
而且，由于凸点40能够在后面工序中进行的金属丝焊接中形成最合适的形状，所以能够防止金属丝120对于凸点40的位置偏差，及金属丝120的弯曲焊接等。
还有，本实施方案中凸点40的形成方法，能够从上述制造方法中所说明的内容所导出的事项(结构、作用及效果)中任意地选择适用。
图3～图8是说明本实施方案中带有凸点40的半导体元件的图。所述带有凸点40的半导体元件，可以是由上述方法所制造的元件。而且，在以下的说明中，对于由上述方法的内容所导出事项都予以省略。
半导体元件10，可以是图5所示的半导体晶圆14，也可以是图6所示的半导体芯片16。
半导体元件10，具有设置在电极12上的凸点40。凸点40具有与所述电极相连接的下端部44，以及有几乎平坦面(凸点的压扁面)的上端部42。
如图3所示，凸点40的上端部42，在半导体元件10的平面视图中，在一定的方向上变宽。详细地讲，如图7所示，上端部42，在金属丝120的向凸点40引出的方向上变宽。或者是，上端部42，在自半导体芯片16(或半导体晶圆14的区域15(参照图5))的端部向中央部的方向上变宽。
如图4所示，凸点40的上端部42，在一定方向上倾斜。可以是如图4所示的上端部42的一部分倾斜，也可以是全体倾斜。上端部42，至少有一部分是呈几乎平坦的面。如图8所示，上端部42，是呈随着金属丝120向凸点40引出的方向上变低而倾斜。或者是，上端部42，随着从自半导体芯片16(或半导体晶圆14的区域15(参照图5))的端部向中央部的方向上变低而倾斜。
根据本实施方案中带有凸点的半导体元件，在凸点40的上端部42上，能够容易地金属丝焊接金属丝(例如金属丝120)。
(第二实施方案)
图9～图14是本实施方案中半导体装置及其制造方法的说明图。在本实施方案中，在凸点40上进行金属丝120的第二金属丝焊接。
在以下所表示的例中，使用上述实施方案中所说明的带有凸点的半导体芯片(包括在上述方法中所制造的半导体芯片)，制造半导体装置。还有，半导体芯片16，可以由多个单片化而形成上述带有凸点的半导体晶圆14。
或者是，本实施方案的内容，也可以适用于与上述实施方案中不同的半导体芯片(例如周知的半导体芯片)。
图9～图12是说明金属丝120的第二金属丝焊接的图。图10是图9的半导体芯片的部分平面图，图12是图11的半导体芯片的部分平面图。还有，在图10中，以双点划线来表示工具。
首先，如图9所示，在半导体芯片16的外侧配置电极52。在图9所示的例中，电极52是基板50上支承的引出脚(或布线)的一部分。电极52，也可以是台阶。通过半导体芯片16在基板50上的安装，将电极52配置于半导体芯片16的外侧。
基板50，可以由有机系(聚酰亚胺树脂等柔性基板)或无机系(陶瓷基板、玻璃基板)中的任意材料所构成，还可以是由它们所组成的复合结构(玻璃环氧树脂基板)。基板50可以是单层基板，也可以是多层基板。
作为变形例，电极52也可以是板材的引线框上所支承引出脚的一部分(例如内部引线)。在这种情况下，引出脚不被部件所支承，成为自由端。引出脚具有内部引线与外部引线，内部引线部分面向半导体芯片16的电极12而配制。通过将半导体芯片16安装在图中未表示的芯片座(或散热片)上，将电极52配置于半导体芯片16的外侧。
如图9所示，准备支承金属丝120的工具130。而且，金属丝120的前端部122形成球状，金属丝120的前端部122通过工具130与电极52相焊接。金属丝120、工具130、以及钳位器136的事项，都可以适用上述内容。工具130具有孔穴132及开口部134。而且，金属丝120的前端部122形成球状的方法也与上述相同。
如图9所示，前端部122与电极52相焊接后，将金属丝120引出到电极52上的凸点40。详细地讲，如图10所示，将金属丝120引出到超过凸点40的中心线L的位置。这里，如图10所示，中心线L是在金属丝120引出的方向上通过凸点40的宽度中心的假想线，是指与金属丝120引出的方向垂直的假想线。
而且，金属丝120的一部分与凸点40相焊接。在这种情况下，工具130(详细讲是开口部134)中，使用在金属丝120引出的方向上第一电极一侧的部分进行焊接。也可以如图9及图10所示，金属丝120的一部分，焊接在凸点40中金属丝120引出方向的中心(与图10的中心线L相重合的部分)。或者是，焊接于超过中心线的部分(图10的中心线L右侧的部分)。在如图9及图10所示的例中，由开口部134，紧压带有凸点40中金属丝120引出方向中心的区域。如图9及图10所示，可以将凸点40及金属丝120的重合部分的一部分焊接，也可以全部焊接。在前者的情况下，希望能够将在金属丝120中，凸点40中超过金属丝120引出方向中心部分(图10的中心线L左侧的部分)的至少一部分紧压。这样做，可以由未紧压而残留的部分支承(提升)金属丝120。即，能够防止金属丝120与半导体芯片16的接触。
在向凸点40的焊接工序中，希望能够在施加超声波振动的同时而进行。超声波振动是通过工具130而施加于凸点40的。这样，得到金属丝120与凸点40之间良好状态的焊接。
在图9所示的例中，对工具30加压，使金属丝120的一部分压扁的同时，在凸点40上向凸点40的宽度方向上移动。换言之，在紧压凸点40的同时，使工具130在对于半导体芯片16的面相平行的方向滑动。在这种情况下，也可以使工具130在金属丝120的向凸点40引出的方向(图9(或图10)的箭头所示的方向)移动。
这样，凸点40(特别是上端部42)，在金属丝120的引出方向上变宽(细长)。这样，在以后的工序中，在凸点40上，就能够容易地与其它金属丝220相金属丝焊接(参照图15A)。详细地讲，能够确保金属丝220与凸点40焊接区域的扩大，能够在确实且稳定的状态下，使金属丝220与凸点40相焊接。而且，由于凸点40在金属丝120的引出方向上变宽，所以能够防止相邻的凸点40相互之间的短路，进而，由于在工具130的移动方向上凸点40变宽，所以并不限于由超声波振动使凸点40变宽的方向，可以使凸点40在自由头的方向上变宽。
而且，还可以通过工具30的移动，使凸点40的上端部42，随着金属丝120向凸点40的引出方向而变低(变薄)。
这样，在以后的工序中，在凸点40上，就能够容易地与其它金属丝220相金属丝焊接(参照图15A)。详细地讲，金属丝220的形成了球状的前端部222，就能够容易地焊接在偏离凸点40中心的位置上。
在图9及图11所示的例中，通过工具130在前端部122的宽度方向上的移动，使金属丝120拉拔变薄而切断。在这种情况下，工具130，插入金属丝120中工具130的孔穴132的部分，向离开凸点40的方向(图9中箭头所示方向)移动。由此，能够使凸点40成为最合适的形状的同时，使金属丝120切断。而且，在施加超声波振动的同时使工具130向凸点40宽度方向上移动，能够使金属丝120在所定的位置切断。也就是说，在形成多个凸点40的情况下，每次都能够将金属丝120在所定的位置切断。因此，金属丝120突出工具130外部部分的长度也每次都能够保持一定，由此，球状的前端部122的直径的大小也每次都能够保持一定，所以使金属丝120的连续加工性稳定。
这样，如图11及图12所示，在凸点40上形成金属丝120的焊接部126。如图11所示，金属丝120的焊接部126，在焊接之前被压扁为比金属丝120的直径较小的尺寸。而且，在半导体芯片16具有多个凸点40的情况下，重复上述各工序，形成多个金属丝120。
在上述例中，表示了通过金属丝120使基板50的电极52(引出脚的一部分)与半导体芯片16相电连接的例子，但本实施方案中半导体装置的制造方法，并不限于上述例。例如，同样也适于通过金属丝120使多个半导体芯片的电极与电极之间的电连接。
根据本实施方案中半导体装置的制造方法，金属丝120的一部分，在金属丝120引出方向的中心或超过该中心的部分上焊接。由此，例如，由工具130，能够避免对金属丝120中，超出凸点40的金属丝120引出方向的电极52侧的部分的紧压。由此能够防止金属丝120的下垂。所以，能够在确实且稳定的状态下，使金属丝120与凸点40相焊接。
下面，对本实施方案的变形例加以说明。如图13A及图13B所示，在本变形例中，在将金属丝120的一部分与凸点40相焊接的工序中，将凸点40的一部分压扁。即，如图13A所示，将工具130的开口部134，向凸点40的方向加压，使凸点40的一部分塑性变形。在凸点40的平面视图中，凸点40的被压扁的区域，与接触开口部134的部分相重合。凸点40的被压扁的区域，也可以同上述金属丝120与凸点40相连接的部分相同。
而且，还可以在加压使凸点40的一部分被压扁的同时，使工具130在凸点40上沿凸点40的宽度方向(图13A的箭头所示方向)上移动。工具130的移动形态及由此产生的效果与以上所记述的相同。
这样，如图13B所示，在金属丝120的与凸点40的焊接部126中，能够将凸点40的一部分压扁。
根据本变形例，可以以凸点40中未压扁的部分为支点，将金属丝120在与半导体芯片16相反的方向(上方)上提升。即，能够防止金属丝120与半导体芯片16的接触。
还有，本实施例可以从上述的制造方法中说明的内容所导出的事项(结构、作用及效果)中任意选择适用。
图14是表示适用本实施方案的半导体装置的例。在图14所示的例中，半导体装置包括多个半导体芯片16、18，具有电极52的基板50，密封部60、以及外部接头62。还有，本实施方案中的半导体装置，并不限于以下的例子。
在基板50上形成布线，布线的一部分成为电极52。多个半导体芯片16、18，在基板50上叠层。详细地讲，半导体芯片18在基板50上面朝下安装，半导体芯片16配置在半导体芯片18上。半导体芯片16的具有电极12的面向与半导体芯片18相反的一侧而配置，能够通过金属丝120与基板50相电连接。详细地讲，在半导体芯片16上设置凸点40，凸点40与基板50的电极52之间，通过金属丝120与基板50相电连接。由金属120进行连接的结构，如上述相同。
密封部60大多为树脂(例如环氧树脂)。而且，在基板50上设置有多个外部接头52(例如焊锡球)。外部接头52与基板50的布线相电连接。例如，通过基板50的贯通孔(图中未表示)，设置在安装有多个半导体芯片16、18的相反的一侧。
根据本实施方案中的半导体装置，能够实现金属120的低绕环化，而且能够提供电连接信赖性高的装置。
还有，本实施例中的半导体装置。可以从上述的制造方法中说明的内容所导出的任一事项(结构、作用及效果)中选择适用。例如也可以用其它的半导体芯片代替上述基板50，同样可适用本实施方案。
(第三实施方案)
图15A～图20表示了本实施方案中的半导体装置及其制造方法。在本实施方案中，对于已经焊接了金属120的凸点40，再进行焊接其它的金属丝220。
在以下所表示的例中，包含有在上述实施方案中说明的制造方法。或者是，在实行了与上述实施方案不同的工序(例如周知的金属丝焊接工序)之后，再实行本实施方案的内容。
图15A及图15B是表示金属丝焊接工序的图。图16是图15的部分放大图。图17是图16所示连接结构的平面图，工具被省略。图18是说明向金属丝连接部分的图。
如图15A所示，在上述实施方案中说明的图1所示的形态中，进而准备有其它的电极122。在图15A所示的例中，多个半导体芯片16、116在基板上叠层，使各电极52、12、112露出。半导体芯片116安装在半导体芯片16上。在这种情况下，上侧半导体芯片116的外形，大多比下侧半导体芯片16的外形要小。
如图15A所示，准备支承金属丝220的工具230。而且，金属丝220的前端部222形成球状。金属丝220、工具230、以及钳位器236的事项，都可以适用上述内容。工具230具有孔穴232及开口部234。而且，金属220的前端部222形成球状的方法也与上述相同。
而且，通过工具230的开口部234，金属丝220的前端部222与凸点40相焊接。在这种情况下，如图16及图17所示，前端部222的至少一部分，与金属丝120相重合而焊接。由此，能够有效地利用凸点40的平均面积。还有，希望能够在施加超声波振动的同时进行焊接。
如图16所示，所述焊接工序，是通过金属丝220的前端部222以及工具230，将与凸点40相连接的金属丝120中未压扁的部分不压扁而进行。在这种情况下，希望金属丝220的前端部222以及工具230，与金属丝120中未压扁的部分呈非接触状态。这里，金属丝120中未压扁的部分，是指在将金属丝120焊接于凸点40的工序中未被压扁的部分。即，金属丝120中压扁的部分是金属丝120的焊接部126。
根据图18所示例中的说明，上述焊接工序，是将金属丝220的前端部222以及工具230，不是在金属丝120的X地点，而是在未压扁的部分(X地点的左侧)非接触进行。这里，图18中的X地点，是指因金属丝120的向凸点40的焊接而压扁的区域的边界点。
由此，能够防止已经与凸点40焊接的金属丝120的绕环形状的变形。详细地讲，金属丝120绕环的高度变低能够防止与半导体芯片16接触、金属丝120向横方向的倾倒、以及金属丝120绕环的损伤等。
或者是，也可以将金属丝220的前端部222以及工具230，不是在图18所示金属丝120的Y地点，而是在未压扁的部分(Y地点的左侧)非接触进行。这里，图18中的Y地点，是指金属丝120的直径(厚度)成为原来的约1/2的边界点。由此，能够更确实地达到上述效果。
或者是，也可以将金属丝220的前端部222以及工具230，不是在图18所示金属丝120的Z地点，而是在未压扁的部分(Z地点的左侧)非接触进行。这里，图18中的Z地点，是指金属丝120的直径(厚度)成为原来的约1/3的边界点。由此，能够更确实地达到上述效果。
如图17所示，也可以将金属丝220的前端部222的中心(图17中自金属丝220的前端部222到孔穴232内的连续部分)，配置于超出凸点40的金属丝120的引出方向的中心的部分(图17中中心线L的右侧)，而进行焊接。也就是说，前端部222的中心，可以偏离金属丝120向凸点40的引出方向的中心。在这种情况下，只要是凸点40(特别是上端部42)在金属丝120的引出方向上宽度较大，就能够确保凸点40与金属丝220之间大的焊接区域。凸点40宽度增大的形态，与上述第一及第二实施方案中说明的形态相同。进而，使凸点40沿着金属丝120的引出方向变低而倾斜，能够容易地将金属丝220的前端部222安装在凸点40上。凸点40的倾斜形态，与上述第一及第二实施方案中说明的形态相同。由此，能够以确实且稳定的状态，将金属丝220的前端部222焊接于凸点40。
如图17所示，也可以将前端部222的全体，配置于超出凸点40的金属丝120的引出方向的中心的部分(图17中中心线L右侧的部分)，也可以带有凸点40的金属丝120的引出方向的中心(图17中与中心线L重合的部分)而配置。还有，金属丝220的前端部222，可以是如图17所示一部分与凸点40相重合而焊接，也可以前端部222的全体与凸点40的一部分相重合而焊接。
如图15B所示，在上述焊接工序后，将金属丝220与电极112相电连接。详细地讲，预先在电极112上形成凸点140，金属丝220向凸点140引出，金属丝220的一部分与凸点140相焊接。如果凸点140与凸点40以同样的形态形成，则在向凸点140的焊接工序中，就能够达到第二实施方案中说明的效果。
根据本实施方案中半导体装置的制造方法，由于通过金属丝220的前端部222以及工具230，能够进行将金属丝120未压扁的部分不压扁的焊接，所以不会发生金属丝120与凸点40的接触不良，还能够将新的金属丝220焊接于凸点40。
还有，本实施方案中半导体装置的制造方法，还可以从对上述制造方法中说明的内容所导出的任一事项(结构、作用及效果)中进行选择适用。
图19是表示适用本实施方案的半导体装置的一例。在图19所示的例子中，半导体装置包含多个半导体芯片16、116、216，具有电极52的基板50，密封部60，以及外部接头62。基板50、密封部60、以及外部接头62的内容，与上述相同。而且，本实施方案中的半导体装置，并不限于以下的例。
多个半导体芯片16、116、216在基板上叠层。详细地讲，半导体芯片16在基板50上面朝下安装，半导体芯片116配置在半导体芯片16上，半导体芯片216配置在半导体芯片116上。半导体芯片16、116、216的具有电极的面向与基板50相反的一侧而配置，能够通过金属丝120与基板50相电连接。由金属丝120、220进行连接的结构，如上述相同。
根据本实施方案中的半导体装置，能够实现金属丝120、220的低绕环化，而且能够提供电连接可靠性高的装置。
图20是表示适用本实施方案的半导体装置的一例。在图20所示的例子中，半导体装置包含多个半导体芯片16、116、316，密封部70，以及装载密封部70的芯片座72、及引出脚74。该半导体装置，具有QFP(QuadFlat Package)型的封装结构。
芯片座72的一侧的面上安装有多个半导体芯片16、116、316，另一侧的面从密封部70露出。密封部70大多使用环氧树脂。引出脚74包含与密封部70内某一半导体芯片(图20中为半导体芯片16)相电连接的内部引出脚76、与从密封部70向外部突出的外部引出脚78。外部引出脚78弯曲成所定的形状(图20中为翅膀形状)，作为半导体装置的外部接头。如图所示，外部引出脚78中设置有焊料材料等金属皮膜(例如电镀膜)。各半导体芯片16、116、316通过金属丝120、220而相互电连接。由金属丝连接的结构，与上述相同。
根据本实施方案中的半导体装置，能够实现金属丝120、220的低绕环化，而且能够提供电连接信赖性高的装置。
图21表示采用上述实施方案的电路基板。图19所示的半导体装置1，安装在电路基板80上。电路基板80，例如，一般使用玻璃环氧树脂基板等有机系的基板。在电路基板80中，例如形成由铜等构成的布线图形82，构成所希望的电路，布线图形82与半导体装置的外部接头相焊接。
作为具有本发明中半导体装置的电子机器，图22表示的是便携式计算机1000，图23表示的是携带电话2000。
本发明并不限于上述实施方案，还可以做种种变化。例如，本发明还包括与本实施方案中说明的结构具有实质性相同的结构(例如功能、方法、及结果相同的结构，或目的及结果相同的结构)。而且，本发明还包含对本实施方案中说明的结构进行非本质性置换而得到的结构。而且，本发明还包括能够起到与本实施方案中说明的结构具有同一作用效果的结构，以及能够达到同一目的的结构。而且，本发明还包括在本实施方案中说明的结构中附加公知技术所得到的结构。

Claims (32)

1.一种凸点的形成方法，包括：
将金属丝上形成球状的前端部，与电极相焊接的金属丝焊接工序；
将所述金属丝的一部分，从焊接的所述前端部引出的金属丝引出工序；
将所述金属丝中与所述前端部连接的部分在所述前端部上压扁，在所述电极上形成凸点的金属丝压扁工序；以及
在所述电极上保留所述凸点，将所述金属丝切断的金属丝切断工序。
2.根据权利要求1所述的凸点的形成方法，其特征在于：在所述金属丝引出工序中，使所述金属丝的一部分弯曲引出。
3.根据权利要求2所述的凸点的形成方法，其特征在于：在所述金属丝引出工序中，通过使所述金属丝从所述电极的上方引出，并沿与所述电极的面平行的方向移动而使所述金属丝的一部分弯曲。
4.根据权利要求1～3中任一项所述的凸点的形成方法，其特征在于：在所述金属丝压扁及切断工序中，一边压扁所述金属丝中与所述前端部连接的部分，一边在所述前端部上沿与所述电极的面平行的方向将所述金属丝拉拔变薄而切断所述金属丝。
5.根据权利要求4所述的凸点的形成方法，其特征在于：在所述金属丝压扁工序中，使所述凸点，具有与所述电极相连接的下端部，和呈平坦面的上端部。
6.根据权利要求5所述的凸点的形成方法，其特征在于：在所述金属丝压扁工序中，使形成的所述上端部在规定方向上细长。
7.根据权利要求5所述的凸点的形成方法，其特征在于：在所述金属丝压扁工序中，使形成的所述上端部沿规定方向倾斜变低。
8.根据权利要求1～3中任一项所述的凸点的形成方法，其特征在于：在对所述前端部施加超声波振动的同时实行所述金属丝压扁及切断工序。
9.一种带有凸点的半导体元件的制造方法，包括：
将金属丝上形成球状的前端部，与具有集成电路的半导体元件的电极相焊接的金属丝焊接工序；
将所述金属丝的一部分，从被焊接的所述前端部引出的金属丝引出工序；
将所述金属丝中与所述前端部相连续的部分在所述前端部上压扁，在所述电极上形成凸点的金属丝压扁工序；以及
在所述电极上，将所述凸点保留，将所述金属丝切断的金属丝切断工序。
10.根据权利要求9所述的带有凸点的半导体元件的制造方法，其特征在于：在所述金属丝引出工序中，将所述金属丝的一部分弯曲引出。
11.根据权利要求10所述的带有凸点的半导体元件的制造方法，其特征在于：在所述金属丝引出工序中，通过使所述金属丝从所述电极的上方引出，并沿与所述电极的面平行的方向移动而使所述金属丝的一部分弯曲。
12.根据权利要求9～11中任一项所述的带有凸点的半导体元件的制造方法，其特征在于：在所述金属丝压扁及切断工序中，一边压扁所述金属丝中与所述前端部连接的部分，一边在所述前端部上沿与所述电极的面平行的方向将所述金属丝拉拔变薄而切断所述金属丝。
13.根据权利要求12所述的带有凸点的半导体元件的制造方法，其特征在于：在所述金属丝压扁工序中，使所述凸点，具有与所述电极相连接的下端部，和呈平坦面的上端部。
14.根据权利要求13所述的带有凸点的半导体元件的制造方法，其特征在于：所述半导体元件是具有多个所述集成电路的半导体晶片；所述电极形成在任一个包含所述集成电路的半导体芯片区域的端部；在所述金属丝压扁工序中，使所述前端部从所述半导体芯片区域的端部向中央部的方向成为细长。
15.根据权利要求13所述的带有凸点的半导体元件的制造方法，其特征在于：所述半导体元件是具有多个所述集成电路的半导体晶片；所述电极形成在任一个包含所述集成电路的半导体芯片区域的端部；在所述金属丝压扁工序中，使所述前端部从所述半导体芯片区域的端部向中央部的方向倾斜变低。
16.根据权利要求13所述的带有凸点的半导体元件的制造方法，其特征在于：所述半导体元件是半导体芯片；所述电极形成在所述半导体芯片的端部；在所述金属丝压扁工序中，使所述前端部从所述半导体芯片的端部向中央部的方向成为细长。
17.根据权利要求13所述的带有凸点的半导体元件的制造方法，其特征在于：所述半导体元件是半导体芯片；所述电极形成在所述半导体芯片的端部；在所述金属丝压扁工序中，使所述前端部从所述半导体芯片的端部向中央部的方向倾斜变低。
18.根据权利要求9～11中任一项所述的带有凸点的半导体元件的制造方法，其特征在于：在对所述前端部施加超声波振动的同时实行所述金属丝压扁及切断工序。
19.根据权利要求9～11中任一项所述的带有凸点的半导体元件的制造方法，其特征在于：所述半导体元件具有多个所述电极，通过重复所述金属丝焊接到所述金属丝切断的工序，在各电极上形成所述凸点。
20.一种带有凸点的半导体元件，包括：具有集成电路及电极的半导体元件、和设置在所述电极上，具有与所述电极相连接的前端部及平坦面的上端部的用于与金属丝相连接的凸点，
形成的所述凸点的所述上端部，沿所述金属丝的引出方向成为细长，且沿所述金属丝的引出方向倾斜变低。
21.根据权利要求20所述的带有凸点的半导体元件，其特征在于：所述半导体元件是具有多个所述集成电路的半导体晶片。
22.根据权利要求20所述的带有凸点的半导体元件，其特征在于：所述半导体元件是半导体芯片。
23.一种带有凸点的半导体元件，包括：具有多个集成电路且具有形成在任意一个包含有所述集成电路的半导体芯片区域的端部上的电极的半导体晶片；和设置在所述电极上且具有与所述电极相连接的下端部和呈平坦面的上端部的凸点，
形成的所述凸点的所述上端部，从所述半导体芯片区域的端部向中央部的方向成为细长，且从所述半导体芯片区域的端部向中央部的方向倾斜变低。
24.一种带有凸点的半导体元件，包括：具有集成电路且具有形成在端部的电极的半导体芯片；和设置在所述电极上且具有与所述电极相连接的下端部和呈平坦面的上端部的凸点，
形成的所述凸点的所述上端部，从所述半导体芯片的端部向中央部的方向成为细长，且从所述半导体芯片的端部向中央部的方向倾斜变低。
25.一种半导体装置，包括：具有集成电路及电极的半导体元件；和设置在所述电极上且具有与所述电极相连接的下端部和呈平坦面的上端部的凸点；引出脚；以及从所述引出脚向所述凸点的方向引出的、与所述引出脚及所述凸点电连接的金属丝，
形成的所述凸点的所述上端部，沿所述金属丝的引出方向成为细长，且从所述金属丝开始沿其引出方向倾斜变低。
26.一种半导体装置，包括：具有集成电路且具有形成在端部的电极的半导体芯片；和设置在所述电极上且具有与所述电极相连接的下端部和呈平坦面的上端部的凸点；引出脚；以及从所述引出脚向所述凸点的方向引出的、与所述引出脚及所述凸点电连接的金属丝，
形成的所述凸点的所述上端部，从所述半导体芯片的端部向中央部的方向成为细长，且从所述半导体芯片的端部向中央部的方向倾斜变低。
27.根据权利要求25所述的半导体装置，其特征在于：在所述引出脚上接合有所述金属丝的形成了球状的一侧的端部，在所述凸点上接合有所述金属丝的另一端部。
28.根据权利要求26所述的半导体装置，其特征在于：在所述引出脚上接合有所述金属丝的形成了球状的一侧的端部，在所述凸点上接合有所述金属丝的另一端部。
29.一种电路基板，安装有包括：具有集成电路及电极的半导体元件；和设置在所述电极上且具有与所述电极相连接的下端部和呈平坦面的上端部的凸点；引出脚；以及从所述引出脚向所述凸点的方向引出的、与所述引出脚及所述凸点电连接的金属丝的半导体装置，
形成的所述凸点的所述上端部，沿所述金属丝的引出方向成为细长，且沿所述金属丝的引出方向倾斜变低。
30.一种电路基板，安装有包括：具有集成电路且具有形成在端部的电极的半导体芯片；和设置在所述电极上且具有与所述电极相连接的下端部和呈平坦面的上端部的凸点；引出脚；以及从所述引出脚向所述凸点的方向引出的、与所述引出脚及所述凸点电连接的金属丝的半导体装置，
形成的所述凸点的所述上端部，从所述半导体芯片的端部向中央部的方向成为细长，且从所述半导体芯片的端部向中央部的方向倾斜变低。
31.一种电子机器，安装有包括：具有集成电路及电极的半导体元件；和设置在所述电极上且具有与所述电极相连接的下端部和呈平坦面的上端部的用于与金属丝相连接的凸点；引出脚；以及从所述引出脚向所述凸点的方向引出的、与所述引出脚及所述凸点电连接的金属丝的半导体装置，
形成的所述凸点的所述上端部，沿所述金属丝的引出方向成为细长，且从所述金属丝开始沿其引出方向倾斜变低。
32.一种电子机器，安装有包括：具有集成电路且具有形成在端部的电极的半导体芯片；和设置在所述电极上且具有与所述电极相连接的下端部和呈平坦面的上端部的凸点；引出脚；以及从所述引出脚向所述凸点的方向引出的、与所述引出脚及所述凸点电连接的金属丝的半导体装置，
形成的所述凸点的所述上端部，从所述半导体芯片的端部向中央部的方向成为细长，且从所述半导体芯片的端部向中央部的方向倾斜变低。
CNB031037755A 2002-02-19 2003-02-19 凸点的形成方法、半导体元件与半导体装置及其制造方法、电路板以及电子机器 Expired - Fee Related CN1267978C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002041678A JP3935370B2 (ja) 2002-02-19 2002-02-19 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP200241678 2002-02-19

Publications (2)

Publication Number Publication Date
CN1440062A CN1440062A (zh) 2003-09-03
CN1267978C true CN1267978C (zh) 2006-08-02

Family

ID=27782013

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031037755A Expired - Fee Related CN1267978C (zh) 2002-02-19 2003-02-19 凸点的形成方法、半导体元件与半导体装置及其制造方法、电路板以及电子机器

Country Status (3)

Country Link
US (2) US6946380B2 (zh)
JP (1) JP3935370B2 (zh)
CN (1) CN1267978C (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768212B2 (en) * 2002-01-24 2004-07-27 Texas Instruments Incorporated Semiconductor packages and methods for manufacturing such semiconductor packages
JP3584930B2 (ja) * 2002-02-19 2004-11-04 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7494042B2 (en) * 2003-10-02 2009-02-24 Asm Technology Singapore Pte. Ltd. Method of forming low wire loops and wire loops formed using the method
JP4427298B2 (ja) * 2003-10-28 2010-03-03 富士通株式会社 多段バンプの形成方法
JP2005268497A (ja) * 2004-03-18 2005-09-29 Denso Corp 半導体装置及び半導体装置の製造方法
US7314157B2 (en) * 2004-08-13 2008-01-01 Asm Technology Singapore Pte Ltd Wire bond with improved shear strength
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
JP4645832B2 (ja) * 2005-08-02 2011-03-09 セイコーエプソン株式会社 半導体装置及びその製造方法
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP2008034567A (ja) * 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2008060210A (ja) * 2006-08-30 2008-03-13 Fujitsu Ltd ワイヤボンディング方法およびワイヤボンディング装置
JP5481769B2 (ja) * 2006-11-22 2014-04-23 日亜化学工業株式会社 半導体装置及びその製造方法
JP2009054950A (ja) * 2007-08-29 2009-03-12 Tokai Rika Co Ltd バンプ形成方法
JP4397408B2 (ja) * 2007-09-21 2010-01-13 株式会社新川 半導体装置及びワイヤボンディング方法
US8247272B2 (en) * 2007-12-27 2012-08-21 United Test And Assembly Center Ltd. Copper on organic solderability preservative (OSP) interconnect and enhanced wire bonding process
JP4625858B2 (ja) * 2008-09-10 2011-02-02 株式会社カイジョー ワイヤボンディング方法、ワイヤボンディング装置及びワイヤボンディング制御プログラム
JP5062283B2 (ja) * 2009-04-30 2012-10-31 日亜化学工業株式会社 半導体装置及びその製造方法
JP5497392B2 (ja) 2009-09-25 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置
TWI409933B (zh) * 2010-06-15 2013-09-21 Powertech Technology Inc 晶片堆疊封裝結構及其製法
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8609525B2 (en) * 2011-03-21 2013-12-17 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
JP6507779B2 (ja) * 2015-03-26 2019-05-08 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN107293632A (zh) * 2016-04-13 2017-10-24 河南翔云光电照明有限公司 一种led封装工艺中的焊线工艺
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10886594B2 (en) * 2018-03-16 2021-01-05 Sj Semiconductor (Jiangyin) Corporation Packaging structure and packaging method for antenna
GB2604433B (en) * 2020-12-23 2023-05-03 Skyworks Solutions Inc Apparatus and methods for tool mark free stitch bonding

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL184184C (nl) * 1981-03-20 1989-05-01 Philips Nv Werkwijze voor het aanbrengen van kontaktverhogingen op kontaktplaatsen van een electronische microketen.
JPS63173345A (ja) 1987-01-12 1988-07-16 Nec Kansai Ltd バンプ電極形成方法
JPH01293626A (ja) 1988-05-23 1989-11-27 Ricoh Co Ltd フレキシブル配線板におけるワイヤボンディング法
JPH02250328A (ja) 1989-03-24 1990-10-08 Toshiba Corp ワイヤボンダ、ワイヤボンダを用いたバンプ形成方法
JP2551150B2 (ja) 1989-06-13 1996-11-06 日本電気株式会社 バンプ形成方法及びその形成装置
JPH03183139A (ja) 1989-12-12 1991-08-09 Nippon Steel Corp ワイヤボンディング方法
JPH03233946A (ja) 1990-02-08 1991-10-17 Toshiba Corp ワイヤボンディング方法
JPH04123434A (ja) 1990-09-14 1992-04-23 Matsushita Electric Ind Co Ltd バンプ形成方法
JPH05275428A (ja) 1991-03-20 1993-10-22 Fujitsu Ltd バンプの形成方法
JPH05326601A (ja) 1992-05-18 1993-12-10 Murata Mfg Co Ltd ワイヤボンディング方法
DE19535775C2 (de) 1995-09-26 2000-06-21 Siemens Ag Verfahren zum elektrischen Verbinden eines Kontaktfeldes eines Halbleiterchips mit zumindest einer Kontaktfläche sowie danach hergestellte Chipkarte
US5874354A (en) * 1995-09-26 1999-02-23 Siemens Aktiengesellschaft Method for electrically connecting a semiconductor chip to at least one contact surface and smart card module and smart card produced by the method
JP3218382B2 (ja) * 1995-12-05 2001-10-15 株式会社新川 被覆ワイヤのワイヤボンディング方法
US6180891B1 (en) * 1997-02-26 2001-01-30 International Business Machines Corporation Control of size and heat affected zone for fine pitch wire bonding
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
JP3887993B2 (ja) 1999-05-12 2007-02-28 株式会社デンソー Ｉｃチップと回路基板との接続方法
US6244499B1 (en) * 1999-12-13 2001-06-12 Advanced Semiconductor Engineering, Inc. Structure of a ball bump for wire bonding and the formation thereof
JP3865055B2 (ja) * 2001-12-28 2007-01-10 セイコーエプソン株式会社 半導体装置の製造方法
US7045074B2 (en) * 2002-01-23 2006-05-16 Okazaki National Research Institutes Magnetic cluster, magnetic recording medium, method for fabricating a magnetic cluster and method for fabricating a magnetic recording medium
JP3573133B2 (ja) * 2002-02-19 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
US20030166333A1 (en) 2003-09-04
JP3935370B2 (ja) 2007-06-20
US20050258214A1 (en) 2005-11-24
JP2003243436A (ja) 2003-08-29
US6946380B2 (en) 2005-09-20
CN1440062A (zh) 2003-09-03
US7176570B2 (en) 2007-02-13

Similar Documents

Publication Publication Date Title
CN1267978C (zh) 凸点的形成方法、半导体元件与半导体装置及其制造方法、电路板以及电子机器
CN1280884C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1260795C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1210795C (zh) 电子装置及其制造方法
CN1079167C (zh) 丝焊方法、半导体器件,丝焊的毛细管及球块形成方法
CN1324701C (zh) 具有窄间距化的内引线的半导体装置
CN1206719C (zh) 接触器、其制造方法、探针板. 及半导体器件测试插座
CN1288947C (zh) 多层布线基片及其制造方法
CN1155084C (zh) 引线框架及其制造方法、半导体装置及其制造方法
CN100347857C (zh) 功率半导体装置
CN1161834C (zh) 半导体器件及其制造方法
CN1303677C (zh) 电路基板、带凸块的半导体元件的安装结构和电光装置
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1649098A (zh) 半导体器件
CN1574346A (zh) 一种制造半导体器件的方法
CN1368760A (zh) 半导体设备
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1738027A (zh) 半导体芯片及其制造方法、半导体装置及其制造方法
CN101076884A (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
CN1460293A (zh) 散热型bga封装及其制造方法
CN1293375A (zh) 光学模块及其制造方法、半导体装置以及光传递装置
CN1210622A (zh) 半导体装置及其制造方法、电路基板和电子设备
CN1585123A (zh) 倒装芯片型半导体器件及其制造工艺和电子产品制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060802

Termination date: 20170219