CN1256522A - 叠层式压电元件 - Google Patents
叠层式压电元件 Download PDFInfo
- Publication number
- CN1256522A CN1256522A CN99125867.3A CN99125867A CN1256522A CN 1256522 A CN1256522 A CN 1256522A CN 99125867 A CN99125867 A CN 99125867A CN 1256522 A CN1256522 A CN 1256522A
- Authority
- CN
- China
- Prior art keywords
- electrode
- internal electrode
- ceramic
- piezoelectric
- sintered bodies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 316
- 239000000463 material Substances 0.000 claims description 150
- 238000005245 sintering Methods 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 49
- 238000004519 manufacturing process Methods 0.000 claims description 39
- 230000015572 biosynthetic process Effects 0.000 claims description 32
- 230000010287 polarization Effects 0.000 claims description 28
- 238000007639 printing Methods 0.000 claims description 20
- 230000005684 electric field Effects 0.000 claims description 14
- 239000002994 raw material Substances 0.000 claims description 12
- 241000446313 Lamella Species 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 67
- 239000002184 metal Substances 0.000 abstract description 67
- 238000009792 diffusion process Methods 0.000 abstract description 52
- 229910010293 ceramic material Inorganic materials 0.000 abstract 1
- 239000000470 constituent Substances 0.000 abstract 1
- 239000000976 ink Substances 0.000 description 42
- 238000013461 design Methods 0.000 description 24
- 230000004083 survival effect Effects 0.000 description 9
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000007921 spray Substances 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 238000001035 drying Methods 0.000 description 6
- 239000000843 powder Substances 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 241000293001 Oxytropis besseyi Species 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 3
- 229910000792 Monel Inorganic materials 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000002102 hyperpolarization Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000003854 Surface Print Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/178—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator of a laminated structure of multiple piezoelectric layers with inner electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
- H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/40—Piezoelectric or electrostrictive devices with electrical input and electrical output, e.g. functioning as transformers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
Abstract
一种叠层式压电元件,包括由压电陶瓷构成并有相对的第1、第2侧面的陶瓷烧结体,在该陶瓷烧结体的第1、第2侧面分别形成的第1、第2外部电极,在该陶瓷烧结体内夹着陶瓷层在厚度方向重合地层叠且与第1或第2外部电极电连接的多个内部电极,以及在至少形成有1个内部电极的高度位置,在该内部电极的与连接着外部电极的端部相反侧的端部与未连接该内部电极的外部电极之间所设置的虚设电极。该虚设电极能抑制内部电极构成金属从内部电极向虚设电极侧的扩散。
Description
本发明涉及多个内部电极夹着陶瓷层层叠而成的叠层式压电元件。即,叠层式的压电执行元件及其制造方法和使用该压电执行元件的喷墨头、谐振器及带通滤波器等所使用的叠层式压电谐振器及其制造方法,以及压电变压器及其制造方法。
更详细地,涉及通过改进电极结构以降低形变量误差的压电执行元件及其制造方法,通过改进喷墨头和烧结体内的电极结构能使谐振频率—反谐振频率之差ΔF扩大及使谐振特性的误差降低的叠层式压电谐振器及其制造方法,以及,通过改进电极结构、使最大效率提高及其误差降低的压电变压器及其制造方法。
在喷墨打印机的喷墨头中,为了喷出规定量的墨水,使用了压电执行元件。参照图33说明传统的压电执行元件之一例。
压电执行元件71用陶瓷烧结体72构成。陶瓷烧结体72由钛酸锆酸铅系陶瓷之类的压电陶瓷构成。
在陶瓷烧结体72内,在厚度方向重合地形成有多个内部电极73a-73l。内部电极73a、73c、73e、73g、73i及73k引出至陶瓷烧结体72的第1侧面72a,而内部电极73b、73d、73f、73h、73j及73l引出至与第1侧面72a相对的相反一侧的侧面72b。
在第1侧面72a形成有第1外部电极74,在第2侧面72b形成有第2外部电极75。
此外,夹在内部电极73a-73l之间的陶瓷层如图中的箭头所示,在厚度方向经过极化处理。即,内部电极两侧的陶瓷层在厚度方向经过相互交替相反方向的极化处理。
因此,通过在外部电极74、75之间施加电压,由于压电效应,压电执行元件71的经过极化的部分就发生形变。
在传统的喷墨打印机的喷墨头中,通过使上述压电执行元件71发生形变,用压电执行元件71推压墨水室,规定量的墨水就从墨水室喷出。因此,为了高精度喷出墨水,必须要求压电执行元件71的形变量误差要小。
然而,在制造大量压电执行元件71时,存在各压电执行元件的形变特性的误差较大的问题。此外,在上述压电执行元件71的形变部分形成多个缺口,构成多个形变部分时,还存在形变部分之间出现形变量误差的问题。
因此,使用上述这样的压电执行元件构成例如喷墨打印机的喷墨头时,就很难高精度喷出规定量的墨水。
图34所示为传统的叠层式压电谐振器的剖视图。
叠层式压电谐振器171用压电陶瓷构成的陶瓷烧结体172构成。
在陶瓷烧结体172内形成有多个内部电极173a-173l。将内部电极173a-173l的叠层方向作为厚度方向。陶瓷烧结体172如图中的箭头所示,在内部电极之间所夹的陶瓷层沿厚度方向极化。即,相邻陶瓷层在厚度方向经过相反方向的极化处理。形成的内部电极173a-173b到达陶瓷烧结体172的相对侧面172a、172b。
在陶瓷烧结体172的侧面172a上形成有绝缘膜174a-174f,而在侧面172b上形成有绝缘膜175a-175f。绝缘膜174a-174f及175a-175f分别覆盖内部电极173a-173l之中一个内部电极的一端边缘露出于陶瓷烧结体172的侧面172a或172b的部分。因此,内部电极173a-173b的一端边缘被绝缘膜174a-175f之一覆盖,另一端边缘露出于侧面172a或侧面172b。
形成有覆盖侧面172a、172b的外部电极176、177。
对于叠层式压电谐振器171,通过在外部电极176、177之间施加交流电场,由内部电极173a-173l所夹的压电陶瓷层就会因压电效应而伸缩,能获得基于厚度纵向振动的谐振特性。
但是,用压电谐振器171未必能获得设计值那样的谐振特性,谐振频率与反谐振频率的频率差ΔF往往比设计值要小。如果频率差ΔF较小,作为滤波器使用时,通带区域就狭。
此外,制造大量叠层式压电谐振器171时,还存在谐振特性的误差较大的问题。
另外,已知有一种使用矩形板状压电陶瓷层的罗森型压电变压器。
参照图35及图36,说明传统的罗森型压电变压器之一例。压电变压器251使用由压电陶瓷构成的矩形板状陶瓷烧结体252来构成。陶瓷烧结体252通过将图36所示的各原料片夹着内部电极层叠起来并对获得的叠层体进行烧结而获得。
如图36所示,以压电陶瓷粉末为主体的原料片253-266在图所示的方向层叠。原料片253、259及263之上,通过丝网印刷导电糊而分别形成有第1内部电极267。此外,原料片256、262及266之上,同样通过丝网印刷导电糊而形成有第2内部电极268。
第1、第2内部电极267及268在各原料片之上形成于靠近长度方向一端的一侧。另外,第1、第2内部电极267和268配置成在层叠之后夹着陶瓷层在厚度方向重合。在最终获得的陶瓷烧结体252(图35)中,内部电极267露出于在长边侧延伸的第1侧面252a,第2内部电极268露出于与第1侧面252a相反一侧的第2侧面252b。
在陶瓷烧结体252的第1侧面252a上并在上述第1内部电极267露出的部分形成有第1外部电极269。此外,在第2侧面252b上,也形成有与第2内部电极268电连接的第2外部电极(未图示)。
通过在上述第1、第2外部电极之间施加直流电压,第1、第2内部电极267、268所夹的陶瓷层就被进行沿厚度方向的极化处理。另一方面,在陶瓷烧结体252的短边一侧的第3侧面252c上,形成有第3外部电极270。
此外,通过在第1外部电极269和上述第2外部电极与第3外部电极270之间施加直流电压,未层叠有内部电极267、268的陶瓷烧结体252的右侧部分如箭头P所示,沿陶瓷烧结体252的长度方向被进行极化处理。
对于压电变压器251,例如将第1电极269和第2电极作为输入侧电极,在第1、第2外部电极之间施加输入电压,则陶瓷烧结体252以长度方向振动模式被激振,可以从作为输出电极的第3外部电极270获得上升了的输出电压。
但是,用上述压电变压器251,存在往往不能获得设计值那样的最大效率、最大效率比设计值要低的问题。此外,在获得上述陶瓷烧结体252时,为了提高批量生产性能而准备叠层体母板,将叠层体母板裁切成各个压电变压器251单位而获得叠层体片,再烧结该叠层体片而获得陶瓷烧结体252,或者,在获得烧结体母板之后再切断该烧结体母板而获得一个个压电变压器单位的陶瓷烧结体252,在这样的情况下,还存在最终获得的压电变压器251的最大效率的误差较大的问题。
为了克服上述问题,本发明提供一种不易产生特性误差的叠层式压电元件。
尤其是,本发明提供一种形变量误差小的压电执行元件及其制造方法,以及,使用该执行元件、能高精度喷出规定量墨水的喷墨头。
此外,本发明在于,提供一种谐振频率与反谐振频率的频率差ΔF大、能获得良好的谐振特性、且不易产生谐振特性的误差的叠层式压电谐振器及其制造方法。
还有,本发明提供一种能提高最大效率且能有效降低最大效率的误差的压电变压器。
本申请发明人对上述压电执行元件71中形变量的误差大的原因进行研究,结果确认,因为陶瓷烧结体72内的构成内部电极73a-73l的金属在烧结时扩散,不具有设计值那样的尺寸,故产生形变量的误差。因此就考虑,如果抑制上述烧结时的内部电极构成金属的扩散,不就能获得形变量小的压电执行元件吗,因此完成了本发明。
即,本发明的压电执行元件具有能抑制内部电极构成金属在烧结时的扩散的构造,因此能降低形变量的误差。
此外,本申请发明人对传统叠层式压电谐振器中频率差ΔF小且谐振特性产生误差的原因进行研究,结果发现,烧结时内部电极所使用的金属例如银扩散到陶瓷中,未构成与设计值相同的内部电极。因此,本申请发明人考虑,如果抑制上述内部电极对陶瓷的扩散,不就能扩大频率差ΔF及降低谐振特性的误差?从而完成了本发明。
再有,本申请发明人鉴于上述传统的压电变压器251不能获得与设计值相同的最大效率而进行种种研究,结果发现,最终获得的陶瓷烧结体252内的内部电极267、268并不具有与设计值相同的尺寸,发生了局部电极断开等情况。即,在烧结时,构成内部电极的Ag等的内部电极构成金属扩散到陶瓷一侧,未形成与设计值相同的内部电极,所以,发生了最大效率的下降及最大效率的误差等情况。
即,本申请发明人根据上述的发现而考虑到,如果能抑制内部电极构成金属在陶瓷烧结时的扩散,就能提高最大效率和降低其误差,因而完成了本发明。
本发明提供的一种叠层式压电元件,具有:
由压电陶瓷构成且具有相互相对的第1和第2侧面的陶瓷烧结体;
在所述陶瓷烧结体的第1、第2侧面分别形成的第1、第2外部电极;
在所述陶瓷烧结体内夹着陶瓷层在厚度方向重合地层叠、且与第1或第2外部电极电连接的多个内部电极;
在至少形成有一个所述内部电极的高度位置,在与该内部电极的连接着外部电极的端部相反侧的端部与未连接该内部电极的外部电极之间所设置的虚设电极。
在上述叠层式压电元件中,由于形成上述虚设电极,能抑制内部电极构成金属从内部电极向虚设电极侧扩散。
此外,本发明提供一种具有上述构成的压电执行元件。
在上述压电执行元件中,也可以不仅设置上述虚设电极,而且设置浮空电极,来抑制内部电极构成金属向厚度方向的扩散。此时,在层叠方向相邻的内部电极间的陶瓷层及/或层叠方向最外侧的内部电极外侧的陶瓷层之中的至少一个陶瓷层,形成有至少1层的浮空电极。
此外,上述的压电执行元件最好上述内部电极的虚设电极侧的端部与虚设电极之间的距离为100μm以下,由此,能有效抑制内部电极构成金属向虚设电极侧的扩散。该距离如果超过100μm,则设置虚设电极来抑制内部电极构成金属的扩散的效果就小。
此外,本发明提供一种具有上述构成的叠层式压电谐振器。
此外,本发明提供如上所述的叠层式压电元件,具有:
由压电陶瓷构成的、具有矩形板状形状的所述陶瓷烧结体,该矩形板状具有相互相对并位于长边侧的所述第1侧面和所述第2侧面,以及相互相对并位于短边侧的第3、第4侧面;
在所述陶瓷烧结体的所述第1、第2侧面分别靠近所述第4侧面侧形成的所述第1外部电极及所述第2外部电极;
在所述陶瓷烧结体的所述第3侧面形成的第3外部电极;
在所述陶瓷烧结体内夹着所述陶瓷层在厚度方向重合地层叠、且与所述第1或第2外部电极电连接的多个所述内部电极;
在至少形成有一个所述内部电极的高度位置、在与该内部电极的连接着外部电极的端部相反侧的端部与未连接该内部电极的所述外部电极之间所设的所述虚设电极;
所述叠层式压电元件构成压电变压器。
所述叠层式压电元件还可以再具有在内部电极层叠方向相邻的内部电极间的陶瓷层及/或层叠方向最外侧的内部电极外侧的陶瓷层之中的至少一个陶瓷层形成、并设置成未与第1、第2外部电极电连接的至少1层的浮空电极。
上述叠层式压电元件最好所述内部电极的虚设电极侧端部与虚设电极之间的距离范围为,在内部电极间的陶瓷层厚度以上但在300μm以下。
此外,本发明提供一种叠层式压电元件,其特征在于,具有:
由压电陶瓷构成且具有相互相对的第1、第2侧面的陶瓷烧结体;
在所述陶瓷烧结体的第1、第2侧面分别形成的第1、第2外部电极;
在所述陶瓷烧结体内夹着陶瓷层在厚度方向重合地层叠且与第1或第2外部电极电连接的多个内部电极;
在层叠方向相邻的内部电极间的陶瓷层及/或层叠方向最外侧的内部电极外侧的陶瓷层之中至少一个陶瓷层形成并设置成未与第1、第2外部电极电连接的至少1层的浮空电极。
上述叠层式压电元件可以构成压电执行元件,也可以构成叠层式压电谐振器。
上述叠层式压电元件构成叠层式压电谐振器时,形成的所述内部电极及浮空电极到达陶瓷烧结体的第1、第2侧面,
在陶瓷烧结体的第1、第2侧面还可以具有绝缘膜,该绝缘膜覆盖内部电极露出部及/或浮空电极露出部,以使所述内部电极与第1及第2外部电极之一电连接而与另一不电连接,并使所述浮空电极与外部电极不电连接。
此外,上述叠层式压电元件构成叠层式压电谐振器时,在至少形成有一个所述内部电极的平面内,还可以具有在该内部电极的电连接着外部电极的端部相反侧的端部与未连接该内部电极的外部电极之间形成的至少一个虚设电极。
此外,上述叠层式压电元件构成叠层式压电谐振器时,也可以在所述内部电极的层叠方向相邻的内部电极间的陶瓷层及/或层叠方向最外侧的内部电极外侧的陶瓷层之中至少一个陶瓷层中,配置多层所述浮空电极。
此外,本发明提供具有如上所述构成的叠层式压电元件,并且具有:
由压电陶瓷构成并具有矩形板状形状的所述陶瓷烧结体,该矩形板状具有相互相对并位于长边侧的所述第1侧面和所述第2侧面,以及相互相对并位于短边侧的第3、第4侧面;
在所述陶瓷烧结体的所述第1、第2侧面靠近所述第4侧面侧分别形成的所述第1外部电极及所述第2外部电极;
在所述陶瓷烧结体内夹着所述陶瓷层在厚度方向重合地层叠、且与所述第1或第2外部电极电连接的多个所述内部电极;
在层叠方向相邻的所述内部电极间的所述陶瓷层及/或层叠方向最外侧的所述内部电极外侧的所述陶瓷层之中的至少一个所述陶瓷层形成、并设置成不与所述第1、第2外部电极电连接的至少1层所述浮空电极,
所述叠层式压电元件构成压电变压器。
此外,本发明提供一种压电执行元件的制造方法,其特征在于,包括:
在以压电陶瓷为主体的原料片上印刷内部电极及虚设电极的工序;
将印刷有所述内部电极及虚设电极的多片原料片层叠而获得叠层体的工序,该叠层体的多个内部电极在厚度方向交替地引出到相互相对的第1侧面或第2侧面,在与引出有内部电极侧的端部相反一侧的端部与未引出该内部电极侧的侧面之间配置有虚设电极;
烧结所述叠层体而获得陶瓷烧结体的工序;
在所述陶瓷烧结体的引出有内部电极的第1、第2侧面形成第1、第2外部电极的工序;
在所述第1、第2外部电极间施加直流电场进行极化的工序。
此外,本发明提供一种压电执行元件的制造方法,其特征在于,包括:
在以压电陶瓷为主体的原料片上印刷内部电极及虚设电极的工序;
在以压电陶瓷为主体的原料片上印刷浮空电极的工序;
将印刷有内部电极及虚设电极的多片原料片与印刷有所述浮空电极的原料片层叠而获得叠层体的工序,该叠层体在层叠方向相邻的内部电极间的陶瓷层及/或层叠方向最外侧的内部电极外侧的陶瓷层之中至少一个陶瓷层上配置有至少1层浮空电极,且多个内部电极在厚度方向交替地引出到相互相对的第1、第2侧面,在与引出有内部电极侧的端部相反侧的端部与未引出该内部电极侧的侧面之间配置有虚设电极;
烧结所述叠层体而获得陶瓷烧结体的工序;
在所述陶瓷烧结体的第1、第2侧面分别形成第1、第2外部电极的工序;
在所述第1、第2外部电极间施加直流电场,使陶瓷烧结体极化的工序。
此外,本发明提供一种叠层式压电谐振器的制造方法,其特征在于,包括:
在由压电陶瓷构成的原料片上印刷内部电极图形、获得第1原料片的工序;
在由压电陶瓷构成的原料片上印刷浮空电极图形、获得第2原料片的工序;
将所述第1、第2原料片层叠而获得叠层体的工序,并使所述第1、第2原料片这样层叠,即,在层叠方向相邻的内部电极图形间的原料片层及/或最外侧的内部电极图形的层叠方向外侧的原料片层之中的至少一个原料片层上配置有浮空电极图形;
烧结所述叠层体而获得烧结体母板的工序;
利用所述烧结体母板的内部电极图形进行烧结体母板的极化的工序;
切断所述烧结体母板而获得一个个压电谐振器单位的陶瓷烧结体的工序;
在所述陶瓷烧结体的相对的第1、第2侧面分别形成第1、第2外部电极,并使内部电极仅与其中一个外部电极电连接且使所述浮空电极不与外部电极电连接的工序。
本发明提供一种根据权利要求18所述的叠层式压电谐振器的制造方法,其中,
形成的内部电极及浮空电极到达各叠层式压电谐振器单位的所述陶瓷烧结体的第1、第2侧面;
在所述陶瓷烧结体的第1、第2侧面形成外部电极的工序包括:形成将内部电极露出部及/或浮空电极露出部覆盖的绝缘膜的工序,以及形成该绝缘膜之后,在陶瓷烧结体的第1、第2侧面形成第1、第2外部电极的工序,以使在所述陶瓷烧结体的第1、第2侧面,内部电极仅与第1或第2外部电极之一电连接而不与另一外部电极电连接,且使浮空电极不与外部电极电连接。
在上述的叠层式压电谐振器的制造方法中,在获得所述第1原料片的工序中,也可以在原料片上印刷内部电极图形和虚设电极图形。
在上述的叠层式压电谐振器的制造方法中,在获得所述第2原料片时,也可以在原料片上印刷浮空电极图形和虚设电极图形。
本发明提供一种叠层式压电谐振器的制造方法,其特征在于,包括:
在由压电陶瓷构成的原料片上印刷内部电极图形及虚设电极图形而获得第1原料片的工序;
层叠至少多片第1原料片而获得叠层体母板的工序;
烧结所述叠层体而获得烧结体母板的工序;
利用内部电极图形对烧结体母板进行极化的工序;
切断所述烧结体母板而获得各叠层式压电谐振器单位的陶瓷烧结体的工序;
在所述陶瓷烧结体的相对的第1、第2侧面形成第1、第2外部电极、并使内部电极至少与其中一个外部电极电连接的工序。
此外,本发明提供一种压电变压器的制造方法,其特征在于,包括:
在以压电陶瓷为主体的原料片上印刷内部电极及虚设电极的工序;
将所述印刷有内部电极及虚设电极的多片原料片层叠起来而获得叠层体的工序,该叠层体具有相互相对的第3、第4侧面,且其多个内部电极在厚度方向交替地引出到相对的第1侧面或第2侧面,在与引出有内部电极侧的端部相反侧的端部与未引出该内部电极侧的侧面之间配置有虚设电极;
烧结所述叠层体而获得陶瓷烧结体的工序;
在所述陶瓷烧结体的引出有内部电极的第1、第2侧面形成与第4侧面靠近的第1、第2外部电极的工序;
在所述陶瓷烧结体的第3侧面形成第3外部电极的工序;
在所述第1、第2外部电极间施加直流电场进行极化的工序;
在所述第1、第2外部电极与第3外部电极之间施加直流电场进行极化的工序。
此外,本发明提供一种压电变压器的制造方法,其特征在于,包括:
在以压电陶瓷为主体的原料片上印刷内部电极及虚设电极的工序;
在以压电陶瓷为主体的原料片上印刷浮空电极的工序;
将印刷有内部电极及虚设电极的多片原料片与所述印刷有浮空电极的原料片层叠起来而获得叠层体的工序,该叠层体具有相互相对的第3、第4侧面,在其层叠方向相邻的内部电极之间的陶瓷层及/或层叠方向最外侧的内部电极外侧的陶瓷层之中的至少一个陶瓷层,配置有至少1层的浮空电极,且多个内部电极在厚度方向交替地引出到第1、第2侧面,在与引出有内部电极侧端部相反侧的端部与未引出该内部电极侧的侧面之间,配置有虚设电极;
烧结所述叠层体而获得陶瓷烧结体的工序;
在所述陶瓷烧结体的第1、第2侧面分别形成与第4侧面靠近的第1、第2外部电极的工序;
在所述陶瓷烧结体的第3侧面形成第3外部电极的工序;
在所述第1、第2外部电极之间施加直流电场使陶瓷烧结体极化的工序;
在所述第1、第2外部电极与第3外部电极之间施加直流电场进行极化的工序。
此外,本发明提供一种喷墨头,其特征在于,包括:
喷出墨水的喷嘴;
与所述喷嘴连通、至少一部分的壁面具有柔软性的墨水室;
配置在墨水室附近、能推压所述墨水室的上述压电执行元件之中的任一种。
附图简介。
图1A所示为本发明第1实施例的压电执行元件的立体图,图1B为沿图1A的A-A线的剖视图。
图2为说明构成第1实施例的压电执行元件所使用的原料片及其上形成的电极形状用的分解立体图。
图3A为为了构成第1实施例而准备的叠层体的立体图,图3B为沿图3A的B-B线的剖视图。
图4A为说明在第1实施例中准备的陶瓷烧结体及外部电极用的立体图,图4B为沿图4A的C-C线的剖视图。
图5A为说明用第1实施例中的压电执行元件构成的喷墨头用压电执行元件用的立体图,图5B为将其重要部分放大示出的立体图。
图6为说明用第1实施例中的压电执行元件构成的喷墨头用的概略构成图。
图7为示出第1实施例的因压电执行元件的内部电极顶端与虚设电极之间的间隙距离导致的多个形变部分之间形变量误差之变化的图。
图8为说明本发明第2实施例的压电执行元件用的剖视图。
图9A及图9B为示出本发明第3实施例的叠层式压电谐振器的立体图及纵剖视图。
图10所示为制造第3实施例的叠层式压电谐振器所使用的原料片及其上形成的电极图形的分解立体图。
图11A所示为在第3实施例中准备的叠层体的立体图,图11B为沿图11A的A-A线的剖视图。
图12A所示为在第3实施例中准备的陶瓷烧结体母板的立体图,图12B为沿图12A的B-B线的剖视图。
图13为说明切断陶瓷烧结体母板工序用的立体图。
图14为说明切断陶瓷烧结体母板获得的烧结体块用的立体图。
图15为示出烧结体块上形成有绝缘膜的状态的立体图。
图16为示出在第3实施例的叠层式压电谐振器中,使浮空电极的层叠数变化时的频率差ΔF之变化的图。
图17为示出在第3实施例的叠层式压电谐振器中,使浮空电极层叠数变化时的内部电极残存率之变化的图。
图18为示出第4实施例的叠层式压电谐振器的立体图。
图19所示为说明第4实施例在制造时准备的原料片及其上形成的电极图形用的分解立体图。
图20为示出第4实施例准备的叠层体的立体图。
图21A及图21B所示为沿图20的叠层体的C-C线及D-D线的各剖视图。
图22A为示出第4实施例获得的陶瓷烧结体母板的立体图,图22B为沿图22A的E-E线的部分剖视图。
图23为示出第4实施例获得的陶瓷烧结体母板的立体图。
图24A为切断陶瓷烧结体母板而获得的烧结体块的立体图,图24B为图24A的横剖面图。
图25为示出在烧结体块的两个面上形成有外部电极母体状态的立体图。
图26A为示出本发明第5实施例的压电变压器的立体图,图26B为沿图26A的A-A线的剖视图。
图27为说明构成第5实施例的压电变压器所使用的原料片及其上形成的电极形状用的分解立体图。
图28A为为了构成第5实施例而准备的叠层体的立体图,图28B为沿图28A的B-B线的剖视图。
图29A为说明第5实施例中准备的陶瓷烧结体及外部电极用的立体图,图29B为沿图29A的C-C线的剖视图。
图30为说明实验例中准备的作为比较例的压电变压器结构用的横剖视图。
图31为示出内部电极端部与虚设电极之间的间隙距离与压电变压器的最大效率及其误差之关系的图。
图32为说明本发明第6实施例中的压电变压器用的剖视图。
图33为说明传统压电执行元件用的剖视图。
图34为示出传统叠层式压电谐振器的纵剖视图。
图35为说明传统压电变压器之一例用的立体图。
图36为说明构成传统压电变压器所使用的原料片及其上形成的电极图形用的分解立体图。
以下,通过参照附图说明本发明的具体实施例,更详细地说明本发明。
现说明第1实施例。
参照图1A-图6,说明本发明第1实施例中的压电执行元件的制造方法及该压电执行元件的结构。
首先,使用以钛酸锆酸铅系压电陶瓷粉末为主成分的膏剂,用括板法进行片成形,获得厚度为20-100μm左右的原料片。将该原料片切断成矩形形状。
然后,在上述原料片的上表面印刷内部电极及虚设电极。该印刷通过丝网印刷进行,将Ag-Pd糊印成数μm左右的厚度,再进行干燥。将如上所述获得的原料片多片层叠而获得叠层体。参照图2说明该层叠方法。
在图2中,图示出构成叠层体上方部分的原料片1-6。原料片1、2为上表面未印刷有内部电极及虚设电极的无图形原料片,构成片叠层体的最上层。
在原料片3、5上印刷有第1内部电极7和第1虚设电极8。该第1内部电极7沿着原料片3、5的一个长边侧端边3a、5a而形成。此外,第1虚设电极8沿着原料片3、5的另一个长边侧端边3b、5b而形成。内部电极7与虚设电极8隔着间隙9相对。
在原料片4、6的上表面形成有第2内部电极10及第2虚设电极11。第2内部电极10及第2虚设电极11形成在与原料片3、5上形成的第1内部电极7及第1虚设电极8相反的一侧。即,层叠时,沿着位于与原料片3、5的端边3a、5a重叠位置的原料片4的端边4a、6a形成第2虚设电极11,沿着另一端边4b、6b形成第2内部电极10。另外,第2内部电极10与虚设电极11隔着间隙12相对。
将上述原料片3、5与原料片4、6多片交替层叠,在最上部层叠无图形的原料片1、2,在最下部层叠无图形的原料片(未图示),再在厚度方向加压而获得叠层体。
图3A及图3B示出这样获得的叠层体。
从图3B可知,多个第1内部电极7引出到叠层体13的第1侧面13a,而多个第2内部电极10引出到第2侧面13b。
此外在形成有第1内部电极7的高度位置,形成有第1虚设电极8,第1虚设电极8引出到第2侧面13b。同样,在形成有第2内部电极10的高度位置,第2虚设电极11引出到第1侧面13a。
接着,用1000-1200℃左右的温度烧结上述叠层体13数小时,获得陶瓷烧结体。
再形成第1、第2外部电极,以覆盖如上所述获得的陶瓷烧结体的第1、第2侧面。图4A及图4B示出形成有第1、第2外部电极15、16的陶瓷烧结体17。第1、第2外部电极15、16,是利用离子镀等薄膜形成法依次形成Cr、Cu、Ni及Au的薄膜,再通过层叠而构成。在本实施例中,外部电极15、16的整个膜厚约为1μm左右。当然,第1、第2外部电极15、16可以利用适当的方法施加适当的导电性材料来形成。
从图4A及图4B可知,形成的第1外部电极15覆盖第1侧面17a,并与第1内部电极7及第2虚设电极11电连接。此外,形成的第2外部电极16覆盖第2侧面17b,并与第2内部电极10及第1虚设电极8电连接。
接着,通过在外部电极15、16之间施加直流电压,使陶瓷烧结体17极化。此时,因为在相邻的内部电极7、8之间施加了直流电场,所以如图1B的箭头所示,内部电极7或内部电极8两侧的陶瓷层在厚度方向向相反方向被极化处理。
如上所述就获得图1A及图1B所示的本实施例的压电执行元件18。
利用压电执行元件18,通过在第1、第2外部电极15、16间施加电压,内部电极7、11间的陶瓷层因压电效应而在厚度方向伸缩。因此,通过调整施加的电压,能获得所希望的形变量。
而且,用压电执行元件18,形变量的误差小。对此在下面进行说明。
在与第1内部电极7相同高度的位置,隔着间隙9形成有第1虚设电极8,在与第2内部电极8相同高度的位置,隔着间隙12形成有第2虚设电极11。因此,在为了获得陶瓷烧结体17而进行的烧结工序中,虽然构成内部电极7、10的金属欲向陶瓷中扩散,但构成虚设电极8、11的相同金属在陶瓷中也欲向内部电极7、10侧扩散。其结果,从内部电极7、10向虚设电极8、11侧的内部电极构成金属的扩散被抑制。因此,内部电极7、8能维持近似于设计值的形状,因此可降低形变量的误差。
接着,对用上述实施例的压电执行元件18构成的喷墨头进行说明。
图5A、图5B为用上述压电执行元件18构成的喷墨头说明用的简略立体图。在压电执行元件18的形成有第1外部电极15的一侧形成有多个形变部18a。如图5B中放大后所示,该多个形变部18a是这样构成的,即,在形成有第1外部电极15的一侧,沿与内部电极垂直的方向切断压电执行元件18,形成约50μm宽的形变部18a。切断槽18b一直延伸到形成有第2外部电极16的部分附近。即,因为在图1B中,第1内部电极7与第2内部电极10重叠的部分成为驱动部,所以,构成的各形变部18a至少包括该驱动部。
因此,通过在各形变部18a上存在的第1外部电极15a与第2外部电极16之间施加信号电压,各形变部18a就能独立发生形变。
图6为说明使用上述压电执行元件18A的喷墨头用的概略构成图。在喷墨头20中,墨水室22与喷出墨水的喷嘴21相连通。墨水室22至少一部分的壁面具有柔软性,该具有柔软性的壁面与压电执行元件18A的形变部15a连接。驱动压电执行元件18A,使形变部18a发生形变,挤压墨水室22,因此而喷出墨水。
另外,关于喷嘴21及墨水室22的结构,可以适当使用传统喷墨打印机所惯用的结构,并无特别的限定。此外,对于1个墨水室22,可以配合1个形变部18a,也可以对1个墨水室22配合多个形变部18a。
本实施例的喷墨头20用上述压电执行元件18A构成,压电执行元件18A的各形变部18a的形变量不易产生误差,所以通过施加规定的信号电压,就能从与各形变部18a连接的墨水室22正确喷出规定量的墨水。
下面,通过实验确认了压电执行元件18A中的各形变部18a的形变量的误差受到上述间隙9、12大小的怎样的影响。即,使内部电极7、10与位于与该内部电极7、10相同高度位置并相对的虚设电极8、11之间的间隙9、12的距离改变为各种不同的数值,制成多种压电执行元件18A。再用以下的式子求出各压电执行元件中的多个形变部18a间的形变量误差。
形变部间的形变量误差={(形变量最大的形变部18a的形变量-形变量最小的形变部18a的形变量)/(形变量最大的形变部18a的形变量)}×100%
结果如图7所示。
从图7可知,随着间隙9、11的距离变小,即,随着内部电极的与外部电极电连接侧端部相反一侧的端部与位于该内部电极相同高度位置的虚设电极之间的距离变小,形变部18a间的形变量误差就越小。这意味着,从内部电极构成金属的内部电极顶端的扩散,由于形成虚设电极而被有效抑制。此外可以认为,因为形成有虚设电极8、11,所以,烧结时的内部电极构成金属的扩散被抑制,内部电极的电极断开情况减少,所以,进行极化时,施加电压而极化的体积在各形变部18a内基本均匀,因此形变量误差降低。
因此,要维持内部电极7、10的形状,上述间隙9、12以小为宜。尤其是从图7可知,若间隙9、12的距离在100μm以下,最好在50μm以下,则可有效抑制形变部18a间的形变量误差。
但是,如果上述间隙9、12的距离比厚度方向相邻的内部电极间的距离小,则厚度方向极化时容易发生绝缘破坏。因此,上述间隙9、12的距离最好在厚度方向相邻的内部电极间的距离以上。
现说明实施例2。
图8为示出本发明第2实施例的压电执行元件的剖视图。
在第1实施例的压电执行元件18中,在陶瓷烧结体17内,在与内部电极7、10相同高度的位置,形成有虚设电极8、11。但在本发明中,除了虚设电极之外,通过在内部电极间设置浮空电极,也能降低形变量的误差。
图8所示的压电执行元件31用钛酸锆酸铅等的压电陶瓷制成的陶瓷烧结体32构成。在陶瓷烧结体32内,在厚度方向重合地层叠有多片第1、第2内部电极33a、34a。第1内部电极33a引出到陶瓷烧结体32的第1侧面32a,第2内部电极34a引出到与侧面32a相反侧的第2侧面32b。
此外,在与第1、第2内部电极33a、34a相同高度的位置,与第1实施例一样形成有虚设电极33b、34b。
以覆盖第1侧面32a的状态形成有第1外部电极35,以覆盖第2侧面32b的状态形成有第2外部电极36。另外,在内部电极33a、34a之间,配置有与外部电极35、36未电连接的浮空电极37。
内部电极33a、34a间的陶瓷层经过如图中的箭头所示那样的厚度方向的极化处理。另外,与第1实施例时一样,内部电极的两侧的陶瓷层经过在厚度方向反方向的极化处理。
因此,通过在外部电极35、36之间施加电压,夹在内部电极33a、34a之间的陶瓷层在厚度方向伸缩,作为压电执行元件进行动作。
在本实施例的压电执行元件31中,也由于虚设电极33b、34b的存在,在进行烧结以获得陶瓷烧结体32时,可以抑制内部电极构成金属从内部电极33a、34a向水平方向的扩散。再加上在内部电极33a、34a之间层叠有多层浮空电极37,所以在进行烧结以获得陶瓷烧结体32时,也能抑制内部电极构成金属从内部电极33a、34a向厚度方向的扩散。即,构成内部电极33a、34a的内部电极构成金属在烧结时欲向陶瓷侧扩散,但因为配置有浮空电极37,该浮空电极构成金属也欲从浮空电极37向厚度方向扩散,所以,抑制了来自内部电极33a、34a的内部电极构成金属的扩散。
因此,内部电极33a、34a的形状基本能维持原来的设计值,故与传统的压电执行元件相比,能降低形变量误差。但要获得大的形变量,必须减薄内部电极33a、34a间的陶瓷层的厚度,因此,具有浮空电极37的本实施例的压电执行元件31,不能得到大的形变量,但适用于要求形变量精度的情况。
另外,也可以将浮空电极37配置在层叠方向最外侧的内部电极33a、34a的再外侧的陶瓷层,此时,能抑制内部电极构成金属从最外侧的内部电极33a、34a向层叠方向外侧的扩散。
上述浮空电极37因为能抑制内部电极构成金属向内部电极层叠方向的扩散,所以,如果配置在内部电极间的陶瓷层及层叠方向最外侧的内部电极外侧的陶瓷层之中的至少一个陶瓷层中,就能抑制来自与该浮空电极在厚度方向相对的内部电极的内部电极构成金属的扩散。即,不一定必须在所有的内部电极间的陶瓷层及层叠方向最外侧的内部电极还要外侧的陶瓷层内形成浮空电极。
此外,虽未特为图示,但也可以在实施例1的压电执行元件18中,加上在实施例2的压电执行元件31中构成的浮空电极37,由此来抑制内部电极构成金属从内部电极7、11向厚度方向扩散,由此,能进一步降低形变量的误差。
另外,在第2实施例的压电执行元件31中,也可以不设置虚设电极33b、34b,此时,因为形成有浮空电极37,所以能抑制内部电极构成金属从内部电极33a、34a的未与外部电极连接的端部向厚度方向扩散。
如上所述,在本发明的压电执行元件中,在陶瓷烧结体内的形成有内部电极的高度位置,在该内部电极的与连接着外部电极的端部相反侧的端部与未连接该内部电极的外部电极之间,设有虚设电极,所以,烧结时内部电极构成金属向陶瓷中的扩散因虚设电极的存在而被抑制,能可靠减少内部电极切断等不希望的现象。因此,可形成形状基本近似于设计值的内部电极,所以能提供形变量误差小的压电执行元件。
此外,在上述压电执行元件中,在配置有浮空电极的情况下,由于存在浮空电极,内部电极构成金属沿厚度方向的扩散被抑制,所以,能进一步抑制内部电极的电极断裂,能更有效地降低形变量误差。
此外,在上述压电执行元件中,在内部电极的虚设电极侧端部与虚设电极之间的间隙距离在100μm以下的情况下,能更有效地抑制内部电极构成金属从内部电极向虚设电极侧的扩散,能提供形变量误差非常小的压电执行元件。
还有,在本发明的压电执行元件中,在内部电极间的陶瓷层及/或比层叠方向最外侧的内部电极更外侧的陶瓷层之中,至少一个陶瓷层内配置有至少1层浮空电极的情况下,由于存在浮空电极,能抑制内部电极构成金属从内部电极向浮空电极侧的扩散,因此,能抑制内部电极断裂等不希望出现的现象。因此,能形成基本与设计值相等的内部电极,所以,能提供形变量误差小的压电执行元件。
本发明的压电执行元件的制造方法是获得上述压电执行元件的方法,因为是将印刷有内部电极及虚设电极的原料片层叠并烧结所获得的叠层体而获得陶瓷烧结体的,所以在烧结时,内部电极构成金属因虚设电极的存在而不易向虚设电极侧扩散。因此,能可靠地形成形状近似于设计值的内部电极,因此,能降低压电执行元件的形变量误差。
此外,在上述压电执行元件的制造方法中,在将印刷有浮空电极的原料片加以层叠并使浮空电极位于内部电极间或最外侧的内部电极的外侧的情况下,由于浮空电极的存在,烧结时,内部电极构成金属沿浮空电极侧即厚度方向的扩散被抑制,因此,能提供形变量误差更小的压电执行元件。
此外,本发明的喷墨头使用本发明的压电执行元件而构成,因为本发明的压电执行元件的形变量误差小,所以驱动该压电执行元件,墨水从墨水室经喷嘴喷出时,能使其正确地喷出所希望量的墨水。因此,能提供墨水喷出精度高、可靠性好的喷墨头。
以下参照图9A-图25,对本发明第3实施例的叠层式压电谐振器的制造方法及叠层式压电谐振器的结构予以说明。
首先准备以钛酸锆酸铅系压电陶瓷粉末为主成分的陶瓷膏剂。用该膏剂利用括板法等制成薄片,获得厚度为20-100μm的原料片。将该原料片冲裁成矩形形状,获得平面形状为矩形的原料片。
接着,在矩形原料片的一个面上,丝网印刷Ag-Pd糊之类的导电糊并进行干燥,从而印刷上内部电极图形。此外,在另一上述矩形原料片的一个面上,同样地丝网印刷导电糊并进行干燥,从而形成浮空电极图形。
将印刷有上述内部电极图形的原料片作为第1原料片,将印刷有浮空电极图形的原料片作为第2原料片。
接着,如图10所示,将上述第1、第2原料片与未印刷有电极图形的矩形原料片一起层叠起来。在图10中,仅图示出被层叠的原料片的上方部分。在此图示了原料片101-113,其中,原料片105、113为第1原料片,在第1原料片105、113的上表面印刷有内部电极图形114、115。
另外,形成的内部电极图形114到达原料片105的一端边缘105a,但未到达与一端边缘105a相对的另一端边缘105b。在原料片113的上表面形成的内部电极图形115未到达层叠后与原料片105的一端边缘105重合的一端边缘113a,但到达另一端边缘113b。
原料片103、107、109、111是构成上述第2原料片的原料片,在其上表面分别形成有浮空电极图形116。在上述第1、第2原料片之间插入有未印刷有导电图形的无图形的陶瓷原料片104、106、108、110、112。还有,为了构成叠层体的最外侧层,在最上部层叠了无图形的陶瓷原料片101、102。
以如上所述的顺序将第1、第2原料片及无图形的陶瓷原料片层叠起来,在最下部也层叠适当片数的无图形陶瓷原料片,并在厚度方向加压,即获得图11A及图11B所示的叠层体。另外,图11B为沿图11A的A-A线的剖视图,但省略了表示剖面的剖面线。
如图11B所示,在叠层体117中,多个内部电极114、115在叠层体117的厚度方向(层叠方向)交替地引出到叠层体117的侧面117a或侧面117b。浮空电极图形116不露出于叠层体117的外侧面。
接着,用1000-1200℃左右的温度烧结上述叠层体117数小时,获得烧结体母板。
如上所述进行就获得图12A所示的烧结体母板118。然后涂敷并烧结Ag糊,或者,通过蒸镀或溅射Ag,以覆盖该烧结体母板118的相对的一对侧面118a、118b,这样来形成极化用电极119a、119b。
通过在极化用电极119a、119b上施加直流电压,使烧结体母板118极化。此时,在烧结体母板118内,相邻的内部电极图形114、115之间被施加直流矫顽电场,如图12B的箭头P1、P2所示被极化。即,内部电极114、115间的陶瓷层被沿厚度方向极化,但一个内部电极114、115两侧的陶瓷层在厚度方向被反方向极化处理。
另外,因为浮空电极图形116与内部电极图形114、115平行配置,且与极化用电极119a、119b未电连接,故对极化无影响。
接着,在上述极化处理之后,将陶瓷烧结体母板118的上表面及/或下表面平面研磨成规定的厚度。即,因为最终获得的叠层式压电谐振器的反谐振频率由厚度即内部电极114、115的层叠方向尺寸来决定,所以,研磨陶瓷烧结体18母板来获得所希望的谐振频率。
接着,如图13的点划线X所示,用切割机等沿与内部电极图形114、115垂直的方向切断陶瓷烧结体母板118。通过切断,获得图14所示的烧结体块120。
接着,在如上所述获得的烧结体块120的相对的侧面120a、120b上涂敷环氧树脂等的绝缘性材料,在数个部位形成绝缘膜121(图15)。该绝缘膜121在烧结体块120的侧面120a覆盖浮空电极图形116的露出部分,且覆盖内部电极图形115的露出部。在图15中虽未示出,同样在烧结体块120的另一侧面120b上,也形成绝缘膜121来覆盖浮空电极露出部及内部电极图形之中在侧面120a侧未被绝缘膜覆盖的内部电极114的内部电极露出部。
关于形成上述绝缘膜的绝缘性材料,不限于环氧树脂,可以使用有绝缘性、最后能硬化的适当的绝缘性树脂材料。
接着,在上述烧结体块120的侧面120a、120b的整个面上,依次溅射约1μm膜厚的蒙乃尔合金及Ag,形成母板的外部电极。接着,沿图15的点划线Y方向将烧结体块120切断,即,在与内部电极图形114、115垂直的方向切断,由此而获得如图9A、图9B所示的本实施例的叠层式压电谐振器。
如图9A及图9B所示,本实施例的叠层式压电谐振器122,通过切断上述烧结体块120而成为陶瓷烧结体120A。又通过如上所述切断母板的外部电极,在陶瓷烧结体120A的相对的第1、第2侧面120a、120b上形成第1、第2外部电极123、124。还有,在外部电极123、124的衬底上形成有如上所述的绝缘膜121。另外,为了便于理解,关于叠层式压电谐振器122中的内部电极及浮空电极的参照编号,标上了与烧结体母板中的内部电极图形114、115及浮空电极图形116相同的参照编号。
从图9B可知,形成的内部电极114、115及浮空电极116在陶瓷烧结体120A中,到达相对的第1、第2侧面120a、120b。但内部电极114、115的一端侧的内部电极露出部分被绝缘膜121覆盖。即,内部电极114露出于第1侧面120a的部分被绝缘膜121覆盖,内部电极115露出于第2侧面120b的部分被绝缘膜121所覆盖。同样关于浮空电极116,其两端的浮空电极露出部分被绝缘膜121所覆盖。
因此,内部电极114与第1外部电极123未电连接,但与第2外部电极124电连接。此外,内部电极115与第1外部电极123电连接,但与第2外部电极124未电连接。而浮空电极116与外部电极123、124均未电连接。
因此,当在叠层式压电谐振器122的外部电极123、124间施加交流电压时,内部电极114、115间的压电陶瓷层被沿箭头P1、P2方向极化处理(图9A),所以被激励产生厚度纵向振动。
叠层式压电谐振器122因为具有沿内部电极114、115的层叠方向较长的棒状形状,又因为内部电极114、115之间被施加电压时在层叠方向即厚度方向伸缩,故施加电压时,作为整体以长度振动的基本模式被激励,由此可获得所要求的谐振特性。
此外,在本实施例的叠层式压电谐振器中,在引起激振的内部电极114、115之间存在上述浮空电极116,并且在层叠方向最外侧的内部电极114、115的层叠方向外侧也存在浮空电极116。即,如果看一个内部电极114,则在内部电极114的厚度方向两侧,存在浮空电极116、116。同样,在内部电极115的层叠方向两侧也存在浮空电极116、116。
因此,在获得上述陶瓷烧结体母板120时的烧结工序中,构成内部电极图形114、115的Ag虽然欲扩散,但Ag也欲从浮空电极116扩散。因此,Ag从内部电极114的扩散由于厚度方向两侧存在浮空电极图形116而被抑制,能可靠形成所希望形状的内部电极114、115。因此,不易发生因内部电极构成金属的扩散导致的内部电极114、115面积的下降,且内部电极114、115的形成精度可提高,所以,不易发生谐振频率与反谐振频率的频率差ΔF的下降,且也能大幅度降低谐振特性的误差。
下面,根据具体实验例,对本实施例的叠层式压电谐振器122因浮空电极116的存在而实现频率差ΔF的扩大及谐振频率误差的降低进行说明。
图16为示出上述实施例的叠层式压电谐振器122在制造时,使配置在内部电极间的浮空电极数变化时的频率差ΔF的变化的图。所谓浮空电极层叠数是指被插入在厚度方向相邻的内部电极间的浮空电极数。另外,插入在层叠方向最外侧的内部电极外侧的陶瓷层内的浮空电极全部为1片。
从图16可知,随着浮空电极层叠数增加,频率差ΔF也增大。
此外,图17为示出上述浮空电极层叠数与内部电极残存率的关系的图。将所获得的叠层式压电谐振器切断并研磨剖面,将形成的内部电极与设计值相同时作为100%,测定残存的内部电极面积,并求出该内部电极面积相对于设计值面积之比,该比值为内部电极残存率。
此外,该内部电极残存率为叠层式压电谐振器122中的所有内部电极的内部电极残存率的平均值。
从图17可知,随着浮空电极层叠数的增大,内部电极残存率增高。
尤其从图16及图17可知,浮空电极层叠数在2以上时,上述频率差ΔF及内部电极残存率更增高,能更有效地实现频率差ΔF的扩大及谐振特性误差的降低。
参照图18-图25,说明本发明第4实施例中的叠层式压电谐振器。
首先,准备以钛酸锆酸铅系压电陶瓷粉末为主体的陶瓷膏剂,获得矩形的原料片。在该矩形的原料片上印刷Ag-Pd糊之类的导电糊并进行干燥,获得印刷有内部电极及虚设电极图形的第1原料片。此外,同样在矩形的原料片上表面印刷导电糊并进行干燥,获得形成有浮空电极图形的第2原料片。将如上所述获得的第1、第2原料片与未印刷有电极图形的无图形原料片层叠起来。
参照图19说明上述多个原料片的层叠方法。在图19中,示出了构成上面的层叠部分的原料片131-142。其中,原料片136、142为第1原料片,其上表面形成有互相平行延伸的多条带状体构成的内部电极及虚设电极图形143、144。
另一方面,原料片134、138、140为第2原料片,在它们的上表面形成有浮空电极图形145。浮空电极145具有相互平行延伸的多条带状体。另外,构成浮空电极图形145的各带状体的两端不到达两端边缘134a、134b、138a、138b、140a、140b。
内部电极、虚设电极图形143设置成到达原料片136的一端边缘136a,但不到达另一端边缘136b。内部电极、虚设电极图形144设置成不到达与原料片136的一端边缘136a重合的原料片142的一端边缘142a,但到达另一端边缘142b。
因此,在内部电极、虚设电极图形143与内部电极、虚设电极图形144之间配置有2层浮空电极图形145、145。此外,在上方部分,在层叠方向最外侧的内部电极、虚设电极图形143的层叠方向外侧,配置有1层浮空电极图形145。另外,无图形的原料片135、137、139、141在第1、第2原料片间或第2原料片间分别各插入1片,而无图形的原料片131-133用于构成叠层体的最外侧层。
以上述的顺序层叠多片原料片,再在最下层层叠无图形的原料片,并在厚度方向加压,便获得图20所示的叠层体146。图21A及图21B分别示出了沿叠层体146的图20的C-C线的剖视图及沿D-D线的剖视图。
从图21A及图21B可知,在C-C剖面中,浮空电极图形145未露出到叠层体146的相对的一对侧面146a、146b。
另一方面,内部电极、虚设电极图形143、144露出于第1侧面146a或第2侧面146b。
还有,在沿D-D的剖面中,构成浮空电极图形145的各带状体配置成在厚度方向相互重合。但内部电极、虚设电极图形143与内部电极、虚设电极图形144其构成电极的带状体在厚度方向错开配置。
接着,用1000-1200℃的温度对上述叠层体146进行数小时的烧结而获得烧结体母板。
接着如图22A所示,在烧结体母板147的相对的第1、第2侧面147a、147b形成极化用电极148a、148b,在极化用电极148a、148b间施加直流电压。其结果,如图22B所示,陶瓷烧结体147内的陶瓷层如箭头P1、P2所示,在厚度方向被极化处理。
此时,因为在内部电极、虚设电极图形143、144间所夹的陶瓷层内沿厚度方向被施加了直流电压,所以如箭头P1、P2所示,内部电极、虚设电极图形143、144间的陶瓷层在厚度方向被极化处理。此外,内部电极、虚设电极图形143、144在厚度方向交替地引出到侧面147a或侧面147b,所以,一个内部电极、虚设电极图形143、144两侧的陶瓷层在厚度方向进行反方向的极化处理。
另外,与第3实施例时一样,因为浮空电极145是与内部电极、虚设电极图形143、144平行的,故对极化无影响。
接着,用切割机等沿着图23的点划线F在与内部电极、虚设电极图形143、144垂直的方向将陶瓷烧结体母板147切断。这样就获得图24A所示的板状烧结体块149。从烧结体块149的横剖面图即图24B可知,浮空电极图形145未引出到烧结体块149的第1、第2侧面149a、149b。
另一方面,内部电极、虚设电极图形143、144在获得烧结体块149时各带状体被切断,分割为内部电极和虚设电极。即如图24B所示,内部电极、虚设电极图形143的一条带状体被切断,形成内部电极143a,相同高度位置相邻带状体的一部分被切得很短,形成虚设电极143b。同样,另一内部电极、虚设电极图形144也被分割成内部电极144a和虚设电极144b。
接着,在上述烧结体块149的第1、第2侧面149a、149b上,如图25所示,形成外部电极150、151。外部电极150、151可以通过依次溅射1μm左右厚的蒙乃尔合金及Ag而形成,但也可以用其它的薄膜形成法例如电镀或蒸镀等来形成。
接着,将图25所示的烧结体块149沿与内部电极143a、144a垂直的方向切断,便能获得图18所示的第2实施例的叠层式压电谐振器152。
如图18所示,叠层式压电谐振器152通过切断烧结体块149而形成陶瓷烧结体149A。另外,内部电极、虚设电极及浮空电极使用与烧结体块149时相同的参照编号。从图18可知,在陶瓷烧结体149A的第1、第2侧面149a、149b上,形成有第1、第2外部电极150、151。内部电极143a与第1外部电极150电连接,而与另一外部电极151未电连接。此外,内部电极144a与第2外部电极151电连接,而与第1外部电极150未电连接。设置的浮空电极145因为未到达陶瓷烧结体149A的侧面149a、149b,故与外部电极150、151未电连接。
本实施例的压电谐振器152,通过在外部电极150、151间施加交流电压,内部电极143a、144a间所夹的陶瓷层就会因压电效应而在厚度方向伸缩。此外,因为陶瓷烧结体149A具有沿内部电极143a、144a的层叠方向较长的棒状形状,所以由于上述伸缩,长度振动模式的基波被激励,获得基于该基波的谐振特性。
因为压电谐振器152在内部电极143a、144a间也配置有浮空电极145,且在层叠方向最外侧的内部电极143a、144a的更外侧的陶瓷层内也配置有浮空电极145,所以,能可靠抑制烧结时构成内部电极143a、144a的金属的扩散。因此,内部电极143a、144a在烧结后的电极残存率高,故能提高谐振频率与反谐振频率的频率差ΔF。
此外,因为能抑制上述内部电极构成金属的扩散,所以能有效降低谐振特性的误差。
而且,在第4实施例中,虚设电极143b、144b在设有内部电极143a、144a的平面内设置在内部电极143a、144a的顶端一侧,所以,构成内部电极143a、144a的金属在水平方向的扩散也被抑制。因此,与第1实施例相比,能进一步提高内部电极143a、144a的电极残存率,所以能进一步提高频率差ΔF及进一步降低谐振特性的误差。
另外在上述实施例中,内部电极间的浮空电极的层叠数为多层,但配置在内部电极间的浮空电极层叠数也可以是1层,另外,也可以仅在内部电极间的陶瓷层配置浮空电极,或者,也可以仅在内部电极层叠方向最外侧的内部电极外侧的陶瓷层配置浮空电极。
此外,也可以在内部电极间所夹的多个陶瓷层之中,仅在至少1个陶瓷层配置浮空电极。即,在本发明中,只要在内部电极间所夹的陶瓷层及比内部电极层叠方向最外侧的内部电极更外侧的陶瓷层之中、至少1个陶瓷层配置浮空电极,虽然与上述实施例相比效果较差,但能抑制与浮空电极靠近的内部电极产生的内部电极构成金属的扩散,能获得本发明的效果。
此外,关于虚设电极,也无必要对所有的内部电极配置虚设电极。
还有,第3实施例的叠层式压电谐振器具有浮空电极,第4实施例的叠层式压电谐振器既具有浮空电极又具有虚设电极,而浮空电极及虚设电极是抑制烧结时内部电极构成金属向陶瓷扩散用的,所以,也可不使用浮空电极,仅使用虚设电极。即,在叠层式压电谐振器仅配置第4实施例所设的虚设电极,也能抑制内部电极构成金属在内部电极所在的平面内方向的扩散,所以仍然能实现频率差ΔF的扩大及谐振特性误差的降低。
如上所述,本发明的叠层式压电谐振器因为在层叠方向相邻的内部电极的陶瓷层及/或层叠方向最外侧的内部电极外侧的陶瓷层之中,至少1个陶瓷层配置有至少1层的浮空电极,所以,能抑制与该浮空电极相邻的内部电极产生的内部电极构成金属在烧结时的扩散。因此,与传统的叠层式压电谐振器相比,制成的内部电极尺寸更接近设计值,因此,谐振频率—反谐振频率的频率差ΔF扩大,例如组成带通滤波器时,能实现宽的通带。此外,由于上述内部电极构成金属的扩散受到抑制,因此谐振特性的误差也显著降低。
因此,能提供谐振特性良好且其误差小的叠层式压电谐振器。
在上述叠层式压电谐振器中,内部电极及浮空电极设置成到达陶瓷烧结体的第1、第2侧面,并形成有上述绝缘膜以使内部电极仅与第1或第2外部电极之一连接,使浮空电极与外部电极不连接,在这种情况下,能扩大内部电极有效面积,并且因为浮空电极也设置成到达陶瓷烧结体的第1、第2侧面,所以能进一步增大外部电极有效面积及抑制内部电极构成金属在厚度方向的扩散。因此,能进一步提高频率差ΔF,并能进一步降低谐振特性误差。
还有,在上述叠层式压电谐振器中,当在与内部电极同一平面上形成虚设电极时,内部电极构成金属沿内部电极面方向的扩散也被抑制,能进一步提高频率差ΔF,并能进一步降低谐振特性误差。
在上述叠层式压电谐振器中,当配置在相邻的内部电极间的陶瓷层及/或层叠方向最外侧的内部电极的更外侧的陶瓷层的浮空电极设置成多层时,由于浮空电极的存在,能更有效地抑制内部电极构成金属的扩散,能更增加频率差ΔF,并且谐振特性的误差也能进一步降低。
还有,在本发明的叠层式压电谐振器中,当在与内部电极同一平面上形成有虚设电极时,能抑制内部电极构成金属向内部电极面方向的陶瓷侧的扩散,因此,能扩大频率差ΔF,并能降低谐振特性的误差。因此,与上述的叠层式压电谐振器的情况一样,与传统的叠层式压电谐振器相比,能实现宽通带,并能获得谐振特性误差小的叠层式压电谐振器。
若采用本发明的叠层式压电谐振器的制造方法,因为能获得上述的叠层式压电谐振器,所以与第1发明一样,能扩大频率差ΔF,并能降低谐振特性的误差。
还有,本发明的叠层式压电谐振器的制造方法,能获得在与内部电极同一平面上形成有虚设电极的叠层式压电谐振器。因此,与上述的情况相同,由于虚设电极的存在,能有效抑制烧结时内部电极构成金属向内部电极面方向中的陶瓷侧的扩散。即,与上述的情况一样,能扩大ΔF及降低谐振特性的误差。
参照图26A-图30,说明本发明第5实施例的压电变压器的制造方法及该压电变压器的结构。
首先,使用以钛酸锆酸铅系压电陶瓷粉末为主成分的膏剂,利用括板法制成薄片,获得厚度为20-100μm程度的原料片。将该原料片切成矩形形状。
然后,在原料片的上表面印刷内部电极及虚设电极。该印刷通过丝网印刷进行,将Ag-Pd糊形成数μm左右的厚度,再进行干燥。关于构成内部电极及虚设电极用的导电糊,不限于Ag-Pd糊,可以使用Ag糊等包括各种金属或合金粉末的糊。
将如上所述获得的原料片多片层叠,获得叠层体。参照图27说明该层叠方法。
在图27中,图示出构成叠层体上部的原料片201-210。原料片201是上表面未印刷有内部电极及虚设电极的无图形原料片,构成叠层体的最上层。
原料片202、208上印刷有第1内部电极211和第1虚设电极212。第1内部电极211沿着原料片202、208的一条长边侧的一端边缘202a、208a形成。此外,第1虚设电极212沿着原料片202、208的另一长边侧的边缘202b、208b形成。内部电极211与虚设电极212隔着间隙213相对。
原料片205的上表面形成有第2内部电极214及第2虚设电极215。形成的第2内部电极214及第2虚设电极215位于与形成在原料片202、208上的第1内部电极211及第1虚设电极212相反的一侧。即,层叠时,第2虚设电极215沿着位于与原料片202、208的一端边缘202a、208a重叠位置的原料片205的一端边缘205a设置,而第2内部电极214沿着另一端边缘205b设置。
第2内部电极214与第2虚设电极215隔着间隙216相对。
此外,原料片203、204、206、207、209、210是无图形的原料片。即,在印刷有第1内部电极211及第1虚设电极212的原料片与印刷有第2内部电极214及第2虚设电极215的原料片之间,配置有2片无图形的原料片。
以图2所示的顺序将多片原料片层叠起来,再在最下部同样层叠无图形的原料片,并在厚度方向加压,就获得叠层体。
将如上所述获得的叠层体在28A及图28B示出。
从图28B可知,第1内部电极211引出到叠层体217的第1侧面217a,另外,第2内部电极214引出到第2侧面217b。
此外,在形成有第1内部电极211的高度位置,形成有第1虚设电极212,第1虚设电极212引出到第2侧面217b。同样,在形成有第2内部电极214的高度位置,第2虚设电极215引出到第1侧面217a。
接着,以1000-1200℃左右的温度将上述叠层体217烧结数小时,获得陶瓷烧结体。
如上所述就获得图29所示的陶瓷烧结体218。
在沿着陶瓷烧结体218的长边侧的第1、第2侧面218a、218b上,靠近沿短边侧的第4侧面218d侧,形成有第1、第2外部电极219、220。第1外部电极219如图所示,形成在第1侧面218a的从长度方向中央靠第4侧面218d一侧。同样,第2外部电极220在第2侧面218b上,也形成在从长度方向中央靠第4侧面218d的一侧。
第1、第2外部电极219、220通过烧结Ag糊而制成。但也可以通过蒸镀、电镀等其它的方法形成。
此外,从图29B可知,第1外部电极219与第1内部电极211及第2虚设电极215电连接。此外,第2外部电极220与第2内部电极214及第1虚设电极212电连接。
接着,在陶瓷烧结体218的短边侧侧面即第3侧面218c上涂敷Ag糊并进行烧结,从而形成第3外部电极221。接着,在第1、第2外部电极219、220间施加直流电压,使陶瓷烧结体218内的内部电极211、214重合的部分极化。这样,如图26B所示,内部电极211、214重合的陶瓷层按箭头P1、P2所示的方向被极化处理。即,在内部电极211、214重合的部分,陶瓷层在厚度方向被极化处理。但一个内部电极211或214的两侧的陶瓷层在厚度方向被反方向极化处理。
接着,使第1、第2外部电极219、220短路,在第1、第2外部电极219、220与作为输出侧电极的第3外部电极221之间施加直流电压,对陶瓷烧结体218的从长度方向中央起靠第3侧面218c一侧的部分如图26A的箭头P所示进行极化处理。即,陶瓷烧结体218的图面上的右侧一半部分沿陶瓷烧结体218的长度方向被极化处理。
这样,获得图29A、图29B所示的本实施例的压电变压器222。
压电变压器222中,若在第1、第2外部电极219、220间施加输入电压,层叠有内部电极211、214的陶瓷层便以长度振动模式被激励,作为陶瓷烧结体218整体,就激励起长度振动模式的振动,因此就能从输出电极即从第3外部电极221获得升压后的输出电压。
本实施例的压电变压器222的特性在于,不仅形成有内部电极211、214,而且在与内部电极211、214相同的高度位置,还形成有虚设电极212、215,因此可提高压电变压器222的最大效率,并能降低最大效率的误差。即,在获得上述陶瓷烧结体218的烧结工序中,内部电极构成金属即Ag等欲从内部电极211、214向陶瓷中扩散。传统压电变压器所使用的陶瓷烧结体由于该扩散,最终获得的内部电极有部分被切断,不能获得与设计值相同的内部电极。
与此不同的是,在本实施例中,因为上述虚设电极212、215在与内部电极211、214相同的高度位置并隔着间隙213、216相对,所以,内部电极构成金属也欲从虚设电极212、215向陶瓷中扩散。因此,相同的金属欲从内部电极211、214和虚设电极212、215双方向陶瓷中扩散,所以,内部电极211、214与陶瓷之间的该金属的浓度梯度被减缓,因此,来自内部电极211、214的内部电极构成金属的扩散被抑制。
因此,在烧结体218中,内部电极211、214基本维持与设计值相同的形状。因而,能提高最大效率,并且不易产生内部电极211、214的形状误差,最大效率的误差也降低。根据具体实验例对此进行说明。
在钛酸锆酸铅系压电陶瓷构成的陶瓷烧结体内,以下述方法形成上述第1、第2内部电极211、214及虚设电极212、215,制成种种压电变压器。
即,准备长20mm×宽6mm×厚1.2mm的陶瓷烧结体218。夹在内部电极间的陶瓷层的厚度为100μm。
为了进行比较,如图30所示,除了不设置虚设电极之外,制成与上述实施例相同构成的压电变压器。在此,第1、第2内部电极211A、214A的顶端与对方的外部电极220A、219A之间的距离X为500μm。此外,准备一些在形成有上述内部电极211A、214A的陶瓷烧结体的500μm宽的区域形成有各种大小虚设电极的压电变压器,作为按本发明构成的压电变压器。具体是,制成将图29B中的间隙213、216的距离(内部电极211、214的未与外部电极219、220连接的一侧端部与虚设电极212、215之间的距离)设定为50、100、200、300及400μm的压电变压器。
对如上所述获得的各压电变压器改变输入电压的频率,求此时的最大效率(=(输出功率/输入功率)×100%)的最大值。其结果在图31给出。
图31中的·表示各压电变压器70个的最大效率的平均值,用·的上下线表示的范围表示误差σ。
另外,图31中的间隙距离500μm表示图30所示的结构,即,间隙距离为500μm,所以是未形成有虚设电极的结构。
从图31可知,与不具有虚设电极212、215的比较例的压电变压器相比,设有虚设电极212、215的各压电变压器最大效率提高,并且其误差变小。尤其是随着间隙距离变小,最大效率进一步提高,且其误差显著变小。这可以认为,是因为由于减小了间隙距离,从而更可靠地抑制了来自内部电极211、214的内部电极构成金属的扩散的缘故。
并且由于存在虚设电极212、215,内部电极211、214不易发生电极断裂,故在厚度方向对陶瓷层进行极化时被极化的体积变大,因此也可抑制最大效率的误差。
因此可知,要提高最大效率并减小最大效率的误差,只要减小上述内部电极211、214与虚设电极212、215之间的间隙距离就行。
然而,若间隙距离比厚度方向重合的内部电极间距离小,则对内部电极211、214间所夹的陶瓷层进行极化时容易发生绝缘破坏。因此,间隙距离以大于厚度方向相邻的内部电极间的距离为宜。因此,本实验例的压电变压器,间隙距离为100μm以上且300μm以下为宜,由此能获得最大效率,且能使最大效率的误差减小,而且能可靠避免绝缘破坏。
现说明第6实施例。
图32为示出本发明第6实施例的压电变压器的横剖视图。
在图26所示的实施例的压电变压器222中,在陶瓷烧结体218内,形成有内部电极211、214和位于同一高度位置的虚设电极212、215。但在本发明中,通过在内部电极间设置浮空电极来取代虚设电极,也能降低最大效率的误差。
图32所示的压电变压器231用由钛酸锆酸铅等的压电陶瓷制成的陶瓷烧结体232构成。在陶瓷烧结体232内,以厚度方向重合的状态层叠有多片第1、第2内部电极233、234。第1内部电极233引出到陶瓷烧结体232的第1侧面232a,第2内部电极234引出到与侧面232a相反侧的第2侧面232b。
以覆盖第1侧面232a的状态形成有第1外部电极235,并以覆盖第2侧面232b的状态形成有第2外部电极236。此外,在内部电极233、234间,配置有未与外部电极235、236电连接的浮空电极237。
内部电极233、234间的陶瓷层如图中的箭头所示,沿厚度方向进行极化处理。即,与第1实施例的情况相同,内部电极两侧的陶瓷层在厚度方向被反方向极化处理。
另外,与第5实施例的情况相同,层叠有上述第1、第2内部电极233、234的部分是从矩形板状的陶瓷烧结体232的长度方向中央起至其中一个短边侧侧面的部分。其它的部分与第5实施例的压电变压器一样。
在本实施例的压电变压器231中,因为在内部电极233、234间层叠有数层浮空电极237,所以在获得陶瓷烧结体232的烧结过程中,内部电极构成金属从内部电极233、234向厚度方向的扩散被抑制。即,构成内部电极233、234的内部电极构成金属在烧结时欲向陶瓷侧扩散,但在厚度方向相对设置有浮空电极237,浮空电极构成金属也欲从浮空电极237向厚度方向扩散。因此,内部电极构成金属从内部电极233、234起的扩散被抑制。
因此,内部电极233、234的形状可基本保持与设计值相同,故与传统的压电变压器相比,能降低最大效率的误差。
当然,要提高最大效率,若减薄内部电极233、234间的陶瓷层的厚度也能实现,但在压电变压器的输入阻抗的设计上,有时候不能减薄内部电极间的陶瓷层的厚度。具有浮空电极237的压电变压器231即使内部电极间的陶瓷层较厚时,由于不改变输入阻抗也能抑制内部电极构成金属的扩散,因此适用于输入阻抗高且对最大效率的误差有精度要求的用途。
另外,也可以将浮空电极237配置在层叠方向最外侧的内部电极233、234还要外侧的陶瓷层,此时,能抑制内部电极构成金属从最外侧的内部电极233、234向层叠方向外侧扩散。
此外,也可以在第5实施例的压电变压器222中采用第6实施例的压电变压器231中的浮空电极237,由此来抑制内部电极构成金属从内部电极211、214向厚度方向的扩散(未图示),能进一步降低最大效率的误差。同样,在第6实施例的压电变压器231中,也可以与第5实施例的压电变压器222一样设置虚设电极212、215,由此,能有效抑制内部电极构成金属从未与内部电极211、214连接侧的端部向水平方向的扩散。
如上所述,在本发明的压电变压器中,在陶瓷烧结体内的形成有内部电极的高度位置,在该内部电极的与连接着外部电极的端部相反侧的端部与未与该内部电极连接的外部电极之间因为设有虚设电极,所以烧结时,内部电极构成金属向陶瓷中的扩散因虚设电极的存在而被抑制。因此,不易发生内部电极断裂之类不希望发生的现象,形成基本近似于设计值形状的内部电极。因此,能提供最大效率高且最大效率的误差小的压电变压器。
此外,在本发明的压电变压器中,在配置有浮空电极的情况下,由于浮空电极的存在,故能抑制内部电极构成金属沿厚度方向的扩散,所以,能进一步抑制内部电极的电极断裂等。因此,能进一步减小最大效率的误差。
在本发明中,当内部电极的虚设电极侧的端部与虚设电极之间的间隙距离在内部电极间的陶瓷层厚度以上且在300μm以下时,极化时不易发生绝缘破坏,且能有效抑制来自内部电极的内部构成金属的扩散,因此,能稳定获得最大效率大且最大效率的误差小的压电变压器。
在本发明的压电变压器中,在内部电极间的陶瓷层及/或层叠方向最外侧的内部电极还要外侧的陶瓷层之中至少一个陶瓷层配置有至少1层的浮空电极的情况下,由于浮空电极的存在,内部电极构成金属从内部电极向浮空电极侧的扩散被抑制。因此,能抑制内部电极断裂之类不希望发生的现象,能形成基本与设计值相同的内部电极,所以能提供最大效率高且其误差小的压电变压器。
本发明的压电变压器的制造方法是获得上述压电变压器的制造方法,将印刷有内部电极及虚设电极的原料片层叠,烧结所获得的叠层体而获得陶瓷烧结体,所以在烧结时,由于虚设电极的存在,内部电极构成金属向陶瓷的扩散被抑制。因此,能可靠形成近似设计值形状的内部电极,因此能提高压电变压器的最大效率,并能减小最大效率的误差。
此外,根据本发明的压电变压器的制造方法,因为层叠时使印刷有浮空电极的原料片位于内部电极间或最外侧的内部电极的外侧,所以,由于存在虚设电极及浮空电极两种电极,因而烧结时能抑制内部电极构成金属的扩散。因此,能提供最大效率误差更小的压电变压器。
Claims (25)
1.一种叠层式压电元件,其特征在于,具有:
由压电陶瓷构成且具有相互相对的第1和第2侧面的陶瓷烧结体;
在所述陶瓷烧结体的第1、第2侧面分别形成的第1、第2外部电极;
在所述陶瓷烧结体内夹着陶瓷层在厚度方向重合地层叠、且与第1或第2外部电极电连接的多个内部电极;
在至少形成有一个所述内部电极的高度位置、在与该内部电极的连接着外部电极的端部相反侧的端部与未连接该内部电极的外部电极之间所设置的虚设电极。
2.根据权利要求1所述的叠层式压电元件,其特征在于,所述叠层式压电元件为压电执行元件。
3.根据权利要求2所述的叠层式压电元件,其特征在于,还具有形成于内部电极层叠方向相邻的内部电极间的陶瓷层及/或层叠方向最外侧的内部电极外侧的陶瓷层之中的至少一个陶瓷层、且设置成未与第1、第2外部电极电连接的至少1层浮空电极。
4.根据权利要求2或3所述的叠层式压电元件,其特征在于,所述内部电极的虚设电极侧的端部与虚设电极之间的距离为100μm以下。
5.根据权利要求1所述的叠层式压电元件,其特征在于,所述叠层式压电元件构成叠层式压电谐振器。
6.根据权利要求1所述的叠层式压电元件,其特征在于,具有:
由压电陶瓷构成的、具有矩形板状形状的所述陶瓷烧结体,该矩形板状具有相互相对并位于长边侧的所述第1侧面和所述第2侧面,以及相互相对并位于短边侧的第3、第4侧面;
在所述陶瓷烧结体的所述第1、第2侧面靠近所述第4侧面侧分别形成的所述第1外部电极及第2外部电极;
在所述陶瓷烧结体的所述第3侧面形成的第3外部电极;
在所述陶瓷烧结体内夹着所述陶瓷层在厚度方向重合地层叠、且与所述第1或第2外部电极电连接的多个所述内部电极;
在至少形成有一个所述内部电极的高度位置、在与该内部电极的连接着外部电极的端部相反侧的端部与未连接该内部电极的所述外部电极之间所设的所述虚设电极;
所述叠层式压电元件构成压电变压器。
7.根据权利要求6所述的叠层式压电元件,其特征在于,还具有形成于内部电极层叠方向相邻的内部电极间的陶瓷层及/或层叠方向最外侧的内部电极外侧的陶瓷层之中的至少一个陶瓷层、并设置成未与第1、第2外部电极电连接的至少1层的浮空电极。
8.根据权利要求6或7所述的叠层式压电元件,其特征在于,所述内部电极的虚设电极侧端部与虚设电极之间的距离范围为,在内部电极间的陶瓷层厚度以上但在300μm以下。
9.一种叠层式压电元件,其特征在于,具有:
由压电陶瓷构成且具有相互相对的第1、第2侧面的陶瓷烧结体;
在所述陶瓷烧结体的第1、第2侧面分别形成的第1、第2外部电极;
在所述陶瓷烧结体内夹着陶瓷层在厚度方向重合地层叠且与第1或第2外部电极电连接的多个内部电极;
形成于层叠方向相邻的内部电极间的陶瓷层及/或层叠方向最外侧的内部电极外侧的陶瓷层之中至少一个陶瓷层并设置成未与第1、第2外部电极电连接的至少1层的浮空电极。
10.根据权利要求9所述的叠层式压电元件,其特征在于,所述叠层式压电元件构成压电执行元件。
11.根据权利要求9所述的叠层式压电元件,其特征在于,所述叠层式压电元件构成叠层式压电谐振器。
12.根据权利要求11所述的叠层式压电元件,其特征在于,形成的所述内部电极及浮空电极到达陶瓷烧结体的第1、第2侧面,
在陶瓷烧结体的第1、第2侧面还具有绝缘膜,该绝缘膜覆盖内部电极露出部及/或浮空电极露出部,以使所述内部电极与第1或第2外部电极之一电连接而不与另一外部电极电连接,并使所述浮空电极不与外部电极电连接。
13.根据权利要求11所述的叠层式压电元件,其特征在于,在至少形成有一个所述内部电极的平面内,还具有在该内部电极的与电连接着外部电极的端部相反侧的端部与未连接该内部电极的外部电极之间形成的至少一个虚设电极。
14.根据权利要求11-13中的任一项所述的叠层式压电元件,其特征在于,在所述内部电极的层叠方向相邻的内部电极间的陶瓷层及/或层叠方向最外侧的内部电极外侧的陶瓷层之中至少一个陶瓷层中,配置有多层所述浮空电极。
15.根据权利要求9所述的叠层式压电元件,其特征在于,还具有:
由压电陶瓷构成并具有矩形板状形状的所述陶瓷烧结体,该矩形板状具有相互相对并位于长边侧的所述第1侧面和所述第2侧面,以及相互相对并位于短边侧的第3、第4侧面;
在所述陶瓷烧结体的所述第1、第2侧面靠近所述第4侧面侧分别形成的所述第1外部电极及第2外部电极;
在所述陶瓷烧结体内夹着所述陶瓷层在厚度方向重合地层叠、且与所述第1或第2外部电极电连接的多个所述内部电极;
在层叠方向相邻的所述内部电极间的所述陶瓷层及/或层叠方向最外侧的所述内部电极外侧的所述陶瓷层之中的至少一个所述陶瓷层形成、并设置成不与所述第1、第2外部电极电连接的至少1层所述浮空电极,
所述叠层式压电元件构成压电变压器。
16.一种压电执行元件的制造方法,其特征在于,包括:
在以压电陶瓷为主体的原料片上印刷内部电极及虚设电极的工序;
将印刷有所述内部电极及虚设电极的多片原料片层叠而获得叠层体的工序,该叠层体的多个内部电极在厚度方向交替地引出到相互相对的第1侧面或第2侧面,在与引出有内部电极侧的端部相反侧的端部与未引出该内部电极侧的侧面之间配置有虚设电极;
烧结所述叠层体而获得陶瓷烧结体的工序;
在所述陶瓷烧结体的引出有内部电极的第1、第2侧面形成第1、第2外部电极的工序;
在所述第1、第2外部电极间施加直流电场进行极化的工序。
17.一种压电执行元件的制造方法,其特征在于,包括:
在以压电陶瓷为主体的原料片上印刷内部电极及虚设电极的工序;
在以压电陶瓷为主体的原料片上印刷浮空电极的工序;
将印刷有内部电极及虚设电极的多片原料片与印刷有所述浮空电极的原料片层叠而获得叠层体的工序,该叠层体在层叠方向相邻的内部电极间的陶瓷层及/或层叠方向最外侧的内部电极外侧的陶瓷层之中至少一个陶瓷层配置有至少1层浮空电极,且多个内部电极在厚度方向交替地引出到第1、第2侧面,在与内部电极的引出侧端部相反侧的端部与未引出该内部电极侧的侧面之间配置有虚设电极;
烧结所述叠层体而获得陶瓷烧结体的工序;
在所述陶瓷烧结体的第1、第2侧面分别形成第1、第2外部电极的工序;
在所述第1、第2外部电极间施加直流电场,使陶瓷烧结体极化的工序。
18.一种叠层式压电谐振器的制造方法,其特征在于,包括:
在由压电陶瓷构成的原料片上印刷内部电极图形、获得第1原料片的工序;
在由压电陶瓷构成的原料片上印刷浮空电极图形、获得第2原料片的工序;
将所述第1、第2原料片层叠而获得叠层体的工序,并使所述第1、第2原料片这样层叠,即,在层叠方向相邻的内部电极图形间的原料片层及/或最外侧的内部电极图形的层叠方向外侧的原料片层之中的至少一个原料片层上配置有浮空电极图形;
烧结所述叠层体而获得烧结体母板的工序;
利用所述烧结体母板的内部电极图形进行烧结体母板的极化的工序;
切断所述烧结体母板而获得一个个压电谐振器单位的陶瓷烧结体的工序;
在所述陶瓷烧结体的相对的第1、第2侧面分别形成第1、第2外部电极,并使内部电极仅与其中一个外部电极电连接且使所述浮空电极不与外部电极电连接的工序。
19.根据权利要求18所述的叠层式压电谐振器的制造方法,其特征在于,
形成的内部电极及浮空电极到达一个个叠层式压电谐振器单位的所述陶瓷烧结体的第1、第2侧面;
在所述陶瓷烧结体的第1、第2侧面形成外部电极的工序包括:形成将内部电极露出部及/或浮空电极露出部覆盖的绝缘膜的工序,以及形成该绝缘膜之后,在陶瓷烧结体的第1、第2侧面形成第1、第2外部电极的工序,以使在所述陶瓷烧结体的第1、第2侧面,内部电极仅与第1或第2外部电极之一电连接而不与另一外部电极电连接,且使浮空电极不与外部电极电连接。
20.根据权利要求18所述的叠层式压电谐振器的制造方法,其特征在于,在获得所述第1原料片之时,在原料片上印刷内部电极图形和虚设电极图形。
21.根据权利要求18、19或20之一所述的叠层式压电谐振器的制造方法,其特征在于,在获得所述第2原料片的工序中,在原料片上印刷浮空电极图形和虚设电极图形。
22.一种叠层式压电谐振器的制造方法,其特征在于,包括:
在由压电陶瓷构成的原料片上印刷内部电极图形及虚设电极图形而获得第1原料片的工序;
层叠至少多片第1原料片而获得叠层体母板的工序;
烧结所述叠层体而获得烧结体母板的工序;
利用内部电极图形对烧结体母板进行极化的工序;
切断所述烧结体母板而获得一个个叠层式压电谐振器单位的陶瓷烧结体的工序;
在所述陶瓷烧结体的相对的第1、第2侧面形成第1、第2外部电极、并使内部电极至少与其中一个外部电极电连接的工序。
23.一种压电变压器的制造方法,其特征在于,包括:
在以压电陶瓷为主体的原料片上印刷内部电极及虚设电极的工序;
将所述印刷有内部电极及虚设电极的多片原料片层叠起来而获得叠层体的工序,该叠层体具有相互相对的第3、第4侧面,且其多个内部电极在厚度方向交替地引出到相互相对的第1侧面或第2侧面,在内部电极侧与引出侧端部相反侧的端部与未引出该内部电极侧的侧面之间配置有虚设电极;
烧结所述叠层体而获得陶瓷烧结体的工序;
在所述陶瓷烧结体的引出有内部电极的第1、第2侧面形成与第4侧面靠近的第1、第2外部电极的工序;
在所述陶瓷烧结体的第3侧面形成第3外部电极的工序;
在所述第1、第2外部电极间施加直流电场进行极化的工序;
在所述第1、第2外部电极与第3外部电极之间施加直流电场进行极化的工序。
24.一种压电变压器的制造方法,其特征在于,包括:
在以压电陶瓷为主体的原料片上印刷内部电极及虚设电极的工序;
在以压电陶瓷为主体的原料片上印刷浮空电极的工序;
将印刷有内部电极及虚设电极的多片原料片与所述印刷有浮空电极的原料片层叠起来而获得叠层体的工序,该叠层体具有相互相对的第3、第4侧面,在其层叠方向相邻的内部电极之间的陶瓷层及/或层叠方向最外侧的内部电极外侧的陶瓷层之中的至少一个陶瓷层,配置有至少1层的浮空电极,且多个内部电极在厚度方向交替地引出到第1、第2侧面,在与引出有内部电极侧端部相反侧的端部与未引出该内部电极侧的侧面之间,配置有虚设电极;
烧结所述叠层体而获得陶瓷烧结体的工序;
在所述陶瓷烧结体的第1、第2侧面分别形成与第4侧面靠近的第1、第2外部电极的工序;
在所述陶瓷烧结体的第3侧面形成第3外部电极的工序;
在所述第1、第2外部电极之间施加直流电场使陶瓷烧结体极化的工序;
在所述第1、第2外部电极与第3外部电极之间施加直流电场进行极化的工序。
25.一种喷墨头,其特征在于,包括:
喷出墨水的喷嘴;
与所述喷嘴连通、至少一部分的壁面具有柔软性的墨水室;以及,
配置在墨水室附近、能推压所述墨水室的上述权利要求2、3、4、10中的任一项所述的压电执行元件。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34200498A JP2000174581A (ja) | 1998-12-01 | 1998-12-01 | 積層型圧電共振子及びその製造方法 |
JP34200598A JP3334651B2 (ja) | 1998-12-01 | 1998-12-01 | 圧電トランス及びその製造方法 |
JP342003/1998 | 1998-12-01 | ||
JP342005/1998 | 1998-12-01 | ||
JP342004/1998 | 1998-12-01 | ||
JP34200398A JP3319413B2 (ja) | 1998-12-01 | 1998-12-01 | 圧電アクチュエータ、圧電アクチュエータの製造方法及びインクジェットヘッド |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1256522A true CN1256522A (zh) | 2000-06-14 |
CN1167143C CN1167143C (zh) | 2004-09-15 |
Family
ID=27341030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB991258673A Expired - Lifetime CN1167143C (zh) | 1998-12-01 | 1999-12-01 | 叠层式压电元件 |
Country Status (5)
Country | Link |
---|---|
US (3) | US6437488B1 (zh) |
EP (1) | EP1006596B1 (zh) |
CN (1) | CN1167143C (zh) |
DE (1) | DE69937222T2 (zh) |
TW (1) | TW432731B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100373650C (zh) * | 2001-04-30 | 2008-03-05 | 埃普科斯股份有限公司 | 用于电气部件的钝化材料及多层结构的压电部件 |
CN101507007B (zh) * | 2006-09-28 | 2010-11-17 | 京瓷株式会社 | 层叠型压电元件、使用它的喷射装置和燃料喷射系统、层叠型压电元件的制造方法 |
CN101789486B (zh) * | 2005-09-29 | 2012-10-31 | 京瓷株式会社 | 层叠型压电元件及使用该层叠型压电元件的喷射装置 |
CN106456113A (zh) * | 2014-03-13 | 2017-02-22 | 诺维欧扫描有限责任公司 | 高电压mems,以及包括这种mems的便携式超声设备 |
CN107020810A (zh) * | 2016-01-29 | 2017-08-08 | 兄弟工业株式会社 | 液体喷出装置及液体喷出装置的制造方法 |
CN109314129A (zh) * | 2016-06-14 | 2019-02-05 | 皇家飞利浦有限公司 | 电活性聚合物致动器装置和驱动方法 |
CN111509118A (zh) * | 2019-01-30 | 2020-08-07 | Tdk株式会社 | 层叠型压电元件 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3794292B2 (ja) * | 2001-07-03 | 2006-07-05 | 株式会社村田製作所 | 圧電型電気音響変換器およびその製造方法 |
WO2004030113A1 (en) * | 2002-09-27 | 2004-04-08 | Innochips Technology | Piezoelectric vibrator and fabricating method thereof |
JP4635439B2 (ja) * | 2003-02-12 | 2011-02-23 | 株式会社デンソー | 積層型圧電体素子及びその製造方法 |
US7446458B2 (en) * | 2003-09-04 | 2008-11-04 | Nec Corporation | Piezoelectric ceramic element and portable device |
CN1875438A (zh) * | 2003-10-31 | 2006-12-06 | 株式会社村田制作所 | 叠层型电阻元件 |
CN101694865B (zh) * | 2004-03-09 | 2013-03-20 | 京瓷株式会社 | 叠层型压电元件及其制造方法 |
JP2005294761A (ja) * | 2004-04-05 | 2005-10-20 | Tdk Corp | 積層型圧電素子 |
JP4803039B2 (ja) * | 2005-01-06 | 2011-10-26 | 株式会社村田製作所 | 圧電アクチュエータの製造方法及び圧電アクチュエータ |
KR100722370B1 (ko) * | 2005-02-22 | 2007-05-29 | 주식회사 휴먼스캔 | 적층형 초음파 탐촉자 및 이의 제조방법 |
US7443020B2 (en) * | 2005-02-28 | 2008-10-28 | Texas Instruments Incorporated | Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit |
CN102651448B (zh) * | 2005-06-15 | 2016-02-24 | 京瓷株式会社 | 层叠型压电元件及使用其的喷射装置 |
JP2007312164A (ja) * | 2006-05-19 | 2007-11-29 | Hitachi Ltd | 圧電薄膜共振器並びにそれを用いた高周波フィルタ及び高周波モジュール |
DE102007003281A1 (de) * | 2007-01-23 | 2008-07-24 | Epcos Ag | Piezoelektrischer Transformator und Transformatoranordnung |
DE102007003280A1 (de) * | 2007-01-23 | 2008-07-24 | Epcos Ag | Piezoelektrisches Bauelement |
JP2008227076A (ja) * | 2007-03-12 | 2008-09-25 | Nec Electronics Corp | 半導体装置 |
JP5537931B2 (ja) * | 2007-04-19 | 2014-07-02 | 日本特殊陶業株式会社 | 圧電磁器組成物及び圧電素子 |
DE102008029185A1 (de) | 2008-06-19 | 2009-12-24 | Epcos Ag | Piezoelektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Kontaktes |
WO2010004534A1 (en) * | 2008-07-11 | 2010-01-14 | Nxp B.V. | Bulk acoustic wave resonator using acoustic reflector layers as inductive or capacitive circuit element |
KR101326308B1 (ko) * | 2011-02-11 | 2013-11-11 | 삼성전자주식회사 | 초음파 프로브 |
DE102012101606A1 (de) * | 2011-10-28 | 2013-05-02 | Epcos Ag | ESD-Schutzbauelement und Bauelement mit einem ESD-Schutzbauelement und einer LED |
US20130134838A1 (en) * | 2011-11-28 | 2013-05-30 | Qualcomm Mems Technologies, Inc. | Piezoelectric mems transformer |
FR2996080B1 (fr) * | 2012-09-27 | 2016-01-15 | Thales Sa | Dispositif acoustique comprenant un cristal phononique reglable |
CN105453288B (zh) * | 2013-10-22 | 2018-01-26 | 株式会社村田制作所 | 层叠陶瓷结构体及其制造方法、和压电致动器的制造方法 |
DK3035519T3 (en) * | 2014-12-19 | 2018-06-06 | Attocube Systems Ag | Electromechanical actuator |
TWI624969B (zh) * | 2015-10-09 | 2018-05-21 | Ngk Spark Plug Co Ltd | Piezoelectric element, piezoelectric actuator and piezoelectric transformer |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3549913A (en) * | 1967-10-31 | 1970-12-22 | Matsushita Electric Ind Co Ltd | Piezo-electric transformer |
JPS5885614A (ja) * | 1981-11-18 | 1983-05-23 | Nec Corp | モノリシツクセラミツクフイルタ |
US4564782A (en) * | 1983-09-02 | 1986-01-14 | Murata Manufacturing Co., Ltd. | Ceramic filter using multiple thin piezoelectric layers |
JPS6066882A (ja) * | 1983-09-22 | 1985-04-17 | Murata Mfg Co Ltd | 圧電変位素子およびその分極方法 |
JPS6086880A (ja) * | 1983-10-19 | 1985-05-16 | Nec Corp | 電歪効果素子 |
DE3930000A1 (de) * | 1988-09-08 | 1990-03-15 | Murata Manufacturing Co | Varistor in schichtbauweise |
US5045744A (en) * | 1988-12-23 | 1991-09-03 | Murata Mfg. Co. | Energy-trapping-by-frequency-lowering-type piezoelectric-resonance device |
IT1232029B (it) * | 1989-03-06 | 1992-01-23 | Juki Kk | Metodo per la connessione di un tubo ad ugello di un ugello a getto di inchiostro con un elemento piezoelettrico |
JPH0671103B2 (ja) | 1989-04-07 | 1994-09-07 | 三井石油化学工業株式会社 | 積層型セラミック素子の製造方法 |
DE69031839T2 (de) * | 1989-04-07 | 1998-05-07 | Mitsui Petrochemical Ind | Geschichtete Keramikanordnung und Verfahren zur deren Herstellung |
JP2504223B2 (ja) * | 1989-10-11 | 1996-06-05 | 株式会社村田製作所 | 積層コンデンサの製造方法 |
DE68926166T2 (de) * | 1989-11-14 | 1996-12-12 | Battelle Memorial Institute | Verfahren zur Herstellung einer piezoelektrischen Stapelantriebsvorrichtung |
JP2965602B2 (ja) * | 1990-02-26 | 1999-10-18 | 日立金属株式会社 | 積層型変位素子 |
US5028831A (en) | 1990-04-04 | 1991-07-02 | Motorola, Inc. | SAW reflectionless quarter-wavelength transducers |
JPH04214686A (ja) * | 1990-10-05 | 1992-08-05 | Nec Corp | 電歪効果素子 |
JP2987944B2 (ja) | 1991-01-09 | 1999-12-06 | セイコーエプソン株式会社 | インクジェット式印字ヘッド |
JP3185226B2 (ja) * | 1991-01-30 | 2001-07-09 | 株式会社村田製作所 | 圧電バイモルフ素子の駆動方法及び圧電バイモルフ素子 |
JPH0547591A (ja) | 1991-08-09 | 1993-02-26 | Murata Mfg Co Ltd | 積層セラミツク電子部品の製造方法 |
JPH0567819A (ja) * | 1991-09-10 | 1993-03-19 | Nec Corp | 圧電セラミツクトランス |
JP3147964B2 (ja) | 1992-01-21 | 2001-03-19 | セイコーエプソン株式会社 | 積層形圧電変位素子ユニット及びインクジェット記録ヘッド |
JP3363937B2 (ja) | 1992-03-26 | 2003-01-08 | 日本碍子株式会社 | 弾性表面波フィルタ装置 |
CA2113787A1 (en) * | 1993-01-29 | 1994-07-30 | Nobuyuki Hamanaka | Carbocyclic sulfonamides |
US5610565A (en) * | 1994-02-02 | 1997-03-11 | Murata Manufacturing Co., Ltd. | Composite LC device with a ground electrode not formed on the inductor parts |
US5914556A (en) * | 1994-09-09 | 1999-06-22 | Murata Manufacturing Co., Ltd. | Piezoelectric element and method of manufacturing the same |
JPH08306984A (ja) | 1995-05-11 | 1996-11-22 | Tokin Corp | 圧電トランス |
JP3266031B2 (ja) | 1996-04-18 | 2002-03-18 | 株式会社村田製作所 | 圧電共振子およびそれを用いた電子部品 |
JP3271517B2 (ja) * | 1996-04-05 | 2002-04-02 | 株式会社村田製作所 | 圧電共振子およびそれを用いた電子部品 |
JP3608874B2 (ja) | 1996-06-06 | 2005-01-12 | 株式会社日立メディコ | 超音波探触子 |
JPH1084244A (ja) | 1996-07-18 | 1998-03-31 | Murata Mfg Co Ltd | 圧電共振子およびそれを用いた電子部品 |
JPH10126203A (ja) | 1996-08-27 | 1998-05-15 | Murata Mfg Co Ltd | 圧電共振子およびそれを用いた電子部品 |
JP2907153B2 (ja) | 1996-10-17 | 1999-06-21 | 日本電気株式会社 | 圧電トランスおよびその製造方法 |
JPH10241993A (ja) | 1997-02-27 | 1998-09-11 | Tokin Corp | 積層セラミック電子部品 |
DE69916344T2 (de) | 1998-01-23 | 2005-05-12 | Océ-Technologies B.V. | Pizoelektrischer Betätiger für Tintenstrahldruckkopf |
US6121718A (en) * | 1998-03-31 | 2000-09-19 | Acuson Corporation | Multilayer transducer assembly and the method for the manufacture thereof |
JP2000183683A (ja) * | 1998-12-17 | 2000-06-30 | Murata Mfg Co Ltd | 厚み縦圧電共振子及び圧電共振部品 |
JP2001102646A (ja) | 1999-09-28 | 2001-04-13 | Tokin Ceramics Corp | 積層型圧電セラミックス |
-
1999
- 1999-11-26 TW TW088120826A patent/TW432731B/zh not_active IP Right Cessation
- 1999-12-01 CN CNB991258673A patent/CN1167143C/zh not_active Expired - Lifetime
- 1999-12-01 DE DE69937222T patent/DE69937222T2/de not_active Expired - Lifetime
- 1999-12-01 US US09/451,907 patent/US6437488B1/en not_active Expired - Lifetime
- 1999-12-01 EP EP99123857A patent/EP1006596B1/en not_active Expired - Lifetime
-
2002
- 2002-04-19 US US10/125,641 patent/US6735839B2/en not_active Expired - Lifetime
-
2003
- 2003-11-19 US US10/715,569 patent/US7003858B2/en not_active Expired - Lifetime
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100373650C (zh) * | 2001-04-30 | 2008-03-05 | 埃普科斯股份有限公司 | 用于电气部件的钝化材料及多层结构的压电部件 |
CN101789486B (zh) * | 2005-09-29 | 2012-10-31 | 京瓷株式会社 | 层叠型压电元件及使用该层叠型压电元件的喷射装置 |
CN101507007B (zh) * | 2006-09-28 | 2010-11-17 | 京瓷株式会社 | 层叠型压电元件、使用它的喷射装置和燃料喷射系统、层叠型压电元件的制造方法 |
CN106456113A (zh) * | 2014-03-13 | 2017-02-22 | 诺维欧扫描有限责任公司 | 高电压mems,以及包括这种mems的便携式超声设备 |
CN107020810A (zh) * | 2016-01-29 | 2017-08-08 | 兄弟工业株式会社 | 液体喷出装置及液体喷出装置的制造方法 |
CN107020810B (zh) * | 2016-01-29 | 2019-10-18 | 兄弟工业株式会社 | 液体喷出装置及液体喷出装置的制造方法 |
CN109314129A (zh) * | 2016-06-14 | 2019-02-05 | 皇家飞利浦有限公司 | 电活性聚合物致动器装置和驱动方法 |
CN111509118A (zh) * | 2019-01-30 | 2020-08-07 | Tdk株式会社 | 层叠型压电元件 |
Also Published As
Publication number | Publication date |
---|---|
US6735839B2 (en) | 2004-05-18 |
US20020135277A1 (en) | 2002-09-26 |
EP1006596B1 (en) | 2007-10-03 |
DE69937222D1 (de) | 2007-11-15 |
EP1006596A2 (en) | 2000-06-07 |
EP1006596A3 (en) | 2004-09-22 |
US6437488B1 (en) | 2002-08-20 |
DE69937222T2 (de) | 2008-07-03 |
TW432731B (en) | 2001-05-01 |
CN1167143C (zh) | 2004-09-15 |
US7003858B2 (en) | 2006-02-28 |
US20040095042A1 (en) | 2004-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1167143C (zh) | 叠层式压电元件 | |
CN1260174C (zh) | 压电陶瓷的制造方法和压电元件的制造方法 | |
CN1198301C (zh) | 制造固体电解电容器的方法 | |
CN1220222C (zh) | 噪音滤波器和使用噪音滤波器的电子机器 | |
CN1246929C (zh) | 迭层电子器件、迭层共用器及通信设备 | |
CN1200907C (zh) | 压电陶瓷及其制造方法以及压电元件 | |
CN1308978C (zh) | 制造陶瓷叠层制品的方法,叠层电子元件及其制造方法 | |
CN1301591C (zh) | 电压控制振荡器 | |
CN1926697A (zh) | 叠层型压电元件及其制造方法 | |
CN1182545C (zh) | 压电陶瓷组合物和压电陶瓷元件 | |
CN1812025A (zh) | 层叠电容和层叠电容的等效串联电阻调整方法 | |
CN1461703A (zh) | 压电元件、喷墨头、角速度传感器及其制法、喷墨式记录装置 | |
CN1628976A (zh) | 压电元件及其制法、喷墨头、喷墨式记录装置和角速度传感器 | |
CN1530977A (zh) | 叠层电容器 | |
CN1305079C (zh) | 电阻器及其制造方法 | |
CN1196152C (zh) | 陶瓷生片制造方法及多层陶瓷电子部件制造方法 | |
CN1729572A (zh) | 电容器装置制造方法及电容器装置 | |
CN1676330A (zh) | 压电元件、喷墨头、角速度传感器及喷墨式记录装置 | |
CN1957447A (zh) | Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件 | |
CN1261977A (zh) | 电阻器及其制造方法 | |
CN1132944A (zh) | 高升压比压电式变压器 | |
CN101061762A (zh) | 内置电容器的多层基板及其制造方法、冷阴极管点灯装置 | |
CN1277280C (zh) | 电感器件及其生产方法 | |
CN1822360A (zh) | 半导体器件及其制造方法与电容器结构及其制造方法 | |
CN1856887A (zh) | 积层型压电元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20040915 |
|
CX01 | Expiry of patent term |