CN1227743C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1227743C
CN1227743C CNB981083854A CN98108385A CN1227743C CN 1227743 C CN1227743 C CN 1227743C CN B981083854 A CNB981083854 A CN B981083854A CN 98108385 A CN98108385 A CN 98108385A CN 1227743 C CN1227743 C CN 1227743C
Authority
CN
China
Prior art keywords
groove
electric insulation
semiconductor device
region
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981083854A
Other languages
English (en)
Other versions
CN1199930A (zh
Inventor
名仓英明
川岛勇
中村秀和
小谷寿太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1199930A publication Critical patent/CN1199930A/zh
Application granted granted Critical
Publication of CN1227743C publication Critical patent/CN1227743C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Abstract

高耐压台面型半导体器件及其制造方法，该器件具有：第1导电型的集电极区域和半导体衬底区域；第2导电型的基极区域；第1导电型的发射极区域。还具有：基极区域周围的宽度阔而浅的第1槽；第1槽区域的比第1槽宽度窄的第2槽；覆盖第2槽的电绝缘物；其中，第1槽的离基极区域表面的深度小于基极区域的厚度；第2槽的离基极区域表面的深度小于半导体衬底区域和其上的基极区域的合计厚度。或者还具有：基极区域周围的槽；和覆盖槽的电绝缘物；其中所述槽离基极区域表面的深度小于半导体衬底区域和其上的基极区域的合计厚度。在该器件中，可在台面槽的所有部分上稳定形成足够厚度的绝缘保护层，结果，可减少高耐压特性的离散度，能大幅改善因台面槽的形成、在后工序中的台面槽处裂纹及缺陷引起的成品率的下降。

Description

半导体器件及其制造方法
技术领域
本发明涉及用槽(特别是台面槽)及其电绝缘物(电绝缘保护层)进行电绝缘分离的高耐压半导体器件、例如，双极型晶体管、金属氧化物半导体(MOS)、绝缘栅双极型晶体管(IGBT)、二极管、闸流管、双向三端闸流管(triac)等，特别是涉及降低了制造稳定性和耐压特性的离散度的垂直型高耐压半导体器件及其制造方法。
背景技术
迄今，为了谋求高耐压和低价格，对高耐压半导体器件进行了各种改善，使用了图14～15中示出的那种结构。
图14是表示台面型双极型晶体管的结构的一例的概略剖面图。在图14中，1是硅衬底(N型区)，2是收集极扩散区，3是基极扩散区，4是发射极扩散区，5是二氧化硅膜(电绝缘膜)，7是台面槽，9是台面槽绝缘保护层，10是基极，11是发射极，12是收集极。
此外，图15是表示平面型双极型晶体管的结构的概略剖面图。在图15中，13是场板(field plate)，省略与图14相同的号码的说明。
在图14中示出的高耐压台面型双极型晶体管中，为了得到高耐压和高可靠性，在对半导体硅衬底1的表面一侧有选择地刻蚀了硅的台面槽7中形成了由铅类或锌类的玻璃膜构成的绝缘保护层(玻璃保护层)9。为了得到高可靠性，所述台面槽的深度大于半导体衬底的高阻区的厚度(厚度为T)，其后形成绝缘保护层9。
由于在硅衬底(半导体衬底)1和基极扩散区(一导电型区)3的边界部分处产生电场集中，故特别希望在该部分的绝缘保护层9的厚度(相对于在所述边界部分处的台面槽7的内周面的垂直线方向的绝缘保护层9的厚度)为10微米以上。在所述边界部分处的厚度不到10微米的情况下，在后工序的制造工艺中作为绝缘保护层的效果降低，制造成品率降低、不能确保高可靠性。
作为绝缘保护层(玻璃保护层)9的形成方法，已知有电淀积法。按照电淀积法可容易地在导电部上以均匀的厚度形成玻璃保护层。但是，由于用电淀积法在所有的导电部上形成了玻璃保护层，故必须在形成玻璃保护层后形成设置在二氧化硅膜(电绝缘膜)5中的电极形成用的接触窗。此外，由于原理上在台面槽7的上部周围的二氧化硅膜(电绝缘膜)5上相对地不形成玻璃保护层，故在绝缘保护方面存在问题。
因此，作为解决上述的电淀积法的问题的方法，广泛地采用涂敷法来形成绝缘保护层(玻璃保护层)9。如果采用涂敷法，则可与基体的导电性无关地形成玻璃保护层。
但是，由于涂敷时的涂敷玻璃的粘性等，存在台面槽内部的开口部周边处的玻璃保护层的厚度变薄的趋势。特别是如上所述，由于为了得到高可靠性将台面槽7作成其深度大于半导体衬底的高阻区的厚度(T)的深槽，故该趋势变得明显，在台面槽的所有部分上以10微米以上的厚度形成绝缘保护层(玻璃保护层)是困难的。结果，产生了高耐压特性的离散度。此外，由于以大于高阻区的厚度(T)的深度形成台面槽，在台面槽形成部的半导体衬底的厚度显著下降。结果，半导体衬底的机械强度下降，由于后工序中的机械接触，在半导体衬底的台面槽形成部中产生裂纹、缺陷等损伤，制造工序中的加工成品率大幅度下降。
另一方面，众所周知，为了实现高耐压，图15中示出的平面型双极型晶体管中用图15中示出的FLR(field limiting ring场限制环)来谋求实现高耐压。但是，该技术中存在下述问题：耐压越高，场板13在半导体衬底的面积中所占的比例越大，使半导体衬底的利用率大幅度下降。
发明内容
本发明的目的在于解决所述现有技术存在的问题，提供这样一种高耐压台面槽半导体器件以及该半导体器件的制造方法：在该高耐压台面槽半导体器件中，可在台面槽的所有部分上稳定地形成具有足够的厚度的绝缘保护层，结果，可减少高耐压特性的离散度，同时可大幅度改善起因于台面槽的形成的、因在后工序的制造工序中的台面槽部分的裂纹及缺陷而引起的加工成品率的下降。
为了达到上述目的，本发明的半导体器件形成以下的结构。
按照本发明的第1结构，提供了一种半导体器件，具有：第1导电型的集电极区域，具有规定浓度；第1导电型的半导体衬底区域，在所述集电极区域的上部、在规定区域具有第1厚度，并比所述集电极区域浓度低；第2导电型的基极区域，形成于所述半导体衬底区域的所述规定区域，并具有第2厚度D3；和第1导电型的发射极区域，形成于所述基极区域表层的一部分上；其特征在于还具有：设于所述基极区域周围的宽度阔而浅的第1槽；设于所述第1槽区域的比所述第1槽宽度窄的第2槽；和至少覆盖所述第2槽的电绝缘物；其中，所述第1槽的离所述基极区域表面的深度D1小于所述基极区域的厚度D3；所述第2槽的离所述基极区域表面的深度D2小于所述半导体衬底区域和形成于其上的所述基极区域的合计厚度d2。
即，与本发明的第1结构有关的半导体器件的特征在于，包括：在半导体衬底的上部设置的厚度为D3的一导电型区；在所述一导电型区的规定区域的周围设置的宽度宽的、浅的第1槽(宽度为W1，深度为D1)；在所述第1槽的区域中设置的比所述第1槽的宽度窄的第2槽(宽度为W2，深度为D2)；以及至少覆盖所述第2槽的电绝缘物。
按照这样的第1结构，由于用深度浅的第1槽和在第1槽的区域中形成的比第1槽宽度窄的第2槽构成台面槽，用台面槽有选择地覆盖至少第2槽，可稳定地在整个台面槽中形成具有足够的厚度的绝缘保护层。结果，可得到高耐压特性的离散度小的半导体器件。此外，由于能将电绝缘层形成得较厚，可使为得到充分的绝缘可靠性所必须的台面槽的深度变浅，故可充分地确保台面槽形成部处的半导体衬底的厚度，可反转机械强度的下降，可大幅度改善由在后工序的制造工序中的台面槽部分的裂纹及缺陷引起的加工成品率的下降。
再者，按照所述第1结构，还有下述的附加的效果：使在台面槽中形成了电绝缘物后的工序、特别是电极形成用的接触窗的形成工序(以下，有时称为「开接触窗的工序」)中的接触窗和电极图形的微细化变得容易，此外，在开接触窗的工序中使掩模对准时的机械接触减少。
以下说明该附加的效果。
在图14中示出的现有的台面型双极型晶体管中，如果打算用涂敷法在整个宽度窄的、深的台面槽7中均匀地形成必须的充分的厚度的绝缘保护层9，则在半导体衬底的表面一侧形成的电绝缘膜5上等也形成绝缘保护层9是不可避免的。根据情况，也有形成比半导体衬底上的电绝缘膜5的上表面高5微米以上的、由绝缘保护层9构成的凸部的情况。这样的凸部在绝缘保护层9形成后的后工序、特别是在电绝缘膜5中形成电极形成用的接触窗的工序中妨碍接触窗和所形成的接触窗内形成的电极图形的微细化，成为元件设计的弊病。此外，在所述开接触窗的工序中，为了有选择地开窗，在必要的掩模对准时产生与凸部的机械接触，产生台面槽部处的裂纹及缺陷，制造工序中的加工成品率大幅度下降。
与此相反，通过作成本发明的上述第1结构的半导体器件，即使形成必要的充分的电绝缘物，也可使其上表面位于电绝缘膜的上表面以下。此外，即使假定有电绝缘物附着于电绝缘膜的上表面的情况，由此形成的凸部与现有技术的情况相比是极低的。即，第1槽的电绝缘物的上部可形成为与一导电型区上的电绝缘膜的上部大体位于同等高度或其下侧。
由于通过第1槽的电绝缘物的上部形成为与一导电型区上的电绝缘膜的上部大体位于同等高度或其下侧，后工序、即电绝缘物形成后的电极形成用的开窗工序中可维持半导体衬底表面的平坦，故可用与迄今为止已知的平面型半导体制造工艺相同的工艺来生产。作为其结果，可进行开接触窗部分的开口部的尺寸与元件所要求的特性相一致的设计(以往，在高耐压台面型晶体管中由于台面槽的凸部，在微细化方面存在限度)。此外，在电绝缘物形成后的工序中，半导体衬底表面的凸部与用于有选择地进行开窗的掩模的机械接触也得到改善，还加上能使台面槽变浅这一点，可大幅度减少制造工序中的半导体衬底的裂纹、缺陷等。结果，可大幅度改善加工成品率。
按照本发明的第2结构，提供了一种半导体器件，具有：第1导电型的集电极区域，具有规定浓度；第1导电型的半导体衬底区域，在所述集电极区域的上部、在规定区域具有第1厚度，并比所述集电极区域浓度低；第2导电型的基极区域，形成于所述半导体衬底区域的所述规定区域，并具有第2厚度D3；和第1导电型的发射极区域，形成于所述基极区域表层的一部分上；其特征在于还具有：设于所述基极区域周围的槽；和覆盖所述槽的电绝缘物；所述槽离所述基极区域表面的深度D0小于所述半导体衬底区域和形成于其上的所述基极区域的合计厚度d2。
与本发明的第2结构有关的半导体器件的特征在于，包括：在厚度为d2的反导电型的半导体衬底区域的上部设置的厚度为D3的一导电型区；与所述一导电型区相接在其规定区域的周围设置的具有比所述d2大的宽度W0、具有比所述D3深比所述d2浅的深度D0的槽；包围所述槽的上部周围的电绝缘膜；覆盖所述电绝缘膜的上表面的至少一部分和所述槽的内周面的玻璃保护层；以及在所述一导电型区上形成的开口部。
按照这样的第2结构，通过将半导体衬底的表面一侧设置的台面槽作成宽度宽的浅槽，可在台面槽的所有部分上以稳定的厚度形成在后工序中形成的玻璃保护层。特别是能容易地以10微米以上的厚度形成半导体衬底中形成的一导电型区与半导体衬底的高阻区相接的边界部的玻璃保护层的厚度。结果，特别是在高耐压台面型半导体器件的制造中，可减少高耐压特性的离散度。特别是在用玻璃涂敷形成绝缘保护层的情况下是有效的。此外，由于有宽度宽的浅槽，可减少台面槽部处的半导体衬底的厚度减少，可防止半导体衬底的机械强度的下降。结果，可大幅度改善在后工序的制造工序中的由台面槽部处的裂纹、缺陷引起的加工成品率的下降。在本第2结构中，通过使槽的宽度W0变宽，而且比高阻区的厚度T浅，不仅可得到高耐压特性，而且由于能在槽部中可靠地形成绝缘保护层(玻璃保护层)，可降低耐压特性的离散度，可防止在槽部的裂纹。以往，一般形成比T深的槽，相反地在本发明中积极地利用比T浅的槽的作用。
此外，本发明的半导体器件的制造方法的特征在于，包括：在半导体衬底的上部设置一导电型区的工序；在所述一导电型区的周围设置宽度宽的、浅的第1槽(宽度为W1，深度为D1)的工序；在所述第1槽的区域中设置比所述第1槽的宽度窄的第2槽(宽度为W2，深度为D2)的工序；以及至少在所述第2槽中设置电绝缘物的工序。
通过作成这样的结构，可高效率地、合理地制造与上述的本发明的第1结构有关的半导体器件。
再有，在本发明的上述各结构中，所谓一导电型区的「规定区域」，意味着在半导体衬底的上部形成的一导电型区中实际上形成半导体器件的功能区的区域(作为晶体管的工作部区域)。必须将本发明的槽设置成包围这样的一导电型区的「规定区域」，由此可确保这样的区域的绝缘耐压。
附图说明
图1是本发明的实施例1中的台面型NPN晶体管的剖面图。
图2是用于说明图1的晶体管的制造工序的另外的工序剖面图。
图3是本发明的实施例2中的台面型NPN晶体管的剖面图。
图4是用于说明图3的晶体管的制造工序的另外的工序剖面图。
图5是比较关于本发明和现有法的各台面型晶体管的收集极反方向耐压电特性的图。
图6是比较关于本发明和现有法的各台面型晶体管的收集极饱和电压特性的图。
图7是本发明的实施例3中的台面型NPN晶体管的剖面图。
图8是用于说明图7的晶体管的制造工序的另外的工序剖面图。
图9是本发明的实施例4中的台面型NPN晶体管的剖面图。
图10是用于说明图9的晶体管的制造工序的另外的工序剖面图。
图11是比较关于本发明和现有法的各台面型晶体管的收集极反方向耐压电特性的图。
图12是比较关于本发明和现有法的各台面型晶体管的收集极饱和电压特性的图。
图13是本发明的实施例5中的台面型NPN晶体管的剖面图。
图14是表示现有法的高耐压台面型晶体管半导体元件的一例的概略构成的剖面图。
图15是表示现有法的高耐压平面型晶体管半导体元件的一例的概略构成的剖面图。
具体实施方式
与本发明的第1结构有关的半导体器件包括：在半导体衬底的上部设置的厚度为D3的一导电型区；在所述一导电型区的规定区域的周围设置的宽度宽的、浅的第1槽(宽度为W1，深度为D1)；在所述第1槽的区域中设置的比所述第1槽的宽度窄的第2槽(宽度为W2，深度为D2)；以及至少覆盖所述第2槽的电绝缘物。
在上述结构中，在所述一导电型区上形成电绝缘膜，所述电绝缘物的上表面与所述电绝缘膜的上表面位于同等高度或其下侧是较为理想的。这意味着，通过使覆盖台面槽的电绝缘物的上表面与在一导电型区上形成的电绝缘膜的上表面位于同等高度或比其低，可抑制起因于电绝缘物的、比电绝缘膜的上表面高的凸部的发生。
此外，在上述结构中，所述电绝缘物的上部区域容纳于所述第1槽的区域内是较为理想的。这意味着覆盖台面槽的电绝缘物未从台面槽伸出。即，这是打算防止电绝缘物附着于第1槽的周边部分的上表面。
此外，在上述结构中，在所述第1槽的内周部分形成由所述电绝缘物的表面和所述第1槽的内周部分构成的凹部是较为理想的。这意味着覆盖台面槽的电绝缘物的上部表面与第1槽的内周面相接，在其接点形成凹部(槽)是较为理想的。
此外，在上述结构中，在所述一导电型区内形成反导电型区，所述电绝缘物的上表面与所述反导电型区上的最上部位于同等高度或其下侧，同时形成与所述反导电型区的接触窗是较为理想的。这里，所谓所述反导电型区上的最上部，在反导电型区上形成电绝缘膜等的情况下，意味着该电绝缘膜的上表面。此外，所谓接触窗，在所述情况下，相当于例如在电绝缘膜中形成的反导电型区的电极形成用的开口部。
按照上述较为理想的各结构，特别是在高耐压台面型半导体元件的制造中，通过在半导体衬底的表面一侧形成的覆盖台面槽的电绝缘物(例如玻璃保护层)与在半导体衬底的表面一侧形成了的电绝缘膜的上表面位于同等高度或其下侧，可抑制电绝缘物在半导体器件的上表面形成凸起状物等。因而，在电绝缘物形成后的工序、特别是在开电极形成用的接触窗的工序中的接触窗和电极图形的微细化变得容易，此外，由于在开接触窗的工序中掩模对准时的机械接触减少，可大幅度改善绝缘膜形成后的后工序的加工成品率。即，按照上述较为理想的各结构，可进一步显现出与本发明的第1结构有关的半导体器件的所述附加效果。
再者，在上述结构中，所述第1槽的深度D1比一导电型区的厚度D3小是较为理想的。如图14中示出的现有技术那样，在由一个槽构成台面槽的情况下，为了分离基区和收集区，必须形成比D3深的槽。但是，因为在这样的深的台面槽中槽的内周壁的倾斜变得陡峭，在涂敷电绝缘物(玻璃保护层)后用曝光和显影对电绝缘物的涂膜进行图形刻蚀并进行烧固的情况下，产生图形刻蚀发生偏移、在槽内部不以所希望的厚度形成电绝缘物层的情况。因而，为了即使有这样的图形刻蚀的偏移也可在台面槽的内周壁上形成足够的厚度的电绝缘物层，必须这样来进行图形刻蚀，使得电绝缘物以规定量留在台面槽的周边区域上。结果，形成图14中示出的那样的也覆盖电绝缘膜5的电绝缘物层(玻璃保护层)9，产生上述那样的问题。在本发明中，因为将台面槽作成第1槽和第2槽的两层结构，作成用电绝缘物至少覆盖第2槽的结构，故没有必要担心在第2槽中的电绝缘物的上述图形刻蚀的偏移。因此，如果作成第1槽的深度D1小于一导电型区的厚度D3的浅的槽，则宽度窄的第2槽部分主要发挥基区和收集区的分离功能，可稳定地得到良好的耐压特性。同时，由于第1槽为宽度宽的、浅的槽的形状，槽的内周壁的倾斜变得平缓，故难以产生上述的图形刻蚀的偏移。因而，没有必要象以往那样预先留下电绝缘物直到台面槽的上部周边，，可抑制覆盖台面槽的电绝缘物在半导体器件的上表面形成凸起状物等。
此外，在上述结构中，在所述一导电型区上形成具有规定的开口部的电绝缘膜是较为理想的。通过将开口部作成电极形成用的接触窗，可发挥作为半导体器件的功能。
此外，在上述结构中，所述电绝缘物的厚度是10微米以上是较为理想的。这里，所谓电绝缘物的厚度，意味着相对于台面槽的内周面的垂直线方向的电绝缘物的厚度。在该厚度不到10微米的情况下，在后工序的制造工艺中作为绝缘保护层的效果较低，难以确保制造成品率及高可靠性。特别是第2槽的深度D2比一导电型区的厚度D3深，在所述半导体衬底与所述一导电型区的边界部处的所述电绝缘物的厚度是10微米以上是较为理想的。这是因为，由于在半导体衬底与一导电型区的边界部产生电场集中，故在该部分的电绝缘物的厚度特别重要。
此外，在上述结构中，倾斜地形成所述第2槽是较为理想的。这里，所谓「倾斜」，意味着在第2槽的底部进入作为晶体管的工作部的下部的方向上倾斜地形成槽。特别是向内方向倾斜地形成第2槽的内侧的槽壁是较为理想的。这里，所谓内侧的槽壁，指的是靠近作为晶体管的工作部的槽壁。通常，因为以夹住作为晶体管的工作部的方式形成一对台面槽，故所谓「内侧的槽壁」意味着从作为晶体管的工作部观察的内侧的槽壁。即，靠近作为晶体管的工作部的第2槽的槽壁向作为晶体管的工作部的方向倾斜，倾斜到进入作为晶体管的工作部的下部是较为理想的。如图14所示，如果以与半导体器件的厚度方向大致平行地形成台面槽7，则台面槽的靠近作为晶体管的工作部的槽壁7a以远离工作部的方式倾斜。在这种情况下，在台面槽的靠近作为晶体管的工作部一侧的槽壁附近产生电场集中，存在不能充分确保耐压的情况。但是，如果第2槽象上述那样倾斜，则由于能使在作为晶体管的工作部一例的半导体衬底与一导电型区的边界部处的耗尽层的扩展相对于槽壁面接近于垂直方向，故耗尽层的扩展变得良好。其结果，可在作为晶体管的工作部一侧的槽壁附近缓和电场集中，提高耐压。
此外，在上述结构中，所述电绝缘物由包含玻璃粒子成分的涂敷膜观察是较为理想的。这是因为，通过涂敷包含玻璃粒子的涂液并进行烧固，可高效率地形成具有良好的绝缘特性的绝缘保护层。
此外，在上述结构中，所述第1槽与一导电型区相接、所述第2槽与所述一导电型区与半导体衬底的边界部相接、所述电绝缘物覆盖所述边界部是较为理想的。按照这样的较为理想的形态，由于第2槽的电绝缘物覆盖基区和收集区的接合部，故可确保良好的耐压特性。
此外，在上述结构中，所述电绝缘物的上部区域位于所述第1槽的区域内、在所述第1槽的上部内周面具有不与所述电绝缘物相接的间隙部是较为理想的。如果具有这样的间隙部，则可防止电绝缘物从第1槽伸出，附着于第1槽的周边。其结果，可抑制电绝缘物在半导体器件的上表面形成凸起状物等。
与本发明的第2结构有关的半导体器件包括：在厚度为d2的反导电型的半导体衬底区域的上部设置的厚度为D3的一导电型区；与所述一导电型区相接在其规定区域的周围设置的具有比所述d2大的宽度W0、具有比所述D3深比所述d2浅的深度D0的槽；包围所述槽的上部周围的电绝缘膜；覆盖所述电绝缘膜的上表面的至少一部分和所述槽的内周面的玻璃保护层；以及在所述一导电型区上形成的开口部。
在上述结构中，在槽的上部周围设置电绝缘膜是较为理想的。即，通过在与槽邻接的一导电型区上形成电绝缘膜，可确保半导体器件的上表面的电绝缘性。
再者，在上述较为理想的结构中，在槽的上部周围的电绝缘膜上具有作为绝缘保护层的玻璃保护层，所述玻璃保护层具有比在电绝缘膜中形成的开口部(接触窗)上的电极高的部分是较为理想的。如上所述，在涂敷玻璃保护层形成用的涂液后对涂膜进行图形刻蚀并进行烧固的情况下，有产生图形刻蚀发生偏移、在槽内部不以所希望的厚度形成电绝缘物层的情况。如果象上述的较为理想的形态那样，预先在电绝缘膜上也以大于规定的高度的高度形成玻璃保护层，则即使产生图形刻蚀的偏移也可得到在槽内的周壁上形成的玻璃保护层的厚度的所希望的厚度的可能性极高。即，上述的较为理想的形态的半导体衬底的槽部的耐压特性良好。
此外，在上述结构中，所述半导体衬底区域是高阻区，在所述半导体衬底区域的下部一侧设置与所述半导体衬底区域相同的导电型的低阻区是较为理想的。按照这样的较为理想的形态，可形成将在半导体衬底区域的上部设置的厚度D3的一导电型区作为基区、将在半导体衬底区域的下部一侧设置的低阻区作为收集区的半导体器件。
此外，在上述结构中，槽的深度D0、反导电型的半导体衬底区域的厚度d2和一导电型区的厚度D3的关系，D0比尺寸方面比d2接近于D3是较为理想的。即，满足|d2-D0|＞|D0-D3|是较为理想的。按照这样的较为理想的结构，由于能使槽的深度相对地变浅，故可抑制在槽形成部处的半导体衬底的厚度减少，可防止半导体衬底的机械强度下降。此外，通过使槽变浅，槽内周面的倾斜变得平缓，在整个槽中形成均匀的厚度的玻璃保护层变得容易。
此外，在上述结构中，槽的宽度W0比槽的深度D0宽，特别是W0为D0的2倍以上是较为理想的。即，通过作成宽度更宽的、浅的槽形状，槽内周面的倾斜变得平缓，在整个槽中形成均匀的厚度的玻璃保护层变得容易。
此外，在上述结构中，在槽的内周面的厚度D3的一导电型区与半导体衬底区域的接触部形成所述玻璃保护层是较为理想的。按照这样的形态，由于电绝缘物覆盖半导体衬底区域与一导电型区的接合部，故可确保良好的耐压特性。
此外，在上述的较为理想的形态中，所述玻璃保护层在上述接触部处的厚度为10微米以上是较为理想的。这里所谓玻璃保护层的厚度意味着相对于所述接触部分的槽的内周面的垂直线方向的玻璃保护层的厚度。由于在半导体衬底与一导电型区的边界部分产生电场集中，故在该部分的玻璃保护层的厚度特别重要。在该厚度不到10微米的情况下，在后工序的制造工艺中作为绝缘保护层的效果较低，制造成品率降低，难以确保高可靠性。
此外，在上述结构中，倾斜地形成所述槽是较为理想的。这里，所谓「倾斜」，意味着在槽的底部进入作为晶体管的工作部的下部的方向上倾斜地形成槽。特别是向内方向倾斜地形成槽的内侧的槽壁是较为理想的。这里，所谓内侧的槽壁，指的是靠近作为晶体管的工作部的槽壁。通常，因为以夹住作为晶体管的工作部的方式形成一对台面槽，故所谓「内侧的槽壁」意味着从作为晶体管的工作部观察的内侧的槽壁。即，靠近作为晶体管的工作部的槽的槽壁向作为晶体管的工作部的方向倾斜，倾斜到进入作为晶体管的工作部的下部是较为理想的。如图14所示，如果以与半导体器件的厚度方向大致平行地形成台面槽7，则台面槽的靠近作为晶体管的工作部的槽壁7a以远离工作部的方式倾斜。在这种情况下，在台面槽的靠近作为晶体管的工作部一侧的槽壁附近产生电场集中，存在不能充分确保耐压的情况。但是，如果槽象上述那样倾斜，则由于能使在作为晶体管的工作部一侧的半导体衬底与一导电型区的边界部处的耗尽层的扩展对于槽壁面接近于垂直方向，故耗尽层的扩展变得良好。其结果，可在作为晶体管的工作部一侧的槽壁附近缓和电场集中，提高耐压。
其次，本发明的半导体器件的制造方法包括：在半导体衬底的上部设置一导电型区的工序；在所述一导电型区的规定区域的周围设置宽度宽的、浅的第1槽(宽度为W1，深度为D1)的工序；在所述第1槽的区域中设置比所述第1槽的宽度窄的第2槽(宽度为W2，深度为D2)的工序；以及至少在所述第2槽中设置电绝缘物的工序。
在上述结构中，在所述第1槽的上部内周面上留下不与所述电绝缘物相接的间隙部来设置所述电绝缘物是较为理想的。即，通过这样来设置电绝缘物，使得在第1槽上部形成不存在电绝缘物的间隙部，在最终得到的半导体器件中，可抑制覆盖台面槽的电绝缘物在半导体器件的上表面形成凸起状物等。其结果，可进一步显现出在开接触窗的工序中的接触窗和在被形成的接触窗内形成的电极图形的微细化变得容易、此外在开接触窗的工序中掩模对准时的机械接触减少这样的与本发明的第1结构有关的半导体器件的所述附加效果。
此外在上述结构中，在所述第2槽中设置电绝缘物的工序具有至少在所述第2槽中淀积电绝缘物的工序和从所述第1槽周围除去所述电绝缘物的工序是较为理想的。特别是淀积所述电绝缘物的工序具有涂敷包含玻璃粉末和感光性物质的混合液的工序、除去所述电绝缘物的工序具有利用曝光和显影从第1槽周围除去所述电绝缘物的工序是较为理想的。按照这样的较为理想的形态，可有效地在槽部设置由玻璃构成的电绝缘物(玻璃保护层)。
此外，在上述结构中，在所述半导体衬底的上部设置一导电型区的工序包含在一导电型区上形成电绝缘膜的工序、在所述第2槽中设置了电绝缘物后具有在所述电绝缘膜中形成接触窗的工序是较为理想的。在一导电型区上形成电绝缘膜、在第2槽中设置了电绝缘物后，通过在电绝缘膜中形成接触窗，可得到将一导电型区作为基区、在该接触窗中形成基极而构成的半导体器件。此外，即使在形成电绝缘膜后形成第1和第2槽，在槽内设置电绝缘物，如果利用涂敷法设置电绝缘物，则在该电绝缘膜的端部也可形成由电绝缘物构成的层。再有，其后即使在电绝缘膜中形成接触窗，利用与本发明的第1结构有关的半导体器件的所述附加效果，可减少在开接触窗的工序中产生问题的情况。
此外，在上述结构中，在设置所述第1槽的工序之前的任一个阶段中具有在所述半导体衬底的上部形成具有反导电型区的一导电型区的工序和在形成了所述反导电型区的一导电型区上形成电绝缘膜的工序，以及在所述第2槽中设置了电绝缘物后具有在所述电绝缘膜中形成与所述反导电型区的接触窗的工序是较为理想的。按照这样的较为理想的形态，可得到以反导电型区作为发射区、在接触窗中形成了发射极的半导体器件。
此外，在上述结构中，具有在比所述一导电型区的厚度D3深处设置所述第2槽的工序、设置所述电绝缘物使得所述电绝缘物的上表面与在所述一导电型区内形成的反导电型区上的最上部位于同等高度或其下侧的工序和设置与所述反导电型区的接触窗的工序是较为理想的。通过将第2槽形成得比D3深，可使基区与收集区的边界部与台面槽接触。再者，通过使第1槽的深度D1比D3浅，可使基区与收集区的边界部与充填了电绝缘物的第2槽接触。此外，通过使电绝缘物的上表面与在一导电型区内形成的反导电型区上的最上部位于同等程度或下侧，可抑制覆盖台面槽的电绝缘物在半导体器件的上表面形成凸起状物等。其结果，可进一步显现出在开接触窗的工序中的接触窗和电极图形的微细化变得容易、此外在开接触窗的工序中掩模对准时的机械接触减少这样的与本发明的第1结构有关的半导体器件的所述附加效果。这里，所谓反导电型区上的最上部在反导电型区上形成电绝缘物等的情况下意味着该电绝缘膜的上表面。再有，在反导电型区上形成电绝缘物等的情况下，通过设置与反导电型区的接触窗，可得到以反导电型区作为发射区、在接触窗中形成了发射极的半导体器件。
此外，在上述结构中，设置所述电绝缘物以使所述电绝缘物的厚度为10微米以上是较为理想的。这里，所谓电绝缘物的厚度，意味着相对于台面槽的内周面的垂直线方向的电绝缘物的厚度。在该厚度不到10微米的情况下，在后工序的制造工艺中作为绝缘保护层的效果较低，制造成品率降低，难以确保高可靠性。特别是第2槽的深度D2比一导电型区的厚度D3深，在所述半导体衬底与所述一导电型区处的所述电绝缘物的厚度在10微米以上是特别理想的。这是因为，由于在半导体衬底与一导电型区的边界部分产生电场集中，故在该部分的电绝缘物的厚度变得特别重要。
此外，在上述结构中，倾斜地形成所述第2槽是较为理想的。这里，所谓「倾斜」，意味着在第2槽的底部进入作为晶体管的工作部的下部的方向上倾斜地形成槽。特别是向内方向倾斜地形成第2槽的内侧的槽壁是较为理想的。这里，所谓内侧的槽壁，指的是靠近作为晶体管的工作部的槽壁。如果第2槽象上述那样倾斜，则可在作为晶体管的工作部一侧的槽壁附近缓和电场集中，提高耐压。
此外，在上述结构中，从所述第1槽周围除去所述电绝缘物的工序包含除去淀积在所述第1槽的内周面上的所述电绝缘物的至少一部分的情况是较为理想的。例如，如果以通过涂敷包含玻璃粉末和感光性物质的混合液进行电绝缘物的淀积，利用曝光和显影对涂敷膜进行图形刻蚀从第1槽周围除去电绝缘物的上述优选形态为例说明电绝缘物的除去，则如以下所述。即，所谓「除去淀积在所述第1槽的内周面上的所述电绝缘物的至少一部分」，意味着除去淀积在所述第1槽中的与第1槽内周壁相接的部分的电绝缘物的一部分，在第1槽内周壁与电绝缘物的外周面之间产生规定的间隙。通过设置这样的间隙，烧固后形成的玻璃保护层的上表面不会从第1槽的周围上表面隆起，可在第1槽的适当部位容纳玻璃保护层。通过预先形成该间隙，在烧固时玻璃保护层不会由于粘性而延伸到第1槽的上部，可形成玻璃保护层不附着于在第1槽的上部内周面的所述间隙部。间隙的程度可考虑由烧固引起的玻璃保护层的状况来适当地确定。
以下，使用实施例更具体地说明本发明。
(实施例1)
图1是与本发明的第1结构有关的半导体器件(台面型晶体管)的一例的概略构成的剖面图。此外，图2是另外表示图1的半导体器件的制造方法的概略的工序剖面图。
以下，使用图1～2说明本发明的实施例1。
从电阻率为50Ωcm，厚度为300微米的N型硅衬底1的一侧扩散磷，形成深度为130微米、表面浓度为2×1020cm-3的收集区2。所述N型硅衬底区(半导体衬底区)1的厚度(图1的d2)是170微米。其后，在与所述收集区的相对一侧使硼扩散，形成扩散深度(图1的D3)为30微米、表面浓度为1×1019cm-3的基区(一导电型区)3。接着有选择地使磷扩散，形成扩散深度为15微米，表面浓度为1×1020cm-3的发射区(反导电型区)4。5是二氧化硅膜(电绝缘膜)(图2A)。
然后，除去台面槽形成区的电绝缘膜5。其后，用氢氟酸∶硝酸＝1∶4(容量比)的混合液进行2分钟的处理，形成深度为(图1的D1)20微米、宽度为(图1的W1)290微米的第1槽7(图2B)。
其后，有选择地形成用于刻蚀硅的保护膜，使用上述氢氟酸∶硝酸＝1∶4的混合液在第1槽7的区域内形成深度为(图1的D2)140微米、宽度为(图1的W2)200微米的第2槽7’(图2C)。
然后，在硅衬底上利用旋转涂敷法(旋转离心涂敷法)，以30微米的厚度涂敷玻璃粉末(64重量％，平均粒子直径：7微米)和感光性物质(36重量％，负性抗蚀剂)的混合液8。其后用曝光和显影对涂敷膜进行图形刻蚀，除去电极形成部的上述涂敷膜，只在第1槽(台面槽部)留下涂敷膜8。此时，也除去第1槽7的内周面上形成的涂敷膜的一部分，在第1槽内周面和除去后的涂敷膜8的外周面之间形成间隙8’(图2D)。
然后，首先通过在500℃·30分的氧化气氛中燃烧感光性物质在台面槽部中留下玻璃粉末膜，其次在870℃下进行10分钟的玻璃烧固用的热处理，形成电绝缘物9(图2E)。
其后，在电绝缘膜5的规定部位形成电极形成用的接触窗，分别形成基极10、发射极11和收集极12，得到高耐压台面型半导体元件(图2F)。
如以上那样得到图1中示出的台面型晶体管。
所得到的晶体管元件的电绝缘物9的上表面比电绝缘膜5的上表面低，容纳于第1槽7的内周面中，不从第1槽突出到电绝缘膜5上。即，形成了电绝缘物9不与第1槽7的内周面的上部相接的间隙部。如图1所示，电绝缘物9的上表面的中央部以圆顶状鼓起，在电绝缘物9的上表面与第1槽7的内周面相接的部分形成由电绝缘物9的上表面与第1槽7的内周面形成的凹状部分(槽)9’。
再有，在上述的例中，在硅衬底1中有选择地形成了基区(一导电型区)3，但也可全面地形成基区(一导电型区)3。此时，最好将第1槽和第2槽设置成包围通过形成发射区(反导电型区)而被形成的、形成半导体器件的功能区的区域(作为晶体管的工作部区域)。
(实施例2)
图3是示出与本发明的第1结构有关的半导体器件(台面型晶体管)的另一例的概略构成的剖面图。此外，图4是另外示出图3的半导体器件的制造方法的概略的剖面图。
以下使用图3～4说明本发明的实施例2。
从电阻率为30Ωcm、厚度为300微米的N型硅衬底1的一侧扩散磷，形成深度为130微米、表面浓度为2×1020cm-3的收集区2。其后，在与所述收集区的相对一侧使硼扩散，形成扩散深度为15微米、表面浓度为1×1019cm-3的基区(一导电型区)3。接着有选择地使磷扩散，形成扩散深度为7微米，表面浓度为1×1020cm-3的发射区(反导电型区)4(图4A)。5是二氧化硅膜(电绝缘膜)、X线是芯片分割时的边界。
然后，除去台面槽形成区的电绝缘膜5。其后，用氢氟酸∶硝酸＝1∶4(容量比)的混合液进行3分钟的处理，形成深度为30微米、宽度为480微米的第1槽(台面槽)7(图4B)。
其后，有选择地形成用于刻蚀硅的保护膜，使用上述氢氟酸∶硝酸＝1∶4的混合液，在第1槽7的区域内形成深度为150微米、宽度为380微米的第2槽7’(图4C)。
然后，在硅衬底上利用旋转涂敷法，以30微米的厚度涂敷玻璃粉末(64重量％，平均粒子直径：7微米)和感光性物质(36重量％，负性抗蚀剂)的混合液8。其后用曝光和显影对涂敷膜进行图形刻蚀，除去电极形成部的上述涂敷膜，只在第1槽(台面槽部)留下涂敷膜。此时，也除去第1槽7的内周面上形成的涂敷膜的一部分，在第1槽内周面和除去后的涂敷膜8的外周面之间形成间隙8’(图4D)。
然后，首先通过在500℃·30分的氧化气氛中燃烧感光性物质，在台面槽部中留下玻璃粉末膜，其次在870℃下进行10分钟的玻璃烧固用的热处理，形成电绝缘物9(图4E)。
其后，在电绝缘膜5的规定部位形成电极形成用的接触窗，分别形成基极10、发射极11和收集极12(图4F)，用分割线X进行切断，得到高耐压台面型半导体元件。
如以上那样得到图3中示出的台面型晶体管(其中，图3示出用分割线X分割前的状态)。
所得到的晶体管元件的电绝缘物9的上表面比电绝缘膜5的上表面低，容纳于第1槽7的内周面中，不从第1槽突出到电绝缘膜5上。即，形成了电绝缘物9不与第1槽7的内周面的上部相接的间隙部。如图1所示，电绝缘物9的上表面的中央部以圆顶状鼓起，在电绝缘物9的上表面与第1槽7的内周面相接的部分形成由电绝缘物9的上表面与第1槽7的内周面形成的凹状部分(槽)9’。
再有，从上述实施例可明白，在最终地得到的半导体器件中，本发明的第1槽和第2槽不仅包含如实施例1(图1)那样具有完全的槽形状的情况，也包含如实施例2(图3)那样用分割线X分割的槽。通过如实施例2那样用槽部进行分割作成芯片形状的半导体器件，可得到更小型的半导体器件，此外可消除材料的浪费。
在图5中示出本发明法(第1结构)和现有法的台面型晶体管的收集极反方向耐压特性，此外，在图6中示出收集极饱和电压。在图5中，纵轴表示收集极电流IC为1mA时的收集极反方向耐压BVCB0。在图6中，纵轴表示收集极电流IC为10A、基极电流为IB为2A时的收集极饱和电压VCE(SAT)。在两图中，一个黑圈「○」表示一个测定样品的测定值。此外，「本发明法」表示用实施例1得到的晶体管元件，「现有法A」表示图14中示出的现有法的高耐压台面型晶体管半导体元件，「现有法B」表示图15中示出的现有法的高耐压平面型晶体管半导体元件。
已能确认下述情况：在实施例1(图1～2)和实施例2(图3～4)示出的本发明中，能在一导电型区的P型区和半导体衬底的N型区的边界附近形成厚度为10微米以上的电绝缘物，可改善作为后工序的制造工艺中的绝缘保护膜的效果，可大幅度改善收集极反方向耐压特性。此外，已能确认下述情况：由于电绝缘物9的上表面在离半导体衬底表面上形成的电绝缘物5的上表面的下侧形成，故可实现开电极形成用接触窗的部分和电极部的微细化，与现有产品相比可大幅度改善收集极饱和电压。
此外，由于电绝缘物9的上表面在离半导体衬底表面上形成的电绝缘物5的上表面的下侧形成，由半导体衬底表面的电绝缘物构成的凸部与用于进行有选择的开窗的掩模的机械接触与以往相比得到大幅度改善，再加上台面槽的深度能形成得比以往浅，故能确认可大幅度减少表1中示出的制造工序中的裂纹。再有，在表1中，所谓「现有法」，意味着图14中示出的现有法的高耐压台面型晶体管半导体元件。
【表1】
    加工成品率(制造工艺中的半导体衬底的裂纹，单位：片)
处理数 合格品 台面槽形成前 台面槽形成中 台面槽形成后
实施例1 100 99 1 0 0
实施例2     100     99     0     1     0
现有法     100     84     1     1     14
在上述实施例中，关于高耐压NPN台面型晶体管进行了说明，但对于MOS、IGBT、闸流管和二极管等也能得到同样的效果。
(实施例3)
图7是与本发明的第2结构有关的半导体器件(台面型晶体管)的一例的概略构成的剖面图。此外，图8是另外表示图7的半导体器件的制造方法的概略的工序剖面图。
以下，使周图7～8说明本发明的实施例3。
从电阻率为50Ωcm、厚度为300微米的N型硅衬底1的一侧扩散磷，形成深度为130微米、表面浓度为2×1020cm-3的收集区(低电阻区)2。其后，在与所述收集区的相对一侧使硼扩散，形成扩散深度为30微米、表面浓度为1×1019cm-3的基区(一导电型区)3。接着有选择地使磷扩散，形成扩散深度为15微米，表面浓度为1×1020cm-3的发射区(反导电型区)4。5是二氧化硅膜(电绝缘膜)(图8A)。
然后，除去台面槽形成区的二氧化硅膜5。其后，用氢氟酸∶硝酸＝1∶4(容量比)的混合液进行10分钟的处理，形成深度(图7的D0)为70微米、宽度为(图7的W0)260微米的台面槽7(图8B)。
然后，在硅衬底上利用旋转涂敷法(旋转离心涂敷法)，以30微米的厚度涂敷玻璃粉末(64重量％，平均粒子直径：7微米)和感光性物质(36重量％，负性抗蚀剂)的混合液8。其后用曝光和显影对涂敷膜进行图形刻蚀，除去电极形成部的上述涂敷膜，只在台面槽部7的区域内留下涂敷膜8(图8C)。
然后，首先通过在500℃·30分的氧化气氛中燃烧感光性物质在台面槽部中留下玻璃粉末膜，其次在870℃下进行10分钟的玻璃烧固用的热处理，形成玻璃保护膜(钝化膜)9。6是电极形成用的开口部(接触窗)(图8D)。
最终，在该硅衬底上分别形成基极10、发射极11和收集极12，得到高耐压台面型半导体元件(图8E)。
如以上那样得到图7中示出的台面型晶体管。
该台面型晶体管中，N型硅衬底区1的厚度(d2)是170微米，基区3的厚度(D3)是30微米，台面槽7的宽度(W0)是260微米，台面槽7的深度(D0)是70微米。
覆盖台面槽7的内周面的玻璃保护层9也附着于台面槽7的上部周围的电绝缘膜5上表面的槽周边附近部分。此外，在基区3和N型硅衬底区1的边界部分处的玻璃保护层的厚度约为30微米。
再有，在上述的例中，在硅衬底1中有选择地形成了基区(一导电型区)3(图8(A))，但也可全面地形成基区(一导电型区)3。此时，最好将槽7设置成包围通过形成发射区(反导电型区)而被形成的、形成半导体器件的功能区的区域(作为晶体管的工作部区域)。
(实施例4)
图9是示出与本发明的第2结构有关的半导体器件(台面型晶体管)的另一例的概略构成的剖面图。此外，图10是另外示出图9的半导体器件的制造方法的概略的剖面图。
以下使用图9～10说明本发明的实施例4。
从电阻率为30Ωcm、厚度为300微米的N型硅衬底1的一侧扩散磷，形成深度为130微米、表面浓度为2×1020cm-3的收集区2(低电阻区)。其后，在与所述收集区的相对一侧使硼扩散，形成扩散深度为15微米、表面浓度为1×1019cm-3的基区(一导电型区)3。接着有选择地使磷扩散，形成扩散深度为7微米，表面浓度为1×1020cm-3的发射区(反导电型区)4。5是二氧化硅膜(电绝缘膜)、X线是芯片分割时的边界(图10A)。
然后，除去台面槽形成区的电绝缘膜5。其后，周氢氟酸∶硝酸＝1∶4(容量比)的混合液进行5分钟的处理，形成台面深度(图9的D0)为30微米、宽度(图9的W0)为180微米的台面槽7。12是收集极(图10B)。
然后，在硅衬底上利用旋转涂敷法，以30微米的厚度涂敷玻璃粉末(64重量％，平均粒子直径：7微米)和感光性物质(36重量％，负性抗蚀剂)的混合液8。其后用曝光和显影对涂敷膜进行图形刻蚀，除去电极形成部的上述涂敷膜，只在台面槽部7的区域内留下涂敷膜8。6是电极形成用的开口部(接触窗)(图10C)。
然后，首先通过在500℃·30分的氧化气氛中燃烧感光性物质，在台面槽部7中留下玻璃粉末膜，其次在870℃下进行10分钟的玻璃烧固用的热处理，形成电绝缘物(钝化膜)9。(图10D)
最终，在该硅衬底上分别形成基极10、发射极11和收集极12(图10E)，用分割线X进行切断，得到高耐压台面型半导体元件。
如以上那样得到图9中示出的台面型晶体管(其中，图9示出用分割线X分割前的状态)。
该台面型晶体管中，N型硅衬底区1的厚度(d2)是170微米，基区3的厚度(D3)是15微米，台面槽7的宽度(W0)是180微米，台面槽7的深度(D0)是30微米。
再有，从上述实施例可明白，在最终地得到的半导体器件中，本发明的台面槽不仅包含如实施例3(图7)那样具有完全的槽形状的情况，也包含如实施例4(图9)那样用分割线X分割的台面槽。通过如实施例4那样用台面槽部进行分割作成芯片形状的半导体器件，可得到更小型的半导体器件，此外可消除材料的浪费。
覆盖台面槽7的内周面的玻璃保护层9也附着于台面槽7的上部周围的电绝缘膜5上表面的槽周边附近部分。此外，在基区3和N型硅衬底区1的边界部分处的玻璃保护层的厚度约为30微米。
在图11中示出本发明法(第2结构)和现有法的台面型晶体管的收集极反方向耐压特性，此外，在图12中示出收集极饱和电压。在图11中，纵轴表示收集极电流IC为1mA时的收集极反方向耐压BVCB0。此外，在图12中，纵轴表示收集极电流IC为10A、基极电流为IB为2A时的收集极饱和电压VCE (SAT)。在两图中，一个黑圈「○」表示一个测定样品的测定值。此外，「本发明法」表示用实施例3得到的晶体管元件，「现有法A」表示图14中示出的现有法的高耐压台面型晶体管半导体元件，「现有法B」表示图15中示出的现有法的高耐压平面型晶体管半导体元件。
已能确认下述情况：在实施例3(图7～8)和实施例4(图9～10)示出的本发明中，通过具有宽度宽(宽度为W0)的浅(深度为D0)的台面槽，能在一导电型区的P型区和半导体衬底的N型区的边界附近形成厚度为10微米以上的电绝缘物，可改善作为后工序的制造工艺中的绝缘保护膜的效果，可大幅度改善收集极反方向耐压特性。
此外，由于使台面槽变浅，可大幅度改善半导体衬底的厚度减少，如表2所示，能大幅度改善后工序中的制造工序中的裂纹(加工成品率)。再有，在表2中，所谓「现有法」，意味着图14中示出的现有法的高耐压台面型晶体管半导体元件。
【表2】
实施例3     加工成品率(制造工艺中的半导体衬底的裂纹，单位：片)
处理数 合格品 台面槽形成前   台面槽形成后
    100     99     1     0
实施例4     100     99     0     1
现有法     100     89     1     10
在上述实施例中，关于高耐压NPN台面型晶体管进行了说明，但对于MOS、IGBT、闸流管和二极管等也能得到同样的效果。
(实施例5)
在实施例3中，除了倾斜地形成台面槽7以外以同样方式得到图13中示出的高耐压台面型半导体元件。靠近作为晶体管的工作部的槽壁(内侧的槽壁)7a向晶体管的工作部一侧(内方向)倾斜，倾斜成进入作为晶体管的工作部的下部。倾斜的台面槽是这样来形成的：使切割器与半导体衬底的角度倾斜来进行槽的切削，其后，进行湿法刻蚀以除去因切割而产生的损伤。
关于所得到的晶体管元件，与实施例3同样，测定了收集极反方向耐压特性和收集极饱和电压。结果，如果将本实施例5的晶体管元件与实施例3的晶体管元件进行比较，则可知如使收集极饱和电压相同，则收集极反方向耐压特性提高约5％。
本实施例5的晶体管元件的耐压特性之所以比实施例3的晶体管元件的耐压特性有所改善，可认为是，通过倾斜地形成台面槽7，如图13所示，由于能使耗尽层20的扩展在半导体衬底与一导电型区的边界部附近接近于与槽壁面7a垂直的方向，故可在一导电型区一侧的槽壁附近缓和电场集中。
再有，在实施例5中，以倾斜地形成了实施例3的台面槽的情况为例进行了说明，但即使在台面槽由第1槽和第2槽构成的实施例1中示出的那样的半导体器件中，通过使与半导体衬底和一导电型区的边界部相接的第2槽象上述同样地倾斜，也能得到同样的效果。
按照与本发明的第1结构有关的半导体器件，可在整个台面槽中稳定地形成具有足够的厚度的绝缘保护层，可得到高耐压特性的离散度少的半导体器件。此外，由于能使台面槽的深度形成得较浅，故能防止在台面槽形成部处的机械强度的下降，能大幅度改善因后工序中的制造工序中的台面槽部处的裂纹及缺陷引起的加工成品率的下降。再者，可得到下述的附加的效果：使电绝缘物形成后的工序、特别是开接触窗的工序中的接触窗和电极图形的微细化变得容易，此外，在开接触窗的工序中掩模对准时的机械接触减少，可进一步提高加工成品率。
按照本发明的第2结构的半导体器件，通过将台面槽作成宽度宽的浅的槽，可在台面槽的所有部分以稳定的厚度形成玻璃保护层。结果，特别是在高耐压台面型半导体器件的结构中，可减少高耐压特性的离散度。此外，由于具有宽度宽的浅的槽，故可防止在台面槽部处的半导体衬底的厚度减少变少，半导体衬底的机械强度下降。结果，能大幅度改善因后工序中的制造工序中的台面槽部处的裂纹及缺陷引起的加工成品率的下降。
按照本发明的半导体器件的制造方法，可高效率地、合理地制造与上述的本发明的第1结构有关的半导体器件。

Claims (14)

1.一种半导体器件，具有：
第1导电型的集电极区域，具有规定浓度；
第1导电型的半导体衬底区域，在所述集电极区域的上部、在规定区域具有第1厚度，并比所述集电极区域浓度低；
第2导电型的基极区域，形成于所述半导体衬底区域的所述规定区域，并具有第2厚度D3；和
第1导电型的发射极区域，形成于所述基极区域表层的一部分上；
其特征在于还具有：
设于所述基极区域周围的宽度阔而浅的第1槽；
设于所述第1槽区域的比所述第1槽宽度窄的第2槽；和
至少覆盖所述第2槽的电绝缘物；其中，
所述第1槽的离所述基极区域表面的深度D1小于所述基极区域的厚度D3；
所述第2槽的离所述基极区域表面的深度D2小于所述半导体衬底区域和形成于其上的所述基极区域的合计厚度d2。
2.如权利要求1所述的半导体器件，其特征在于：在所述基极区域上和所述发射极区域上形成电绝缘膜，所述电绝缘物的上表面位于与所述电绝缘膜的上表面同等高度的位置，或所述电绝缘物的上表面位于所述电绝缘膜的上表面的位置的下侧。
3.如权利要求1所述的半导体器件，其特征在于：所述电绝缘物的上部区域容纳于所述第1槽的区域内。
4.如权利要求1所述的半导体器件，其特征在于：在所述第1槽内周部中形成了由所述电绝缘物表面和所述第1槽内周面构成的凹部。
5.如权利要求1所述的半导体器件，其特征在于：在所述基极区域上形成具有规定的开口部的电绝缘膜。
6.如权利要求1所述的半导体器件，其特征在于：所述电绝缘物的厚度是10微米以上。
7.如权利要求1所述的半导体器件，其特征在于：倾斜地形成所述第2槽。
8.如权利要求1所述的半导体器件，其特征在于：向内方向倾斜地形成所述第2槽的内侧的槽壁。
9.如权利要求1所述的半导体器件，其特征在于：所述电绝缘物由包含玻璃粒子成分的涂敷膜构成。
10.如权利要求1所述的半导体器件，其特征在于：所述第1槽与所述基极区域相接，所述第2槽与所述基极区域和所述半导体衬底的边界部相接，所述电绝缘物覆盖所述边界部。
11.如权利要求1所述的半导体器件，其特征在于：所述电绝缘物的上部区域位于所述第1槽的区域内，所述第1槽的上部内周面中具有不与所述电绝缘物相接的间隙部。
12.一种半导体器件，具有：
第1导电型的集电极区域，具有规定浓度；
第1导电型的半导体衬底区域，在所述集电极区域的上部、在规定区域具有第1厚度，并比所述集电极区域浓度低；
第2导电型的基极区域，形成于所述半导体衬底区域的所述规定区域，并具有第2厚度D3；和
第1导电型的发射极区域，形成于所述基极区域表层的一部分上；
其特征在于还具有：
设于所述基极区域周围的槽；和
覆盖所述槽的电绝缘物；
所述槽离所述基极区域表面的深度D0小于所述半导体衬底区域和形成于其上的所述基极区域的合计厚度d2。
13.如权利要求12所述的半导体器件，其特征在于：向内方向倾斜地形成所述槽的内侧的槽壁。
14.如权利要求12所述的半导体器件，其特征在于：所述槽的宽度WO大于所述合计厚度d2。
CNB981083854A 1997-05-19 1998-05-19 半导体器件及其制造方法 Expired - Fee Related CN1227743C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP12904597 1997-05-19
JP12904697 1997-05-19
JP129045/97 1997-05-19
JP129046/97 1997-05-19

Publications (2)

Publication Number Publication Date
CN1199930A CN1199930A (zh) 1998-11-25
CN1227743C true CN1227743C (zh) 2005-11-16

Family

ID=26464570

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981083854A Expired - Fee Related CN1227743C (zh) 1997-05-19 1998-05-19 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US6127720A (zh)
JP (2) JPH1140797A (zh)
CN (1) CN1227743C (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2755570B1 (fr) * 1996-11-04 2003-05-02 Gec Alsthom Transport Sa Procede de rehabilitation d'une armoire pour tiroirs pour cartes electroniques et armoire ainsi rehabilitee
DE10321954A1 (de) * 2003-05-15 2004-12-02 Vishay Semiconductor Gmbh Einzelhalbleiterelement in Flip-Chip-Bauweise
US20100044839A1 (en) * 2006-10-13 2010-02-25 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP5074172B2 (ja) * 2007-12-21 2012-11-14 オンセミコンダクター・トレーディング・リミテッド メサ型半導体装置及びその製造方法
JP2009158589A (ja) * 2007-12-25 2009-07-16 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
JP5327226B2 (ja) * 2008-10-14 2013-10-30 三菱電機株式会社 パワーデバイス
CN102064094B (zh) * 2010-11-10 2012-07-18 嘉兴斯达半导体股份有限公司 大厚度氧化层场板结构及其制造方法
CN102244079B (zh) * 2011-07-28 2013-08-21 江苏捷捷微电子股份有限公司 台面工艺功率晶体管芯片结构和实施方法
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
JP6154582B2 (ja) * 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US9666665B2 (en) * 2014-04-09 2017-05-30 Infineon Technologies Ag Semiconductor device with semiconductor mesa including a constriction
CN104934464B (zh) * 2014-09-03 2018-07-17 安徽省祁门县黄山电器有限责任公司 一种晶闸管芯片的结终端结构
CN104952909A (zh) * 2014-09-03 2015-09-30 安徽省祁门县黄山电器有限责任公司 一种二极管芯片的结终端结构
CN104900692A (zh) * 2015-06-15 2015-09-09 江苏东晨电子科技有限公司 一种台面晶闸管及其制备方法
CN106910769A (zh) * 2017-03-28 2017-06-30 常州银河世纪微电子股份有限公司 台面型半导体器件及其制造方法
CN109950308A (zh) * 2019-03-20 2019-06-28 江苏东晨电子科技有限公司 双曲率台面晶闸管及其制作方法
CN113223960A (zh) * 2021-04-12 2021-08-06 黄山芯微电子股份有限公司 一种压接式晶闸管管芯及制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886005A (en) * 1973-07-13 1975-05-27 Motorola Inc Method of manufacturing semiconductor devices
FR2410366A1 (fr) * 1977-11-29 1979-06-22 Radiotechnique Compelec Transistor de type mesa et procede de realisation de ce transistor
JPS58132946A (ja) * 1982-02-03 1983-08-08 Toshiba Corp 半導体装置の製造方法
JPS60241261A (ja) * 1984-05-16 1985-11-30 Hitachi Ltd 半導体装置およびその製造方法
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
JPH0824122B2 (ja) * 1987-03-20 1996-03-06 富士通株式会社 半導体装置の製造方法
JPS63305556A (ja) * 1987-06-05 1988-12-13 Hitachi Ltd 半導体集積回路およびその製造方法
JPH01160052A (ja) * 1987-12-17 1989-06-22 Seiko Epson Corp 半導体装置
FR2631488B1 (fr) * 1988-05-10 1990-07-27 Thomson Hybrides Microondes Circuit integre hyperfrequence de type planar, comportant au moins un composant mesa, et son procede de fabrication
KR100234550B1 (ko) * 1990-04-02 1999-12-15 클라크 3세 존 엠 증가된 항복 전압을 지닌 트랜지스터 디바이스 및 제조방법
KR930010116B1 (ko) * 1990-10-22 1993-10-14 한국전기통신공사 BiCMOS 소자의 제조방법
JP3134344B2 (ja) * 1991-05-17 2001-02-13 日本電気株式会社 半導体装置
JPH06124940A (ja) * 1992-10-09 1994-05-06 Rohm Co Ltd メサ型半導体装置
JPH06204232A (ja) * 1992-12-28 1994-07-22 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置
JP3300530B2 (ja) * 1993-05-10 2002-07-08 松下電器産業株式会社 メサ型半導体装置の製造方法

Also Published As

Publication number Publication date
JP2000077517A (ja) 2000-03-14
JPH1140797A (ja) 1999-02-12
US6127720A (en) 2000-10-03
CN1199930A (zh) 1998-11-25

Similar Documents

Publication Publication Date Title
CN1227743C (zh) 半导体器件及其制造方法
CN1228858C (zh) 电力半导体器件
CN1967868A (zh) 半导体装置及其制造方法
CN1199284C (zh) 具有槽型结构的半导体器件及其制造方法
CN1254867C (zh) 半导体装置及其制造方法
CN1710707A (zh) 大功率快速软恢复二极管及其生产工艺
CN1694265A (zh) 半导体器件及其制造方法
CN1691349A (zh) 反向导通型半导体元件及其制造方法
CN1618133A (zh) 化合物半导体发光元件及其制造方法
CN1838428A (zh) 碳化硅半导体器件
CN1459870A (zh) 半导体装置及其制造方法
CN1306573C (zh) 双极晶体管中自我对齐发射极的制法
CN1828936A (zh) 高电压晶体管及其制造方法
CN101060133A (zh) 半导体装置及其制造方法
CN1122316C (zh) 垂直型金属绝缘体半导体场效应晶体管及其制造方法
CN1669151A (zh) 半导体器件及其制造方法
CN1222044C (zh) 含电路的光检测器及其制造方法和使用其的光装置
CN1424761A (zh) 半导体装置及其制造方法
CN1282109A (zh) 与电路一体化的光接收器件及其制造方法
CN1794432A (zh) 半导体平台工艺
CN100341156C (zh) 稳压元件及其制造方法
CN1692449A (zh) 具有可编程阈值电压的dmos器件
CN1697197A (zh) 半导体器件及其制造方法
CN1265465C (zh) 半导体器件
CN1236989A (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051116

Termination date: 20120519