CN1306573C - 双极晶体管中自我对齐发射极的制法 - Google Patents

Abstract

在一揭示的实施例中，形成硅-锗基极，其包含非本征基极区、连接基极区、及本征基极区。可为氧化硅之蚀刻阻挡层沉积于硅-锗基极上。接着于硅-锗基极上的蚀刻阻挡层上形成多晶硅层。将多晶硅层图型化以形成暂时发射极。举例而言，在制造暂时发射极之后，注入掺杂连接基极区以减少连基极区的电阻。接着，于暂时发射极的侧边上制造连接间隔器。通过在暂时发射极上沉积相符的氧化硅层并接着回蚀相符层，以形成连接间隔器。间隔器下方之连接基极区的长度可由相符层的沉积厚度决定。在制造连接间隔器之后，注入掺杂非本征基极区。在通过开启光致抗蚀剂掩模以图型化暂时发射极及连接间隔器之前，在非本征基极区、连接间隔器及暂时发射极之上沉积氧化硅保护层。然后，蚀刻移除暂时发射极及移除蚀刻阻挡层，而在连接间隔器之间形成穴。接着，在穴中形成最终发射极。举例而言，通过在穴中沉积多晶硅及在本征基极区内形成基极—发射极接面，以形成最终发射极。

Description

双极晶体管中自我对齐发射极的制法

技术领域

本发明关于半导体装置的制造领域。更特别地，本发明是关于硅-锗半导体装置的制造。

背景技术

在异质结面双极晶体管中，会于硅晶圆上生长薄的硅-锗层作为双极晶体管的基极。相较于传统的硅双极晶体管，硅-锗HBT具有显著的速度、频率响应、及增益优势。速度及频率响应可以以截止频率比较，截止频率简单而言是晶体管的增益急遽减少的频率。HBT已取得超过100GHz的截止频率，其可以与更昂贵的GaAs相比。以往，唯硅装置在需要高速及高频率响应的用途上无竞争力。

由于硅-锗具有诸如较窄能隙、及降低的电阻率等纯硅无法取得的某些优点，所以，已取得HBT的较高增益、速度、及频率响应。但是，使用传统的硅工艺及工具，可以在硅晶圆上外延生长硅锗，并允许工程规划诸如能隙、能带结构、及迁移率等装置特性。举例而言，在此技术中熟知硅锗基极中锗的浓度渐变会于HBT装置中建立电场，使得载子在基极加速，相较于唯硅装置，可以增加HBT装置的速度。制造硅及硅-锗装置的一方法为化学汽相沉积法(CVD)。用以制造HBT装置的减压化学汽相沉积技术、或RPCVD，允许控制横跨基极的锗浓度渐变。如同已知般，诸如HBT等硅-锗装置展现几乎100GH范围的速度。

由于高增益及高速硅-锗HBT装置的优点可以部份地或完全地由高的基极与发射极接触电阻抵消，所以，使基极与发射极的接触电阻保持低电阻是很重要的。除了接触电阻之外，基极与发射极区的几何形状也会影响基极与发射极电阻。举例而言，通过设计发射极，使其成为被挖掘且宽度增加以提供令人满意的形成发射极接点的区域，以形成发射极的接点，为此技术中，以往所公知的方式。基极区的几何形状可能需要提供通过基极接点与基极-发射极接面之间的基极本身部份的低电阻电通路。为了提供从基极接点至基极-发射极接面的较低电阻，以注入法重度掺杂非本征基极区(也称为非本征掺杂)。重度掺杂的非本征基极区具有减少的电阻。

重度掺杂的非本征区的边缘与基极-发射极接面的边缘之间的基极中的区域称为连接基极区。连接基极区会于基极接点与基极-发射极接面之间增加显著的电阻量。因此，对于上述理由而言，连接基极区的电阻保持低电阻也是重要的。连接基极区的电阻会受从重度掺杂的非本征基极区至基极-发射极接面的边缘的连接基极区的长度所影响。由于基极-发射极接面实质上邻接“本征基极区”，所以，连接基极区跨越本征基极区与非本征基极区之间的距离。换言之，连接基极区会“连接”非本征基极区至本征基极区。

跨越重度掺杂的非本征基极区至本征基极区的连接基极区的长度必须不小于一定的最小分离距离，以便在非本征基极的重度掺杂区与接近基极-发射极接面的发射极的重度掺杂区之间提供分离。连接基极区本身相当轻度掺杂。假使非本征基极的重度掺杂区与接近基极-发射极接面的发射极的重度掺杂区之间的分离未大于最小的分离距离，则二重度掺杂区会形成高电场接面并增加发射极与基极之间的漏电流，因而劣化HBT装置的性能特征。

横跨连接基极区至本征基极区之距离会视用以形成连接基极区、本征基极区、基极-发射极接面、以及用以注入重度掺杂的非本征基极区之工艺中的步骤序列的对齐而变化，且通常是不可预测的。在本发明中，横跨连接基极区至本征基极区的距离也称为连接基极区的长度。

通过工艺中步骤序列的完美对齐，横跨连接基极区的距离可以最小化至刚刚所讨论的最小分离距离。在该情形中，连接基极电阻也会最小化。举例而言，在使用二分别的光罩以形成诸如连接基极区、本征基极区、基极-发射极接面、以及注入重度掺杂的非本征基极区的工艺中，在二光罩步骤的对齐中总是会有误差。由于工艺中二光罩步骤的未对齐会强制制造出比最小分离距离还要大的横跨连接基极区的距离。因此，连接基极电阻比最小的可能连接基极电阻还要大。

已有其它工艺及工具尝试解决硅-锗装置中连接基极及非本征基极与发射极对齐的问题。其中一方法需要使用选择外延以及内间隔器。选择外延呈现的问题在于其目前并未用于高产量的半导体装置中。选择外延呈现的另一问题在于选择外延沉积仅发生于硅区而未发生于氧化物区。由于大部份的工艺监视对氧化物执行，所以，选择外延造成工艺监视能力的实质损失。内间隔器的使用又呈现的另一问题在于发射极宽度的变异大于其它方法，以致于发射极宽度的控制上会损失一些准确度。

为改进HBT或诸如传统的双极晶体管等其它类似装置的性能及操作特征，在基极与发射极接点上、重度掺杂非本征区上、及连接基极区上提供低的电阻是很重要的。由于基极接点、重度掺杂非本征基极区、及连接基极区的电阻是串联的，所以，任何一者电阻的减少均会改进从基极接点至HBT的本征基极区或其它类似装置的基极的导电路径的电阻。此外，随着双极装置的特征尺寸的降低，准确控制诸如HBT的发射极宽度等某些特征的尺寸，是很重要的。此外，随着CMOS装置的特征尺寸的降低，相伴地降低与CMOS装置同一芯片上的双极装置的特征尺寸，是很重要的。

因此，在此技术上需要通过提供不依靠分别的光罩对齐以形成连接基极区、本征基极区、基极-发射极接面、及注入重度掺杂的非本征基极区的工艺，以减少连接基极电阻。在此技术中也需要可准确控制发射极宽度之低连接基极电阻结构的制造。此技术又需要制造尺寸上与MOS及CMOS装置的尺寸相称的双极装置的工艺。

发明内容

本发明是关于双极晶体管中自动对齐发射极的制造方法。发明克服此技术中对于制造准确控制发射极宽度的低连接基极电阻结构的需求。发明通过提供不依靠分别的光罩对齐以形成连接基极区、本征基极区、基极-发射极接面、以及注入重度掺杂的非本征基极区的工艺，以减少双极晶体管的连接基极电阻。发明也提供尺寸上与MOS及CMOS装置的尺寸相称的双极晶体管的工艺。

根据发明，形成硅-锗基极，其包含非本征基极区、连接基极区、及本征基极区。于硅-锗基极上沈积诸如二氧化硅等蚀刻阻挡层。接着，于硅-锗基极上的蚀刻阻挡层上形成多晶硅层。将多晶硅层图型化以形成暂时的发射极。举例而言，在制造暂时的发射极之后，注入掺杂连接基极区，以降低连接基极区的电阻，亦即，发射极与连接基极区会自动对齐。

接着，在暂时发射极的侧边上，制造连接间隔器。举例而言，通过在暂时发射极上沉积相符的氧化硅层，接着回蚀相符层，以形成连接间隔器。

在间隔器下方的连接基极区的长度可由相符层的沉积厚度决定。在制造连接间隔器之后，亦即，发射极与非本征基极区自动对齐之后，注入掺杂非本征基极区。

接着，蚀刻移除暂时发射极并移除蚀刻阻挡层，在连接间隔器之间形成穴。举例而言，在通过打开光罩以图型化暂时发射极与连接间隔器之前，在非本征基极区、连接间隔器及暂时发射极上沉积氧化硅保护层。接着，通过在穴中沉积多晶硅及在本征基极区内形成基极-发射极接面，而形成最终的发射极。

附图说明

图1为显示NPN HBT的某些特征的剖面视图。

图2为较详细显示图1的剖面视图的一部份，并显示NPN HBT的某些特征的剖面视图。

图3为以类似于图2的详细程度显示剖面视图，包含根据本发明的一实施例中制造的NPN HBT的暂时发射极。

图4为显示稍后的根据本发明的一实施例制造的NPN HBT的某些特征的图3中的剖面视图。

图5为显示具有根据本发明的另一实施例制造的NPN HBT的某些其它特征的图4的剖面视图。

图6为显示稍后的根据本发明的一实施例制造的NPN HBT的某些特征的图4中的剖面视图。

图7为显示稍后的根据本发明的一实施例制造的NPN HBT的某些特征的图6中的剖面视图。

主要组件对照

100：结构

101：硅基底

102：掩罩层

104：集电极

106：集电极沉井

108：深槽

110：场氧化物

120：基极

121：基极接点

122：接口

130：发射极

140：介电区段

150：异质结面双极晶体管

220：基极

223：连接基极区

225：非本征基极区

226：掺杂P+注入区

227：本征基极区

230：发射极

231：发射极多晶硅

232：N+向外扩散

240：介电区段

242：异质结面双极晶体管

244：介电区段

320：基极

323：连接基极区

325：非本征基极区

327：本征基极区

328：蚀刻阻挡层

330：暂时发射极

331：发射极多晶硅

332：抗反射涂层

334：发射极宽度

360：结构

420：基极

423：连接基极区

425：非本征基极区

427：本征基极区

428：蚀刻阻挡层

430：暂时发射极

431：暂时发射极多晶硅

432：抗反射涂层

434：发射极宽度

436：连接间隔器

460：结构

520：基极

523：连接基极区

524：发射极宽度

525：非本征基极区

526：掺杂P+注入区

527：本征基极区

528：蚀刻阻挡层

530：暂时发射极

531：暂时发射极多晶硅

532：抗反射涂层

534：发射极宽度

536：连接间隔器

560：结构

620：基极

623：连接基极区

625：非本征基极区

626：注入区

627：本征基极区

628：蚀刻阻挡层

630：暂时发射极

631：暂时发射极多晶硅

632：抗反射涂层

634：发射极宽度

636：连接间隔器

638：氧化硅层

639：光罩

660：覆盖结构

720：基极

723：连接基极区

725：非本征基极区

726：掺杂P+注入区

727：本征基极区

728：蚀刻阻挡层

734：发射极宽度

736：连接间隔器

738：氧化硅层

740：发射极

741：发射极多晶硅

742：N+向外扩散区

760：结构

具体实施方式

本发明关于制造双极晶体管中自对对齐的发射极的方法。下述说明包含关于本发明的实施的具体信息。熟悉此技术者了解本发明可以以不同于本发明中具体说明的方式实施。此外，不会讨论发明的某些特定细节，以免使发明混淆不清。本申请案中未说明的特定细节为熟悉此一般技术者所公知的。

本申请案中的图式及其它伴随的详细说明有关于发明仅作为举例说明的实施例。为了简明起见，使用本发明的原理的发明的其它实施例不会在本申请案中特别说明且未由本图式特别显示。

作为背景说明，图1显示结构100的不同特征及组件的剖面视图，包含NPN异质结面双极晶体管(HBT)的不同特征及组件。结构100包含集电极104、基极120、及发射极130。集电极104为N型单晶硅，其是以此技术中公知的方式，使用PRCVD工艺，外延地沉积。基极120为根据本发明的一实施例的“非选择性”RPCVD工艺外延地沉积的P型硅-锗单晶。如同图1所示，基极120为位于集电极104上方并与其形成接面。基极接点121为根据发明的一实施例以“非选择性”RPCVD工艺外延地沉积的多晶硅-锗。基极120及基极接点121会在接点多晶硅材料与基极单晶材料之间的接口122彼此连接。位于基极120之上并与其形成接面的发射极130包括N型多晶硅。集电极104、基极120、及发射极130因而形成异质结面双极晶体管(HBT)，在图1中其大体上以代号150代表。

如图1所示，掩埋层102是由意义上代表相当重度掺杂的N型材料的N+型材料构成，掩埋层102是以此技术中公知的方式形成于硅基底101中。集电极沉井106也是由N+型材料构成，其是通过高浓度的掺杂剂从集电极沉井106的表面向下扩散至掩埋层102而形成的。掩埋层102与集电极沉井106提供从集电极104经过掩埋层102和集电极沉井106至集电极接点(在图式中的任何图中未显示集电极接点)的低阻抗电通路。深槽108及氧化硅(SiO₂)材料构成的场氧化物110隔离结构是以此技术中公知的方式形成。深槽108及场氧化物110隔离结构以此技术中公知的方式与硅基底101上的其它装置电隔离。可由氧化硅构成的介电质段140使发射极130与基极120电隔离。由虚线160包围的区域对应于图2的结构260，其更详细地显示虚线160包围的区域。

图2系显示图1的结构100的选取特征及组件的更详细的剖面视图。特别地，由图1中的虚线160包围的发射极130、基极120、及介电质段140等部份于图2中分别以结构260中的发射极230、基极220、及介电质区段240显示。如图2所示，发射极230包括发射极多晶硅231及“外扩散区”232，外扩散区232是由N+掺杂剂从发射极多晶硅231向外扩散至其下方的单晶层中而形成的。如图2所示，发射极多晶硅231位于向外扩散区232上方。

从图2也可见，发射极多晶硅231实际上将介电质区段240包纳于其中。介电质区段240位于单晶连接基极区223上。在一实施例中，介电质区段240可为氧化硅。单晶N+外扩散区232位于单晶本征基极区227上方。非本征基极区225、连接基极区223、及本征基极区227包括基极220。基极一发射极接面系形成于N+外扩散区232与本征基极区227的边界处的单晶层内。

继续观视图2，单晶层中的N+外扩散区232是在发射极多晶硅231的离子注入之后由高浓度的砷掺杂剂的外扩散所形成。N+掺杂使得发射极230成为N型发射极。非本征基极区225的离子注入在非本征基极区225内造成重度掺杂的P+注入区226。在一实施例中，用以形成注入区226的掺杂剂可为硼。注入区226中的重度掺杂降低非本征基极区225的整个电阻。通过降低非本征基极区225对基极接点经过重度掺杂的非本征基极区225、及连接基极区223至本征基极区227的通路的串联电阻的贡献，可改进HBT 150的整个基极电阻。

继续观视图2，二介电质区段240之间的距离(亦为发射极宽度)会由第一光罩决定。此第一光罩在图2中称为“光罩#1”并以代号242代表。非本征基极区225的边界是由后续的光罩所决定，后续的光罩必须与第一光罩对齐。此后续的光罩在图2中称为“光罩#2”并以代号244代表。二光罩未对齐会造成介电区段240的尺寸及横跨连接基极区223的距离以不可预测的方式变化。由于未对齐是不可预测的，所以，横跨连接基极区223的距离必须增加以对未对齐负责。因此，视横跨连接基极区223而定的连接基极电阻在上述的二光罩工艺中不会最小化。

图3、图4、图6及图7为显示如下所述的根据本发明的一实施例制造的NPN HBT的某些特征的详细剖面视图。图5为显示如下所述的根据本发明的另一可能实施例制造的NPN HBT的某些特征的详细剖面视图。图3、图4、图6、及图7均显示根据一实施例用以制造NPNHBT的步骤序列中选取的步骤所造成的结构。图5为显示对应于图4中的处理序列中相同的步骤但是以根据另一可能实施例用以形成NPN HBT的工艺中的步骤处造成的结构。对熟悉此技术的一般技术者显然可知的某些细节及中间步骤省略说明。

图3为显示结构360，其包括根据一实施例制造的NPN HBT的区域，此区域对应于图1的虚线160包围的NPN HBT的区域。结构360包含形状上及功能上与图1的结构100的对应特征和组件类似的特征及组件。以与图1一致的方式，将对应的特征及组件标号。特别地，对应于图1中的虚线160所包围的基极120的图1的结构100的选取特征及组件部份于图3中是以结构360中的基极320显示。如图3所示，非本征基极区325、连接基极区323、及本征基极区327包括基极320。

图3也显示暂时发射极330与图1的发射极130在形状及位置上类似，但在功能上不类似。暂时发射极330包括暂时发射极多晶硅331、抗反射涂层(ARC)332、及直接位于发射极多晶硅331下方的部份蚀刻阻挡层328。根据一实施例，暂时发射极多晶硅331沉积于结构360的一般区域上，接着使用光罩将其图型化。虽然在此处所述的发明的一实施例中使用多晶硅，但是，适于使用光罩或其它图型化技术的准确地图型化的材料层，显然也可使用。适当的材料形成暂时材料层，其会在工艺中稍后的步骤中被蚀刻移除。为提供较好的控制及取得最小的可能发射极宽度334，在图型化具有光阻的暂时发射极多晶硅331之前，于暂时发射极多晶硅331上沉积ARC 332。举例而言，ARC 332由氮氧化硅构成。如同下述可知，发射极宽度334决定根据本发明的一实施例的序列步骤造成的NPN HBT的最后发射极的宽度。用于NPN HBT的发射极宽度334典型上在近乎0.2至0.9微米的范围中。每一蚀刻阻挡层328在用于形成暂时发射极330的蚀刻期间防止损伤下方的硅-锗基极320。举例而言，每一阻挡层328包括氧化硅。此外，虽然本发明的一实施例中说明暂时发射极330形成于硅-锗基极320上，但是，举例而言，暂时发射极330可以形成于包括硅的基极上、或其它型式的基极上，以便实施本发明。用以形成暂时发射极330的工艺会依循用以形成MOS晶体管的栅极的相同步骤，因而形成暂时发射极330，而且，所造成的最后发射极在比例上(亦即可比例成)符合NPN HBT相同芯片上的CMOS装置的特征尺寸。

继续以图3作说明，连接基极区323可以由离子注入轻度掺杂以减少或控制连接基极区323的电阻。可以经由蚀刻阻挡层328，执行离子注入掺杂。离子注入掺杂使用暂时发射极330作为掩罩。注意，连接基极区的掺杂323因而自动对齐；亦即，连接基极区323的掺杂会由暂时发射极330的边缘界定，且不会取决于光罩的对齐。将于下参考图5，进一步说明注入掺杂连接基极区323的结果。将参考图4，继续说明尚未执行连接基极区323的注入的前提下，根据一实施例用以形成NPNHBT的工艺。但是，后续步骤可以与注入连接基极区333或未执行连接基极区323中任一者相同。

现在参考图4，其显示在根据一实施例的用以形成NPN HBT的工艺中进一步的步骤之后的图3中的剖面视图。图4的结构460显示图3的结构360的不同特征及组件。对应于结构360中的特征及组件的结构460的特征及组件会以与图3一致的方式编号。特别地，基极320、连接基极区323、非本征基极区325、本征基极区327、暂时发射极330、暂时发射极多晶硅331、ARC 332、及发射极宽度334分别显示为基极420、连接基极区423、非本征基极区425、本征基极区427、暂时发射极430、暂时发射极多晶硅431、ARC 332、及发射极宽度334。注意，部份蚀刻阻挡层328仍然维持为蚀刻阻挡层428，其可由氧化硅构成，包括暂时发射极430及连接间隔器436等部份。而且，ARC 432仍然维持包括暂时发射极430的部份。在进一步处理之前，于需要时，可以移除ARC 432，但是，并非必须移除ARC 432。

继续参考图4，诸如氧化硅等符合的介电层会沉积于整个结构上作为覆盖层。举例而言，使用等离子增强化学汽相沉积法(PECVD)，在低温及低压下沉积氧化硅。然后，使用“回蚀”以蚀刻移除所有氧化硅，包含相邻于暂时发射极430的区域除外的二侧相符层及暂时发射极430的外面的部份蚀刻阻挡层428。连接间隔器436也包含部份蚀刻阻挡层428。连接间隔器436的边缘位置也会决定非本征基极区425的边界，而连接间隔器436的边缘位置是通过控制回蚀之前的相符氧化硅层的沉积厚度而决定的。

由于非本征基极区425的边界是由相符氧化硅层的沉积厚度及回蚀所控制，而非受光罩的对齐所控制，所以，每一连接基极区423的跨距无须因分别的光罩之间的任何未对齐而增加。因此，每一连接基极区423的跨距可以如上所述般实质地最小化。因此，取决于连接基极区423的长度的连接基极电阻会被准确地控制、预测、也被实质地减少。连接间隔器436的宽度以及所造成的连接基极区423的宽度与相符氧硅的沈积厚度成比例。氧化硅相符层的沉积厚度的典型的控制误差为近似100至200埃数量级。相反地，分离的光罩的典型的对齐误差最佳为近似1000埃数量级。因此，对于此处所述的发明的一实施例而言，连接基极区423的宽度控制可以改进约5至10的因子。改进的宽度控制需要较小的“安全”距离以容许误差，借以允许连接基极区423的长度减少。因此，取决于连接基极423的长度的连接基极区423的电阻会减少。通过降低连接基极区423对从基极接点经过非本征基极区425及连接基极区423而至本征基极区427的路径的串联电阻的贡献，则较低的电阻会改进HBT的整个基极电阻。

在形成连接间隔器436之后，以离子注入掺杂非本征基极区425以降低非本征基极区425的电阻。离子注入掺杂使用暂时发射极430及连接间隔器436作为掩罩。注意，曝露的非本征基极区425的掺杂因而自动对齐；亦即，曝露的非本征基极区425的掺杂是由连接间隔器436界定，且非取决于光罩的对齐。非本征基极区425的离子注入在杂基极区425之内造成重度掺杂的P+注入区426。在一实施例中，用以形成注入区426的掺杂剂可为硼。注入区426中的重度掺杂会降低非本征基极区425的整个电阻。通过降低非本征基极区425对从基极接点经由重度掺杂的非本征基极区425、及连接基极区423至本征基极区427的路径的串联电阻，借以改进整个基极电阻。

现在参考图5，显示根据另一实施例的用以形成NPN HBT的工艺中的进一步步骤之后图3中的剖面视图。图5是对应于与图4相同的处理序列中的步骤。换言之，图5可被视为与图4同一时间点发生的图4的另一可能的视图。因此，图5的结构560显示图3的结构360的不同特征及组件。对应于结构360的结构及特征的结构560的结构及特征会以与图3一致的方式编号。特别地，基极320、连接基极区323、非本征基极区325、本征基极区327、暂时发射极330、暂时发射极多晶硅331、ARC 332、及发射极宽度334分别显示成基极520、连接基极区523、非本征基极区525、本征基极区527、暂时发射极530、暂时发射极多晶硅531、ARC 532、及发射极宽度534。注意，部份蚀刻阻挡层328仍然维持为蚀刻阻挡层528，蚀刻阻挡层528包括部份暂时发射极530。举例而言，每一阻挡层528包括氧化硅。ARC 532仍然维持包括部份暂时发射极530。

如同有关图3的上述所述般，以离子注入轻度掺杂连接基极区523以降低或控制连接基极区323的电阻。连接基极区523的离子注入在连接基极区523之内造成轻度掺杂的P+注入区524。举例而言，用以形成注入区524的掺杂剂可为硼。轻度掺杂区524会降低连接基极区523的整个电阻。通过降低连接基极区523对从基极接点经过重度掺杂的非本征基极区525及连接基极区523至本征基极区527的路径的串联电阻的贡献，可改进整个基极电阻。注意，如上所述，连接基极区523的注入掺杂是自动对齐。因此，图5为显示连接基极区523与非本征基极区525已被注入以控制基极电阻之另一实施例。

经由比较，图4为显示连接基极区423未被注入但非本征基极区425被注入的实施例。回至图5，由于在连接间隔器536形成之前发生一注入且在连接间隔器536形成之后发生另一注入，所以，相对于重度掺杂的P+注入区526的掺杂的控制，在注入区524的掺杂上取得独立的控制。因此，发明提供独立地控制连接基极区523及非本征基极区525的电阻的方法。

现在回至图6，显示根据一实施例的用以形成NPN HBT的工艺中进一步步骤之后的图4中的剖面视图。图6的结构660显示图4的结构460的不同的特征及组件。对应于结构460的特征及组件的结构660的特征及组件是以与图4一致的方式编号。特别地，基极420、连接基极区423、非本征基极区425、注入区426、本征基极区427、蚀刻阻挡层428、暂时发射极30、暂时发射极多晶硅431、ARC 332、发射极宽度334、及连接间隔器436分别显示成基极620、连接基极区623、非本征基极区625、注入区626、本征基极区627、蚀刻阻挡层628、暂时发射极630、暂时发射极多晶硅631、ARC 532、发射极宽度634、及连接间隔器636。

在形成图4中所示的连接间隔器436及注入区426的注入掺杂之后，于整个结构460上沉积保护层。举例而言，保护层包括氧化硅。图6为显示诸如氧化硅层638的保护层，其覆盖结构660。在沉积氧化硅层638之后，在暂时发射极630之上打开光致抗蚀剂掩模、或光罩。此光罩在图6中称为“光罩”，并以代号639表示。如图6所示，光罩639中的开口的边缘会对齐而几乎落在连接间隔器636的中央。通过目前的技术，光罩的对齐准确度、或对齐公差接近0.08微米。形成间隔器以具有约0.15微米至约0.20微米范围的宽度。因此，在未对齐的最坏情形中，光罩639中的开口边缘仍然对齐于间隔器636上。

继续参考图6，根据本发明的一实施例的制造NPN HBT的工艺中的下一步骤是从光罩639中移除氧化硅层638(及ARC 632，假使其仍留在该处)。举例而言，在暂时发射极多晶硅631上使用反应离子蚀刻阻挡，移除氧化硅层638。下一步骤是以停止于蚀刻阻挡层628上的蚀刻，蚀刻移除暂时发射极多晶硅631。举例而言，蚀刻阻挡层628包括氧化硅，并使用停止于氧化硅上的氯为基础的蚀刻。下一步骤为移除包括部份暂时发射极630的蚀刻阻挡层628的中心部份。举例而言，假使蚀刻阻挡层628包括氧化硅，则能以诸如HF(氟化氢)浸渍的湿剥离，移除蚀刻阻挡层628的中心部份。HF浸渍也会使先前用以移除氧化硅层638、ARC 632、及暂时发射极多晶硅631的蚀刻程序粗糙化之间隔器636的顶部平滑。最后，用以形成光罩639的光阻会从结构660剥除。因此，包括ARC 632、暂时发射极多晶硅631、及蚀刻阻挡层628的中心部份的暂时发射极630的移除会在硅一锗基极620的本征基极区627的上方形成穴。如图6所示，穴的宽度是由暂时发射极630的宽度，亦即发射极宽度634所决定。

现在参考图7，其显示根据一实施例用以形成NPN HBT的工艺中进一步的步骤之后图6中的剖面视图。图7的结构760显示图6的结构660的不同特征及组件。对应于结构660的特征及组件的结构760的特征及组件是以与图6一致的方式编号。特别地，基极620、连接基极区623、非本征基极区625、注入区626、本征基极区627、发射极宽度634、及氧化硅层638分别显示成基极720、连接基极区723、非本征基极区725、注入区726、本征基极区727、发射极宽度734、连接间隔器736、及氧化硅层738。注意，部份蚀刻阻挡层628仍然维持为包括部份连接间隔器736的蚀刻阻挡层部份728。

继续参考图7，根据本发明的一实施例的制造NPN HBT的工艺中的下一步骤是将多晶硅沉积于移除暂时发射极630而留下的穴中以形成图7中所示的结构760中的最终发射极740。如图7所示，发射极740包括发射极多晶硅741及N+掺杂剂从发射极多晶硅741向外扩散至其下方的单晶层所形成的“向外扩散区”742。如图7所示，发射极多晶硅741位于N+向外扩散区742上方。

从图7中也可见发射极多晶硅741实质地包纳连接间隔器736。连接间隔器736位于单晶连接基极区723上方。在一实施例中，连接间隔器736为氧化硅。单晶N+向外扩散区742位于单晶本征基极区727上方。非本征基极区725、连接基极区723、及本征基极区727包括基极720。基极-发射极接面形成于N+向外扩散区742与本征基极区727的边界的单晶层内。

继续参考图7，在杂子注入发射极多晶硅741的开口之后，高浓度的砷掺杂剂向外扩散而形成单晶层中的N+向外扩散区742。N+掺杂造成发射极740及N型发射极。如上所述，非本征基极区725的离子注入在非本征基极区725内造成重度掺杂的P+注入区726。在一实施例中用以形成注入区726的掺杂剂可为硼。注入区726中的重度掺杂会降低非本征基极区725的整体电阻。通过降低非本征基极区725对从基极接点经过重度掺杂非本征基极区725及连接基极区723至本征基极区727的路径的串联电阻的贡献，可以改进整体基极电阻。

最终发射极740的最终宽度为最终发射极宽度734，其为移除暂时发射极630所留下的穴，其为暂时发射极的宽度。如上所述，用以形成暂时发射极630的制处类似于用以形成MOS或CMOS的工艺，且相同的工艺可以用以准确地控制暂时发射极630的宽度。因此，用以控制MOS及CMOS特征尺寸的工艺及方法可以与本发明的一实施例一起使用以控制最终发射极宽度734，亦即最终发射极740的最终宽度。因此，本发明的一实施例所提供的用于双极装置的制造的方法是可以比例化的，亦即，随着MOS及CMOS装置的特征尺寸减少的技术进步，根据本发明的一实施例制造的双极装置的特征尺寸可以缩减、或比例化以匹配这些MOS及CMOS装置的特征尺寸。

此外，最终发射极740是通过间隔器736自动对齐非本征基极区725。只要光罩639的对齐落在间隔器736上(此是在目前技术的能力及公差之内)，则最终发射极740会形成为准确地自动对齐基极720的连接基极区723及非本征基极区725。可以如同公知技术般，执图型化最终发射极740、及形成接点等后续步骤。

由上述详细说明可知，发明提供用于制造双极晶体管中自动对齐发射极的方法。该方法通过使用不取决于光罩对齐以形成连接基极区、本征基极、基极-发射极接面、及注入重度掺杂非本征基极区的工艺，可消除与分别的光罩对齐有关的问题。使用本发明，可在HBT中形成发射极，其中，发射极宽度会被准确地控制，且实质上如同微缩影技术所允许般地小。此外，使用本发明，可以控制及改进HBT中的基极电阻。虽然在说明上，将发明描述成应用至异质结面双极晶体管的构造，但是，熟悉此一般技术者显然可知如何将发明应用于需要缩减的特征尺寸及自动对齐注入的类似情形中。

从发明的上述说明中，显然可知，在不悖离发明的范围之下，可使用不同的技术以实施本发明的观念。举例而言，虽然此处所述的本发明的特别实施例应用至硅-锗双极HBT装置，但是，举例而言，发明也可应用至硅或硅-锗双极或BiCMOS装置。此外，虽然特别参考某些实施例以说明发明，但是，熟悉此一般技术者可知在不悖离发明的精神及范围之下，在形式及细节上作改变。所述的实施例在各方面被视为说明的用而非限定。也应了解，发明不限于此处所述的特别实施例，但是，在不悖离发明的范围下，能够具有很多配置、修改、及取代。

已如此说明双极晶体管中自动对齐的发射极的制造方法。

Claims (45)

1.一种双极晶体管的制造方法，包括下述步骤：

形成基极，该基极包含非本征基极区、连接基极区、及本征基极区；

于该基极上沉积蚀刻阻挡层；

图型化形成在该蚀刻阻挡层上的暂时材料层以形成暂时发射极；

分别在该暂时发射极的第一及第二侧上制造第一及第二连接间隔器；

蚀刻移除该暂时发射极及该蚀刻阻挡层以致于在该第一与第二连接间隔器之间形成穴；

在该本征基极区上的该穴中形成最终发射极。

2.如权利要求1所述的方法，又包括一步骤，在该图型化步骤之后及制造该第一及第二连接间隔器的该步骤之前，注入掺杂该连接基极区。

3.如权利要求1所述的方法，其中该制造步骤包括：

于该暂时发射极上沉积相符介电层；

回蚀该相符介电层以致于分别在该暂时发射极的该第一及第二侧上形成该第一及第二连接间隔器。

4.如权利要求1所述的方法，又包括一步骤，在制造该第一及第二连接间隔器的该步骤之后及蚀刻移除该暂时发射极的该步骤之前，注入掺杂该非本征基极区。

5.如权利要求1所述的方法，又包括一步骤，在该制造步骤之后及在蚀刻移除该暂时发射极的该步骤之前，沉积氧化硅保护层于该非本征基极、该第一及第二连接间隔器、及该暂时发射极上的步骤。

6.如权利要求3所述的方法，又包括一步骤，在回蚀该相符层的该步骤之后及在蚀刻移除该暂时发射极的该步骤之前，沉积氧化硅保护层于该非本征基极、该第一及第二连接间隔器、及该暂时发射极上的步骤。

7.如权利要求5所述的方法，又包括一步骤，在沉积该氧化硅保护层的该步骤之后及在蚀刻移除该暂时发射极的该步骤之前，开启光致抗蚀剂掩模以图型化该暂时发射极及该第一和第二连接间隔器。

8.如权利要求1所述的方法，其中该基极包括硅-锗。

9.如权利要求1所述的方法，其中该基极包括硅。

10.如权利要求1所述的方法，其中该暂时材料层包括多晶硅。

11.如权利要求1所述的方法，其中该暂时发射极包括多晶硅。

12.如权利要求1所述的方法，其中该蚀刻阻挡层包括氧化硅。

13.如权利要求1所述的方法，其中该最终发射极包括多晶硅。

14.如权利要求1所述的方法，其中该第一及第二连接间隔器包括氧化硅。

15.如权利要求3所述的方法，其中该介电相符层包括氧化硅。

16.如权利要求1所述的方法，其中基极-发射极接面形成于该本征基极区内。

17.如权利要求1所述的方法，其中该最终发射极的最终宽度是由该暂时发射极的宽度决定。

18.如权利要求3所述的方法，其中该连接基极区的长度是由该相符层的沉积厚度决定。

19.如权利要求15所述的方法，其中该连接基极区的长度是由该相符层的沉积厚度决定。

20.如权利要求1所述的方法，其中该制造步骤包括：

于该暂时发射极上沉积相符介电层；

回蚀该相符介电层以致于分别在该暂时发射极的该第一及第二侧上形成该第一及第二连接间隔器；

其中该暂时材料层包括多晶硅，该基极包括硅-锗。

21.如权利要求20所述的方法，又包括一步骤，在该图型化步骤之后及制造该第一及第二连接间隔器的该步骤之后，注入掺杂该连接基极区。

22.如权利要求20所述的方法，又包括一步骤，在制造该第一及第二连接间隔器的该步骤之后及蚀刻移除该暂时发射极的该步骤之前，注入掺杂该非本征基极区。

23.如权利要求20所述的方法，又包括一步骤，在该制造步骤之后及蚀刻移除该暂时发射极的该步骤之前，于该非本征基极、该第一及第二连接间隔器、及该暂时发射极的上沉积氧化硅保护层。

24.如权利要求23所述的方法，又包括一步骤，在沉积该氧化硅保护层的该步骤之后及在蚀刻移除该暂时发射极的该步骤之前，开启光致抗蚀剂掩模以图型化该暂时发射极及该第一和第二连接间隔器。

25.如权利要求20所述的方法，其中该蚀刻阻挡层包括氧化硅。

26.如权利要求20所述的方法，其中该最终发射极包括多晶硅。

27.如权利要求20所述的方法，其中该第一及第二连接间隔器包括氧化硅。

28.如权利要求20所述的方法，其中该介电相符层包括氧化硅。

29.如权利要求20所述的方法，其中基极-发射极接面形成于该本征基极区内。

30.如权利要求20所述的方法，其中该最终发射极的最终宽度是由该暂时发射极的宽度决定。

31.如权利要求20所述的方法，其中该连接基极区的长度是由该相符层的沉积厚度决定。

32.如权利要求28所述的方法，其中该连接基极区的长度是由该相符层的沉积厚度决定。

33.一种双极晶体管的制造方法，包括下述步骤：

于基极上沉积蚀刻阻挡层；

于该基极上图型化形成于该蚀刻阻挡层上的暂时材料层以形成暂时发射极；

分别在该暂时发射极的第一及第二侧上制造第一及第二连接间隔器；

注入掺杂该基极；

蚀刻移除该暂时发射极及该蚀刻阻挡层以致于在该第一与第二连接间隔器之间形成穴；

在该穴中形成最终发射极。

34.如权利要求33所述的方法，又包括一方法，在该图型化步骤之后及制造该第一及第二连接间隔器的该步骤之前，注入掺杂该基极。

35.如权利要求33所述的方法，其中该制造步骤包括：

于该暂时发射极上沉积相符介电层；

回蚀该相符介电层以致于分别在该暂时发射极的该第一及第二侧上形成该第一及第二连接间隔器。

36.如权利要求33所述的方法，又包括一步骤，在该制造步骤之后及在蚀刻移除该暂时发射极的该步骤之前，沉积氧化硅保护层于该非本征基极、该第一及第二连接间隔器、及该暂时发射极上。

37.如权利要求36所述的方法，又包括一步骤，在沉积该氧化硅保护层的该步骤之后及在蚀刻移除该暂时发射极的该步骤之前，开启该暂时发射极上的光致抗蚀剂掩模。

38.如权利要求33所述的方法，其中该最终发射极的最终宽度是由该暂时发射极的宽度决定。

39.如权利要求33所述的方法，其中基极-发射极接面形成于该基极之内。

40.如权利要求35所述的方法，其中连接基极区的长度是由该相符层的沉积厚度决定。

41.如权利要求33所述的方法，其中该暂时材料层包括多晶硅。

42.如权利要求33所述的方法，其中该最终发射极包括多晶硅。

43.如权利要求33所述的方法，其中该第一及第二连接间隔器包括氧化硅。

44.如权利要求33所述的方法，其中该基极包括硅-锗。

45.如权利要求33所述的方法，其中该蚀刻阻挡层包括氧化硅。

Images