CN1297013C - 双极晶体管及其制造方法 - Google Patents

双极晶体管及其制造方法 Download PDF

Info

Publication number
CN1297013C
CN1297013C CNB03157419XA CN03157419A CN1297013C CN 1297013 C CN1297013 C CN 1297013C CN B03157419X A CNB03157419X A CN B03157419XA CN 03157419 A CN03157419 A CN 03157419A CN 1297013 C CN1297013 C CN 1297013C
Authority
CN
China
Prior art keywords
film
bipolar transistor
semiconductor
insulating film
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03157419XA
Other languages
English (en)
Other versions
CN1492514A (zh
Inventor
佐藤豪一
若林利広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1492514A publication Critical patent/CN1492514A/zh
Application granted granted Critical
Publication of CN1297013C publication Critical patent/CN1297013C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/891—Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

利用非选择性外延生长方法，在氧化硅膜的整个表面上生长SiGe膜，以覆盖基区开口的内壁。在此，选择这种膜形成条件，即，在基区开口内，以单晶形式形成底部，以多晶形式形成诸如侧壁部分的其他部分，而且侧壁部分的膜厚度小于或者等于底部膜厚度的1.5倍。在这种非选择性外延生长过程中，甲硅烷、氢气、乙硼烷以及锗烷用作源气体。然后，将甲硅烷和氢气的流速分别设置为20sccm和20slm。此外，将生长温度设置为650℃，将乙硼烷的流速设置为75sccm，将锗烷的流速设置为35sccm。

Description

双极晶体管及其制造方法
技术领域
本发明涉及一种具有双极晶体管的半导体器件以及一种用于制造该半导体器件的方法。
背景技术
已经开发出具有以下结构的传统双极晶体管，即，基区引出层直接电连接到将作为集电区的衬底部分。
最近几年，根据对双极晶体管的进一步小型化以及增强其性能的要求，设计了一种利用非选择性外延生长方法，采用SiGe和/或SiGeC作为基区材料，形成双极晶体管的方法。
此外，作为一种SiGe-HBT(异质结双极晶体管)的制造方法，通常采用这样的方法，即，利用非选择性外延生长方法在Si衬底上生长SiGe外延膜，然后，在绝缘膜上生长多晶SiGe。
第5-62991号日本待审专利申请、第10-125691号日本待审专利申请以及第11-126781号日本待审专利申请公开了几种现有技术。
然而，在利用非选择性外延生长方法形成双极晶体管的基区时，它与发射区的连接变得不稳定，这可能导致的严重问题是，双极晶体管不能起到晶体管的作用。在这种情况下，降低了晶体管的可靠性。
此外，在SiGe-HBT中，利用绝缘膜上的SiGe作为到基区的引出线，但是普通的生长条件不能降低其电阻，因为其膜厚度不够厚。因此，在形成基区的位置，应该通过在SiGe上附加地形成Si膜等来降低电阻，这样就增加了制造步骤。
发明内容
考虑到上述问题，提出本发明，而且其第一个目的是提供一种即使在利用非选择性外延生长方法形成半导体层时，通过使发射区与基区可靠连接在一起，仍可以实现高可靠性的半导体器件，以及一种制造该半导体器件的方法。本发明的第二个目的是提供一种以较少制造步骤制造的、具有低基区电阻的半导体器件，以及一种制造该半导体器件的方法。
通过进行专门研究，本发明的发明人发现，在先前的制造方法中，由于因为难以独立控制基区引出层的多晶膜的膜厚度和基区层的单晶层的膜厚度而导致基区引出层的多晶膜的膜厚度非常厚，所以使得基区与发射区之间的连接不稳定。具体地说，在先前的方法中，如图1所示，在半导体衬底101的表面上形成集电区102后，形成绝缘膜103和多晶硅膜106，通过绝缘膜103和多晶硅膜106形成基区开口，然后，在其内形成还作为基区引出层的基区层109。在此，基区层109的侧壁部分的厚度(侧面垂直方向的厚度)太厚，因此，在此后形成侧壁113时，在绝缘膜113a上不能形成足够大的开口，其中绝缘膜113a就是侧壁的材料。因此，基区层109未被连接到发射区114。
发现现有技术的这些问题的原因后，本发明的发明人进一步进行专门研究，结果，得出这样的结论，即，在将SiGe等用于要进行外延生长的基区层时，通过调节膜形成温度和源气体的数量，可以独立控制要在基区开口内生长的半导体层的底部和侧部的生长速度。
根据这些观点，本发明的发明人设计出本发明的几个方面，如下所述。
根据本发明，提供一种双极晶体管，该双极晶体管包括：
半导体衬底，具有形成在其上的集电区；
绝缘膜，形成在所述半导体衬底上，所述绝缘膜具有在对应于集电区的部分上形成的开口；
导电膜，形成在所述绝缘膜上；
半导体膜，形成在该开口的内部，其中所述半导体膜的接触集电区的部分以单晶形式形成，所述半导体膜的接触所述导电膜侧面的部分以多晶形式形成，接触所述导电膜侧面的部分在相对于所述导电膜侧面的垂直方向的厚度是接触集电区的部分在相对于所述半导体衬底的垂直方向的厚度的1至2倍；以及
发射区，形成在所述半导体膜上。
根据本发明，提供一种双极晶体管，该双极晶体管包括：
半导体衬底，具有形成在其上的集电区；
绝缘膜，形成在所述半导体衬底上，所述绝缘膜具有在对应于集电区的部分上形成的开口；
半导体膜，形成在该开口的内部并位于所述绝缘膜上，其中所述半导体膜的接触集电区的部分以单晶形式形成，而所述半导体膜在所述绝缘膜上的部分由其厚度大于或等于接触集电区的部分的厚度2倍的一层构成；以及
发射区，形成在所述半导体膜的接触集电区的部分上。
根据本发明，提供一种用于制造双极晶体管的方法，该方法包括步骤：
在半导体衬底表面上形成集电区，并在所述半导体衬底上形成绝缘膜；
在所述绝缘膜上形成导电膜；
在所述绝缘膜和所述导电膜中形成开口，所述开口至少露出所述集电区的一部分；
在所述开口的内部，通过进行非选择性外延生长，形成半导体膜，所述半导体膜连接到所述集电区和所述导电膜；以及
在所述半导体膜上形成发射区，
其中在所述形成半导体膜的步骤中，以单晶形式形成所述半导体膜的接触所述集电区的部分，以多晶形式形成接触所述导电膜的部分，而且接触所述导电膜的部分的厚度是接触所述集电区的部分的厚度的1至2倍。
根据本发明，提供一种用于制造双极晶体管的方法，该方法包括步骤：
在半导体衬底表面上形成集电区；
在所述半导体衬底上形成绝缘膜，所述绝缘膜在对应于所述集电区的部分具有开口；
通过进行非选择性外延生长，在开口的内部并在所述绝缘膜上形成半导体膜，所述半导体膜的接触所述集电区的部分作为单晶基区，而所述半导体膜的在所述绝缘膜上的部分由其厚度大于或等于接触所述集电区的部分的厚度2倍的一层构成；以及
在所述半导体膜的接触所述集电区的部分上形成发射区。
附图说明
图1是示出具有传统双极晶体管的半导体器件的剖视图；
图2A和图2B是分别示出双极晶体管的内部位置与能量之间的关系，以及双极晶体管的内部位置与Ge浓度之间关系的曲线图；
图3是示出在改变外延膜的生长温度时，外延膜的Ge浓度与其生长速度比之间关系的曲线图；
图4是示出在改变SiH4的流速时，外延膜的Ge浓度与其生长速度比之间关系的曲线图；
图5A至图5L是示出根据本发明第一实施例制造双极晶体管(半导体器件)的制造方法的各顺序步骤的剖视图；
图6A至图6E是示出根据本发明第二实施例制造双极晶体管(半导体器件)的制造方法的各顺序步骤的剖视图；以及
图7是示出Si膜的生长温度与其生长速度比之间关系的曲线图；
图8是示出Si膜中的SiH4的流速与其生长速度比之间关系的曲线图。
具体实施方式
以下将参考附图具体说明根据本发明实施例的半导体器件及其制造方法。
—本发明的基本原理—
首先，说明本发明的基本原理。非选择性外延生长方法是这样一种方法，即，在诸如Si衬底的单晶半导体衬底上，事先制备一露出其表面的区域以及一利用绝缘膜等不露出(覆盖)其表面的区域，其中根据露出半导体衬底表面的区域上的半导体衬底晶体信息，生长单晶膜，而在不露出半导体衬底表面的区域上，生长多晶膜或非晶膜。
相反，选择性外延生长方法是这样一种方法，即，仅在露出诸如Si衬底的单晶半导体衬底表面的区域上生长单晶膜，而在不露出半导体衬底表面的区域上不生长膜。
在此，关于本发明涉及的非选择性外延生长的条件，将对在不露出诸如Si衬底的半导体衬底的区域上生长多晶膜的条件与在其上生长非晶膜的条件之间的差别进行说明。为了简便起见，作为例子，说明利用非选择性外延生长方法在单晶硅衬底上生长Si膜的方法。
当在其晶体信息不可用的绝缘膜(非晶)上生长多晶膜时，首先在绝缘膜上形成作为晶体信息的核心的晶核。此后，基于这些晶核，形成大量晶粒，然后，生长多晶膜。尽管尚不知道形成晶核的机理，但是为了生长晶核，需要使沉积物质(deposition species)在从绝缘膜上流过后充分地在绝缘膜上迁移。
相反，当在其晶体信息不可用的绝缘膜(非晶)上生长非晶膜时，不需要形成晶核，因为非晶膜的生长是无序的。因此，沉积物质在绝缘膜上继续生长，而不发生迁移和解吸附。
通常，在热CVD(化学汽相沉积)方法中，晶体生长的速率控制步骤被划分为两种：反应速率控制和供给速率控制。
当在反应速率控制下生长多晶膜时，应该提高生长温度，而在生长非晶膜时，应该降低生长温度。
相反，在供给速率控制条件下，通过控制材料数量，可以选择生长多晶膜或非晶膜。具体地说，在生长多晶膜时，应该减少作为材料的Si的数量，而在生长非晶膜时，应该增加Si的数量。例如，在生长多晶膜时，SiH4用作材料，而在生长非晶膜时，Si2H6用作材料。
然而，非选择性外延生长的条件是，在Si衬底上生长单晶膜，因此，与在绝缘膜上独立形成多晶膜或非晶膜相比，其生长条件的范围受到限制。
在以上的说明中，以非选择性外延生长Si为例进行了说明，但是，对于基于SiGe的混合晶体，也可以利用同样的方法选择性地生长多晶膜和非晶膜。然而，对于SiGe，已知通常通过对Si添加Ge，降低晶化温度，而且晶化温度条件和气压条件与非选择性外延生长Si的晶化温度条件和气压条件绝对不同。
此外，通常，在成批型生长设备中，主要根据在炉子内的位置上的膜厚度的均匀性，在反应速率控制条件下进行生长。相反，在单片进料(sheet-fed)型生长设备中，主要根据吞吐量，在供给速率控制条件下，进行生长。
在此，通过在反应速率控制条件下利用非选择性外延生长方法，从理论上说，难以同时形成外延膜(单晶膜)和非晶膜。相反，在供给速率控制条件下，通过选择生长条件，可以同时形成外延膜(单晶膜)和非晶膜。因此，本发明对于在供给速率控制条件下，利用非选择性外延生长方法，同时生长外延膜(单晶膜)和多晶膜或非晶膜是有效的。
利用SiGe混合晶体形成SiGe-HBT的基区层。然后，通常，为了通过连续改变能带隙来加速基区层内的电子的移动速度，基区层被设计为如图2A和2B所示使Ge浓度线倾斜。
在使基区层的Ge浓度线倾斜时，通常，通过控制CVD薄膜设备的供气部件输出的Ge源气体与Si源气体的流速比，控制SiH4气和GeH4气。
尽管通常如此形成基区层，但是，通过进行如上所述的专门研究，本发明的发明人发现，在利用非选择性外延生长方法，在绝缘膜上同时形成作为基区层的SiGe外延膜(单晶膜)并形成多晶膜或非晶膜时，通过控制将作为基区层的SiGe外延膜的诸如Ge轮廓、生长温度、源气体流速等的条件，可以独立于外延膜的生长速度和膜类型来控制在绝缘膜上形成的膜的生长速度和膜类型(多晶膜或非晶膜)。
图3是示出在改变外延膜的生长温度时，外延膜的Ge浓度与其生长速度比之间关系的曲线图。图4是示出在改变SiH4的流速时，外延膜的Ge浓度与其生长速度比之间关系的曲线图。在此，图3和图4所示的生长速度比是指多晶膜或非晶膜的生长速度对外延膜的生长速度之比，而且在这两幅图中，改变GeH4的流速，以便改变外延膜的Ge浓度。此外，在图3和图4中，多晶膜和非晶膜在虚线之上生长，而仅多晶膜在虚线下面生长。
从图3和图4可以看出，通过改变生长温度或源气体(SiH4)的数量，可以独立改变多晶膜或非晶膜的生长速度。特别是，可以认为，在生长非晶膜时，生长速度对外延膜的生长速度之比可以取大值。此外，在图3和图4所示的范围内，外延膜作为单晶生长。
具体地说，如图3所示，随着生长温度的降低，沉积物质的解吸附被抑制，有助于吸收反应，而且提高了在绝缘膜上的多晶膜或非晶膜的生长速度。此外，如图4所示，随着源气体(SiH4)流速的提高，沉积物质的解吸附被抑制，有助于吸收反应，而且提高了在绝缘膜上的多晶膜或非晶膜的生长速度。此外根据图3和图4，通过将多晶的生长速度设置到低于或者等于单晶生长速度的1.8倍，可以生长多晶膜，而不生长非晶部分。
根据这些专门研究和试验结果，提出本发明，而且本发明涉及具有双极晶体管的半导体器件，在该双极晶体管中，在半导体衬底上形成基区、发射区以及集电区。
—本发明的具体实施例—
接着，将参考附图说明本发明的具体实施例。
(第一实施例)
首先，说明本发明的第一实施例。在第一实施例中，作为例子，示出npn型双极晶体管，而且为了方便，利用其制造方法解释其结构。图5A至图5L是示出根据本发明第一实施例制造双极晶体管(半导体器件)的制造方法的各顺序步骤的剖视图。
为了制造该双极晶体管，首先，如图5A所示，在其剂量为1×1014/cm2，而加速能量为300keV的条件下，在p型硅衬底等的半导体衬底1的表面上，即在计划形成集电区的区域内进行n型杂质(在此为磷)的离子注入，从而形成n+扩散区2。该n+扩散区2起集电区的作用。
随后，利用所谓LOCOS方法，在半导体衬底1的元件隔离区形成场氧化膜3以限定有源区4。
此后，如图5B所示，利用CVD方法，在整个表面上形成氧化硅膜5。例如，氧化硅膜5的厚度为30nm至100nm。此外，可以在形成n+扩散区2之前，形成场氧化膜3和氧化硅膜5。
接着，如图5C所示，在氧化硅膜5上，例如利用CVD方法形成多晶硅膜6，此后，例如利用CVD方法在其上进一步形成氧化硅膜7。例如，氧化硅膜7的厚度为300nm至700nm。
随后，如图5D所示，利用光刻法和随后的干蚀刻法，对将在其上以氧化硅膜5、多晶硅膜6以及氧化硅膜7的多层膜形式形成基区的区域进行处理，从而利用露出n+扩散区2的部分表面的特定图形，在该区域上形成基区开口8。多晶硅膜6是将在后面的步骤形成的基区层的引出层。
此后，如图5E所示，利用低压非选择性外延生长方法，在氧化硅膜7的整个表面上生长、形成半导体膜，在此例中为SiGe膜9，以便覆盖基区开口8的内壁。例如，SiGe膜9的厚度约为80nm。
在此，根据图3和图4选择这种膜形成条件，即，在基区开口8的内部，以单晶形式形成覆盖n+扩散区2的裸露面的底部9a，以多晶形式形成诸如侧壁部分9b的其他部分，并且侧壁部分9b的膜厚度小于或者等于底部9a的膜厚度的1.5倍。换句话说，选择图3和图4所示虚线下面的条件。在此，侧壁部分9b的膜厚度不是在相对于半导体衬底1的垂直方向的厚度，而是在相对于基区开口8的侧面的垂直方向的厚度。
以下将说明利用非选择性外延生长方法形成膜的这种条件的一个例子。例如，对于低压CVD方法，甲硅烷(SiH4)、氢气(H2)、乙硼烷(B2H6)以及甲锗烷(GeH4)用作源气体。然后，例如，将SiH4和H2的流速分别设置为20sccm和20slm。此外，例如，在将SiGe膜9内的Ge浓度设置为15％原子百分比时，将膜形成气氛的气压设置为1.067×104Pa(80乇)，将生长温度设置为650℃，将单晶底部9a的生长速度设置为10nm/分钟。将乙硼烷的流速设置为75sccm，以使SiGe膜9内的硼浓度接近例如7×1019原子/cm3，而将锗烷的流速设置为例如35sccm。
此外，尽管在上述例子中，将底部9a的生长速度设置为10nm/分钟，但是最好根据SiGe膜9内的Ge含量(Ge浓度)，选择适当的生长速度。
此外，在上述例子中，形成由SiGe组成的晶体膜9，但是作为替代，也可以形成由SiGeC组成的晶体膜的一层膜或由SiGeC组成的晶体膜与由SiGe组成的晶体膜的分层膜。在形成SiGeC膜时，还可以将单甲基硅烷(monomethylsilane)(SiH3CH3)用作源气体。此外，在形成分层膜时，最好在SiGe膜上形成SiGeC膜。此外，除了SiGe膜9外，可以利用预定的基区膜形成GaAs膜、InP膜等。
形成SiGe膜9后，以填充基区开口8的膜厚度，在整个表面上涂覆作为掩模材料的光致抗蚀剂11，如图5F所示。
接着，如图5G所示，通过对光致抗蚀剂11的整个表面进行各向异性蚀刻，仅在基区开口8内保留预定深度的光致抗蚀剂11。
然后，如图5H所示，通过利用光致抗蚀剂11作为掩模，在SiGe膜9上进行各向异性干蚀刻，仅在基区开口8内保留与光致抗蚀剂11具有大致同样深度的SiGe膜9，而将SiGe膜9的其他部分去除。换句话说，仅保留SiGe膜9的底部9a和侧壁部分9b。因此，由以单晶形式形成的平坦底部9a和以多晶形式形成的、垂直于底部9a的侧壁部分9b一体地形成基区12。侧壁部分9b将该基区12电连接到基区引出层10，其中通过进行构图，由多晶硅膜6形成该基区引出层10。
然后，通过进行灰化处理(ashing treatment)等，去除光致抗蚀剂11，如图5I所示。
接着，如图5J所示，利用CVD方法，在整个表面上沉积氧化硅膜，而且通过在整个表面上进行各向异性蚀刻(深蚀刻)，露出基区12的底部9a的中心部分的表面，从而形成覆盖底部9a的外围部分、侧壁部分9b以及氧化硅膜7的侧面的侧壁13。侧壁13具有例如锥形那样的露出基区12的基区开口8的形状。
此后，如图5K所示，利用CVD方法，在整个表面上沉积n型多晶硅膜或非晶硅膜，并利用光刻法和随后的干蚀刻法，对该膜进行处理，以形成发射区14，发射区14的底部连接到基区12的底部9a。利用沉积n型多晶硅膜或非晶硅膜时产生的热效应，而且通过随后的热处理，包含在其内的n型杂质部分地扩散到基区12的底部9a的表面层内，从而形成浅结15。因此，确保在基区12与发射区14之间实现连接。
此后，如图5L所示，形成层间绝缘膜16、接触通道(contact hall)17、集电极(collector electrode)18c、发射极(emitter electrode)18e、基极(base electrode)18b、导线层(未示出)等等，从而完成该实施例的双极晶体管。
如上所述，根据该实施例，在形成SiGe膜9时，通过控制膜形成条件，使侧壁部分9b的膜厚度接近底部9a的膜厚度的1.5倍，因此，即使基区开口8的宽度或侧壁13的膜厚度发生偏差，仍可以确保基区与发射区实现电连接。因此，改善了诸如驱动速度、高频特性等的晶体管特性，而且可以使发射区进一步小型化，因此，可以实现高可靠性的双极晶体管。
此外，在侧壁部分9b的膜厚度低于底部9a的膜厚度的1倍时，侧壁部分9b的电阻升高，因此晶体管特性降低。相反，在侧壁部分9b的膜厚度大于底部9a的膜厚度的2倍时，基区开口8的宽度变窄，这使得基区与发射区之间断开。因此，在第一实施例中，要求侧壁部分9b的膜厚度是底部9a的膜厚度的1至2倍，例如1.5倍。
(第二实施例)
接着，将说明本发明的第二实施例。在第二实施例中，作为例子示出npn型双极晶体管，而且为了方便，利用其制造方法解释其结构。图6A至图6E是示出根据本发明第二实施例的双极晶体管(半导体器件)的制造方法的各顺序步骤的剖视图。
为了制造该双极晶体管，首先，如图6A所示，在其剂量为1×1014/cm2，而加速能量为300keV的条件下，在p型硅衬底等的半导体衬底1的表面上，即在计划形成集电区的区域内进行n型杂质(在此为磷)的离子注入，从而形成n+扩散区2。该n+扩散区2起集电区的作用。此外，进行离子注入的区域是例如计划形成元件有源区的区域。
随后，利用所谓LOCOS方法，在半导体衬底1的元件隔离区上形成场氧化膜3以限定有源区4。在此实施例中，场氧化膜3的开口是基区开口8。
此后，如图6B所示，利用低压非选择性外延生长方法，在基区开口8以及场氧化膜3的整个表面上生长并形成半导体膜，在此例中为SiGe膜9。
在此，根据图3和图4选择这种膜形成条件，即，在基区开口8的内部，以单晶形式形成覆盖n+扩散区2的裸露面的底部9a，以多晶形式和非晶形式形成其他部分，而且场氧化膜3上的一部分的膜厚度大于或者等于底部9a的膜厚度的2倍。换句话说，选择这些条件以包括图3和图4所示虚线上方的条件。在此实施例中，底部9a起基区的作用，而SiGe膜9的其他部分起基区引出层的作用。
此外，之后，通过进行热处理，SiGe膜9的非晶部分变成多晶体，因此，即使在刚形成SiGe膜9之后，在SiGe膜9的底部9a之外的部分上存在多晶部分和非晶部分，该膜最后仍将由一层多晶膜构成。
以下将说明利用非选择性外延生长方法形成膜的这种条件的一个例子。例如，对于低压CVD方法，甲硅烷(SiH4)、氢气(H2)、乙硼烷(B2H6)以及甲锗烷(GeH4)用作源气体。然后，例如，将SiH4和H2的流速分别设置为200sccm和20slm。此外，例如，在将SiGe膜9内的Ge浓度设置为15％原子百分比时，将膜形成气氛的气压设置为1.067×104Pa(80乇)，将生长温度设置为600℃，将单晶底部9a的生长速度设置为10nm/分钟。然后，将乙硼烷的流速设置为200sccm，以使SiGe膜9内的硼浓度接近例如7×1019原子/cm3，而将锗烷的流速设置为例如160sccm。
此外，尽管在上述例子中，将底部9a的生长速度设置为10nm/分钟，但是最好根据SiGe膜9内的Ge含量(Ge浓度)，选择适当的生长速度。
此外，在上述例子中，形成由SiGe组成的晶体膜9，但是与第一实施例相同，作为替代，也可以形成由SiGeC组成的晶体膜的一层膜或由SiGeC组成的晶体膜与由SiGe组成的晶体膜的分层膜。在形成SiGeC膜时，还可以将单甲基硅烷(SiH3CH3)用作源气体。此外，在形成分层膜时，最好在SiGe膜上形成SiGeC膜。此外，除了SiGe膜9外，可以利用预定的基区膜形成GaAs膜、InP膜等。
形成SiGe膜9后，如图6C所示，利用CVD方法，在整个表面上沉积氧化硅膜13a，在其上利用光刻法进行构图，此后，在该开口进行各向异性蚀刻(深蚀刻)以露出底部9a的中心部分的表面，从而形成覆盖SiGe膜9的其他部分的侧壁13。侧壁13具有例如锥形那样的露出底部9a的基区开口8的形状。
随后，如图6D所示，利用CVD方法，在整个表面上沉积n型多晶硅膜或非晶硅膜，并利用光刻法和随后的干蚀刻法，对该膜进行处理，以形成发射区14，发射区14的底部连接到底部9a。利用沉积n型多晶硅膜或非晶硅膜时产生的热效应，而且通过随后的热处理，包含在其内的n型杂质部分地扩散到底部9a的表面层内，从而形成浅结15。因此，确保在起基区作用的底部9a与发射区14之间实现连接。
此后，如图6E所示，形成层间绝缘膜16、接触通道17、＜外部集电极18c、外部发射极18e、外部基极18b、导线层(未示出)等等，从而完成该实施例的双极晶体管。
如上所述，在先前的SiGe-HBT制造方法中，仅具有利用非选择性外延生长方法形成的膜，多晶膜的膜厚度不足以使其作为基区引出层，因此，以这样的方式实现多晶膜，即，生长多晶膜，使在其上形成作为基区的单晶膜的区域开口，而且此后，利用非选择性外延生长方法，在形成作为基区引出层的多晶膜的同时，形成单晶基区层。
相反，根据该实施例，如图6B所示，通过进行一次非选择性外延生长，形成作为基区的由单晶形成的底部9a以及作为基区引出层的多晶膜。因此，可以实现其可靠性与传统双极晶体管的可靠性同样高的双极晶体管，而且至少减少了生长多晶膜以及3个光刻步骤(形成光致抗蚀剂、构图以及去除光致抗蚀剂)。
此外，尽管在第一实施例和第二实施例中，作为例子对npn型双极晶体管进行了说明，但是本发明并不局限于此，而且，通过将以上说明的所有n-型和p-型部件部分形成为相反导电类型，可以实现pnp型双极晶体管。此外，利用本发明的制造方法，可以实现低功耗Bi-CMOS晶体管和包括具有厚度薄的基区膜的高速晶体管的双极IC。
此外，在第一实施例中，可以形成铝膜代替多晶硅膜6。另外，在第一实施例和第二实施例中，可以形成氮化硅膜代替氧化硅膜7或13a。
此外，尽管在第一实施例和第二实施例中，作为将成为基区的半导体膜的例子，对SiGe膜、SiGeC膜以及这两种膜的分层膜进行了说明，但是半导体膜的类型并不局限于此，例如，可以利用Si膜来代替。图7是示出Si膜的生长温度与其生长速度比之间关系的曲线图，该图示出在图3所示曲线图中的Ge浓度为0％时，生长温度与生长速度比之间的关系。此外，图8是示出Si膜内的SiH4的流速与其生长速度比之间关系的曲线图，该图示出在图4所示曲线图中的Ge浓度为0％时，SiH4的流速与其生长速度比之间的关系。如图7和图8所示，在形成Si膜时，通过改变生长温度和/或SiH4的流速，可以调节生长速度比。
在将Si膜形成为将作为基区的半导体膜时，电特性得到改善，如下所述。本发明的发明人形成Si膜作为半导体膜，制造其Si膜的底部厚度与侧壁部分厚度之比为1∶1的双极晶体管(比较例)以及其底部厚度与侧壁部分厚度之比为1∶1.5(例子)的双极晶体管，而且测量每个样品的基区电阻和最高频率(fmax)。结果，在比较例中，基区电阻为32Ω，最高频率为104.2GHz，而在该例子中，基区电阻为26Ω，最高频率为114.2GHz换句话说，该例子中的基区电阻大约比比较例中的基区电阻低20％，此外，最高频率大约高10％。
如上所述，在本发明的半导体膜中，以单晶形式形成接触集电区的部分，以多晶形式形成接触导电膜的部分，接触导电膜的部分的膜厚度是接触集电区的部分的膜厚度的1至2倍，因此，即使在衬底的类型不同，而且基区的形状或面积发生变化时，仍可以确保基区与发射区相连。因此，晶体管特性稳定，而且可以减小特性发生漂移。
此外，同样，关于半导体膜，以单晶形式形成接触集电区的部分，位于绝缘膜上的部分的厚度由其厚度比接触集电区的部分的厚度厚的一层膜构成，因此，可以减少制造步骤，同时可以降低基区引出层的电阻。
无论从哪个方面说，均应将本发明看作是说明性的而非限制性的，属于权利要求等效物意义范围内的所有变更都应包括在本发明范围内。在本发明的实质或本质特征范围内，可以以其他特定形式实现本发明。

Claims (25)

1.一种双极晶体管，该双极晶体管包括：
半导体衬底，具有形成在其上的集电区；
绝缘膜，形成在所述半导体衬底上，所述绝缘膜具有在对应于集电区的部分上形成的开口；
导电膜，形成在所述绝缘膜上；
半导体膜，形成在该开口的内部，其中所述半导体膜的接触集电区的部分以单晶形式形成，所述半导体膜的接触所述导电膜侧面的部分以多晶形式形成，接触所述导电膜侧面的部分在相对于所述导电膜侧面的垂直方向的厚度是接触集电区的部分在相对于所述半导体衬底的垂直方向的厚度的1至2倍；以及
发射区，形成在所述半导体膜上。
2.根据权利要求1所述的双极晶体管，其中所述半导体膜是包括从由SiGe组成的晶体膜和由SiGeC组成的晶体膜的组中选择的至少一种膜的膜。
3.根据权利要求1所述的双极晶体管，其中所述导电膜是从包括多晶硅膜和铝膜的组中选择的膜。
4.根据权利要求1所述的双极晶体管，其中所述绝缘膜是氧化硅膜。
5.根据权利要求1所述的双极晶体管，该双极晶体管进一步包括用于使所述导电膜与发射区绝缘的第二绝缘膜。
6.根据权利要求5所述的双极晶体管，其中所述第二绝缘膜是从包括氧化硅膜和氮化硅膜的组中选择的膜。
7.一种双极晶体管，该双极晶体管包括：
半导体衬底，具有形成在其上的集电区；
绝缘膜，形成在所述半导体衬底上，所述绝缘膜具有在对应于集电区的部分上形成的开口；
半导体膜，形成在该开口的内部并位于所述绝缘膜上，其中所述半导体膜的接触集电区的部分以单晶形式形成，而所述半导体膜在所述绝缘膜上的部分由其厚度大于或等于接触集电区的部分的厚度2倍的一层构成；以及
发射区，形成在所述半导体膜的接触集电区的部分上。
8.根据权利要求7所述的双极晶体管，其中所述半导体膜包含非晶部分。
9.根据权利要求7所述的双极晶体管，其中所述半导体膜是包括从由SiGe组成的晶体膜和由SiGeC组成的晶体膜的组中选择的至少一种膜的膜。
10.根据权利要求7所述的双极晶体管，其中所述绝缘膜是氧化硅膜。
11.根据权利要求7所述的双极晶体管，该双极晶体管进一步包括用于使所述半导体膜的在所述绝缘膜上的部分与发射区绝缘的第二绝缘膜。
12.根据权利要求11所述的双极晶体管，其中所述第二绝缘膜是从包括氧化硅膜和氮化硅膜的组中选择的膜。
13.一种用于制造双极晶体管的方法，该方法包括步骤：
在半导体衬底表面上形成集电区，并在所述半导体衬底上形成绝缘膜；
在所述绝缘膜上形成导电膜；
在所述绝缘膜和所述导电膜中形成开口，所述开口至少露出所述集电区的一部分；
在所述开口的内部，通过进行非选择性外延生长，形成半导体膜，所述半导体膜连接到所述集电区和所述导电膜；以及
在所述半导体膜上形成发射区，
其中在所述形成半导体膜的步骤中，以单晶形式形成所述半导体膜的接触所述集电区的部分，以多晶形式形成接触所述导电膜的部分，而且接触所述导电膜的部分的厚度是接触所述集电区的部分的厚度的1至2倍。
14.根据权利要求13所述的制造双极晶体管的方法，其中在所述形成所述半导体膜的步骤中，多晶部分的生长速度低于或者等于单晶部分的生长速度的1.8倍。
15.根据权利要求13所述的制造双极晶体管的方法，其中作为所述半导体膜形成的膜包括从由SiGe组成的晶体膜和由SiGeC组成的晶体膜的组中选择的至少一种膜。
16.根据权利要求13所述的制造双极晶体管的方法，其中所述导电膜是从包括多晶硅膜和铝膜的组中选择的膜。
17.根据权利要求13所述的制造双极晶体管的方法，其中形成氧化硅膜作为所述绝缘膜。
18.根据权利要求13所述的制造双极晶体管的方法，该方法进一步包括形成用于使所述导电膜与所述发射区绝缘的第二绝缘膜的步骤。
19.根据权利要求18所述的制造双极晶体管的方法，其中所述第二绝缘膜是从包括氧化硅膜和氮化硅膜的组中选择的膜。
20.一种用于制造双极晶体管的方法，该方法包括步骤：
在半导体衬底表面上形成集电区；
在所述半导体衬底上形成绝缘膜，所述绝缘膜在对应于所述集电区的部分具有开口；
通过进行非选择性外延生长，在开口的内部并在所述绝缘膜上形成半导体膜，所述半导体膜的接触所述集电区的部分作为单晶基区，而所述半导体膜的在所述绝缘膜上的部分由其厚度大于或等于接触所述集电区的部分的厚度2倍的一层构成；以及
在所述半导体膜的接触所述集电区的部分上形成发射区。
21.根据权利要求20所述的制造双极晶体管的方法，其中在所述形成半导体膜的步骤中形成的所述半导体膜包含非晶部分。
22.根据权利要求20所述的制造双极晶体管的方法，其中作为所述半导体膜形成的膜包括从由SiGe组成的晶体膜和由SiGeC组成的晶体膜的组中选择的至少一种膜。
23.根据权利要求20所述的制造双极晶体管的方法，其中形成氧化硅膜作为所述绝缘膜。
24.根据权利要求20所述的制造双极晶体管的方法，该方法进一步包括形成用于使所述半导体膜的在所述绝缘膜上的部分与发射区绝缘的第二绝缘膜的步骤。
25.根据权利要求24所述的制造双极晶体管的方法，其中所述第二绝缘膜是从包括氧化硅膜和氮化硅膜的组中选择的膜。
CNB03157419XA 2002-09-20 2003-09-19 双极晶体管及其制造方法 Expired - Fee Related CN1297013C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP275758/2002 2002-09-20
JP2002275758A JP2004111852A (ja) 2002-09-20 2002-09-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1492514A CN1492514A (zh) 2004-04-28
CN1297013C true CN1297013C (zh) 2007-01-24

Family

ID=31987001

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03157419XA Expired - Fee Related CN1297013C (zh) 2002-09-20 2003-09-19 双极晶体管及其制造方法

Country Status (4)

Country Link
US (3) US6903439B2 (zh)
JP (1) JP2004111852A (zh)
KR (2) KR101000464B1 (zh)
CN (1) CN1297013C (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1325050C (zh) * 2002-04-26 2007-07-11 霍夫曼-拉罗奇有限公司 包含脂肪酶抑制剂和葡甘露聚糖的药物组合物
EP1711960A1 (en) * 2004-01-23 2006-10-18 Koninklijke Philips Electronics N.V. Method of fabricating a mono-crystalline emitter
US7217988B2 (en) * 2004-06-04 2007-05-15 International Business Machines Corporation Bipolar transistor with isolation and direct contacts
GB2421354A (en) * 2004-12-15 2006-06-21 X Fab Uk Ltd Bipolar Transistor and Method of making such a transistor
JP4361880B2 (ja) * 2005-01-11 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7482642B2 (en) * 2005-03-11 2009-01-27 Lsi Corporation Bipolar transistors having controllable temperature coefficient of current gain
US20070298576A1 (en) * 2006-06-21 2007-12-27 Kuhn Kelin J Methods of forming bipolar transistors by silicide through contact and structures formed thereby
US7598539B2 (en) * 2007-06-01 2009-10-06 Infineon Technologies Ag Heterojunction bipolar transistor and method for making same
US8053810B2 (en) * 2007-09-07 2011-11-08 International Business Machines Corporation Structures having lattice-mismatched single-crystalline semiconductor layers on the same lithographic level and methods of manufacturing the same
US8476675B2 (en) * 2008-02-28 2013-07-02 Nxp B.V. Semiconductor device and method of manufacture thereof
US8401774B2 (en) * 2009-01-23 2013-03-19 The Boeing Company System and method for detecting and preventing runway incursion, excursion and confusion
CN102842607B (zh) * 2011-06-23 2015-08-19 上海华虹宏力半导体制造有限公司 一种锗硅三极管基区硬掩蔽膜层结构及其制作方法
CN102412200B (zh) * 2011-10-18 2013-12-18 上海华虹Nec电子有限公司 与锗硅异质结npn三极管集成的pnp三极管工艺实现方法
CN109887996B (zh) * 2019-01-31 2022-03-08 上海华虹宏力半导体制造有限公司 自对准锗硅hbt器件的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323032A (en) * 1991-09-05 1994-06-21 Nec Corporation Dual layer epitaxtial base heterojunction bipolar transistor
JPH10125691A (ja) * 1996-10-21 1998-05-15 Toshiba Corp 半導体装置の製造方法
JP2000294564A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd バイポーラトランジスタ，その製造方法，該バイポーラトランジスタを用いた電子回路装置および光通信システム
US6211029B1 (en) * 1997-02-18 2001-04-03 Nec Corporation Process of fabricating a bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity
US6281097B1 (en) * 1997-10-24 2001-08-28 Nec Corporation Method of fabricating a semiconductor device having epitaxial layer
US20010017399A1 (en) * 1999-10-14 2001-08-30 Katsuya Oda Bipolar transistor and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226353A (ja) * 1992-02-18 1993-09-03 Fujitsu Ltd 半導体装置の製造方法
US5321301A (en) * 1992-04-08 1994-06-14 Nec Corporation Semiconductor device
US5541124A (en) 1993-02-28 1996-07-30 Sony Corporation Method for making bipolar transistor having double polysilicon structure
JPH06291132A (ja) * 1993-03-31 1994-10-18 Sony Corp バイポーラトランジスタ及びその製造方法
JP2914213B2 (ja) * 1995-03-28 1999-06-28 日本電気株式会社 半導体装置及びその製造方法
JP3186691B2 (ja) 1998-04-07 2001-07-11 日本電気株式会社 半導体装置及びその形成方法
FR2779572B1 (fr) * 1998-06-05 2003-10-17 St Microelectronics Sa Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant
FR2799048B1 (fr) * 1999-09-23 2003-02-21 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire vertical auto-aligne
JP2001332563A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及びその製造方法
JP2003115493A (ja) * 2001-10-04 2003-04-18 Rohm Co Ltd バイポーラトランジスタ及びその製造方法
JP4391069B2 (ja) * 2002-04-30 2009-12-24 富士通マイクロエレクトロニクス株式会社 ヘテロバイポーラトランジスタおよびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323032A (en) * 1991-09-05 1994-06-21 Nec Corporation Dual layer epitaxtial base heterojunction bipolar transistor
JPH10125691A (ja) * 1996-10-21 1998-05-15 Toshiba Corp 半導体装置の製造方法
US6211029B1 (en) * 1997-02-18 2001-04-03 Nec Corporation Process of fabricating a bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity
US6414372B2 (en) * 1997-02-18 2002-07-02 Nec Corporation Bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity and process of fabrication thereof
US6281097B1 (en) * 1997-10-24 2001-08-28 Nec Corporation Method of fabricating a semiconductor device having epitaxial layer
JP2000294564A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd バイポーラトランジスタ，その製造方法，該バイポーラトランジスタを用いた電子回路装置および光通信システム
US20010017399A1 (en) * 1999-10-14 2001-08-30 Katsuya Oda Bipolar transistor and manufacturing method thereof

Also Published As

Publication number Publication date
KR100991480B1 (ko) 2010-11-04
US7262483B2 (en) 2007-08-28
CN1492514A (zh) 2004-04-28
JP2004111852A (ja) 2004-04-08
US20080035955A1 (en) 2008-02-14
KR20040025853A (ko) 2004-03-26
US7851890B2 (en) 2010-12-14
KR101000464B1 (ko) 2010-12-14
US20040056274A1 (en) 2004-03-25
US20050186749A1 (en) 2005-08-25
KR20100094432A (ko) 2010-08-26
US6903439B2 (en) 2005-06-07

Similar Documents

Publication Publication Date Title
US7851890B2 (en) Semiconductor device and method for manufacturing the same
CN1224109C (zh) 双极晶体管及其制造方法
CN1225797C (zh) 半导体器件及其制备方法
CN1215569C (zh) 半导体器件及其制造方法
JP5145672B2 (ja) 半導体装置の製造方法
CN1503336A (zh) 金属氧化物半导体场效应晶体管器件的制作方法
CN1231506A (zh) 高速和低寄生电容的半导体器件及其制造方法
CN1240131C (zh) 半导体装置及其制造方法
JPH0669434A (ja) 半導体集積回路装置及びその製造方法
CN1870295A (zh) 半导体器件及其制造方法
CN1661810A (zh) 具有最小寄生现象的晶体管结构及其制造方法
CN1499612A (zh) 半导体器件的制造方法
CN1599952A (zh) 双极晶体管中自我对齐发射极的制法
CN101364543B (zh) 半导体器件及其制造方法
CN1248296C (zh) 硅－双极型晶体管,电路设置和制造硅－双极型晶体管的方法
CN1565060A (zh) 半导体装置及其制造方法
CN1738049A (zh) 微电子元件及其制造方法
WO2005006444A1 (ja) ヘテロバイポーラトランジスタおよびその製造方法
CN1828929A (zh) 双极性晶体管及相关的制造方法
CN1059234A (zh) 具有埋入电极的半导体器件
JP5182252B2 (ja) 半導体装置及びその製造方法
JP2008182090A (ja) 半導体装置の製造方法
CN1627530A (zh) 双极结晶体管及其制造方法
JP2002026027A (ja) 半導体装置及びその製造方法
JP4122197B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081017

Address after: Tokyo, Japan, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070124

Termination date: 20190919

CF01 Termination of patent right due to non-payment of annual fee