TW518756B

TW518756B - Method for fabricating a self-aligned emitter in a bipolar transistor

Info

Publication number: TW518756B
Application number: TW090128696A
Authority: TW
Inventors: Marco Racanelli
Original assignee: Conexant Systems Inc
Priority date: 2000-11-22
Filing date: 2001-11-20
Publication date: 2003-01-21
Also published as: CN1599952A; CN1306573C; US6534372B1; WO2002043132A1; US6716711B1; HK1071805A1

Description

518756 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（1 ) 發明背暑毁·明領域本發明係關於半導體裝置之製造領域。更特別地，發明係關於矽-鍺半導體裝置之製造。背景技藝在異質接面雙極電晶體中，會於矽晶圓上生長薄的矽 -鍺層作爲雙極電晶體的基極。相較於傳統的矽雙極電晶體’矽-鍺HBT具有顯著的速度、頻率響應、及增益優勢。速度及頻率響應可以以截止頻率比較，截止頻率簡單而言係電晶體的增益急遽減少之頻率。HBT己取得超過100 GHz之截止頻率，其可以與更昂貴的GaAs相比。以往，唯矽裝置在需要高速及高頻率響應之用途上無競爭力。由於矽-鍺具有諸如較窄能隙、及降低的電阻率等純矽無法取得之某些優點，所以，已取得HBT之較高增益、速度、及頻率響應。但是，使用傳統的矽製程及工具，可以在矽晶圓上磊晶生長矽鍺，並允許工程規劃諸如能隙、能帶結構、及遷移率等裝置特性。舉例而言，在此技藝中熟知矽鍺基極中鍺的濃度漸變會於HBT裝置中建立電場，使得載子在基極加速，相較於唯矽裝置，可以增加HBT裝置的速度。製造矽及矽-鍺裝置的一方法係化學汽相沈積法（C V D )。用以製造Η B T裝置之減壓化學汽相沈積技術、或RPCVD，允許控制橫跨基極之鍺濃度漸變。如同已知般，諸如ΗΒΤ等砂—錯裝置展現幾乎1〇〇 GHz範圍的速度本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I--------9^----Ί.--訂-------9 (請先閲讀背面之注意事項再填寫本頁) 518756 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（2 ) 〇由於高增益及高速矽-鍺HBT裝置的優點可以部份地或完全地由高的基極與射極接觸電阻抵消，所以，使基極與射極的接觸電阻保持低電阻是很重要的。除了接觸電阻之外，基極與射極區之幾何形狀也會影響基極與射極電阻。舉例而言，藉由設計射極，使其成爲被挖掘且寬度增加以提供令人滿意之形成射極接點之區域，以形成射極之接點，係爲此技藝中，以往所習知之方式。基極區的幾何形狀可能需要提供通過基極接點與基極-射極接面之間的基極本身部份之低電阻電通路。爲了提供從碁極接點至基極 -射極接面之較低電阻，以佈植法重度摻雜雜質基極區（也稱爲雜質摻雜）。重度摻雜的雜質基極區具有減少的電阻。重度摻雜的雜質區之邊緣與基極-射極接面的邊緣之間之基極中的區域稱爲連接基極區。連接基極區會於基極接點與基極-射極接面之間增加顯著的電阻量。因此，對於上述理由而言，連接基極區的電阻保持低電阻也是重要的。連接基極區的電阻會受從重度摻雜的雜質基極區至基極-射極接面的邊緣之連接基極區的長度所影響。由於基極-射極接面實質上鄰接「本質基極區」，所以’連接基極區跨越本質基極區與雜質基極區之間的距離。換言之，連接基極區會「連接」雜質基極區至本質基極區。跨越重度摻雜的雜質基極區至本質基極區之連接基極區的長度必須不小於一定的最小分離距離，以便在雜質基本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

518756 A7 B7 五、發明説明（3 ) (請先閲讀背面之注意事項再填寫本頁) 極的重度摻雜區與接近基極-射極接面之射極的重度摻雜區之間提供分離。連接基極區本身相當輕度摻雜。假使雜質基極的重度摻雜區與接近基極-射極接面之射極的重度摻雜區之間的分離未大於最小的分離距離，則二重度摻雜區會形成高電場接面並增加射極與基極之間的漏電流，因而劣化HBT裝置的性能特徵。橫跨連接基極區至本質基極區之距離會視用以形成.連接基極區、本質基極區、基極-射極接面、以及用以佈植重度摻雜的雜質基極區之製程中的步驟序列之對齊而變化，且通常是不可預測的。在本發明中，橫跨連接基極區至本質基極區之距離也稱爲連接基極區的長度。經濟部智慧財產局員工消費合作社印製藉由製程中步驟序列之完美對齊，橫跨連接基極區之距離可以最小化至剛剛所討論的最小分離距離。在該情形中，連接基極電阻也會最小化。舉例而言，在使用二分別的光罩以形成諸如連接基極區、本質基極區、基極-射極接面、以及佈植重度摻雜的雜質基極區之製程中，在二光罩步驟之對齊中總是會有誤差。由於製程中二光罩步驟之未對齊會強制製造出比最小分離距離還要大之橫跨連接基極區的距離。因此，連接基極電阻比最小的可能連接基極電阻還要大。已有其它製程及工具嘗試解決矽-鍺裝置中連接基極及雜質基極與射極對齊之問題。其中一方法需要使用選擇磊晶以及內間隔器。選擇磊晶呈現之問題在於其目前並未用於高產量之半導體裝置中。選擇磊晶呈現之另一問題在 ---------=-e-=- 本紙張尺度適用中國國家標準（CNS ) A4規格（2IOX297公釐） 518756 A7 ___ B7 __ 五、發明説明（4 ) (請先閱讀背面之注意事項再填寫本頁) 於選擇磊晶沈積僅發生於矽區而未發生於氧化物區。由於大部份的製程監視係對氧化物執行，所以，選擇磊晶造成製程監視能力之實質損失。內間隔器之使用又呈現之另一問題在於射極寬度的變異大於其它方法，以致於射極寬度的控制上會損失一些準確度。爲改進HBT或諸如傳統的雙極電晶體等其它類似裝置之性能及操作特徵，在基極與射極接點上、重度摻雜雜質區上、及連接基極區上提供低的電阻是很重要的。由於基極接點、重度摻雜雜質基極區、及連接基極區的電阻是串聯的，所以，任何一者電阻之減少均會改進從基極接點至 HBT的本質基極區或其它類似裝置的基極之導電路徑的電阻。此外，隨著雙極裝置的特徵尺寸之降低，準確控制諸如HBT的射極寬度等某些特徵的尺寸，是很重要的。此外，隨著CMOS裝置的特徵尺寸之降低，相伴地降低與CMOS 裝置同一晶片上的雙極裝置之特徵尺寸，是很重要的。經濟部智慧財產局員工消費合作社印製因此，在此技藝上需要藉由提供不依靠分別的光罩對齊以形成連接基極區、本質基極區、基極-射極接面、及佈植重度摻雜的雜質基極區之製程，以減少連接基極電阻。在此技藝中也需要可準確控制射極寬度之低連接基極電阻結構之製造。此技藝又需要製造尺寸上與MOS及CMOS 裝置的尺寸相稱之雙極裝置之製程。發明槪述本發明係關於雙極電晶體中自動對齊射極之製造方法本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518756 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明説明（5 ) 。發明克服此技藝中對於製造準確控制射極寬度之低連接基極電阻結構之需求。發明藉由提供不依靠分別的光罩對齊以形成連接基極區、本質基極區、基極-射極接面、以及佈植重度摻雜的雜質基極區之製程，以減少雙極電晶體的連接基極電阻。發明也提供尺寸上與MOS及CMOS裝置的尺寸相稱的雙極電晶體之製程。根據發明，形成矽-鍺基極，其包含雜質基極區、連接基極區、及本質基極區。於矽-鍺基極上沈積諸如二氧化矽等蝕刻阻擋層。接著，於矽-鍺基極上的鈾刻阻擋層上形成多晶矽層。將多晶矽層圖型化以形成暫時的射極。舉例而言，在製造暫時的射極之後，佈植摻雜連接基極區，以降低連接基極區的電阻，亦即，射極與連接基極區會自動對齊。接著，在暫時射極的側邊上，製造連接間隔器。舉例而言，藉由在暫時射極上沈積相符的氧化矽層，接著回鈾相符層，以形成連接間隔器。在間隔器下方之連接基極區的長度可由相符層的沈積厚度決定。在製造連接間隔器之後，亦即，射極與雜質基極區自動對齊之後，佈植摻雜雜質基極區。接著，鈾刻移除暫時射極並移除蝕刻阻擋層，在連接間隔器之間形成穴。舉例而言，在藉由打開光罩以圖型化暫時射極與連接間隔器之前，在雜質基極區、連接間隔器及暫時射極上沈積氧化矽保護層。接著，藉由在穴中沈積多晶砂及在本質基極區內形成基極-射極接面，而形成最本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I------------Ν--?τ-------0 (請先閲讀背面之注意事項再填寫本頁) 518756 A7 ____ B7 五、發明説明（6 ) 終的射極。 (請先閱讀背面之注意事項再填寫本頁) 圖式簡iiit 圖1係顯示NPN HBT的某些特徵之剖面視圖。 .圖2係較詳細顯示圖1的剖面視圖之一部份，並顯示 NPN HBT的某些特徵之剖面視圖。圖3係以類似於圖2的詳細程度顯示剖面視圖，包含根據本發明的一實施例中製造的NPN HBT之暫時射極。圖4係顯示稍後之根據本發明的一實施例製造之NPN HB.T的某些特徵之圖3中的剖面視圖。圖5係顯75具有根據本發明的另一實施例製造的NPN HBT之某些其它特徵之圖4的剖面視圖。圖6係顯示稍後之根據本發明的一實施例製造之NPN HBT的某些特徵之圖4中的剖面視圖。圖7係顯示稍後之根據本發明的一實施例製造之NPN ΗBT的某些特徵之圖6中的剖面視圖。經濟部智慧財產局員工消費合作社印製主要元件對照 100 結構 101 矽基底 102 掩罩層 104 集極 106 集極井 108 深槽本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 518756 A7 B7 五、發明説明（7 ) 經濟部智慧財產局員工消費合作社印製 110 場氧化物 120 基極 121 基極接點 122 介面 130 射極 140 介電區段 150 異質接面雙極電晶體 220 基極 223 連接基極區 225 雜質基極區 226 摻雜P +佈植區 227 本質基極區 230 射極 231 射極多晶矽 232 N+向外擴散 240 介電區段 242 異質接面雙極電晶體 244 介電區段 320 基極 323 連接基極區 325 雜質基極區 327 本質基極區 328 蝕刻阻擋層 330 暫時射極 I-------------IT-------0 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518756 A7 B7 五、發明説明（8 ) 經濟部智慧財產局員工消費合作社印製 331 射極多晶石夕 332 抗反射塗層 334 射極寬度 360 結構 420 基極 423 連接基極區 425 雜質基極區 427 本質基極區 428 鈾刻阻擋層 430 暫時射極 431 暫時射極多晶矽 432 抗反射塗層 434 射極寬度 436 連接間隔器 460 結構 520 基極 523 連接基極區 524 射極寬度 525 雜質基極區 526 摻雜P +佈植區 527 本質基極區 528 蝕刻阻擋層 530 暫時射極 531 暫時射極多晶矽 (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518756 A7 B7 五、發明説明（9 ) 經濟部智慧財產局員工消費合作社印製 532 抗反射塗層 534 射極寬度 536 連接間隔器 560 結構 620 基極 623 連接基極區 625 雜質基極區 626 佈植區 627 本質基極區 628 蝕刻阻擋層 630 暫時射極 631 暫時射極多晶矽 632 抗反射塗層 634 射極寬度 636 連接間隔器 638 氧化砂層 639 光罩 660 覆蓋結構 720 基極 723 連接基極區 725 雜質基極區 726 摻雜Ρ +佈植區 727 本質基極區 728 蝕刻阻擋層 (請先閱讀背面之注意事項再填寫本頁)

、1T έ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518756 A7 B7 五、發明説明（10) 734 射極寬度 736 連接間隔器 73 8 氧化矽層 740 射極 741 射極多晶矽 742 N+向外擴散區 760 結構發明詳沭本發明係關於製造雙極電晶體中自對對齊的射極之方法。下述說明包含關於本發明的實施之具體資訊。習於此技藝者瞭解本發明可以以不同於本發明中具體說明的方式實施。此外，不會討論發明的某些特定細節，以免使發明混淆不淸。本申請案中未說明的特定細節係習於此一般技藝者所習知者。本申請案中的圖式及其它伴隨的詳細說明係有關於發明僅作爲舉例說明之實施例。爲了簡明起見，使用本發明的原理之發明的其它實施例不會在本申請案中特別說明且未由本圖式特別顯示。作爲背景說明’圖1顯不結構10 0的不同特徵及元件的剖面視圖，包含NPN異質接面雙極電晶體（HBT )的不同特徵及兀件。結構100包含集極104、基極120、及射極130。集極104係N型單晶矽·，其係以此技藝中習知的方式，使用 PRCVD製程，磊晶地沈積。基極120係根據本發明的一實施本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁} 訂 it 經濟部智慧財產局員工消費合作社印製 518756 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（11) 例之「非選擇性」RPCVD製程磊晶地沈積之P型矽—鍺單晶。如同圖1所示，基極120係位於集極104上方並與其形成接面。基極接點121係根據發明的一實施例以「非選擇性」 RPCVD製程嘉晶地沈積之多晶砂—鍺。基極120及基極接點 121會在接點多晶矽材料與基極單晶材料之間的介面ι22彼此連接。位於基極120之上並與其形成接面之射極130包括N 型多晶矽。集極1〇4、基極Γ20、及射極130因而形成異質接面雙極電晶體（HBT)，在圖1中其大體上以代號150代表。如圖1所示，掩埋層1 02係由意義上代表相當重度摻雜的N型材料之N +型材料構成，掩埋層102係以此技藝中習知之方式形成於矽基底101中。集極沈井106也是由N +型材料構成，其係藉由高濃度的摻雜劑從集極沈井106的表面向下擴散至掩埋層102而形成的。掩埋層102與集極沈井106提供從集極104經過掩埋層102和集極沈井106至集極接點（在圖式中的任何圖中未顯示集極接點）之低阻抗電通路。深槽108 及氧化矽（SiCh)材料構成的場氧化物11 0隔離結構係以此技藝中習知的方式形成。深槽108及場氧化物110隔離結構以此技藝中習知的方式與矽基底101上的其它裝置電隔離。可由氧化矽構成之介電質段140使射極130與基極120電隔離。由虛線160包圍的區域對應於圖2的結構260，其更詳細地顯示虛線160包圍的區域。圖2係顯示圖1的結構100之選取特徵及元件之更詳細的剖面視圖。特別地，由圖1中的虛線1 6 0包圍之射極1 3 0、基極120、及介電質段140等部份於圖2中分別以結構260中的射本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I 裝 „ 訂 . (請先閲讀背面之注意事項再填寫本頁) 518756 A7 ___ B7 _ 五、發明説明（12) (請先閲讀背面之注意事項再填寫本頁) 極230、基極220、及介電質區段240顯示。如圖2所示，射極 230包括射極多晶砂231及「外擴散區」232,外擴散區232係由N +摻雜劑從射極多晶矽23 1向外擴散至其下方之單晶層中而形成的。如圖2所示，射極多晶矽231係位於向外擴散區 232上方。從圖2也可見，射極多晶矽231實際上將介電質區段240 包納於其中。介電質區段240位於單晶連接基極區223上。在一實施例中，介電質區段240可爲氧化矽。單晶N +外擴散區232位於單晶本質基極區227上方。雜質基極區225、連接基極區223、及本質基極區227包括基極220。基極-射極接面係形成於N +外擴散區232與本質基極區227的邊界處之單晶層內。經濟部智慧財產局員工消f合作社印製繼續觀視圖2，單晶層中的N +外擴散區232係在射極多晶矽23 1的離子佈植之後由高濃度的砷摻雜劑之外擴散所形成。N +摻雜使得射極230成爲N型射極。雜質基極區225的離子佈植在雜質基極區225內造成重度摻雜的P +佈植區226 。在一實施例中，用以形成佈植區226之摻雜劑可爲硼。佈植區226中的重度摻雜降低雜質基極區225的整個電阻。藉由降低雜質基極區225對基極接點經過重度摻雜的雜質基極區225、及連接基極區223至本質基極區227之通路的串聯電阻之貢獻，可改進HBT 150的整個基極電阻。繼續觀視圖2，二介電質區段240之間的距離（亦爲射極寬度）會由第一光罩決定。此第一光罩在圖2中稱爲「光罩#1 」並以代號242代表。雜質基極區225的邊界係由後續的光本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518756 經濟部智慧財產局員工消費合作社印製 A7 _B7 _五、發明説明（13) 罩所決定，後續的光罩必須與第一光罩對齊。此後續的光罩在圖2中稱爲「光罩#2」並以代號244代表。二光罩未對齊會造成介電區段240的尺寸及橫跨連接基極區223的距離以不可預測之方式變化。由於未對齊是不可預測的，所以，橫跨連接基極區223的距離必須增加以對未對齊負責。因此，視橫跨連接基極區223而定之連接基極電阻在上述的二光罩製程中不會最小化。圖3、4、6及7係顯示如下所述之根據本發明的一實施例製造之NPNHBT的某些特徵之詳細剖面視圖。圖5係顯示如下所述之根據本發明的另一可能實施例製造的NPN HBT 之某些特徵的詳細剖面視圖。圖3、4、6、及7均顯示根據一實施例用以製造NPN HBT之步驟序列中選取的步驟所造成的結構。圖5係顯示對應於圖4中的處理序列中相同的步驟但是以根據另一可能實施例用以形成NPN HBT之製程中之步驟處造成的結構。對習於此技藝之一般技術者顯然可知的某些細節及中間步驟省略說明。圖3係顯示結構360，其包括根據一實施例製造的NPN HBT之區域，此區域對應於圖1的虛線160包圍之NPN HBT 的區域。結構360包含形狀上及功能上與圖1的結構100之對應特徵和元件類似之特徵及元件。以與圖1 一致的方式，將對應的特徵及元件標號。特別地，對應於圖1中的虛線1 60 所包圍之基極120之圖1的結構100的選取特徵及元件部份於圖3中係以結構360中的基極320顯示。如圖3所示，雜質基極區325、連接基極區323、及本質基極區327包括基極320。 46—---- (請先閱讀背面之注意事項再填寫本頁) 、一st» it 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518756 A7 B7 五、發明説明（14) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製圖3也顯示暫時射極330與圖1的射極130在形狀及位置上類似，但在功能上不類似。暫時射極330包括暫時射極多晶矽331、抗反射塗層（ARC)332、及直接位於射極多晶矽331 下方之部份飩刻阻擋層3 2 8。根據一實施例’暫時射極多晶矽331沈積於結構360的一般區域上’接著使用光罩將其圖型化。雖然在此處所述的發明之一實施例中使用多晶矽，但是，適於使用光罩或其它圖型化技術之準確地圖型化之材料層，顯然也可使用。適當的材料形成暫時材料層，其會在製程中稍後的步驟中被鈾刻移除。爲提供較好的控制及取得最小的可能射極寬度334，在圖型化具有光阻之暫時射極多晶矽331之前，於暫時射極多晶矽331上沈積ARC 332 。舉例而言，ARC 3 32由氮氧化矽構成。如同下述可知，射極寬度334決定根據本發明的一實施例之序列步驟造成的 NPN HBT之最後射極之寬度。用於NPN HBT之射極寬度 334典型上在近乎0.2至0.9微米之範圍中。每一蝕刻阻擋層 328在用於形成暫時射極330之蝕刻期間防止損傷下方的矽一鍺基極320。舉例而言，每一阻擋層328包括氧化矽。此外，雖然本發明的一實施例中說明暫時射極330形成於矽-鍺基極320上，但是，舉例而言，暫時射極330可以形成於包括矽之基極上、或其它型式的基極上，以便實施本發明。用以形成暫時射極330之製程會依循用以形成MOS電晶體的閘極之相同步驟，因而形成暫時射極330，而且，所造成的最後射極在比例上（亦即可比例成）符合NPN ΗBT相同晶片上的CMOS裝置之特徵尺寸。本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518756 A7 B7 五、發明説明（15) (請先閲讀背面之注意事項再填寫本頁) 繼續以圖3作說明，連接基極區3 2 3可以由離子佈植輕度摻雜以減少或控制連接基極區323的電阻。可以經由蝕刻阻擋層3 2 8，執行離子佈植摻雜。離子佈植摻雜使用暫時射極330作爲掩罩。注意，連接基極區的摻雜323因而自動對齊；亦即，連接基極區323的摻雜會由暫時射極330的邊緣界定，且不會取決於光罩的對齊。將於下參考圖5，進一步說明佈植摻雜連接基極區323的結果。將參考圖4，繼續說明尙未執行連接基極區323的佈植之前提下，根據一實施例用以形成NPN HBT的製程。但是，後續步驟可以與佈植連接基極區333或未執行連接基極區323中任一者相同。經濟部智慧財產局員工消費合作社印製現在參考圖4，其顯示在根據一實施例之用以形成NPN HBT的製程中進一步的步驟之後的圖3中之剖面視圖。圖4 的結構460顯示圖3的結構360之不同特徵及元件。對應於結構360中的特徵及元件之結構460的特徵及元件會以與圖3 — 致的方式編號。特別地，基極320、連接基極區3 23、雜質基極區325、本質基極區327、暫時射極330、暫時射極多晶矽331、ARC 332、及射極寬度334分別顯示爲基極420、連接基極區423、雜質基極區425、本質基極區427、暫時射極 430、暫時射極多晶矽431、ARC 332、及射極寬度334。注意，部份蝕刻阻擋層3 2 8仍然維持爲蝕刻阻擋層4 2 8，其可由氧化矽構成，包括暫時射極430及連接間隔器436等部份。而且，ARC 432仍然維持包括暫時射極430的部份。在進一步處理之前，於需要·時，可以移除ARC432，但是，並非必須移除ARC 432。本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 518756 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（16) 繼續參考圖4，諸如氧化矽等符合的介電層會沈積於整個結構上作爲覆蓋層。舉例而言，使用電漿增強化學汽相沈積法（PECVD )，在低溫及低壓下沈積氧化矽。然後，使用「回蝕」以蝕刻移除所有氧化矽，包含相鄰於暫時射極430的區域除外之二側相符層及暫時射極430的外面之部份蝕刻阻擋層428。連接間隔器43 6也包含部份蝕刻阻擋層 428。連接間隔器436的邊緣位置也會決定雜質基極區425的邊界，而連接間隔器436的邊緣位置係藉由控制回蝕之前的相符氧化矽層之沈積厚度而決定的。由於雜質基極區425的邊界係由相符氧化矽層的沈積厚度及回蝕所控制，而非受光罩的對齊所控制.，所以，每一連接基極區423的跨距無須因分別的光罩之間的任何未對齊而增加。因此，每一連接基極區423的跨距可以如上所述般實質地最小化。因此，取決於連接基極區423的長度之連接基極電阻會被準確地控制、預測、也被實質地減少。連接間隔器436的寬度以及所造成之連接基極區423的寬度與相符氧矽的沈積厚度成比例。氧化矽相符層的沈積厚度之典型的控制誤差爲近似100至200埃數量級。相反地，分離的光罩之典型的對齊誤差最佳爲近似1000埃數量級。因此，對於此處所述之發明的一實施例而言，連接基極區423的寬度控制可以改進約5至10之因數。改進的寬度控制需要較小的「安全」距離以容許誤差，藉以允許連接基極區423的長度減少。因此，取決於連接基極423的長度之連接基極區 423的電阻會減少。藉由降低連接基極區423對從基極接點本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------,——0·^—----Γ — 一1Τ------ (請先閲讀背面之注意事項再填寫本頁) 49 518756 A7 B7 五、發明説明（17) (請先閲讀背面之注意事項再填寫本頁) 經過雜質基極區425及連接基極區423而至本質基極區427之路徑的串聯電阻的貢獻，則較低的電阻會改進HBT的整個基極電阻。在形成連接間隔器436之後，以離子佈植摻雜雜質基極區425以降低雜質基極區425的電阻。離子佈植摻雜使用暫時射極430及連接間隔器436作爲掩罩。注意，曝露的雜質基極區425的摻雜因而自動對齊；亦即，曝露的雜質基極區 425的摻雜係由連接間隔器436界定，且非取決於光罩的對齊。雜質基極區425的離子佈植在雜基極區425之內造成重度摻雜的P+佈植區426。在一實施例中，用以形成佈植區 426之摻雜劑可爲硼。佈植區426中的重度摻雜會降低雜質基極區425的整個電阻。藉由降低雜質基極區425對從基極接點經由重度摻雜的雜質基極區425、及連接基極區423至本質基極區427之路徑的串聯電阻，藉以改進整個基極電阻〇經濟部智慧財產局員工消費合作社印製現在參考圖5，顯示根據另一實施例之用以形成NPN HBT之製程中的進一步步驟之後圖3中的剖面視圖。圖5係對應於與圖4相同的處理序列中的步驟。換言之，圖5可被視爲與圖4同一時間點發生之圖4的另一可能的視圖。因此，圖5的結構560顯示圖3的結構360之不同特徵及元件。對應於結構360的結構及特徵之結構560的結構及特徵會以與圖3 一致的方式編號。特別地，基極320、連接基極區323、雜質基極區325、本質基極區327、暫時射極330、暫時射極多晶矽331、ARC 332、及射極寬度334分別顯示成基極520、本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 5Θ- 518756 A7 B7 五、發明説明（18 ) (請先閲讀背面之注意事項再填寫本頁) 連接基極區523、雜質基極區525、本質基極區527、暫時射極530、暫時射極多晶矽531、ARC 532、及射極寬度534。注意，部份蝕刻阻擋層328仍然維持爲鈾刻阻擋層528，蝕刻阻擋層528包括部份暫時射極530。舉例而言，每一阻擋層528包括氧化矽。ARC 532仍然維持包括部份暫時射極530 〇如同有關圖3之上述所述般，以離子佈植輕度摻雜連接基極區523以降低或控制連接基極區323的電阻。連接基極區523的離子佈植在連接基極區5 23之內造成輕度摻雜的P + 佈植區524。舉例而言，用以形成佈植區524之摻雜劑可爲硼。輕度摻雜區524會降低連接基極區523的整個電阻。藉由降低連接基極區523對從基極接點經過重度摻雜的雜質基極區525及連接基極區523至本質基極區527之路徑的串聯電阻之貢獻，可改進整個基極電阻。注意，如上所述，連接基極區523的佈植摻雜是自動對齊。因此，圖5係顯示連接基極區523與雜質基極區525已被佈植以控制基極電阻之另一實施例。經濟部智慧財產局員工消費合作社印製經由比較，圖4係顯示連接基極區423未被佈植但雜質基極區425被佈植之實施例。回至圖5，由於在連接間隔器 536形成之前發生一佈植且在連接間隔器536形成之後發生另一佈植，所以，相對於重度摻雜的P +佈植區526之摻雜的控制，在佈植區524的摻雜上取得獨立的控制。因此，發明提供獨立地控制連接基極區523及雜質基極區525的電阻之方法。 ..............................2^_____ 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ；297公釐） 518756 A7 B7 五、發明説明（19 ) (請先閲讀背面之注意事項再填寫本頁) 現在回至圖6，顯示根據一實施例之用以形成ΝΡΝ ΗBT 的製程中進一步步驟之後的圖4中的剖面視圖。圖6的結構 6 60顯示圖4的結構460之不同的特徵及元件。對應於結構460 的特徵及元件之結構660的特徵及元件係以與圖4 一致的方式編號。特別地，基極420、連接基極區423、雜質基極區 425、佈植區426、本質基極區427、鈾刻阻擋層428、暫時射極30、暫時射極多晶矽431、ARC 3 3 2、射極寬度334、及連接間隔器436分別顯示成基極620、連接基極區623、雜質基極區625、佈植區626、本質基極區627、蝕刻阻擋層628、暫時射極630、暫時射極多晶矽631、ARC 532、射極寬度634 、及連接間隔器630 〇經濟部智慧財產局員工消費合作社印製在形成圖4中所示之連接間隔器436及佈植區426的佈植摻雜之後，於整個結構460上沈積保護層。舉例而言，保護層包括氧化矽。圖6係顯示諸如氧化矽層638之保護層，其覆蓋結構660。在沈積氧化矽層638之後，在暫時射極630 之上打開光阻掩罩、或光罩。此光罩在圖6中稱爲「光罩」，並以代號639表示。如圖6所示，光罩639中的開口之邊緣會對齊而幾乎落在連接間隔器636的中央。藉由目前的技術，光罩之對齊準確度、或對齊公差接近0.08微米。形成間隔器以具有約0.1 5微米至約0.20微米範圍之寬度。因此，在未對齊之最壞情形中，光罩639中的開口邊緣仍然對齊於間隔器636上。繼續參考圖6，根據本發明的一實施例之製造ΝΡΝ HBT 的製程中之下一步驟係從光罩639中移除氧化矽層638(及

〇〇 TC7T 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518756 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（20 ) ARC 632，假使其仍留在該處）。舉例而言，在暫時射極多晶矽63 1上使用反應離子鈾刻阻擋，移除氧化矽層63 8。下一步驟係以停止於蝕刻阻擋層628上的蝕刻，蝕刻移除暫時射極多晶矽631。舉例而言，蝕刻阻擋層628包括氧化矽，並使用停止於氧化矽上之氯爲基礎的蝕刻。下一步驟係移除包括部份暫時射極630之鈾刻阻擋層628的中心部份。舉例而言，假使蝕刻阻擋層628包括氧化矽，則能以諸如HF( 氟化氫）浸漬之濕剝離，移除.鈾刻阻擋層628的中心部份。 HF浸漬也會使先前用以移除氧化矽層63 8、ARC 632、及暫時射極多晶矽631之鈾刻程序粗糙化之間隔器636的頂部平滑。最後，用以形成光罩639之光阻會從結構.660剝除。因此，包括ARC 632、暫時射極多晶矽631、及蝕刻阻擋層628 的中心部份之暫時射極630的移除會在矽-鍺基極620的本質基極區627的上方形成穴。如圖6所示，穴之寬度係由暫時射極630的寬度，亦即射極寬度634所決定。現在參考圖7，其顯示根據一實施例用以形成NPN HBT 之製程中進一步的步驟之後圖6中的剖面視圖。圖7的結構 760顯示圖6的結構660之不同特徵及元件。對應於結構660的特徵及元件之結構760的特徵及元件係以與圖6—致的方式編號。特別地，基極620、連接基極區623、雜質基極區625 、佈植區626、本質基極區627、射極寬度634、及氧化矽層 63 8分別顯示成基極720、連接基極區723、雜質基極區725、佈植區726、本質基極區727、射極寬度734、連接間隔器736 、及氧化矽層738。注意，部份蝕刻阻擋層628仍然維持爲本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） I . 裝 „ 訂 . 線Μ (請先閲讀背面之注意事項再填寫本頁) 518756 Α7 Β7 五、發明説明（21 ) 包括部份連接間隔器736之蝕刻阻擋層部份728。 (請先閲讀背面之注意事項再填寫本頁) 繼續參考圖7，根據本發明的一實施例之製造NPN ΗBT 的製程中之下一步驟係將多晶矽沈積於移除暫時射極63〇而留下的穴中以形成圖7中所示之結構760中的最終射極740。如圖7所示，射極740包括射極多晶矽741及Ν +摻雜劑從射極多晶矽741向外擴散至其下方的單晶層所形成之「向外擴散區」742。如圖7所示，射極多晶矽741位於Ν+向外擴散區 742上方。從圖7中也可見射極多晶矽741實質地包納連接間隔器 736。連接間隔器736位於單晶連接基極區723上方。在一寳施例中，連接間隔器736爲氧化矽。單晶Ν+向外擴散區742 位於單晶本質基極區727上方。雜質基極區725、連接基極區723、及本質基極區727包括基極720。基極-射極接面形成於Ν+向外擴散區742與本質基極區727的邊界之單晶層內〇經濟部智慧財產局員工消費合作社印製繼續參考圖7，在雜子佈植射極多晶矽741的開口之後，高濃度的砷摻雜劑向外擴散而形成單晶層中的Ν+向外擴散區742。Ν +摻雜造成射極740及Ν型射極。如上所述，雜質基極區725的離子佈植在雜質基極區725內造成重度摻雜的Ρ +佈植區726。在一實施例中用以形成佈植區726之摻雜劑可爲硼。佈植區726中的重度摻雜會降低雜質基極區725 的整體電阻。藉由降低雜質基極區725對從基極接點經過重度摻雜雜質基極區725及連接基極區723至本質基極區727之路徑的串聯電阻之貢獻，可以改進整體基極電阻。本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 54 518756 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） A7 B7 五、發明説明（22 ) 最終射極7 4 0的最終寬度爲最終射極寬度7 3 4 ’其係移除暫時射極630所留下的穴，其係暫時射極的寬度。如上所述，用以形成暫時射極630的製處類似於用以形成MOS或 CMOS之製程，且相同的製程可以用以準確地控制暫時射極 630的寬度。因此，用以控制MOS及CMOS特徵尺寸之製程及方法可以與本發明的一實施例一起使用以控制最終射極寬度734，亦即最終射極740的最終寬度。因此，本發明的一實施例所提供之用於雙極裝置的製造之方法是可以比例化的，亦即，隨著M0S及CMOS裝置的特徵尺寸減少之技術進步，根據本發明的一實施例製造之雙極裝置的特徵尺寸可以縮減、或比例化以匹配這些M0S及CMOS裝置的特徵尺寸。此外，最終射極740係藉由間隔器736自動對齊雜質基極區725。只要光罩639的對齊落在間隔器736上（此係在目前技術的能力及公差之內），則最終射極740會形成爲準確地自動對齊基極720之連接基極區723及雜質基極區725。可以如同習知技藝般，執圖型化最終射極740、及形成接點等後續步驟。由上述詳細說明可知，發明提供用於製造雙極電晶體中自動對齊射極之方法。該方法藉由使用不取決於光罩對齊以形成連接基極區、本質基極、基極-射極接面、及佈植重度摻雜雜質基極區之製程，可消除與分別的光罩對齊有關之問題。使用本發明，可在HBT中形成射極，其中，射極寬度會被準確地控制，且實質上如同微縮影技術所允 56~-_ 丨裝----Ί—--訂------I (請先閲讀背面之注意事項再填寫本頁) 518756 A7 ___B7 五、發明説明（23 ) (請先閲讀背面之注意事項再填寫本頁) 許般地小。此外，使用本發明，可以控制及改進HBT中的基極電阻。雖然在說明上，將發明描述成應用至異質接面雙極電晶體的構造’但是，習於此一般技藝者顯然可知如何將發明應用於需要縮減的特徵尺寸及自動對齊佈植之類似情形中。從發明的上述說明中，顯然可知，在不悖離發明的範圍之下’可使用不同的技術以實施本發明的觀念。舉例而言’雖然此處所述的本發明之特別實施例應用至砍一錯雙極ΗBT裝置，但是，舉例而言，發明也可應用至矽或砂一鍺雙極或BiCMOS裝置。此外，雖然特別參考某些實施例以說明發明，但是，習於此一般技藝者可知在不惇離發明的精神及範圍之下，在形式及細節上作改變。所述之實施例在各方面係被視爲說明之用而非限定。也應瞭解，發明不限於此處所述之特別實施例，但是，在不悖離發明自勺_ 圍下，能夠具有很多配置、修改、及取代。已如此說明雙極電晶體中自動對齊的射極之製造方& 經濟部智慧財產局員工消費合作社印製用適度尺 I張 -紙本準標家國 I釐公 7 9 2

Claims

518756 煩請委員明示年； '片日所提之 .ko3^^M、>r:;v:t^r.&cvvr>:l 保·ϊ、·Γ^>>Εο 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍附件一 A : 第901 28696號專利申請案中文申請專利範圍修正本民國91年10月29日修正 1. 一種雙極電晶體之製造方法，包括下述步驟：形成基極，該基極包含雜質基極區、連接基極區、及本質基極區；於該基極上沈積蝕刻阻擋層；圖型化該基極上的暫時材料層以在該蝕刻.阻擋層上形成暫時射極；分別在該暫時射極的第一及第二側上製造第一及第二連接間隔器；蝕刻移除該暫時射極及該蝕刻阻擋層以致於在該第一與第二連接間隔器之間形成穴；在該本質基極區上的該穴中形成最終射極。 2. 如申請專利範圍第1項之方法，又包括一步驟，在該圖型化步驟之後及製造該第一及第二連接間隔器之該步驟之前，佈植摻雜該連接基極區。 3 ·如申s靑專利範圍第1項之方法，其中該製造步驟包括於該暫時射極上沈積相符介電層；回蝕該相符介電層以致於分別在該暫時射極的該第一及第二側上形成該第一及第二連接間隔器。 4·如申請專利範圍第1項之方法，又包括一步驟，在製 (請先閲讀背面之注意事項再填寫本頁) 、1Τ i«· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公资） 518756 A8 B8 C8 D8 六、申請專利範圍造該第一及第二連接間隔器之該步驟之後及蝕刻移除該暫時射極之該步驟之前，佈植摻雜該雜質基極區。 (請先閲讀背面之注意事項再填寫本頁) 5. 如申請專利範圍第1項之方法，又包括一步驟，在該製造步驟之後及在蝕刻移除該暫時射極的該步驟之前，沈積氧化矽保護層於該雜質基極、該第一及第二連接間隔器、及該暫時射極上之步驟。 6. 如申請專利範圍第3項之方法，又包括一步驟，在回蝕該相符層的該步驟之後及在蝕刻移除該暫時射極的該步驟之前，沈積氧化矽保護層於該雜質基極、該第一及第二連接間隔器、及該暫時射極上之步驟。 7 ·如申請專利範圍第5項之方法，又包括一步驟，在沈積該氧化矽保護層的該步驟之後及在蝕刻移除該暫時射極的該步驟之前，開啓光阻掩罩以圖型化該暫時射極及該第 —和第二連接間隔器。 8.如申請專利範圍第1項之方法，其中該基極包括矽一鍺。 9·如申請專利範圍第1項之方法，其中該基極包括矽。經濟部智慧財產局員工消費合作社印製 1 〇·如申請專利範圍第1項之方法，其中該暫時材料層包括多晶矽。 1 1.如申請專利範圍第1項之方法，其中該暫時射極包括多晶矽。 1 2·如申請專利範圍第1項之方法，其中該鈾刻阻擋層包括氧化矽。 1 3.如申請專利範圍第1項之方法，其中該最終射極包本ϋ張尺度適用中國國家標準（CNS ) ^^洛（210X 297公羡1 ^2 - ~ 518756 A8 B8 C8 D8 六、申請專利範圍括多晶ΐ夕。 (請先閱讀背面之注意事項再填寫本頁) 14·如申請專利範圍第χ項之方法，其中該第一及第二連接間隔器包括氧化矽。 15.如申請專利範圍第3項之方法，其中該介電相符層包括氧化5夕。 1 6.如申請專利範圍第1項之方法，其中基極一射極接面形成於該本質基極區內。 1 7.如申請專利範圍第1項之方法，其中該最終射極的最終寬度係由該暫時射極的寬度決定。 1 8.如申請專利範圍第3項之方法，其中該連接基極區的長度係由該相符層的沈積厚度決定。 1 9·如申請專利範圍第1 5項之方法，其中該連接基極區的長度係由該相符層的沈積厚度決定。 20·—種雙極電晶體之製造方法，包括下述步驟：形成矽-鍺基極，該矽-鍺基極包含雜質基極區、連接基極區、及本質基極區；於該矽-鍺基極上沈積鈾刻阻擋層；經濟部智慧財產局員工消費合作社印製在該矽-鍺基極上圖型化多晶矽層以在該蝕刻阻擋層上形成暫時射極；於該暫時射極上沈積相符介電層；回蝕該相符介電層以致於分別在該暫時射極的第一及第二側上形成第一及第二連接間隔器；蝕刻移除該暫時射極及該蝕刻阻擋層以致於在該第一與第二連接間隔器之間形成穴；本紙張尺度適用中國國家襟準（CNS ) A4規格（210X297公釐） -3 - 8 8 8 8 ABCD 經濟部智慧財產局員工消費合作社印製 518756 六、申請專利範圍在該本質基極區上的該穴中形成最終射極。 2 1 ·如申請專利範圍第2 〇項之方法，又包括一步驟，在該圖型化步驟之後及製造該第一及第二連接間隔器的該步驟之後，佈植摻雜該連接基極區。 22·如申請專利範圍第2 〇項之方法，又包括一步驟，在製造該第一及第二連接間隔器之該步驟之後及蝕刻移除該暫時射極之該步驟之前，佈植摻雜該雜質基極區。 23. 如申請專利範圍第2 0項之方法，又包括一步驟，在該製造步驟之後及蝕刻移除該暫時射極之該步驟之前，於該雜質基極、該第一及第二連接間隔器、及該暫時射極之上沈積氧化矽保護層。 24. 如申請專利範圍第2 3項之方法，又包括一步驟，在沈積該氧化矽保護層的該步驟之後及在鈾刻移除該暫時射極的該步驟之前，開啓光阻掩罩以圖型化該暫時射極及· 該第一和第二連接間隔器。 25. 如申請專利範圍第2 0項之方法，其中該蝕刻阻擋層包括氧化矽。 2 6 ·如申請專利範圍第2 0項之方法，其中該最終射極包括多晶石夕。 27.如申請專利範圍第2 0項之方法，其中該第一及第二連接間隔器包括氧化矽。 2 8.如申請專利範圍第2 0項之方法，其中該介電相符層包括氧化砂。 29.如申請專利範圍第2 0項之方法，其中基極-射極氏張尺度適用中國國家標準icNS ) Α4Ϊ見格（210X297公釐） ~ ~~ (請先閱讀背面之注意事項再填寫本頁)

518756 A8 B8 C8 __ D8 六、申請專利範圍接面形成於該本質基極區內。 (請先閱讀背面之注意事項再填寫本頁) 3 0.如申請專利範圍第2 0項之方法，其中該最終射極的最終寬度係由該暫時射極的寬度決定。 3 1 ·如申請專利範圍第2 0項之方法，其中該連接基極區的長度係由該相符層的沈積厚度決定。 3 2.如申請專利範圍第2 8項之方法，其中該連接基極區的長度係由該相符層的沈積厚度決定。 33.—種雙極電晶體之製造方法，包括下述步驟·· 於基極上沈積蝕刻阻擋層；於該基極上圖型化暫時材料層以致於在該蝕刻阻擋層上形成暫時射極；分別在該暫時射極的第一及第二側上製造第一及第二連接間隔器；佈植摻雜該基極；蝕刻移除該暫時射極及該蝕刻阻擋層以致於在該第_ 與第二連接間隔器之間形成穴；在該穴中形成最終射極。經濟部智慧財產局員工消費合作社印製 34·如申請專利範圍第3 3項之方法，又包括一方法，在該圖型化步驟之後及製造該第一及第二連接間隔器的該步驟之前，佈植摻雜該基極。 35.如申請專利範圍第3 3項之方法，其中該製造步驟包括：於該暫時射極上沈積相符介電層；回蝕該相符介電層以致於分別在該暫時射極的該第_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5 - 518756 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 _ D8六、申請專利範圍及第二側上形成該第一及第二連接間隔器。 3 6 ·如申請專利範圍第3 3項之方法，又包括一步驟，在該製造步驟之後及在蝕刻移除該暫時射極的該步驟之前 ’沈積氧化矽保護層於該雜質基極、該第一及第二連接間隔器、及該暫時射極上。 37.如申請專利範圍第3 6項之方法，又包括一步驟，在沈積該氧化矽保護層的該步驟之後及在蝕刻移除該暫時射極的該步驟之前，開啓該暫時射極上的光阻掩罩。 38·如申請專利範圍第3 3項之方法，其中該最終射極的最終寬度係由該暫時射極的寬度決定。 3 9 ·如申請專利範圍第3 3項之方法，其中基極-射極接面係形成於該基極之內。 40.如申請專利範圍第3 5項之方法，其中連接基極區的長度係由該相符層的沈積厚度決定。 41 _如申請專利範圍第3 3項之方法，其中該暫時材料層包括多晶砂。 4 2.如申請專利範圍第3 3項之方法，其中該最終射極包括多晶砍。 43·如申請專利範圍第3 3項之方法，其中該第一及第二連接間隔器包括氧化矽。 44. 如申請專利範圍第3 3項之方法，其中該基極包括石夕一鍺。 45. 如申請專利範圍第3 3項之方法，其中該蝕刻阻撞層包括氧化5夕。 (請先閱讀背面之注意事項再填寫本頁) !·裝 0 r 3·ι3 CKfiii MpmBi —fps kIB—v · 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） -6 -