CN109300979A - 一种三极管的制作方法 - Google Patents
一种三极管的制作方法 Download PDFInfo
- Publication number
- CN109300979A CN109300979A CN201811122631.5A CN201811122631A CN109300979A CN 109300979 A CN109300979 A CN 109300979A CN 201811122631 A CN201811122631 A CN 201811122631A CN 109300979 A CN109300979 A CN 109300979A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- side wall
- medium
- triode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000001259 photo etching Methods 0.000 claims abstract description 29
- 238000005516 engineering process Methods 0.000 claims abstract description 20
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 230000026267 regulation of growth Effects 0.000 claims abstract description 11
- 230000000903 blocking effect Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 421
- 238000000034 method Methods 0.000 claims description 89
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 29
- 150000002500 ions Chemical class 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- 238000001039 wet etching Methods 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 13
- 239000002344 surface layer Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 34
- 239000004065 semiconductor Substances 0.000 description 26
- 238000005229 chemical vapour deposition Methods 0.000 description 21
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 18
- 239000000126 substance Substances 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 12
- 239000007787 solid Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 11
- 239000000243 solution Substances 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 8
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 210000003323 beak Anatomy 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- -1 phosphonium ion Chemical class 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000013049 sediment Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000007669 thermal treatment Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- PBZHKWVYRQRZQC-UHFFFAOYSA-N [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O Chemical compound [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O PBZHKWVYRQRZQC-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001657 homoepitaxy Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000003682 fluorination reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
本发明涉及一种三极管的制作方法，所述方法包括：提供第一导电类型的衬底，在所述衬底上表面生长第一导电类型的外延层；在所述外延层上表面生长第一介质层，及在所述第一介质层上表面生长第二介质层；刻蚀部分第一介质层及部分所述第二介质层，以完成对有源区的光刻及刻蚀；在所述第一介质层及所述第二介质层的侧壁形成侧墙；通过热氧化工艺，在所述未被所述第一介质层及所述第二介质层覆盖的外延层表面形成第三介质层；去除所述第一介质层及所述第二介质层；在所述第三介质层及所述侧墙的阻挡下，在所述外延层表面注入第二导电类型的离子，形成基区。本发明提供的三极管制作方法成本低。
Description
技术领域
本发明涉及半导体技术领域，具体的说是一种三极管的制作方法。
背景技术
三极管，也称双极型晶体管、晶体三极管，是一种控制电流的半导体器件，因其具有电流放大作用，故可以把微弱信号放大成幅度值较大的电信号，是电子电路的核心元件。三极管是在一块半导体硅片上制作两个相距很近的PN结，两个PN结把整块半导体分成三部分，中间部分是基区，两侧部分是发射区和集电极接触区，每个区域的电极引出端分别称为基极、发射极、集电极。按掺杂类型分为PNP三极管和NPN三极管两种。
现有的基区的形成方式通过光刻及注入方式来形成的，而通常在实际的半导体工艺中，整个流程的成本是靠光刻次数来决定的，光刻的次数越多，成本也就越高，这就不利于节约成本以及后续的市场化。
发明内容
本发明实施例提供了一种三极管的制作方法，能够减少光刻次数，节约成本。
本发明实施例提供了一种三极管的制作方法，所述方法包括：
提供第一导电类型的衬底，在所述衬底上表面生长第一导电类型的外延层；
在所述外延层上表面生长第一介质层，及在所述第一介质层上表面生长第二介质层；
先完成有源区的光刻，刻蚀部分第一介质层及部分所述第二介质层，形成所述有源区；
在所述第一介质层及所述第二介质层的侧壁形成侧墙；
通过热氧化工艺，在所述未被所述第一介质层及所述第二介质层覆盖的外延层表面形成第三介质层；
去除所述第一介质层及所述第二介质层；
在所述第三介质层及所述侧墙的阻挡下，在所述外延层表面注入第二导电类型的离子，形成基区；
去除所述侧墙；
形成基区接触区、第四介质层、发射极多晶硅及发射区。
可以理解，本发明提出的三极管通过在所述第一介质层及所述第二介质层的侧壁上形成所述侧墙，并通过热氧化工艺在所述侧墙远离所述第一介质层及所述第二介质层的一侧形成所述第三介质层，进而三极管在注入形成所述基区时，无需进行对基区的光刻，进而减少了生产成本。
进一步的，在所述第一介质层及所述第二介质层的侧壁形成侧墙具体包括：
在所述未被所述第一介质层及所述第二介质层覆盖的外延层表面以及所述第一介质层及所述第二介质层的表面形成第五介质层；
刻蚀所述第五介质层，在所述第一介质层及所述第二介质层的侧壁形成侧墙。
进一步的，形成基区接触区、第四介质层及发射极多晶硅具体包括：
通过光刻及注入工艺，形成与所述基区连接的第二导电类型的基区接触区；
在所述基区及所述第三介质层表面淀积介质材料形成第四介质层；
在所述基区表面的第四介质层上形成第一开口，所述第一开口贯穿所述第四介质层至所述基区；
在所述第一开口内形成第一导电类型的发射极多晶硅；
通过高温退火工艺，以使所述发射极多晶硅的掺杂离子扩散进入所述基区的表层形成发射区，同时实现对所述基区接触区的驱入；
在所述第四介质层上形成基极接触孔，所述基极接触孔贯穿所述第四介质层至所述基区接触区。
进一步的，形成基区接触区、第四介质层、发射极多晶硅及发射区之后，所述方法还包括：形成发射极、基极以及集电极。
进一步的，所述发射极与所述发射极多晶硅电连接，所述基极通过所述基极接触孔与所述基区接触区电连接，所述集电极与所述衬底电连接。
进一步的，所述第一介质层的材质为氮化硅，所述第二介质层的材质二氧化硅。
进一步的，所述第一介质层的厚度为300-600A之间，所述第二介质层的厚度在2000-2500A之间。
进一步的，所述侧墙的材质为氮化硅，厚度在2500-3000A之间。
进一步的，所述第三介质层的材质为二氧化硅，厚度在8000-10000A之间。
进一步的，去除所述第一介质层及所述第二介质层具体包括：
通过湿法刻蚀去除所述第二介质层；
通过湿法刻蚀去除所述第一介质层。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
构成本发明的一部分附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明书用于解释本发明，并不构成对不让你发明的不当限定。
图1是本发明实施例提出的制作三极管的方法的流程示意图；
图2至图11是本发明实施例提出的制作三极管的方法的剖面结构示意图；
附图标记说明：1、衬底；2、外延层；3、第一介质层；4、第二介质层；5、侧墙；a、第五介质层；6、第三介质层；7、基区；8、基区接触区；9、第四介质层；10、发射极多晶硅；11、发射区；12、发射极；13、基极；14、集电极。
具体实施方式
为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将使用“A直接在B上面”或“A在B上面并与之邻接”的表述方法。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理方法和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
为方便后面的描述，特在此说明：根据半导体中多数载流子半导体的类型。如果第一导电类型的多数载流子为空穴，则第一导电类型为P型，则重掺杂的第一导电类型为P+型，轻掺杂的第一导电类型为P-型；如果第一导电类型的多数载流子为电子，则第一导电类型为N型，重掺杂的第一导电类型为N+型，轻掺杂的第一导电类型为N-型。在接下来的实施例中，均以所述第一导电类型为N型及所述第二导电类型为P型为例进行描述，但并不对此进行限定。
请参阅图1，图1是本发明实施例提出的制作三极管的方法的流程示意图，本发明提供一种三极管的制作方法，包括：
步骤S01：提供第一导电类型的衬底，在所述衬底上表面生长第一导电类型的外延层；
步骤S02：在所述外延层上表面生长第一介质层，及在所述第一介质层上表面生长第二介质层；
步骤S03：先完成有源区的光刻，刻蚀部分第一介质层及部分所述第二介质层，形成所述有源区；
步骤S04：在所述第一介质层及所述第二介质层的侧壁形成侧墙；
步骤S05：通过热氧化工艺，在所述未被所述第一介质层及所述第二介质层覆盖的外延层表面形成第三介质层；
步骤S06：去除所述第一介质层及所述第二介质层；
步骤S07：在所述第三介质层及所述侧墙的阻挡下，在所述外延层表面注入第二导电类型的离子，形成基区；
步骤S08：去除所述侧墙；
步骤S09：形成基区接触区、第四介质层、发射极多晶硅及发射区。
可以理解，本发明提出的三极管通过在所述第一介质层及所述第二介质层的侧壁上形成所述侧墙，并通过热氧化工艺在所述侧墙远离所述第一介质层及所述第二介质层的一侧形成所述第三介质层，进而三极管在注入形成所述基区时，无需进行对基区的光刻，进而减少了生产成本。
下面参照附图，对上述形成所述晶体管的方法加以详细阐述。
为方便后面的描述，特在此说明：本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本发明的实施例中，第一导电类型为N型，第二导电类型为P型，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子。
请参照附图2，执行步骤S01：提供第一导电类型的衬底1，在所述衬底1上表面生长第一介质层2；具体的，所述衬底1作为所述器件的载体，主要起到支撑的作用。一般情况下，所述衬底1的材质可以有硅衬底、碳化硅衬底、氮化硅衬底等，在本实施方式中，所述衬底1为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。在本发明的一些实施方式中，所述衬底1为N型衬底，其掺杂浓度在5E11-8E13/cm3之间，所述衬底1的电阻率范围在0.2～2Ω*cm之间，其掺杂离子具体为磷离子，还可为砷或锑等其他五价离子。在本发明的实施例中，所述衬底1作为本发明提出的三极管的集电区。
所述外延层2的厚度与浓度与器件的耐压密切相关，其厚度在5-10um之间。优选的，所述外延层2通过工艺较为简单的同质外延形成，即所述外延层2的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述外延层2的材料也为硅。所述外延层2可以采用外延生长法形成在所述衬底1的上表面。所述外延层2的掺杂类型与所述衬底1的掺杂类型相同，在本实施方式中，所述衬底1为N型掺杂，所述外延层2为N型掺杂，在其他实施方式中，若所述衬底1为P型掺杂，所述外延层2为P型掺杂。在本实施方式中，所述外延层2的掺杂离子具体为磷离子，在其他实施方式中，所述外延层2的掺杂离子还可为砷或锑等其他五价离子。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。同时化学汽相淀积方法可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。
请参照附图3，执行步骤S02：在所述外延层2上表面生长第一介质层3，以及在所述第一介质层3上表面生长第二介质层4；所述第一介质层3的厚度在300-600A之间，在本实施方式，所述第一介质层3的厚度具体为500A，所述第一介质层3的材质可以为氮化硅、氧化铝以及氮氧化硅等其中一种或任意多种的组合，在本实施方式中，在本实施方式中，所述第一介质层3的材质为氮化硅。所述第一介质层3可以通过淀积工艺或热氧化工艺形成于所述外延层2的表面，其中，在本实施方式中，所述第一介质层3通过淀积工艺形成于所述衬底1表面，淀积工艺是一种重要的工艺，目前已发展为物理气相淀积和化学气相淀积两个主要的方向。金属的淀积技术通常是物理性质的，属于物理气相淀积，而半导体层和绝缘层的淀积工艺通常属于化学气相淀积。在本实施方式中，所述第一介质层3采用化学气相淀积法形成，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的外延生长法，其均匀性，重复性好，且台阶覆盖性优良。同时化学汽相淀积方法可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。所述第二介质层4的材质可以为二氧化硅、氧化铝以及氮氧化硅等其中一种或任意多种的组合，在本实施方式中，所述第二介质层4的材质为二氧化硅，所述第二介质层4的厚度在2000～2500A之间。同样的，在本实施方式中，所述第二介质层4通过淀积工艺形成于所述第一介质层3表面，在本实施方式中，所述第二介质层4同样采用化学气相淀积法形成，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的外延生长法，其均匀性，重复性好，且台阶覆盖性优良，同时化学汽相淀积方法可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。
请参照附图4，执行步骤S03：先完成有源区的光刻，刻蚀部分第一介质层及部分所述第二介质层，形成所述有源区；所述第一介质层3及所述第二介质层4的刻蚀方式可以为湿法刻蚀或者干法刻蚀，在本实施方式中，具体为干法刻蚀，所述干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。具体的，实现对所述有源区的光刻及刻蚀的步骤包括：在所述第二介质层4表面形成定义所述有源区的光刻胶图形，然后以所述光刻胶图形作为掩膜对所述第一介质层3及所述第二介质层4进行刻蚀，然后在去掉所述光刻胶图形。更具体的，光刻和刻蚀工艺包括：晶圆表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序，光刻可以采用接触式曝光、接近式曝光或投影式曝光等方法。在本实施方式中，通过刻蚀去除的是所述第一介质层3及所述第二介质层4的边缘部分，所保留的所述第一介质层3及所述第二介质层4的部分及下方的外延层2为所述有源区的区域。
请参照附图5及图6，执行步骤S04：在所述第一介质层3及所述第二介质层4的侧壁形成侧墙5，所述侧墙5的厚度在2500-3000A之间；进一步的，在所述第一介质层3及所述第二介质层4的侧壁形成侧墙5具体包括：在所述未被所述第一介质层3及所述第二介质层4覆盖的外延层2表面以及所述第一介质层3及所述第二介质层4的表面形成第五介质层a；刻蚀所述第五介质层a，在所述第一介质层3及所述第二介质层4的侧壁形成侧墙5。所述第五介质层a的材质可以为二氧化硅、氮化硅、氧化铝以及氮氧化硅等其中一种或任意多种的组合，在本实施方式中，所述第五介质层a的材质为氮化硅。在本实施方式中，所述第五介质层a通过化学气相淀积法或者炉管扩散的方式生长而成，采用等离子干法刻蚀等方法刻蚀所述第五介质层a形成所述侧墙5，在刻蚀所述侧墙5前应在第五介质层a上表面上形成刻蚀阻挡层，在形成所述侧墙5后，可以采用化学清洗等方法去除所述刻蚀阻挡层。
请参照附图7，执行步骤S05：通过热氧化工艺，在所述未被所述第一介质层3及所述第二介质层4覆盖的外延层2表面形成第三介质层6；具体的，可以在高温炉管中生长所述第三介质层6，可以知道的是，形成的所述第三介质层6的材料为二氧化硅，在本实施方式中，所述场氧化层的生长温度为800～1000℃，所述第三介质层6的厚度大于所述第一介质层3、第二介质层4及所述侧墙5的厚度，具体在8000-10000A之间。需要知道的是，在所述第一介质层3的边缘处下方的外延层2，由于存在所述第一介质层3的阻挡，氧气不能穿透，因此在所述第一介质层3的边界处下方，所述第三介质层6是逐渐形成的，因此所述第三介质层6靠近所述第一介质层3的一端形成有鸟嘴结构，且所述鸟嘴结构延伸至所述第一介质层3的边缘部分下方，进而所述第一介质层3、第二介质层4及所述第三介质层6在所述外延层2表面形成一层紧密的隔离层。在本实施方式中，所述第三介质层6包括位于分别位于所述第一介质层3及所述第二介质层4两侧的第一部分及第二部分。
请参照附图8，执行步骤S06：去除所述第一介质层3及所述第二介质层4；具体的，去除所述第一介质层3及所述第二介质层4的方式具体可以包括：通过湿法刻蚀去除所述第一介质层3；通过湿法刻蚀去除所述第二介质层4。即通过两次湿法刻蚀依次去除所述第二介质层4与所述第一介质层3，以所述第二介质层4为二氧化硅，所述第一介质层3为氮化硅为例，所述第一介质层3的湿法刻蚀通常采用氢氟酸溶液完成，由于其刻蚀速率太高，工业难以控制，所以，在实际应用时需经过氟化铵的稀释。氟化铵可避免氟化物离子的消耗，以保持稳定的刻蚀速率。典型的二氧化硅刻蚀剂是氟化铵与氢氟酸以6:1的体积比混合，它对氧化层的刻蚀速率约为l00nm/min，在实际应用中，二氧化硅也有纯二氧化硅与掺杂二氧化硅(磷硅玻璃PSG与硼磷硅玻璃BPSG)之分，这些都会影响氢氟酸对二氧化硅的刻蚀速率。而所述第一介质层3的湿法刻蚀可以采用热磷酸溶液刻蚀法，将85％的浓磷酸混人少量水，刻蚀时温度控制在150～170℃，其对所述第一介质层3的刻蚀率大约50A/min。需要注意的是，在本实施方式中，由于所述第二介质层4与所述第三介质层6的材质一致，当去除所述第二介质层4时，也会去除所述第三介质层6，但是由于所述第三介质层6的厚度远大于所述第二介质层4，因此，当所述第二介质层4完成去除时，所述第三介质层6仅是厚度变小，并不会被完全刻蚀掉。同样的，由于所述侧墙5与所述第一介质层3的材质一致，所述侧墙5的厚度远大于第一介质层3的厚度，因此，当所述第一介质层3被完全去除时，所述侧墙5的厚度仅仅变小，并不会被完全刻蚀掉，需要知道的是，本发明实施例中所提到的所述侧墙5的厚度指的是所述侧墙5在水平面上的厚度。
请参照附图9，执行步骤S07：在所述第三介质层6及所述侧墙5的阻挡下，在所述外延层2表面注入第二导电类型的离子，形成基区7；在本实施例中，所述基区7为P型掺杂，掺杂浓度在2E13-5E13/cm3之间，所述基区7的注入离子为硼离子，在其他实施方式中，还可为铟、镓等其他三价离子。可以理解，通过在所述第一介质层3及所述第二介质层4的侧壁上形成所述侧墙5，并通过热氧化工艺在所述侧墙5远离所述第一介质层3及所述第二介质层4的一侧形成所述第三介质层6，进而三极管在注入形成所述基区7时，无需进行对基区7的光刻，进而减少了生产成本。除此之外，本申请通过所述侧墙5及所述第三介质层6的宽度定义所述基区7的宽度，由于所述第三介质层6的鸟嘴结构延伸进入所述第一介质层3下表面，因此所述第三介质层6与所述侧墙5所形成的宽度小于所述第三介质层6与所述侧墙5各自的宽度之和，因此，相对于通过光刻定义所述基区7的宽度，本申请提出的一种三极管的制作方法所形成的基区7的宽度明显增加，因此，单位面积内器件有源区面积增大，进而进一步的降低了器件的成本。
请参照附图10，执行步骤S08：去除所述侧墙5；具体的，在本实施方式中，可以通过干法刻蚀或者湿法刻蚀的方式去除所述侧墙5。为了形成良好的表面，提高表面均匀性好及减少损伤，优选的，在本实施方式中，采用湿法刻蚀的方法去除所述侧墙5。在本实施方式中，所述侧墙5的材质为氮化硅，因此，可以采用热磷酸溶液刻蚀法去除所述侧墙5，具体的，将85％的浓磷酸混人少量水，刻蚀时温度控制在150～170℃，其对所述侧墙5的刻蚀率大约50A/min。
请参照附图11，执行步骤S09：形成基区接触区8、第四介质层9、发射极多晶硅10及发射区11。具体的，形成基区接触区8、第四介质层9及发射极多晶硅10具体包括：通过光刻及注入工艺，形成与所述基区7连接的第二导电类型的基区接触区8；在所述基区7及所述第三介质层6表面淀积介质材料形成第四介质层9，需要说明的是，所述第四介质层9包括第三介质层6以及在所述基区7及所述第三介质层6表面淀积介质材料；在所述基区7表面的第四介质层9上形成第一开口，所述第一开口贯穿所述第四介质层9至所述基区7；在所述第一开口内形成第一导电类型的发射极多晶硅10；通过高温退火工艺，以使所述发射极多晶硅10的掺杂离子扩散进入所述基区7的表层形成发射区11，同时实现对所述基区接触区8的驱入；在所述第四介质层9上形成基极接触孔，所述基极接触孔贯穿所述第四介质层9至所述基区接触区8。
具体的，在形成所述基区接触区8之前，可以在所述外延层2及所述第三介质层6表面形成具有注入窗口的光刻胶层，然后以所述光刻胶层为掩膜，通过离子注入工艺注入第二导电类型的离子，进而形成基区接触区8，之后可通过化学清洗等方法去除所述基区接触区8。需要知道的是，在本实施方式中，所述光刻胶层具有两个注入窗口，因此形成的所述基区接触区8的数量为2，在其他实施方式中，所述基区接触区8的数量可以根据器件的要求来改变。所述基区接触区8可以全部形成于所述基区内，也可以部分形成于所述基区7内，部分延伸进入所述外延层2。
具体的，所述第四介质层9的材质二氧化硅、氮化硅、氧化铝以及氮氧化硅等其中一种或任意多种的组合，形成所述第四介质层9的方法可以为化学气相淀积法，化学气相淀积法在上文已进行详细的说明，在此不再重复阐述。接着，形成所述介质层后，可以通过光刻与刻蚀工艺在所述第四介质层9上形成所述第一开口，在本实施方式中，所述第一开口的数量为1，在其他实施方式中，所述第一开口的数量可以根据器件要求来定。
具体的，在所述第一开口内形成第一导电类型的发射极多晶硅10具体包括：在所述第一开口、第四介质层9表面及所述第三介质层6表面中淀积未掺杂的多晶硅，以使未掺杂的多晶硅完全填满于所述第一开口，对所述淀积未掺杂的多晶进行光刻、刻蚀，去除所述第一开口之外区域的未掺杂的多晶硅，保留的未掺杂的多晶硅的宽度可以大于或者等于所述第一开口的宽度，此处的光刻、刻蚀工艺又称之为多晶硅层光刻、刻蚀，此工艺是为了去除所述第一开口之外的区域的多晶硅，从而形成未掺杂的所述发射极多晶硅10；形成所述未掺杂的所述发射极多晶硅10后，采用离子注入工艺对所述第一开口内的未掺杂的发射极多晶硅10注入掺杂元素，掺杂元素为磷、砷或者锑，掺杂元素被注入到未掺杂的发射极多晶硅10之中，进而形成第一导电类型的发射极多晶硅10，当然，掺杂元素注入还可以注入到所述第三介质层6及所述第四介质层9之中，由于所述第三介质层6及所述第四介质层9在所述三极管管之中只是作为绝缘层，注入了掺杂元素不影响其作为绝缘层的功能。
具体的，在形成所述第一导电类型的发射极多晶硅10之后，可以同步对所述基区7、基区接触区8及所述发射极多晶硅10进行驱入，使得所述基区7、基区接触区8及所述发射极多晶硅10的掺杂元素在足够高的温度下，具有电活性。其中，所述发射极多晶硅10的掺杂元素扩散至露出的所述基区7的的表层之中，形成了发射区11。为了缩短热处理时间，即加快热处理升、降温的速度，从而获得较小的工艺热预算，本实施例的高温退火工艺可以采用快速热处理(Rapid Thermal Process，简称：RTP)，所述快速热处理的温度为900至1150摄氏度，时间为10至200秒。其中，优选的，可以设置所述快速热处理的温度为1000摄氏度，时间为30秒；或者温度为1020摄氏度，时间为20-40秒；或者温度为1050摄氏度，时间为20秒，以获得最佳的掺杂元素扩散效果。
请继续参阅图11，进一步的，在形成所述基区接触区8、第四介质层9、发射极多晶硅10及发射区11之后，所述方法还包括：形成发射极12、基极13以及集电极14。所述发射极12与所述发射极多晶硅10电连接，所述基极13通过所述基极接触孔与所述基区接触区8电连接，所述集电极14与所述衬底1电连接。
请再次参阅图2及图10：本发明又一实施例提供了一种基区7的制作方法，所述方法包括：提供第一导电类型的衬底1，在所述衬底1上表面生长第一导电类型的外延层2；在所述外延层2上表面生长第一介质层3，及在所述第一介质层3上表面生长第二介质层4；刻蚀部分第一介质层3及部分所述第二介质层4，以完成对有源区的光刻及刻蚀；在所述第一介质层3及所述第二介质层4的侧壁形成侧墙5；通过热氧化工艺，在所述未被所述第一介质层3及所述第二介质层4覆盖的外延层2表面形成第三介质层6；去除所述第一介质层3及所述第二介质层4；在所述第三介质层6及所述侧墙5的阻挡下，在所述外延层2表面注入第二导电类型的离子，形成基区7。
具体的，所述衬底1作为所述器件的载体，主要起到支撑的作用。一般情况下，所述衬底1的材质可以有硅衬底、碳化硅衬底、氮化硅衬底等，在本实施方式中，所述衬底1为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。在本发明的一些实施方式中，所述衬底1为N型衬底1，其掺杂浓度在5E11-8E13/cm3之间，所述衬底1的电阻率范围在0.2～2Ω*cm之间，其掺杂离子具体为磷离子，还可为砷或锑等其他五价离子。在本发明的实施例中，所述衬底1作为本发明提出的三极管的集电区。
具体的，所述外延层2的厚度与浓度与器件的耐压密切相关，其厚度在5-10um之间。优选的，所述外延层2通过工艺较为简单的同质外延形成，即所述外延层2的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述外延层2的材料也为硅。所述外延层2可以采用外延生长法形成在所述衬底1的上表面。所述外延层2的掺杂类型与所述衬底1的掺杂类型相同，在本实施方式中，所述衬底1为N型掺杂，所述外延层2为N型掺杂，在其他实施方式中，若所述衬底1为P型掺杂，所述外延层2为P型掺杂。在本实施方式中，所述外延层2的掺杂离子具体为磷离子，在其他实施方式中，所述外延层2的掺杂离子还可为砷或锑等其他五价离子。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。同时化学汽相淀积方法可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。
具体的，所述第一介质层3的厚度在300-600A之间，在本实施方式，所述第一介质层3的厚度具体为500A，所述第一介质层3的材质可以为氮化硅、氧化铝以及氮氧化硅等其中一种或任意多种的组合，在本实施方式中，在本实施方式中，所述第一介质层3的材质为氮化硅。所述第一介质层3可以通过淀积工艺或热氧化工艺形成于所述外延层2的表面，其中，在本实施方式中，所述第一介质层3通过淀积工艺形成于所述衬底1表面，淀积工艺是一种重要的工艺，目前已发展为物理气相淀积和化学气相淀积两个主要的方向。金属的淀积技术通常是物理性质的，属于物理气相淀积，而半导体层和绝缘层的淀积工艺通常属于化学气相淀积。在本实施方式中，所述第一介质层3采用化学气相淀积法形成，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的外延生长法，其均匀性，重复性好，且台阶覆盖性优良。同时化学汽相淀积方法可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。所述第二介质层4的材质可以为二氧化硅、氧化铝以及氮氧化硅等其中一种或任意多种的组合，在本实施方式中，所述第二介质层4的材质为二氧化硅，所述第二介质层4的厚度在2000～2500A之间。同样的，在本实施方式中，所述第二介质层4通过淀积工艺形成于所述第一介质层3表面，在本实施方式中，所述第二介质层4同样采用化学气相淀积法形成，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的外延生长法，其均匀性，重复性好，且台阶覆盖性优良，同时化学汽相淀积方法可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。
具体的，所述第一介质层3及所述第二介质层4的刻蚀方式可以为湿法刻蚀或者干法刻蚀，在本实施方式中，具体为干法刻蚀，所述干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。具体的，实现对所述有源区的光刻及刻蚀的步骤包括：在所述第二介质层4表面形成定义所述有源区的光刻胶图形，然后以所述光刻胶图形作为掩膜对所述第一介质层3及所述第二介质层4进行刻蚀，然后在去掉所述光刻胶图形。更具体的，光刻和刻蚀工艺包括：晶圆表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序，光刻可以采用接触式曝光、接近式曝光或投影式曝光等方法。在本实施方式中，通过刻蚀去除的是所述第一介质层3及所述第二介质层4的边缘部分，所保留的中部位置的所述第一介质层3及所述第二介质层4下方的外延层2区域作为后续的有源区区域。
具体的，在所述第一介质层3及所述第二介质层4的侧壁形成侧墙5具体包括：在所述未被所述第一介质层3及所述第二介质层4覆盖的外延层2表面以及所述第一介质层3及所述第二介质层4的表面形成第五介质层a；刻蚀所述第五介质层a，在所述第一介质层3及所述第二介质层4的侧壁形成侧墙5。所述第五介质层a的材质可以为二氧化硅、氮化硅、氧化铝以及氮氧化硅等其中一种或任意多种的组合，在本实施方式中，所述第五介质层a的材质为氮化硅。在本实施方式中，所述第五介质层a通过化学气相淀积法或者炉管扩散的方式生长而成，采用等离子干法刻蚀等方法刻蚀所述第五介质层a形成所述侧墙5，在刻蚀所述侧墙5前应在第五介质层a上表面上形成刻蚀阻挡层，在形成所述侧墙5后，可以采用化学清洗等方法去除所述刻蚀阻挡层。
具体的，可以在高温炉管中生长所述第三介质层6，可以知道的是，形成的所述第三介质层6的材料为二氧化硅，在本实施方式中，所述场氧化层的生长温度为800～1000℃，所述第三介质层6的厚度大于所述第一介质层3、第二介质层4及所述侧墙5的厚度，具体在8000-10000A之间。需要知道的是，在所述第一介质层3的边缘处下方的外延层2，由于存在所述第一介质层3的阻挡，氧气不能穿透，因此在所述第一介质层3的边界处下方，所述第三介质层6是逐渐形成的，因此所述第三介质层6靠近所述第一介质层3的一端形成有鸟嘴结构，且所述鸟嘴结构延伸至所述第一介质层3的边缘部分下方，进而所述第一介质层3、第二介质层4及所述第三介质层6在所述外延层2表面形成一层紧密的隔离层。在本实施方式中，所述第三介质层6包括位于分别位于所述第一介质层3及所述第二介质层4两侧的第一部分及第二部分。
具体的，去除所述第一介质层3及所述第二介质层4的方式具体可以包括：通过湿法刻蚀去除所述第一介质层3；通过湿法刻蚀去除所述第二介质层4。即通过两次湿法刻蚀依次去除所述第二介质层4与所述第一介质层3，以所述第二介质层4为二氧化硅，所述第一介质层3为氮化硅为例，所述第一介质层3的湿法刻蚀通常采用氢氟酸溶液完成，由于其刻蚀速率太高，工业难以控制，所以，在实际应用时需经过氟化铵的稀释。氟化铵可避免氟化物离子的消耗，以保持稳定的刻蚀速率。典型的二氧化硅刻蚀剂是氟化铵与氢氟酸以6:1的体积比混合，它对氧化层的刻蚀速率约为l00nm/min，在实际应用中，二氧化硅层也有纯二氧化硅与掺杂二氧化硅(磷硅玻璃PSG与硼磷硅玻璃BPSG)之分，这些都会影响氢氟酸对二氧化硅的刻蚀速率。所述第一介质层3的湿法刻蚀可以采用热磷酸溶液刻蚀法，将85％的浓磷酸混人少量水，刻蚀时温度控制在150～170℃，其对所述第一介质层3的刻蚀率大约50A/min。需要注意的是，在本实施方式中，由于所述第二介质层4与所述第三介质层6的材质一致，当去除所述第二介质层4时，也会去除所述第三介质层6，但是由于所述第三介质层6的厚度远大于所述第二介质层4，因此，当所述第二介质层4完成去除时，所述第三介质层6仅是厚度变小。同样的，由于所述侧墙5与所述第一介质层3的材质一致，所述侧墙5的厚度远大于第一介质层3的厚度，因此，当所述第一介质层3被完全去除时，所述侧墙5的厚度仅仅变小，需要知道的是，本发明实施例中所提到的所述侧墙5的厚度指的是所述侧墙5在水平面上的厚度。
具体的，在本实施例中，所述基区7为P型掺杂，掺杂浓度在2E13-5E13/cm3之间，所述基区7的注入离子为硼离子，在其他实施方式中，还可为铟、镓等其他三价离子。可以理解，通过在所述第一介质层3及所述第二介质层4的侧壁上形成所述侧墙5，并通过热氧化工艺在所述侧墙5远离所述第一介质层3及所述第二介质层4的一侧形成所述第三介质层6，进而三极管在注入形成所述基区7时，无需进行对基区7的光刻，进而减少了生产成本。除此之外，本申请通过所述侧墙5及所述第三介质层6的宽度定义所述基区7的宽度，由于所述第三介质层6的鸟嘴结构延伸进入所述第一介质层3下表面，因此所述第三介质层6与所述侧墙5所形成的宽度小于所述第三介质层6与所述侧墙5各自的宽度之和，因此，相对于通过光刻定义所述基区7的宽度，本申请提出的一种三极管的制作方法所形成的基区7的宽度明显增加，因此，单位面积内器件有源区面积增大，进而进一步的降低了器件的成本。
进一步的，尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种三极管的制作方法，其特征在于，所述方法包括：
提供第一导电类型的衬底，在所述衬底上表面生长第一导电类型的外延层；
在所述外延层上表面生长第一介质层，及在所述第一介质层上表面生长第二介质层；
先完成有源区的光刻，刻蚀部分第一介质层及部分所述第二介质层，形成所述有源区；
在所述第一介质层及所述第二介质层的侧壁形成侧墙；
通过热氧化工艺，在所述未被所述第一介质层及所述第二介质层覆盖的外延层表面形成第三介质层；
去除所述第一介质层及所述第二介质层；
在所述第三介质层及所述侧墙的阻挡下，在所述外延层表面注入第二导电类型的离子，形成基区；
去除所述侧墙；
形成基区接触区、第四介质层、发射极多晶硅及发射区。
2.如权利要求1所述的三极管的制作方法，其特征在于，在所述第一介质层及所述第二介质层的侧壁形成侧墙具体包括：
在所述未被所述第一介质层及所述第二介质层覆盖的外延层表面以及所述第一介质层及所述第二介质层的表面形成第五介质层；
刻蚀所述第五介质层，在所述第一介质层及所述第二介质层的侧壁形成侧墙。
3.如权利要求1所述的三极管的制作方法，其特征在于，形成基区接触区、第四介质层及发射极多晶硅具体包括：
通过光刻及注入工艺，形成与所述基区连接的第二导电类型的基区接触区；
在所述基区及所述第三介质层表面淀积介质材料形成第四介质层；
在所述基区表面的第四介质层上形成第一开口，所述第一开口贯穿所述第四介质层至所述基区；
在所述第一开口内形成第一导电类型的发射极多晶硅；
通过高温退火工艺，以使所述发射极多晶硅的掺杂离子扩散进入所述基区的表层形成发射区，同时实现对所述基区接触区的驱入；
在所述第四介质层上形成基极接触孔，所述基极接触孔贯穿所述第四介质层至所述基区接触区。
4.如权利要求1或3所述的三极管的制作方法，其特征在于，形成基区接触区、第四介质层、发射极多晶硅及发射区之后，所述方法还包括：形成发射极、基极以及集电极。
5.如权利要求4所述的三极管的制作方法，其特征在于，所述发射极与所述发射极多晶硅电连接，所述基极通过所述基极接触孔与所述基区接触区电连接，所述集电极与所述衬底电连接。
6.如权利要求1所述的三极管的制作方法，其特征在于，所述第一介质层的材质为氮化硅，所述第二介质层的材质二氧化硅。
7.如权利要求1或6所述的三极管的制作方法，其特征在于，所述第一介质层的厚度为300-600A之间，所述第二介质层的厚度在2000-2500A之间。
8.如权利要求7所述的三极管的制作方法，其特征在于，所述侧墙的材质为氮化硅，厚度在2500-3000A之间。
9.如权利要求1或8所述的三极管的制作方法，其特征在于，所述第三介质层的材质为二氧化硅，厚度在8000-10000A之间。
10.如权利要求9所述的三极管的制作方法，其特征在于，去除所述第一介质层及所述第二介质层具体包括：
通过湿法刻蚀去除所述第二介质层；
通过湿法刻蚀去除所述第一介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811122631.5A CN109300979A (zh) | 2018-09-26 | 2018-09-26 | 一种三极管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811122631.5A CN109300979A (zh) | 2018-09-26 | 2018-09-26 | 一种三极管的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109300979A true CN109300979A (zh) | 2019-02-01 |
Family
ID=65164227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811122631.5A Withdrawn CN109300979A (zh) | 2018-09-26 | 2018-09-26 | 一种三极管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109300979A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1599952A (zh) * | 2000-11-22 | 2005-03-23 | 杰斯半导体公司纽波特分厂 | 双极晶体管中自我对齐发射极的制法 |
| US6967144B1 (en) * | 2001-06-20 | 2005-11-22 | National Semiconductor Corporation | Low doped base spacer for reduction of emitter-base capacitance in bipolar transistors with selectively grown epitaxial base |
| KR100623633B1 (ko) * | 2004-05-19 | 2006-09-18 | 이태복 | 고 내압용 반도체 소자의 제조방법 |
| CN102544081A (zh) * | 2010-12-16 | 2012-07-04 | 上海华虹Nec电子有限公司 | 锗硅异质结npn三极管及制造方法 |
| CN106328514A (zh) * | 2015-06-25 | 2017-01-11 | 北大方正集团有限公司 | 一种功率二极管的制造方法及功率二极管 |
-
2018
- 2018-09-26 CN CN201811122631.5A patent/CN109300979A/zh not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1599952A (zh) * | 2000-11-22 | 2005-03-23 | 杰斯半导体公司纽波特分厂 | 双极晶体管中自我对齐发射极的制法 |
| US6967144B1 (en) * | 2001-06-20 | 2005-11-22 | National Semiconductor Corporation | Low doped base spacer for reduction of emitter-base capacitance in bipolar transistors with selectively grown epitaxial base |
| KR100623633B1 (ko) * | 2004-05-19 | 2006-09-18 | 이태복 | 고 내압용 반도체 소자의 제조방법 |
| CN102544081A (zh) * | 2010-12-16 | 2012-07-04 | 上海华虹Nec电子有限公司 | 锗硅异质结npn三极管及制造方法 |
| CN106328514A (zh) * | 2015-06-25 | 2017-01-11 | 北大方正集团有限公司 | 一种功率二极管的制造方法及功率二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109216276B (zh) | 一种mos管及其制造方法 | |
| CN109300988A (zh) | 一种ldmos及其制造方法 | |
| CN109326647A (zh) | 一种vdmos器件及其制作方法 | |
| JP2022500879A (ja) | トランジスタの製造方法及びゲートオールアラウンドデバイス構造 | |
| CN109461767A (zh) | 一种超结结构及其制作方法 | |
| CN109119483A (zh) | 一种晶体管及其制作方法 | |
| CN109037074A (zh) | 一种晶体管的制作方法 | |
| CN106684132B (zh) | 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法 | |
| CN109300979A (zh) | 一种三极管的制作方法 | |
| CN109087942A (zh) | 一种沟槽型三极管及其制作方法 | |
| CN109786216A (zh) | 多晶硅电阻的制备方法及多晶硅电阻 | |
| CN111785776B (zh) | 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法 | |
| CN208904023U (zh) | 一种晶体管 | |
| CN109860056A (zh) | 一种vdmos器件及其制作方法 | |
| CN109300982A (zh) | 高频三极管及其制作方法 | |
| CN106601734B (zh) | 一种整体型碳化硅达林顿管及其制作方法 | |
| CN109037314B (zh) | 一种晶体管及其制作方法 | |
| CN109037073A (zh) | 一种晶体管及其制作方法 | |
| CN109860302A (zh) | 一种新形式的功率金属氧化物半导体场效晶体管及其制造方式 | |
| CN110085669A (zh) | 一种三极管及其制作方法 | |
| CN109166800A (zh) | 一种晶体管及其制作方法 | |
| CN109860274A (zh) | 一种vdmos器件及其制作方法 | |
| CN109192667A (zh) | 一种功率器件终端结构及其制作方法 | |
| CN109994374A (zh) | 一种屏蔽栅功率器件及制造方法 | |
| CN109119469B (zh) | 一种晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190201 |