CN1217406C - 制造背面有保护膜的半导体芯片的方法 - Google Patents

制造背面有保护膜的半导体芯片的方法 Download PDF

Info

Publication number
CN1217406C
CN1217406C CN021079579A CN02107957A CN1217406C CN 1217406 C CN1217406 C CN 1217406C CN 021079579 A CN021079579 A CN 021079579A CN 02107957 A CN02107957 A CN 02107957A CN 1217406 C CN1217406 C CN 1217406C
Authority
CN
China
Prior art keywords
diaphragm
cambium layer
chip
film
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN021079579A
Other languages
English (en)
Other versions
CN1375866A (zh
Inventor
妹尾秀男
杉野贵志
山崎修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18937369&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1217406(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Lintec Corp filed Critical Lintec Corp
Publication of CN1375866A publication Critical patent/CN1375866A/zh
Application granted granted Critical
Publication of CN1217406C publication Critical patent/CN1217406C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laminated Bodies (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

本发明提供一种形成芯片保护膜的片材，能容易地在芯片背面形成非常均匀的保护膜，即使由于机械研磨在芯片背面产生微小划痕，也能消除划痕产生的不良影响。本发明的形成芯片保护膜的片材包括剥离片和在该剥离片的可分离表面形成的保护膜形成层，其中所述保护膜形成层包括热固性组分或能量射线可固化组分以及粘合剂聚合物组分。

Description

制造背面有保护膜的半导体芯片的方法
发明背景
本发明涉及一种形成芯片的保护膜的片材，这种片材能在半导体芯片背面有效形成保护膜，从而有助于提高芯片的生产效率。更具体而言，本发明涉及一种形成芯片保护膜的片材，可用于由面向下安装方法的半导体芯片制造。
本发明还涉及使用这种形成芯片保护膜的片材制造半导体芯片的方法。
现有技术
近年来，通过所谓面向下安装方法进行制造半导体器件。在面向下方法中，芯片通过在其电路表面上形成的凸出部分(隆起)和基材电连接，确保和基材的导电性。
半导体器件一般通过下列步骤制造：
(1)通过蚀刻等方法在半导体晶片表面形成电路，并在电路表面的指定位置提供隆起；
(2)研磨半导体晶片的背面，使之具有要求的厚度；
(3)将半导体晶片的背面固定在一由圆环框架拉紧支撑的切割片上，使用切割锯切割该片，分开各电路，获得半导体芯片；
(4)拾取半导体芯片，将其面向下安装在预定的基材上，根据芯片保护的需要，将芯片密封在树脂内或用树脂涂布芯片的背面，从而获得半导体器件。
在芯片上滴加适量的树脂(灌注法)或使用模具(成形法)，随后皆固化，进行树脂密封。灌注法的缺陷是很难滴加适量的树脂。成形法涉及清洗模具，需要额外的设备和操作成本。
由于很难在芯片上均匀铺展适量树脂，因此树脂涂布会引起量的不均匀。
所以，一直需要通过简化操作在芯片背面能形成非常均匀保护膜的方法。
在步骤(2)研磨晶片背面时，由于使用研磨设备而在芯片背面形成微小的条纹划痕。在进行步骤(3)切割期间或封装该器件之后微小划痕会引起碎裂。这样，在有些情况下，机械研磨之后通常需要进行化学蚀刻来消除微小划痕。当然，化学蚀刻导致和其设备和操作成本增加有关的问题。
所以，需要即使由于机械研磨的原因在晶片背面留下微小划痕仍能克服微小划痕引起的不良影响的方法。
本发明将解决的问题
鉴于现有技术状况，本发明目的是提供一种方法，通过该方法，容易在芯片背面形成非常均匀的保护膜，即使由于机械研磨而在芯片背面形成微小划痕，芯片能克服划痕导致的不良影响。本发明另一个目的是提供能形成用于上述方法的芯片保护膜的片材。
解决问题的方法
根据本发明形成芯片保护膜的第一片包括剥离片和在该剥离片的可分开表面上的保护膜形成层，其中所述保护膜形成层包括热固性组分或能量射线可固化的组分、以及粘合剂聚合物组分。
根据本发明形成芯片保护膜的第二片包括一剥离片和在该剥离片的可分开表面上的保护膜形成层，其中所述保护膜形成层包括热固性组分、能量射线可固化的组分以及粘合剂聚合物组分。
本发明中，粘合剂聚合物组分、热固性组分和能量射线可固化的组分宜分别由丙烯酸类聚合物、环氧树脂和紫外线可固化树脂组成。
在本发明方法(下面将描述)中使用形成芯片保护膜的片材时，容易在芯片背面形成非常均匀的保护膜，即使由于机械研磨在芯片背面形成微小划痕，芯片能克服划痕导致的不良影响。
制造在背面有保护膜的半导体芯片的第一种方法包括：
将本发明形成芯片保护膜的第一或第二片材的保护膜形成层粘合到表面有电路的半导体晶片背面，之后再以任意次序进行下列步骤1-3，其中，所述片材包括剥离片和在该剥离片的可分离表面上形成的保护膜形成层，所述保护膜形成层包括热固性组分或能量射线可固化的组分、以及粘合剂聚合物组分：
步骤1：将剥离片从保护膜形成层上分离；
步骤2：通过加热或能量射线辐射固化保护膜形成层；
步骤3：根据各电路同时切割保护膜形成层和半导体晶片。
制造在背面有保护膜的半导体芯片的第二种方法包括：
将本发明形成芯片保护膜的第二片材的保护膜形成层粘合到表面有电路的半导体晶片背面，其中，所述片材包括剥离片和在该剥离片的可分离表面上形成的保护膜形成层，所述保护膜形成层包括热固性组分、能量射线可固化的组分和粘合剂聚合物组分，
通过能量射线辐射固化保护膜形成层，之后再以任意次序进行下列步骤1-3：
步骤1：将剥离片从保护膜形成层上分离；
步骤2：通过加热进一步固化保护膜形成层；
步骤3：根据各电路同时切割保护膜形成层和半导体晶片。
附图简述
图1所本发明形成芯片保护膜的片材的截面图。
图2-7是本发明制造半导体芯片方法的流程图。
1是剥离片。
2是保护膜形成层。
3是半导体晶片。
10是形成芯片保护膜的片材。
实施发明的最佳模式
下面，参考附图详细描述本发明。
如图1所示，形成本发明芯片保护膜的第一片10包括剥离片1和在剥离片1的可分离背面形成的保护膜形成层2。
剥离片1可以由下列薄膜组成，如聚乙烯、聚丙烯、聚丁烯、聚丁二烯、聚甲基戊烯、聚氯乙烯、氯乙烯共聚物、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚氨酯、乙烯-乙酸乙烯酯、离聚物树脂、乙烯/(甲基)丙烯酸共聚物、乙烯/(甲基)丙烯酸酯共聚物、聚苯乙烯、聚碳酸酯、聚酰亚胺和氟树脂。还可以使用上述聚合物的交联产物薄膜，或上述薄膜的层压薄膜。
保护膜形成层固化之后分离剥离片时，由于它们优良的耐热性，聚甲基戊烯、聚萘二甲酸乙二醇酯和聚酰亚胺为最好。
剥离片1的表面张力为小于等于40mN/m，较好的小于等于37mN/m，最好小于等于35mN/m。适当选择片材或在片材1的表面涂布有机硅树脂进行隔离处理，可得到低表面张力的剥离片1。
剥离片1的厚度一般为5-300微米，较好为10-200微米，最好为20-150微米。
形成芯片保护膜的第一片的保护膜形成层2由热固性组分或能量射线可固化组分、和粘合剂聚合物组分组成。
形成芯片保护膜的第二片的保护膜形成层2由热固性组分、能量射线可固化组分和粘合剂聚合物组分组成。
热固性组分的例子包括环氧树脂、酚树脂、蜜胺树脂、尿素树脂、聚酯树脂、聚氨酯树脂、丙烯酸类树脂、聚酰亚氨酯树脂、苯并噁嗪树脂、以及它们的混合物。本发明中，宜使用环氧树脂、酚树脂以及它们的混合物。
环氧树脂加热时能形成三维网状结构的硬涂层。可以常规使用各种已知的环氧树脂。较好的，环氧树脂分子量约为300-2000。最好是两种环氧树脂的混合物，一种是常规条件下为液体，分子量为300-500，较好为330-400的环氧树脂，另一种是常温下为固体，分子量为400-2500，较好为500-2000的环氧树脂。较好用于本发明的环氧树脂具有50-5000克/当量的环氧当量。这样的环氧树脂的例子包括酚如双酚A、双酚F、间苯二酚、苯酚可溶酚醛和甲酚可溶酚醛的缩水甘油醚；醇如丁二醇、聚乙二醇和聚丙二醇的缩水甘油醚；羧酸如邻苯二甲酸、间苯二甲酸和四氢邻苯二甲酸的缩水甘油醚；缩水甘油基-或烷基缩水甘油基型的环氧树脂，如苯胺异氰脲酸酯的缩水甘油基型环氧树脂，其中与氮相连的活性氢被缩水甘油基取代；和通过氧化分子中C-C双键引入环氧基的所谓脂环族环氧化物，如乙烯基环己烷双环氧化物、3，4-环氧环己基甲基-3，4-二环己烷羧酸酯和2-(3，4-环氧)环己基-5，5-螺(3，4-环氧)环己烷-间-二噁烷。还可以使用有联苯基、二环己二烯基或萘骨架的环氧树脂。
对本发明，其中较好的是基于双酚的缩水甘油基型、邻甲酚可溶酚醛型或苯酚可溶酚醛型环氧树脂。这些环氧树脂可以单独使用或组合使用。
使用时，环氧树脂宜与辅助添加剂即可热活化的潜在环氧树脂固化剂一起使用。
可热活化的潜在环氧树脂固化剂室温下不与环氧树脂反应，但在一定温度下加热活化时和环氧树脂反应。
为活化可热活化的潜在环氧树脂固化剂，采用的方法有：通过加热进行的化学反应产生活性物质(阴离子、阳离子)的方法；室温下已稳定分散于环氧树脂中的试剂在高温下进行溶解，以引发固化反应的方法；包封在分子筛内的固化剂在高温下释放，来引发固化反应的方法；以及使用微胶囊的方法。
本发明使用的可热活化潜在环氧树脂固化剂的例子包括各种鎓盐和高熔点活性氢化合物，如二元酸双酰肼化合物、双氰胺、胺加成固化剂和咪唑化合物。
这些可热活化的潜在环氧树脂固化剂可以单独使用或组合使用。每100重量份环氧树脂，可热活化的潜在环氧树脂固化剂用量为0.1-20重量份，较好为0.2-10重量份，最好为0.3-5重量份。
可以使用醛和酚如烷基酚、多元酚和萘酚的缩合产物作为酚树脂而没有限制。用于本发明的较好酚树脂的例子包括酚可溶酚醛、邻甲酚可溶酚醛、对甲酚可溶酚醛、叔丁基酚可溶酚醛、二环戊二烯甲酚、聚对乙烯基苯酚和双酚A线型酚醛树脂以及它们的改性树脂。
加热时，酚树脂包含的酚羟基易和环氧树脂中的环氧基团发生加成反应，形成高抗冲击性固化产物。因此，环氧树脂和酚树脂可以一起使用。
能量射线可固化的组分包括一种能通过辐射能量射线如紫外线和电子束聚合/固化的化合物。这种化合物分子中具有至少一个可聚合双键，其分子量一般约为100-30000，较好约为300-10000。能通过能量射线辐射聚合的化合物例子包括在日本专利公开公报60(1985)/196956和60(1985)/223139中揭示的低分子量化合物。具体例子包括三羟甲基丙烷三丙烯酸酯、四羟甲基甲烷四丙烯酸酯、季戊四醇三丙烯酸酯、二季戊四醇单羟基五丙烯酸酯、二季戊四醇六丙烯酸酯、1，4-丁二醇二丙烯酸酯、1，6-己二醇二丙烯酸酯、聚乙二醇二丙烯酸酯、低聚酯丙烯酸酯、聚酯或聚醚型的聚氨酯丙烯酸酯低聚物(urethaneacrylate oligomer)、聚酯丙烯酸酯、聚醚丙烯酸酯、和环氧改性的丙烯酸酯。
其中，对本发明较宜的是紫外线可固化的树脂，特别是低聚酯丙烯酸酯和聚氨酯丙烯酸酯低聚物。
在能量射线可固化组分中加入光聚合引发剂可以缩短聚合/固化时间和降低射线辐射剂量。
光聚合引发剂例子包括二苯酮、苯乙酮、苯偶姻、苯偶姻甲醚、苯偶姻乙醚、苯偶姻异丙基醚、苯偶姻异丁基醚、苯偶姻苯甲酸、苯偶姻苯甲酸甲酯、苯偶姻二甲基缩酮、2，4-二乙基噻吨酮、α-羟基环己基苯基酮、苄基二苯硫醚、单硫化四甲基秋兰姆(tetramethylthiurammonosulfide)、偶氮二异丁腈、苄基、二苄基、二乙酰基和β-氯蒽醌。
光聚合引发剂的合适用量为每100重量份能量射线可固化组分1.5-4.5重量份，较好为2.4-3.8重量份。
为提供保护膜形成层2的合适粘性和改善该片的可加工性，使用粘合剂聚合物组分。
粘合剂聚合物的重均分子量为50,000-2,000,000，较好为100,000-1,500,000，最好为200,000-1,000,000。当粘合剂聚合物分子量太低时不能充分形成片材，太高时由于该聚合物和其他组分的互溶性差而使形成的片材不均匀。
有用的粘合剂聚合物例如有丙烯酸类聚合物、聚酯树脂、聚氨酯树脂、有机硅树脂和橡胶聚合物。较好的是丙烯酸类聚合物。
丙烯酸类聚合物的例子包括包含来自(甲基)丙烯酸酯单体的结构单元和来自(甲基)丙烯酸衍生物的结构单元的(甲基)丙烯酸酯共聚物。较好的，(甲基)丙烯酸酯单体是(甲基)丙烯酸C1-18烷基酯，如(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯和(甲基)丙烯酸丁酯。(甲基)丙烯酸衍生物的例子是(甲基)丙烯酸、(甲基)丙烯酸缩水甘油酯和(甲基)丙烯酸羟基乙酯。
通过共聚(甲基)丙烯酸缩水甘油酯，在丙烯酸类聚合物链中引入缩水甘油基，从而提高该聚合物和作为热固性粘合剂组分(下面将述及)的环氧树脂的互溶性。共聚反应也提高了固化产物的Tg，从而提高耐热性。使用例如丙烯酸羟基乙酯在丙烯酸类聚合物中引入羟基，有助于控制与芯片的粘合力以及聚合物的粘合特性。
丙烯酸类聚合物的重均分子量较好为100,000或更大，更好为150,000-1,000,000。这种聚合物的玻璃化温度一般为20℃或更低，较好约为-70℃至0℃。聚合物常温(23℃)下具有粘性。
关于形成芯片保护膜的第一片，当在保护膜形成层2中仅加入热固性组分时，其加入量一般为每100重量份粘合剂聚合物组分100-1500重量份，较好为150-1000重量份，更好为200-800重量份。当在保护膜形成层2中仅加入能量射线可固化的组分时，其加入量一般为每100重量份粘合剂聚合物组分5-500重量份，较好为10-200重量份，更好为20-150重量份。
关于形成芯片保护膜的第二片，在保护膜形成层2中加入热固性组分和能量射线可固化的组分，其加入总量一般为每100重量份粘合剂聚合物组分100-1500重量份，较好为150-1000重量份，更好为200-800重量份。同时，热固性组分和能量射线可固化组分的重量比值(热固性组分/能量射线可固化组分)较好为55/45至97/3，更好为60/40至95/5，最好为70/30至90/10。
在粘合剂聚合物组分中加入上述重量比值的热固性组分和能量射线可固化组分能制得的保护膜，在固化前具有适当厚度确保应用，固化后具有优良的膜硬度。
保护膜形成层2可以着色。通过在其中加入颜料或染料对保护膜形成层进行着色。着色后的保护膜形成层2改善了最终芯片的外观。
保护膜形成层2除上述组分外可以含有各种添加剂。例如，为在芯片键合之后提供导电性可加入导电填料如金、银、铜、镍、铝、不锈钢、碳、陶瓷、涂银镍和涂银铝。为提供热导性可以加入热导物质例如金属材料，如金、银、铜、镍、铝、不锈钢、硅和锗、以及它们的合金。
在保护膜形成层2中可加入偶联剂，以提高粘合性能和芯片背面与固化的保护膜之间的粘合力。偶联剂可以提高保护膜的粘合性能、粘合力和耐水性(耐湿热性)，而对其耐热性没有不良影响。
从通用性和成本考虑，较好的偶联剂是硅烷型(硅烷偶联剂)。
保护膜形成层2可以含有交联剂如有机多价异氰酸酯化合物、有机多价亚胺化合物和有机金属螯合化合物，来调节固化前最初的粘合和内聚力。
在保护膜形成层2中可加入抗静电剂。加入抗静电剂可以抑制静电的发生，提高芯片的可靠性。
在保护膜形成层2中可以加入磷酸、溴代或磷化合物，提供阻燃性。这样的薄膜作为制成的IC封装提高了可靠性。
形成芯片保护膜的片10的制造方法如下，使用常规涂布设备如辊刮刀涂布机、凹槽辊涂布机、口模涂布机和逆向涂布机在剥离片1的可分离表面直接涂布包含上述组分的组合物，或将所述组合物转移到剥离片1的可分离表面，干燥该组合物形成保护膜层2。根据需要，将组合物溶解或分散在溶剂中，再涂布到剥离片的可分离表面。
由此形成的保护膜形成层2厚度一般为3-100微米，较好为10-60微米。
本发明形成芯片保护膜的第二片具有与形成芯片保护膜的第一片一样的特征。(较好的实施方案包括在内)，除了前者具有主要由热固性组分和能量射线可固化组分的保护膜形成层。
形成芯片保护膜的第一或第二片10在制造半导体器件(下面将述及)过程中使用时，容易在芯片背面制备非常均匀的保护膜。而且，即使由于机械研磨在芯片背面形成微小划痕，芯片能克服划痕导致的不良影响。
下面参见附图描述本发明制造半导体芯片的第一种方法。
制造背面有保护膜的半导体芯片的第一种方法包括：
将本发明保护膜形成层的第一或第二片的保护膜形成层粘合到表面有电路的半导体晶片的背面，之后，再以任意顺序进行下列步骤1-3：
步骤1：将剥离片从保护膜形成层上分离；
步骤2：通过加热或能量射线辐射固化保护膜形成层；
步骤3：根据各电路同时切割保护膜形成层和半导体晶片。
参见附图2，首先描述按照步骤1，2和3顺序进行的方法(以后称作1-2-3模式的制造方法)。
将形成芯片保护膜的片10的保护膜形成层2施用在其表面有电路的半导体晶片3的背面(图2-A)。
如图2-B，从保护膜形成层2分离剥离片1，获得包括半导体晶片3和保护膜形成层2的层叠物。
然后，通过加热或能量射线辐射固化保护膜形成层2来形成覆盖晶片全部背面的保护膜。图2-C说明使用加热设备加热保护膜形成层2的特征。有保护膜的晶片与裸露的晶片相比具有较高的强度，从而减少晶片在操作中的碎裂。即使由于研磨在晶片背面形成微小的划痕，保护膜填入划痕，从而克服晶片由于划痕产生的不良影响。
与直接在晶片或芯片的背面铺展涂料液体形成保护膜相比，本发明保护膜的厚度均匀性和材料的成品率(yield)方面优良。
之后，如图2-D所示，根据晶片表面形成的各电路切割包括半导体晶片3和保护膜2的层叠物。进行切割，既切割晶片也切割保护膜。采用常规切割方法，使用切割片进行晶片切割。结果，获得背面有保护膜的半导体芯片。
最后，使用常规装置如夹头拾取切割的芯片，从而获得在其背面有保护膜的半导体芯片(图2-E)。
根据本发明，能在芯片的背面容易地形成非常均匀的保护膜，并且即使由于机械研磨产生微小划痕，保护膜填入划痕，从而减少切割期间或最后封装器件时碎裂发生。
下面参见图3，详细描述按照1，3和2这种顺序进行的方法。
1-3-2模式制造方法包括下列步骤：
将形成芯片保护膜的片10的保护膜形成层2施用在其表面有电路的半导体晶片3的背面(图3-A)。
从保护膜形成层2分离剥离片1(图3-B)；
根据晶片表面形成的各电路，同时切割半导体晶片3和保护膜2(图3-C)；
通过加热或能量射线辐射固化保护膜形成层2(图3-D)，获得其背面有保护膜2的半导体芯片(图3-E)。
即，1-3-2模式制造方法和1-2-3模式制造方法(图2)一样，不同之处是在切割之后固化保护膜形成层2。
当保护膜形成层2含有热固性组分时，其固化可通过加热进行。所以，要求切割片具有足够的耐热性，避免固化时的热损害。
下面参见图4，详细描述按照步骤2，1和3的顺序进行的方法。
2-1-3模式制造方法包括下列步骤：
将形成芯片保护膜的片10的保护膜形成层2施用在其表面有电路的半导体晶片3的背面(图4-A)。
通过加热或能量射线辐射固化保护膜形成层2(图4-B)：
从固化的保护膜形成层2分离剥离片1(图4-C)；
根据晶片表面形成的各电路，同时切割半导体晶片3和保护膜2(图4-D)，获得其背面有保护膜2的半导体芯片(图4-E)。
即，2-1-3模式制造方法和1-2-3模式制造方法一样，不同之处是在固化保护膜形成层2之后分离剥离片1。
当保护膜形成层2含有热固性组分时，其固化可通过加热进行。所以，要求剥离片1具有足够的耐热性，避免固化时的热损害。因此，聚甲基戊烯、聚萘二甲酸乙二醇酯和聚酰亚胺由于它们优良的耐热性而用作剥离片1。
下面参见图5，详细描述按照步骤2，3和1的顺序进行的方法。
2-3-1模式制造方法包括下列步骤：
将形成芯片保护膜的片10的保护膜形成层2施用在其表面有电路的半导体晶片3的背面(图5-A)。
通过加热或能量射线辐射固化保护膜形成层2(图5-B)；
根据晶片表面形成的各电路，同时切割半导体晶片3和固化的保护膜2(图5-C)；
从固化的保护膜形成层2分离剥离片1(图5-D)，获得在其背面有保护膜2的半导体芯片。
以这种模式，分离剥离片1和拾取芯片同步进行。即，通过拾取芯片，使晶片从剥离片分离，获得在其背面有保护膜的半导体芯片。
当保护膜形成层2含有热固性组分时，其固化可通过加热进行。所以，要求剥离片具有足够的耐热性，避免固化时的热损害。因此，聚甲基戊烯、聚萘二甲酸乙二醇酯和聚酰亚胺由于它们优良的耐热性而用作剥离片1。
下面参见图6，详细描述按照步骤3，1和2的顺序进行的方法。
3-1-2模式制造方法包括下列步骤：
将形成芯片保护膜的片10的保护膜形成层2施用在其表面有电路的半导体晶片3的背面；
根据晶片表面形成的各电路，同时切割半导体晶片3和形成保护膜层2；
从保护膜形成层2分离剥离片1；
通过加热或能量射线辐射固化保护膜形成层2，获得在其背面有保护膜的半导体芯片。
如图6-A至6-C所示，这种模式能切割固定在保护膜形成层2上的晶片3。这种情况下，形成芯片保护膜的片10具有用作所谓切割片的功能。然而，当将芯片安装在芯片用的基材上时，保护膜形成层已经固化，失去用作芯片键合(die bond)的能力。因此，本发明制造半导体芯片方法中使用的片不能用作切割/芯片键合片。
如图6-D至6-F所示，通过上述步骤，可以将形成使晶片3固定在其保护膜形成层2上的芯片保护膜的片10固定在切割片上。
根据本发明，可以在芯片背面容易地形成非常均匀的保护膜。
下面参见图7，详细描述按照步骤3，2和1的顺序进行的方法。
3-2-1模式制造方法包括下列步骤：
将形成芯片保护膜的片10的保护膜形成层2施用在其表面有电路的半导体晶片3的背面。
根据晶片表面形成的各电路，同时切割半导体晶片3和保护膜2；
通过加热或能量射线辐射固化保护膜形成层2；
从固化的保护膜形成层2分离剥离片1，获得在其背面有保护膜2的半导体芯片。
即，3-2-1模式制造方法和3-1-2模式制造方法(图6)一样，不同之处是在固化保护膜形成层2之后剥离片1从保护膜形成层2上分离。
如前面所述，在第一制造方法中，步骤1-3可以任意顺序进行，没有特别的限制。较好的，按照1-2-3，2-1-3，3-1-2或3-2-1的顺序进行该方法。
图2-7说明使用加热设备固化保护膜形成层的情况。当使用能量射线可固化组分作为可固化组分时，使用能量射线辐射设备进行固化(当能量射线是紫外线时使用紫外线辐射设备)。
在使用形成芯片保护膜的第二片的情况，通过加热和能量射线辐射来固化包括两种可固化组分即热固性组分和能量射线可固化组分的保护膜形成层，加热和能量射线辐射可以同时进行或顺序进行。较好的，在晶片背面保护膜形成层首先通过能量射线辐射半固化，然后通过加热完全固化，制得保护膜。
制造其背面有保护膜的半导体芯片的第二种方法包括：
将本发明形成芯片保护膜的第二片的保护膜形成层粘合到表面有电路的半导体晶片的背面，
通过辐射能量射线固化保护膜形成层，之后，再以任意顺序进行下列步骤1-3：
步骤1：将剥离片从保护膜形成层上分离；
步骤2：通过加热进一步固化保护膜形成层；
步骤3：根据各电路同时切割保护膜形成层和半导体晶片。
和第一种制造方法同样，第二制造方法中步骤1-3可以任意顺序进行，没有特别的限制。较好的，按照1-2-3，2-1-3，3-1-2或3-2-1的顺序进行该方法。
当通过能量射线辐射固化保护膜形成层时，保护膜形成层失去粘性，即使在通常储存条件下与其他部件接触也不再能粘合到其他部件上。所以，确保进行一系列步骤从而改善操作性。
发明效果
根据本发明，可以容易地在芯片背面形成非常均匀的保护膜，即使由于机械研磨在芯片背面产生微小划痕，芯片也能克服划痕产生的不良影响。
实施例
参考实施例详细描述本发明，这些实施例不构成对本发明范围的限制。实施例中保护膜形成层的组合物、晶片和设备如下。
(保护膜形成层1)
保护膜形成层1包括包含下列组分的组合物：
15重量份包含丙烯酸类聚合物的粘合剂聚合物(包括55重量份丙烯酸丁酯、15重量份甲基丙烯酸甲酯、20重量份甲基丙烯酸缩水甘油酯和15重量份丙烯酸2-羟基乙酯的共聚物，其重均分子量为900,000，玻璃化温度为-28℃)，
80重量份包括混合环氧树脂的热固性组分(30重量份液体环氧-双酚A树脂(环氧当量：180-200)、40重量份固体环氧-双酚A树脂(环氧当量：800-900)和10重量份环氧-间-甲酚线型酚醛树脂(环氧当量：210-230))，
0.6重量份可热活化的潜在环氧树脂固化剂(胺加成物型)，
1.3重量份黑色颜料，和稀释溶剂。
(保护膜形成层2)
保护膜形成层2包括除保护膜形成层1的组合物外，还包括包含下列组分的组合物：
15重量份能量射线(紫外线)可固化的组分(三羟甲基丙烷三丙烯酸酯)和
4.5重量份光聚合引发剂(α-羟基环己基苯基酮)。
(保护膜形成层3)
保护膜形成层3包括包含下列组分的组合物：
100重量份包含丙烯酸类聚合物的粘合剂聚合物(包括65重量份丙烯酸丁酯、10重量份甲基丙烯酸甲酯、10重量份丙烯酸甲酯和15重量份丙烯酸2-羟基乙酯的共聚物，其重均分子量为800,000，玻璃化温度为-33℃)，
50重量份能量射线(紫外线)可固化的组分(三羟甲基丙烷三丙烯酸酯)，
1.5重量份可光固化组分(α-羟基环己基苯基酮)，
0.5重量份交联剂(有机多价异氰酸根合基交联剂(Coronate L，NipponPolyurethane Industry Co.，Ltd))，
和稀释溶剂。
(晶片)
使用研磨设备(Disco Co.，DFG-840)，在#2000磨料下对直径6英寸的未研磨晶片进行研磨，至厚度为200微米，制备实施例用的晶片。
(施用片的设备)
Adwill RAD3500m/12(Lintec Co，.)
(分离片的设备)
Adwill RAD3000m/12(Lintec Co，.)
(切割带的安装设备)
Adwill RAD2500m/8(Lintec Co，.Ltd.)
(紫外线辐射设备)
Adwill RAD2000m/8(Lintec Co，.Ltd.)
(切割设备)
AWD-4000B(Tokyo Seimitsu Co，.Ltd.)
(强制对流恒温烘箱)
DN610(Yamato Scientific Co，.Ltd.)
(切割片)
Adwill G-11(Lintec Co，.)
实施例1
使用在一面已经隔离处理的聚对苯二甲酸乙二醇酯薄膜(Lintec Co，.SP-PET3811，厚度：38微米，表面张力：小于30mN/m)作为剥离片。将保护膜形成层1的组合物涂布在剥离片已经隔离处理的表面，使干燥除去溶剂之后的厚度为30微米，制备形成芯片保护膜的片。为保护涂布后表面，其上叠加经剥离处理的聚对苯二甲酸乙二醇酯薄膜(Lintec Co，.SP-PET3801)。
从该片上分离聚对苯二甲酸乙二醇酯薄膜(SP-PET3801)，形成芯片保护膜。使用片施用设备将保护膜形成层施加在晶片的研磨表面。按晶片形状(图2-A)除去该片的周边。使用片分离设备分离剥离片(图2-B)。使用强制对流恒温烘箱，于160℃加热1小时来固化保护膜形成层(图2-C)，制备有保护膜的晶片。
使用切割带安装设备将切割片施用在芯片保护膜上。使用切割设备将晶片和保护膜一起切割成芯片(10×10毫米)，获得有保护膜的目标芯片(图2-D和2-E)。
实施例2
使用在一面已经隔离处理的聚萘二甲酸乙二醇酯薄膜(Teijin Ltd，Teonex，厚度：25微米，表面张力：小于30mN/m)作为剥离片。将保护膜形成层1的组合物涂布在该剥离片已经隔离处理的表面，使干燥除去溶剂之后的厚度为30微米，制备形成芯片保护膜的片。为保护涂布后表面，其上叠加经隔离处理的聚对苯二甲酸乙二醇酯薄膜(Lintec Co，.SP-PET3801)。
从该片上分离聚对苯二甲酸乙二醇酯薄膜(SP-PET3801)，形成芯片保护膜。按照和实施例1相同的方式将该片施用在晶片的研磨表面。沿晶片形状(图4-A)除去该片的周边。
使用强制对流恒温烘箱，于160℃加热1小时来固化保护膜形成层(图4-B)，在晶片的研磨表面上形成保护膜。
使用片分离设备分离剥离片(图4-C)。使用切割带安装设备将切割片施用在晶片的保护膜上。使用切割设备将晶片和保护膜一起切割成芯片(10×10毫米)，获得有保护膜的目标芯片(图4-D和4-E)。
实施例3
使用在一面已经隔离处理的聚对苯二甲酸乙二醇酯薄膜(Lintec Co，.SP-PET3811)作为剥离片。将保护膜形成层3的组合物涂布在该剥离片已经隔离处理的表面，使干燥除去溶剂之后的厚度为30微米，制备形成芯片保护膜的片。为保护涂布后表面，其上叠加经隔离处理的聚对苯二甲酸乙二醇酯薄膜(Lintec Co，.SP-PET3801)。
从该片上分离聚对苯二甲酸乙二醇酯薄膜(SP-PET3801)，形成芯片保护膜。按照和实施例1相同的方式将该片施用在晶片的研磨表面。沿晶片形状(图4-A)除去该片的周边。
使用紫外线辐射设备从该片的一面辐射紫外线，完全固化保护膜形成层，获得有保护膜的晶片(图中未示出)。
使用片分离设备分离剥离片(图4-C)。使用切割带安装设备将切割片施用在晶片的保护膜上。使用切割设备将晶片和保护膜一起切割成芯片(10×10毫米)，获得有保护膜的目标芯片(图4-D和4-E)。
实施例4
在一面已经隔离处理的聚对苯二甲酸乙二醇酯薄膜(Lintec Co，.SP-PET3801)的隔离处理表面上涂布保护膜形成层2的组合物，使通过干燥除去溶剂之后的厚度为50微米。在该涂布表面上施用作为剥离片的线型低密度聚乙烯薄膜(厚度：110微米，表面张力：32mN/m)，从而制备形成芯片保护膜的片。
使用切割带安装设备，在晶片的研磨表面上施用形成芯片保护膜的片的保护膜形成层，并通过环形框固定由此形成的层叠物(图6-A)。
使用紫外线辐射设备从该片的一面辐射紫外线，半固化保护膜形成层(图中未示出)。
使用切割设备将晶片和保护膜一起切割成芯片(10×10毫米)，获得有保护膜形成层的目标芯片(图6-B和6-C)。
使用强制对流恒温烘箱，在160℃加热各芯片1小时(图6-G)，固化保护膜形成层，从而获得有保护膜的目标芯片。
实施例5
在一面已经隔离处理的聚对苯二甲酸乙二醇酯薄膜(Lintec Co，.SP-PET3801)的隔离处理表面上涂布保护膜形成层2的组合物，使通过干燥除去溶剂之后的厚度为30微米。在该涂布表面上施用作为剥离片的线型低密度聚乙烯薄膜(厚度：110微米，表面张力：32mN/m)，从而制备形成芯片保护膜的片。
从该片上分离聚对苯二甲酸乙二醇薄膜，形成芯片保护膜。按照和实施例1相同的方式在晶片的研磨表面上施用保护膜形成层，并沿晶片形状(图2-A)除去该片的周边。
使用紫外线辐射设备从该片的一面辐射紫外线，半固化保护膜形成层，消除其粘性(图中未示出)。
使用片分离设备分离剥离片之后(图2-B)，使用强制对流恒温烘箱，在160℃加热1小时完全固化保护膜形成层(图2-C)，制备有保护膜的晶片。
按照和实施例1相同的方式，使用切割设备将晶片和保护膜一起切割成芯片(10×10毫米)，获得有保护膜的目标芯片(图2-D和2-E)。

Claims (8)

1.一种制造背面有保护膜的半导体芯片的方法，该方法包括：
将一种用于形成芯片保护膜的片材上的保护膜形成层粘合在其表面有电路的半导体晶片的背面，之后以任意顺序再进行下列步骤1-3，其中，所述片材包括剥离片和在该剥离片的可分离表面上形成的保护膜形成层，所述保护膜形成层包括热固性组分或能量射线可固化的组分、以及粘合剂聚合物组分：
步骤1：从保护膜形成层分离剥离片；
步骤2：通过加热或能量射线辐射，固化保护膜形成层；
步骤3：根据各电路同时切割保护膜形成层和半导体晶片。
2.如权利要求1所述的方法，其特征在于所述粘合剂聚合物组分由丙烯酸类聚合物组成。
3.如权利要求1所述的方法，其特征在于所述保护膜形成层包括由环氧树脂组成的热固性组分。
4.如权利要求1所述的方法，其特征在于所述保护膜形成层包括由紫外线可固化的树脂组成的能量射线可固化的组分。
5.一种制造背面有保护膜的半导体芯片的方法，该方法包括：
将一种用于形成芯片保护膜的片材上的保护膜形成层粘合在其表面有电路的半导体晶片的背面，其中，所述片材包括剥离片和在该剥离片的可分离表面上形成的保护膜形成层，所述保护膜形成层包括热固性组分、能量射线可固化的组分和粘合剂聚合物组分，
通过辐射能量射线固化保护膜形成层，之后以任意顺序再进行下列步骤1-3：
步骤1：从保护膜形成层上分离剥离片；
步骤2：通过加热，进一步固化保护膜形成层；
步骤3：根据各电路同时切割保护膜形成层和半导体晶片。
6.如权利要求5所述的方法，其特征在于所述粘合剂聚合物组分由丙烯酸类聚合物组成。
7.如权利要求5所述的方法，其特征在于所述热固性组分由环氧树脂组成。
8.如权利要求5所述的方法，其特征在于所述能量射线可固化的组分由紫外线可固化的树脂组成。
CN021079579A 2001-03-21 2002-03-21 制造背面有保护膜的半导体芯片的方法 Expired - Lifetime CN1217406C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP081226/01 2001-03-21
JP2001081226A JP3544362B2 (ja) 2001-03-21 2001-03-21 半導体チップの製造方法
JP081226/2001 2001-03-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100601555A Division CN100370581C (zh) 2001-03-21 2002-03-21 形成芯片保护膜的片材

Publications (2)

Publication Number Publication Date
CN1375866A CN1375866A (zh) 2002-10-23
CN1217406C true CN1217406C (zh) 2005-08-31

Family

ID=18937369

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100601555A Expired - Lifetime CN100370581C (zh) 2001-03-21 2002-03-21 形成芯片保护膜的片材
CN021079579A Expired - Lifetime CN1217406C (zh) 2001-03-21 2002-03-21 制造背面有保护膜的半导体芯片的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2005100601555A Expired - Lifetime CN100370581C (zh) 2001-03-21 2002-03-21 形成芯片保护膜的片材

Country Status (10)

Country Link
US (4) US6919262B2 (zh)
EP (3) EP1852906B1 (zh)
JP (1) JP3544362B2 (zh)
KR (1) KR100681665B1 (zh)
CN (2) CN100370581C (zh)
DE (1) DE60225084T2 (zh)
MX (1) MXPA02003032A (zh)
MY (2) MY135433A (zh)
PT (3) PT2911189T (zh)
TW (1) TW533532B (zh)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP4341343B2 (ja) * 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
GB2404280B (en) 2003-07-03 2006-09-27 Xsil Technology Ltd Die bonding
JP4093930B2 (ja) * 2003-07-17 2008-06-04 株式会社東京精密 フレーム搬送プローバ
JP2005051018A (ja) * 2003-07-28 2005-02-24 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2005197572A (ja) * 2004-01-09 2005-07-21 Renesas Technology Corp 半導体チップの製造方法並びに液晶表示装置の製造方法
JP4523777B2 (ja) * 2004-01-09 2010-08-11 リンテック株式会社 剥離シート
JP4523778B2 (ja) * 2004-01-16 2010-08-11 リンテック株式会社 剥離シート
JP4523780B2 (ja) * 2004-01-26 2010-08-11 リンテック株式会社 剥離シート
JP2005223244A (ja) * 2004-02-09 2005-08-18 Tokyo Seimitsu Co Ltd チップの飛び出し位置検出方法
WO2005093829A1 (en) * 2004-03-16 2005-10-06 Infineon Technologies Ag Semiconductor package having an interfacial adhesive layer
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
JP4754185B2 (ja) * 2004-05-27 2011-08-24 リンテック株式会社 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
DE102005024431B4 (de) 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung einer Trägerplatte mit doppelseitig klebender Klebstofffolie
JP4731241B2 (ja) * 2005-08-02 2011-07-20 株式会社ディスコ ウエーハの分割方法
DE102005046479B4 (de) * 2005-09-28 2008-12-18 Infineon Technologies Austria Ag Verfahren zum Spalten von spröden Materialien mittels Trenching Technologie
JP4812392B2 (ja) * 2005-10-14 2011-11-09 日東電工株式会社 熱硬化性樹脂シート
JP5046366B2 (ja) * 2005-10-20 2012-10-10 信越化学工業株式会社 接着剤組成物及び該接着剤からなる接着層を備えたシート
US7371674B2 (en) * 2005-12-22 2008-05-13 Intel Corporation Nanostructure-based package interconnect
JP2007250970A (ja) * 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP4846406B2 (ja) * 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
TWI381433B (zh) 2006-07-27 2013-01-01 Princo Corp 結合ｉｃ整合基板與載板之結構及其製造方法與電子裝置之製造方法
DE102006035644A1 (de) * 2006-07-31 2008-02-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontamination durch Vorsehen einer zu entfernenden Polymerschutzschicht während der Bearbeitung von Mikrostrukturen
US7700458B2 (en) * 2006-08-04 2010-04-20 Stats Chippac Ltd. Integrated circuit package system employing wafer level chip scale packaging
CN100485909C (zh) * 2006-08-18 2009-05-06 巨擘科技股份有限公司 结合ic整合基板与载板的结构及其与电子装置的制造方法
KR100831968B1 (ko) * 2006-09-01 2008-05-27 엠텍비젼 주식회사 반도체 패키징 방법 및 이에 의해 제조되는 반도체 패키지
JP5054954B2 (ja) * 2006-09-22 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4439507B2 (ja) * 2006-10-23 2010-03-24 Ｏｋｉセミコンダクタ株式会社 センサチップの製造方法
US20080141509A1 (en) * 2006-12-19 2008-06-19 Tokyo Electron Limited Substrate processing system, substrate processing method, and storage medium
JP2008218930A (ja) * 2007-03-07 2008-09-18 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
JP5344802B2 (ja) * 2007-03-30 2013-11-20 リンテック株式会社 チップ用保護膜形成用シートおよび保護膜付半導体チップ
US7727875B2 (en) * 2007-06-21 2010-06-01 Stats Chippac, Ltd. Grooving bumped wafer pre-underfill system
US7825517B2 (en) * 2007-07-16 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for packaging semiconductor dies having through-silicon vias
JP4762959B2 (ja) * 2007-09-03 2011-08-31 リンテック株式会社 半導体チップおよび半導体装置
US8198176B2 (en) * 2007-10-09 2012-06-12 Hitachi Chemical Company, Ltd. Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
WO2010045754A1 (en) * 2008-10-23 2010-04-29 Freescale Semiconductor Inc. Method for singulating electronic components from a substrate
JP5640050B2 (ja) * 2009-01-30 2014-12-10 日東電工株式会社 半導体装置の製造方法
JP5456441B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5805367B2 (ja) * 2009-01-30 2015-11-04 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5640051B2 (ja) * 2009-01-30 2014-12-10 日東電工株式会社 半導体装置の製造方法
JP5456440B2 (ja) 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
CN102318059A (zh) * 2009-02-12 2012-01-11 住友电木株式会社 带切割片的半导体保护膜形成用膜、使用该膜的半导体装置的制造方法及半导体装置
JP4516150B1 (ja) * 2009-02-27 2010-08-04 昭和高分子株式会社 感光性樹脂組成物
JP5491049B2 (ja) * 2009-03-11 2014-05-14 日東電工株式会社 半導体ウエハ保護用基材レス粘着シート、その粘着シートを用いた半導体ウエハ裏面研削方法及びその粘着シートの製造方法
JP2010287884A (ja) * 2009-05-15 2010-12-24 Shin-Etsu Chemical Co Ltd 半導体チップの製造方法
CN101924056A (zh) * 2009-06-15 2010-12-22 日东电工株式会社 半导体背面用切割带集成膜
CN101924055A (zh) * 2009-06-15 2010-12-22 日东电工株式会社 半导体背面用切割带集成膜
EP2490251B1 (en) * 2009-10-16 2017-08-23 LG Chem, Ltd. Die attach film
US8287996B2 (en) * 2009-12-21 2012-10-16 Intel Corporation Coating for a microelectronic device, treatment comprising same, and method of managing a thermal profile of a microelectronic die
JP2011151362A (ja) * 2009-12-24 2011-08-04 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
US8304065B2 (en) * 2009-12-28 2012-11-06 Leonel Arana Treatment for a microelectronic device and method of resisting damage to a microelectronic device using same
US20130026648A1 (en) 2010-01-20 2013-01-31 Takashi Hirano Film for forming semiconductor protection film, and semiconductor device
JP5123341B2 (ja) 2010-03-15 2013-01-23 信越化学工業株式会社 接着剤組成物、半導体ウエハ保護膜形成用シート
JP5023179B2 (ja) * 2010-03-31 2012-09-12 リンテック株式会社 チップ用樹脂膜形成用シートおよび半導体チップの製造方法
KR101555741B1 (ko) * 2010-04-19 2015-09-25 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름
US9196533B2 (en) 2010-04-20 2015-11-24 Nitto Denko Corporation Film for back surface of flip-chip semiconductor, dicing-tape-integrated film for back surface of semiconductor, process for producing semiconductor device, and flip-chip semiconductor device
JP5681376B2 (ja) * 2010-04-20 2015-03-04 日東電工株式会社 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5681375B2 (ja) * 2010-04-20 2015-03-04 日東電工株式会社 半導体装置の製造方法、及び、フリップチップ型半導体装置
US9620455B2 (en) * 2010-06-24 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming anisotropic conductive film between semiconductor die and build-up interconnect structure
JP5918926B2 (ja) * 2010-10-13 2016-05-18 リンテック株式会社 保護膜形成用フィルムおよび半導体チップの製造方法
JP5893250B2 (ja) * 2011-01-31 2016-03-23 リンテック株式会社 チップ用保護膜形成用シート、半導体チップの製造方法および半導体装置
JP5727835B2 (ja) * 2011-03-30 2015-06-03 リンテック株式会社 保護膜形成用フィルム、保護膜形成用シートおよび半導体チップの製造方法
JP2011223014A (ja) * 2011-06-02 2011-11-04 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP5972550B2 (ja) * 2011-09-29 2016-08-17 リンテック株式会社 チップ用樹脂膜形成用組成物、チップ用樹脂膜形成用シートおよび半導体装置の製造方法
US9786541B2 (en) 2011-09-30 2017-10-10 Lintec Corporation Dicing sheet with protective film forming layer and chip fabrication method
JP5972551B2 (ja) * 2011-10-06 2016-08-17 リンテック株式会社 チップ用樹脂膜形成用シートおよび半導体チップの製造方法
WO2013089982A1 (en) * 2011-12-15 2013-06-20 Henkel Corporation Method of preparing an adhesive film into a precut semiconductor wafer shape on a dicing tape
JP5960428B2 (ja) * 2011-12-21 2016-08-02 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5544052B2 (ja) * 2011-12-26 2014-07-09 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
JP2013149737A (ja) 2012-01-18 2013-08-01 Nitto Denko Corp フリップチップ型半導体装置の製造方法
WO2013133268A1 (ja) 2012-03-07 2013-09-12 リンテック株式会社 チップ用樹脂膜形成用シート
JP6000668B2 (ja) * 2012-06-07 2016-10-05 日東電工株式会社 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置
JP6038919B2 (ja) * 2012-07-25 2016-12-07 リンテック株式会社 保護膜形成層、保護膜形成用シート及び半導体装置の製造方法
SG11201503050VA (en) * 2012-08-23 2015-06-29 Lintec Corp Dicing sheet with protective film formation layer and method for producing chip
JP6026222B2 (ja) * 2012-10-23 2016-11-16 株式会社ディスコ ウエーハの加工方法
WO2014083874A1 (ja) 2012-11-30 2014-06-05 リンテック株式会社 保護膜形成用組成物、保護膜形成用シート、及び硬化保護膜付きチップ
KR102140470B1 (ko) 2012-11-30 2020-08-03 린텍 가부시키가이샤 칩용 수지막 형성용 시트 및 반도체 장치의 제조 방법
KR102108776B1 (ko) 2012-12-03 2020-05-11 린텍 가부시키가이샤 보호막 형성용 필름
WO2014087948A1 (ja) 2012-12-03 2014-06-12 リンテック株式会社 保護膜形成用フィルム
US9196559B2 (en) * 2013-03-08 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Directly sawing wafers covered with liquid molding compound
JP6357147B2 (ja) 2013-03-19 2018-07-11 リンテック株式会社 保護膜形成用フィルム
CN105339168B (zh) 2013-03-28 2018-05-29 琳得科株式会社 保护膜形成用复合片、带有保护膜的芯片、以及带有保护膜的芯片的制造方法
CN105264035B (zh) * 2013-06-11 2017-10-13 电化株式会社 粘合片以及使用该粘合片的电子元件的制造方法
CN103646956B (zh) * 2013-12-25 2016-07-06 中国电子科技集团公司第四十四研究所 带保护膜ccd芯片封装工艺
SG11201605781WA (en) * 2014-01-22 2016-09-29 Lintec Corp Protective film-forming film, sheet for forming protective film, complex sheet for forming protective film, and inspection method
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
WO2015146936A1 (ja) 2014-03-24 2015-10-01 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、ワークまたは加工物の製造方法、検査方法、良品と判断されたワーク、および良品と判断された加工物
CN106030763B (zh) 2014-03-28 2019-06-28 琳得科株式会社 保护膜形成用膜及带保护膜的半导体芯片的制造方法
WO2016002080A1 (ja) * 2014-07-04 2016-01-07 リンテック株式会社 保護膜形成用フィルム
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP6585068B2 (ja) * 2014-10-29 2019-10-02 リンテック株式会社 保護膜形成フィルムおよび保護膜形成用複合シート
KR102327141B1 (ko) * 2014-11-19 2021-11-16 삼성전자주식회사 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법
JP6085288B2 (ja) * 2014-12-24 2017-02-22 リンテック株式会社 保護膜形成用フィルムおよび半導体チップの製造方法
JP6454580B2 (ja) 2015-03-30 2019-01-16 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
JP6539919B2 (ja) * 2015-05-25 2019-07-10 リンテック株式会社 半導体装置の製造方法
JP6517588B2 (ja) 2015-05-27 2019-05-22 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
TWI664229B (zh) * 2015-09-16 2019-07-01 日商琳得科股份有限公司 保護膜形成用薄膜
JP6872313B2 (ja) * 2015-10-13 2021-05-19 リンテック株式会社 半導体装置および複合シート
JP6791626B2 (ja) 2015-12-14 2020-11-25 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
JP6721325B2 (ja) 2015-12-14 2020-07-15 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
KR102472267B1 (ko) * 2016-04-28 2022-11-30 린텍 가부시키가이샤 보호막이 형성된 반도체 칩의 제조 방법 및 반도체 장치의 제조 방법
WO2017188216A1 (ja) * 2016-04-28 2017-11-02 リンテック株式会社 保護膜形成用フィルムおよび保護膜形成用複合シート
TWI731964B (zh) * 2016-04-28 2021-07-01 日商琳得科股份有限公司 保護膜形成用複合片
KR101654510B1 (ko) * 2016-05-06 2016-09-05 주식회사 티에스피글로벌 반도체 칩 패키지 마킹 방법
CN107298428B (zh) * 2017-06-27 2019-04-09 北京航天控制仪器研究所 一种用于sog-mems芯片单元分离的方法
JP7025171B2 (ja) * 2017-10-12 2022-02-24 株式会社ディスコ 被加工物の研削方法
US10615075B2 (en) * 2018-06-13 2020-04-07 Texas Instruments Incorporated Dicing a wafer
CN113725169A (zh) * 2021-04-22 2021-11-30 成都芯源系统有限公司 倒装芯片封装单元及相关封装方法
WO2023066463A1 (de) * 2021-10-19 2023-04-27 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum erzeugen und zum bereitstellen von elektronischen bauteilen
KR20230081596A (ko) 2021-11-30 2023-06-07 (주)엠티아이 웨이퍼 레벨용 백사이드 유무기 점착테이프 및 이의 제조 방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2356309A (en) * 1941-05-09 1944-08-22 Gustav W Garbe Construction unit
US2574074A (en) * 1945-11-28 1951-11-06 Nat Steel Corp Building construction
US3034609A (en) * 1960-07-11 1962-05-15 Unistrut Products Company Building partition structure
US3381438A (en) * 1963-12-12 1968-05-07 Hauserman Co E F Reusable wall system
US3349529A (en) * 1965-03-15 1967-10-31 Kaiser Gypsum Company Inc Hollow wall partition system
US3492766A (en) * 1968-05-09 1970-02-03 Mccloskey Grant Corp Adjustable stud
US3623290A (en) * 1969-07-25 1971-11-30 Lucien R Downing Jr Partition wall
US3789567A (en) * 1972-12-29 1974-02-05 American Standard Inc Edge seals for multiple-interfitting partitions
US3897668A (en) * 1974-09-05 1975-08-05 Thomas M Mcdonnell Wall partition arrangement
US4267679A (en) * 1976-12-27 1981-05-19 Steelite, Inc. Insulated building panel wall construction
JPH0616524B2 (ja) 1984-03-12 1994-03-02 日東電工株式会社 半導体ウエハ固定用接着薄板
JPS60223139A (ja) 1984-04-18 1985-11-07 Nitto Electric Ind Co Ltd 半導体ウエハ固定用接着薄板
DE3639266A1 (de) * 1985-12-27 1987-07-02 Fsk K K Haftfolie
US5187007A (en) * 1985-12-27 1993-02-16 Lintec Corporation Adhesive sheets
US4793883A (en) * 1986-07-14 1988-12-27 National Starch And Chemical Corporation Method of bonding a semiconductor chip to a substrate
US4805364A (en) * 1987-02-02 1989-02-21 Smolik Robert A Wall construction
JPH0715087B2 (ja) 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
US5081813A (en) * 1990-02-27 1992-01-21 Allied Constructions Pty. Limited Metal wall frame structure
US5079884A (en) * 1990-06-04 1992-01-14 National Gypsum Company Extendible interconnected Z-studs
US5989377A (en) * 1994-07-08 1999-11-23 Metallized Products, Inc. Method of protecting the surface of foil and other thin sheet materials before and during high-temperature and high pressure laminating
JP3506519B2 (ja) 1995-03-06 2004-03-15 リンテック株式会社 粘接着テープおよびその使用方法
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
JPH09291258A (ja) * 1996-04-26 1997-11-11 Lintec Corp 粘着剤組成物およびこれを用いた粘着シート
DE19649263C1 (de) * 1996-11-28 1998-01-15 Herberts Gmbh Wäßrige Schutzüberzugsmittel und deren Verwendung
JPH10335271A (ja) 1997-06-02 1998-12-18 Texas Instr Japan Ltd ウェハ貼着用シートおよび半導体装置の製造方法
US6023094A (en) * 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
JP3605651B2 (ja) * 1998-09-30 2004-12-22 日立化成工業株式会社 半導体装置の製造方法
EP1125764B1 (en) * 1998-10-01 2007-12-05 Nissha Printing Co., Ltd. Transfer material, surface-protective sheet, and process for producing molded article with these
US6245382B1 (en) 1999-02-24 2001-06-12 Datacard, Inc. Method for making protective film
JP3865184B2 (ja) * 1999-04-22 2007-01-10 富士通株式会社 半導体装置の製造方法
JP3830699B2 (ja) * 1999-11-11 2006-10-04 株式会社東芝 事故点標定システム
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法

Also Published As

Publication number Publication date
MXPA02003032A (es) 2003-08-20
DE60225084T2 (de) 2009-02-19
EP1852906B1 (en) 2015-04-29
US20080260982A1 (en) 2008-10-23
MY135433A (en) 2008-04-30
MY143879A (en) 2011-07-15
JP3544362B2 (ja) 2004-07-21
EP1244143A3 (en) 2004-11-17
CN1684225A (zh) 2005-10-19
TW533532B (en) 2003-05-21
PT2911189T (pt) 2020-05-11
EP1244143B1 (en) 2008-02-20
EP1852906A2 (en) 2007-11-07
EP1852906A3 (en) 2009-04-01
KR100681665B9 (ko) 2021-07-08
US20020137309A1 (en) 2002-09-26
PT1244143E (pt) 2008-03-11
US7235465B2 (en) 2007-06-26
US7408259B2 (en) 2008-08-05
EP1244143A2 (en) 2002-09-25
KR20020075256A (ko) 2002-10-04
PT1852906E (pt) 2015-07-22
US6919262B2 (en) 2005-07-19
DE60225084D1 (de) 2008-04-03
CN100370581C (zh) 2008-02-20
KR100681665B1 (ko) 2007-02-09
US20050186762A1 (en) 2005-08-25
EP2911189A1 (en) 2015-08-26
US20050184402A1 (en) 2005-08-25
CN1375866A (zh) 2002-10-23
JP2002280329A (ja) 2002-09-27
EP2911189B1 (en) 2020-04-29

Similar Documents

Publication Publication Date Title
CN1217406C (zh) 制造背面有保护膜的半导体芯片的方法
CN1261972C (zh) 芯片加载用接合带、载体及包装体、制造、装载及包装方法
CN1218382C (zh) 制造半导体器件的方法
JP4642436B2 (ja) マーキング方法および保護膜形成兼ダイシング用シート
CN100340625C (zh) 压敏胶粘剂片,保护半导体晶片表面的方法以及加工工件的方法
CN1261990C (zh) 带导电体的粘接板、半导体装置的制造方法及半导体装置
CN100337322C (zh) 切割芯片焊接薄膜及固定碎片工件的方法
CN1913113A (zh) 半导体器件及其制造方法
CN1264207C (zh) 半导体器件及其制造方法
CN1722406A (zh) 切割薄片及其制造方法、半导体装置的制造方法
CN1577821A (zh) 层压片
CN1906737A (zh) 晶片加工用带
CN1633487A (zh) 粘合薄片和半导体装置及其制造方法
CN1873924A (zh) 半导体制造方法
CN1703773A (zh) 层压体,以及用该层压体制造超薄基片的方法和设备
CN1280883C (zh) 半导体装置制造用的粘接片
CN1542076A (zh) 粘合剂组合物，粘合膜及使用其的半导体器件
CN1816899A (zh) 切割·小片接合用粘合片以及半导体装置的制造方法
CN1398918A (zh) 热固性树脂组合物
CN1847347A (zh) 半导体装置制造用粘合薄片、半导体装置及其制造方法
JP2008072108A (ja) チップ用保護膜形成用シート
TW201540809A (zh) 黏晶（ｄｉｅ ｂｏｎｄ）薄膜、附有切割片之黏晶薄膜、半導體裝置、及半導體裝置之製造方法
CN1320075C (zh) 可热固化粘合剂组合物,制品,半导体器械和方法
CN100350597C (zh) 用于形成树脂拉杆的带和树脂拉杆
CN1837317A (zh) 半导体装置、半导体芯片装载用基板、它们的制造方法、粘合剂和双面粘合膜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050831