JP2005197572A - 半導体チップの製造方法並びに液晶表示装置の製造方法 - Google Patents

Abstract

【課題】 半導体チップのチッピングに起因する異物の発生を抑制する。
【解決手段】 半導体チップの製造方法において、
主面にスクライブラインによって区画された複数の領域を有し、前記複数の領域の各々に集積回路及び複数の突起状電極が形成された半導体ウエハを準備する工程と、
前記半導体ウエハの主面と反対側の裏面に、この裏面を覆うようにして保護テープを貼り付ける工程と、
前記半導体ウエハの裏面に前記保護テープを貼り付けた状態で、前記スクライブラインに沿って前記半導体ウエハ及び前記保護テープをダイシングして個片化する工程とを有する。
【選択図】 図１３

Description

本発明は、半導体チップの製造技術並びに液晶表示装置の製造技術に関し、特に、ＣＯＧ方式で実装される半導体チップに適用して有効な技術に関するものである。

液晶表示装置として、例えばＣＯＧ(Ｃhip Ｏn Ｇlass)方式を採用する液晶表示装置が知られている。このＣＯＧ方式を採用する液晶表示装置は、一対の透明ガラス基板間に液晶が注入封止された液晶表示パネルと、この液晶表示パネルを駆動制御する駆動回路（集積回路）が搭載された半導体チップ（ＬＣＤドライバ用チップ）とを備えている。

ＬＣＤドライバ用チップは、半導体基板及びこの半導体基板の主面（素子形成面，回路形成面）上に形成された多層薄膜体を主体とする構成になっている。半導体基板の主面には、駆動回路を構成するトランジスタ素子が形成されている。多層薄膜体は、半導体基板の主面上において、絶縁層、配線層の夫々を複数段積み重ねた多層配線構造になっている。半導体基板の主面上、即ちＬＣＤドライバ用チップの主面には駆動回路と電気的に接続された複数の突起電極が配置されている。

ＬＣＤドライバ用チップは、液晶表示パネルを構成する一対の透明ガラス基板のうち、一方の透明ガラス基板の主面（配線形成面）に、接着材を介在して実装されている。接着材としては、例えばエポキシ系の熱硬化性樹脂の中に多数の導電粒子が混入されたシート状の異方性導電膜（ＡＣＦ：Ａnisotropic Ｃonductive Ｆilm）が使用されている。

なお、ＣＯＧ方式を採用する液晶表示装置については、例えば、特開２００２−２５８３１７号公報に記載されている。

特開２００２−２５８３１７号公報

ＬＣＤドライバ用チップは、例えば単結晶シリコンからなる半導体基板を主体に構成されている。このようなＬＣＤ用チップは、一般的に、半導体ウエハ（半導体基板）の主面（回路形成面，素子形成面）にスクライブラインによって区画された複数のチップ形成領域を形成し、その後、スクライブラインに沿って半導体ウエハをダイシングすることによって形成される。

単結晶シリコンからなる半導体ウエハは硬くて脆い性質があるため、ダイシングによって形成されたＬＣＤ用チップにおいては、裏面側における周縁部（切断面と裏面とが交わる角部）に微細な欠けおよび亀裂（チッピング）が発生する。このようなチッピングは、ＬＣＤドライバ用チップの半導体基板から分離する欠片（シリコン屑）の発生要因となり、半導体チップから異物が発生する。

ＬＣＤドライバ用チップから発生した異物は、何らかの影響でＬＣＤドライバ用チップの主面に形成された突起状電極間に付着し、隣り合う突起状電極が短絡するといった不具合の要因となる。また、ＡＣＦを介在して液晶表示パネルにＬＣＤドライバ用チップを実装する時、何らかの影響でＡＣＦに異物が混入し、実装不良の要因ともなる。

特に、ＬＣＤドライバ用チップにおいては、液晶表示パネルの表示部の大型化に伴って小型化の傾向にあり、更に表示部の画素数の増加に伴って多ピン化の傾向にあるため、突起状電極間の間隔が狭くなっている。例えば突起状電極間の間隔は５０μｍ以下である。最も狭いものでは、例えば１５μｍ程度に狭くなっている。従って、ＬＣＤドライバ用チップのチッピングに起因する異物の発生を抑制することは重要である。

本発明の目的は、半導体チップのチッピングに起因する異物の発生を抑制することが可能な技術を提供することにある。

本発明の他の目的は、液晶表示装置の製造歩留まり向上を図ることが可能な技術を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）半導体チップの製造方法において、
主面にスクライブラインによって区画された複数の領域を有し、前記複数の領域の各々に集積回路及び複数の突起状電極が形成された半導体ウエハを準備する工程と、
前記半導体ウエハの主面と反対側の裏面に、この裏面を覆うようにして保護テープを貼り付ける工程と、
前記半導体ウエハの裏面に前記保護テープを貼り付けた状態で、前記スクライブラインに沿って前記半導体ウエハ及び前記保護テープをダイシングして個片化する工程とを有する。

（２）前記手段（１）に記載の半導体チップの製造方法において、
前記保護テープを貼り付ける工程の前に、前記半導体ウエハの裏面側に前記半導体ウエハの厚さを薄くする加工を施す工程を有する。

（３）前記手段（１）に記載の半導体チップの製造方法において、
前記スクライブラインには、検査用電極パッドが形成されており、
前記半導体ウエハ及び前記保護テープの個片化工程は、前記検査用電極パッドよりも広いダイシングブレードを使用して前記半導体ウエハの主面側をダイシングする工程と、その後、前記検査用電極パッドよりも狭い幅のダイシングブレードを使用して前記半導体ウエハ及び前記保護テープをダイシングする工程とを含む。

（４）液晶表示装置の製造方法において、
主面にスクライブラインによって区画された複数の領域を有し、前記複数の領域の各々に集積回路及び複数の突起状電極が形成された半導体ウエハを準備する工程と、
前記半導体ウエハの主面と反対側の裏面に、この裏面を覆うようにして保護テープを貼り付ける工程と、
前記半導体ウエハの裏面に前記保護テープを貼り付けた状態で、前記スクライブラインに沿って前記半導体ウエハ及び前記保護テープをダイシングして、各々が前記集積回路及び前記複数の突起状電極を有する複数の半導体チップを形成する工程と、
前記複数の半導体チップ形成工程の後、液晶表示パネルに前記半導体チップを実装する工程とを有する。

（５）前記手段（４）に記載の液晶表示装置の製造方法において、
前記保護テープを貼り付ける工程の前に、前記半導体ウエハの裏面側に前記半導体ウエハの厚さを薄くする加工を施す工程を有する。
（６）前記手段（４）に記載の液晶表示装置の製造方法において、
前記スクライブラインには、検査用電極パッドが形成されており、
前記半導体ウエハ及び前記保護テープの個片化工程は、前記検査用電極パッドよりも広いダイシングブレードを使用して前記半導体ウエハの主面側をダイシングする工程と、その後、前記検査用電極パッドよりも狭い幅のダイシングブレードを使用して前記検査用電極パッドよりも広いダイシングブレードによりダイシングされた箇所からさらに前記半導体ウエハ及び前記保護テープをダイシングする工程とを含む。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

本発明によれば、半導体チップのチッピングに起因する異物の発生を抑制することができる。

本発明によれば、液晶表示装置の製造歩留まり向上を図ることができる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

（実施形態１）
本実施形態１では、ＣＯＧ方式を採用する液晶表示装置に本発明を適用した例について説明する。

図１乃至図１５は、本実施形態１の液晶表示装置に係わる図であり、
図１は、液晶表示装置の概略構成を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のａ−ａ線に沿う模式的断面図）、
図２は、図１の液晶表示装置に組み込まれた半導体チップの概略構成を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｂ−ｂ線に沿う模式的断面図，（ｃ）は模式的底面図）、
図３は、図２（ａ）の一部を拡大した模式的平面図、
図４は、液晶表示装置の製造において、半導体チップの製造工程を示す図（（ａ）は半導体ウエハの模式的平面図，（ｂ）は半導体ウエハの模式的断面図）、
図５は、液晶表示装置の製造において、図４に続く半導体チップの製造工程を示す図（（ａ）は半導体ウエハの模式的平面図，（ｂ）は半導体ウエハの模式的断面図）、
図６（ａ）は図５の一部を拡大した模式的平面図，図６（ｂ）は（ａ）のｃ−ｃに沿う模式的断面図、
図７は、図６（ａ）の一部を拡大した模式的平面図、
図８は、図７のｄ−ｄ線に沿う模式的断面図、
図９は、液晶表示装置の製造において、図５に続く半導体チップの製造工程を示す図（（ａ）は半導体ウエハの模式的断面図，（ｂ）は（ａ）の一部を拡大した模式的断面図）、
図１０は、液晶表示装置の製造において、図９に続く半導体チップの製造工程を示す図（（ａ）はダイシングテープに半導体ウエハを搭載した状態を示す模式的断面図，（ｂ）は（ａ）の一部を拡大した模式的断面図）、
図１１は、液晶表示装置の製造において、図１０に続く半導体チップの製造工程を示す図（（ａ）は半導体ウエハの一部を示す模式的平面図，（ｂ）は（ａ）のｅ−ｅ線に沿う模式的断面図）、
図１２は、図１１（ｂ）の一部を拡大した模式的断面図、
図１３は、液晶表示装置の製造において、図１１に続く半導体チップの製造工程を示す図（（ａ）は半導体ウエハの一部を示す模式的平面図，（ｂ）は（ａ）のｆ−ｆ線に沿う模式的断面図）、
図１４は、図１３（ｂ）の一部を拡大した模式的断面図、
図１５は、液晶表示装置の製造において、組み立てプロセスを示す図（（ａ）乃至（ｄ）は模式的断面図）である。

図１（ａ），（ｂ）に示すように、本実施形態１の液晶表示装置１は、液晶表示パネル２、ＬＣＤドライバ用チップ（半導体チップ）１０及びフレキシブルプリント回路基板（ＦＰＣ：Ｆlexible Ｐrinted Ｃircuit Ｂoard）９等を有する構成になっている。ＬＣＤドライバ用チップ１０には、集積回路として、例えば液晶表示パネル２を駆動制御する駆動回路が搭載されている。

液晶表示パネル２は、図１（ｂ）に示すように、基板３、基板４の夫々がシール材５を介在して互いに接着固定され、基板３、基板４、シール材５の夫々で規定された領域内に液晶６が注入封止された構成になっている。基板３及び基板４としては、例えば透明のガラス材からなる基板が用いられている。

シール材５で規定された領域内において、基板４の主面にはＸ方向に延在する帯状のコモン電極がＹ方向に所定の間隔を置いて複数本配置され、基板３の主面にはＹ方向に延在する帯状のセグメント電極がＸ方向に所定の間隔を置いて複数本配置されている。セグメント電極とコモン電極とは互いに直交し、セグメント電極とコモン電極との交差部が画素領域となる。セグメント電極、コモン電極の夫々は透明導電膜である例えばＩＴＯ膜３ａで形成されている。

基板３の主面には、シール材５で規定された領域外（基板４の周囲の一部）において、複数の配線が配置されている。この複数の配線は、複数のセグメント電極及び複数のコモン電極とＬＣＤドライバ用チップ１０の駆動回路とを電気的に接続するための複数の配線を含み、更にＬＣＤドライバ用チップ１０の駆動回路とＦＰＣ９とを電気的に接続するための複数の配線を含んでいる。この複数の配線においても、透明導電膜である例えばＩＴＯ膜３ａで形成されている。

ＦＰＣ９の一端側は、基板３の端部において、基板３の複数の配線と電気的にかつ機械的に接続されている。このＦＰＣの他端側は、中央処理装置(ＣＰＵ)等が搭載されたプリント配線基板等に接続される。

ＬＣＤドライバ用チップ１０は、図２（ａ），（ｂ）及び（ｃ）に示すように、互いに反対側に位置する主面（回路形成面，素子形成面）１０ｘ及び１０ｙを有し、主面１０ｘには複数の突起状電極１１が配置され、裏面１０ｙにはその裏面１０ｙを覆うようにして保護テープ１２が貼り付けられている。

ＬＣＤドライバ用チップ１０は、厚さ方向と交差する平面形状が方形状になっており、本実施形態１においては、例えば１８．６５ｍｍ×２．６３ｍｍの長方形になっている。ＬＣＤドライバ用チップ１０は、例えば、単結晶シリコンからなる半導体基板及びこの半導体基板上に形成された多層薄膜体２３（図８参照）を主体として構成されている。半導体基板の主面には、駆動回路（集積回路）を構成するトランジスタ素子が形成されている。多層薄膜体は、半導体基板の主面上において、絶縁層、配線層の夫々を複数段積み重ねた多層配線構造になっている。

ＬＣＤドライバ用チップ１０の主面１０ｘには、駆動回路と電気的に接続された複数の突起状電極１１が配置されている。この複数の突起状電極１１は、主にＬＣＤドライバ用チップ１０の一方の長辺に沿って配置された第１の複数の突起状電極１１ａと、主にＬＣＤドライバ用チップ１０の一方の長辺と反対側の他方の長辺に沿って配置された第２の複数の突起状電極１１ｂとを含んでいる。第１の複数の突起状電極１１aは駆動回路の入力電源として設けられ、第２の複数の突起状電極１１ｂは駆動回路の出力電源として設けられている。第１の複数の突起状電極１１aの数は、例えば１４３個である。また第２の複数の突起状電極１１ｂの数は、例えば５７２個であり、第１の複数の突起状電極１１aの数よりも多く配置されている。第２の複数の突起状電極１１ｂは、第１の複数の突起状電極１１ａよりも狭い配列ピッチで配置され、隣り合う第２の突起状電極１１ｂ間の間隔は、隣り合う第１の突起状電極１１ａ間の間隔よりも狭くなっている。本実施形態１において、第２の突起状電極１１ｂ間の間隔１１ｔ（図３参照）は、例えば５０μｍ程度になっている。また第１の突起状電極１１ａ間の間隔１１ｕ(図３参照)は、例えば１００μｍ程度になっている。また、第１の突起状電極１１ａと第２の突起状電極１１ｂの高さは、例えば１５μｍである。突起状電極１１としては、例えば金（Ａｕ）膜からなる突起状電極が用いられている。このＡｕ膜からなる突起状電極は、例えばメッキ法によって微細に形成することができる。保護テープ１２としては、例えば、ポリイミド系樹脂からなる樹脂基材の片面（一表面）に、ポリエーテルアミドイミド系又はエポキシ系の熱硬化性樹脂からなる接着層（粘着層）を有する保護テープが用いられている。保護テープ１２は、後で詳細に説明するが、半導体ウエハをスクライブラインに沿ってダイシングする工程の前に、半導体ウエハの裏面に熱圧着（ラミネート加工）によって張り付けられる。

ＬＣＤドライバ用チップ１０は、図１（ａ）及び（ｂ）に示すように、液晶表示パネル２を構成する一対の基板（３，４）のうち、一方の基板３の主面（配線形成面）とＬＣＤドライバ用チップ１０の主面１０ｘとの間に接着材７を介在した状態で、一方の基板３の主面に、透明導電膜である例えばＩＴＯ膜３ａと接触するように実装されている。接着材７としては、例えば、エポキシ系の熱硬化性樹脂の中に多数の導電粒子が混入されたシート状の異方性導電膜（ＡＣＦ：Ａnisotropic Ｃonductive Ｆilm）が使用されている。

ＦＰＣ９の一端側は、図１（ａ）及び（ｂ）に示すように、ＬＣＤドライバ用チップ１０よりも外側において、基板３の主面に接着材８を介在して接着されている。接着材８としては、例えばＡＣＦが用いられている。

次に、液晶表示装置１の製造について、図４乃至図１５を用いて説明する。まず最初にＬＣＤドライバ用チップの製造について説明し、その後、液晶表示装置１の組立について説明する。

まず、図４（ａ）及び（ｂ）に示す半導体ウエハ２０を準備する。半導体ウエハ２０としては、例えば単結晶シリコンからなる半導体ウエハを用いる。

次に、図５（ａ），（ｂ）及び図６（ａ），（ｂ）に示すように、半導体ウエハ２０の主面（回路意形成面，素子形成面）２０ｘに、駆動回路（集積回路）及び複数の突起状電極１１を有する複数のチップ形成領域２１を行列状に形成する。複数のチップ形成領域２１は、スクライブ領域（スクライブライン，分離領域，ダイシング領域）２２によって区画され、互いに離間された状態で配置されている。複数のチップ形成領域２１は、半導体ウエハ２０の主面２０ｘに、主として、トランジスタ素子、多層薄膜体２３（図８参照）、突起状電極１１等を形成することによって形成される。多層薄膜体２３は、半導体ウエハ２０の主面２０ｘ上において、絶縁層、配線層２４の夫々を複数段積み重ねることによって形成される。

この工程において、図７及び図８に示すように、チップ形成領域２１に形成された駆動回路（集積回路）の動作を評価するための検査用電極パッド２６も形成される。検査用電極パッド２６は、スクライブ領域２２に形成される。検査用電極パッド２６は、多層薄膜体２３の最上層の配線層に形成され、多層薄膜体２３の最上層の絶縁層（最終保護膜）に形成されたボンディング開口２５から露出している。検査用電極パッド２６は、厚さ方向と交差する平面形状が方形状になっており、本実施形態１では、例えば６０μｍ×７５μｍの長方形になっている。

次に、各々のチップ形成領域２１の駆動回路を電気的に検査するためのテストをプローブカードを用いて行う。プローブ検査は、検査用電極パッド２６にプローブカードのプローブ針を圧接して行う。

次に、図９（ａ），（ｂ）に示すように、半導体ウエハ２０の主面２０ｘと反対側の裏面２０ｙに、この裏面２０ｙを覆うようにして保護テープ１２を貼り付ける。保護テープ１２としては、例えば、ポリイミド系樹脂からなる樹脂基材の片面（一表面）に、ポリエーテルアミドイミド系又はエポキシ系の熱硬化性樹脂からなる接着層（粘着層）を有する保護テープを用いる。保護テープ１２の貼り付けは、半導体ウエハ２０の裏面２０ｙと保護テープ１２の接着層とが向かい合う状態で熱圧着（ラミネート加工）することによって行われる。

次に、半導体ウエハ２０の裏面２０ｙに保護テープを貼り付けた状態で、ロットトレースするため保護テープ１２上にレーザーマーク処理（マーク工程）を施す。

次に、図１０（ａ），（ｂ）に示すように、リング状の治具３１に支持されたダイシングテープ３０に半導体ウエハ２０を貼り付ける。ダイシングテープ３０は、例えば、ポリ塩化ビニル系の樹脂からなる樹脂基材の片面（一表面）に、アクリル系の樹脂からなる粘着層を有するダイシングテープが用いられている。半導体ウエハ２０の貼り付けは、ダイシングテープ３０の粘着層側の主面と半導体ウエハ２０の裏面２０ｙとが向かい合う状態、換言すればダイシングテープ３０の主面と保護テープ１２とが向かい合う状態、更に換言すればダイシングテープ３０の主面に保護テープ１２が接する状態で行われる。

次に、半導体ウエハ２０のスクライブ領域２２に沿って半導体ウエハ２０をダイシングして、半導体ウエハ２０を複数のＬＣＤドライバ用チップ１０に個片化（分割）する。半導体ウエハ２０の個片化は、ステップカット法、即ち２回のダイシング（第１及び第２のダイシング）によって行う。

第１のダイシングは、半導体ウエハ２０のスクライブ領域２２の幅よりも狭く、検査用電極パッド２６の幅よりも広い幅の第１のダイシングブレード３５を使用し、図１１（ａ），（ｂ）に示すように、半導体ウエハ２０の主面２０ｘ側をダイシングして、図１２に示すように、スクライブ領域２２に幅３２ａの溝３２を形成する。第１のダイシングは、検査用電極パッド２６を切削し、第１のダイシングブレード３５が半導体ウエハ２０の表層部（基板の表層部）を切削する程度の深さで行う。

第２のダイシングは、半導体ウエハ２０のスクライブ領域２２の幅よりも狭く、検査用電極パッド２６の幅よりも狭い、換言すれば第１のダイシングブレード３５の幅よりも狭い幅の第２のダイシングブレード３６を使用し、溝３２の底面下における半導体ウエハ２０及び保護テープ１２をダイシングして、図１３（ａ），（ｂ）及び図１４に示すように、溝３２の幅３２ａよりも狭い幅３３ａの切断部３３を形成する。第２のダイシングは、第２のダイシングブレード３６が少なくともダイシングテープ３０の粘着層に到達する程度の深さで行う。この工程により、図２及び図３に示すＬＣＤドライバ用チップ１０が複数形成される。

次に、液晶表示装置１の組立について、図１５を用いて説明する。

まず、液晶表示パネル２及びＬＣＤドライバ用チップ１０を準備し、その後、図１５（ａ）に示すように、基板３の主面のチップ搭載領域に、接着材７として例えばＡＣＦを貼り付ける（以下、ＡＣＦ(７)という）。

次に、図１５（ｂ）に示すように、ＡＣＦ（７）上にＬＣＤドライバ用チップ１０を位置決めし、その後、基板３及びＬＣＤドライバ用チップ１０を加熱した状態で、図１５（ｃ）に示すように、基板３の主面にＬＣＤドライバ用チップ１０を圧着する。ＬＣＤドライバ用チップ１０の圧着は、ＡＣＦ（７）の熱硬化性樹脂が硬化するまで行う。この工程により、ＬＣＤドライバ用チップ１０はＡＣＦ（７）の樹脂により基板３の主面に接着され、ＬＣＤドライバ用チップ１０の突起状電極１１は、ＡＣＦ（７）の導電粒子を介在して基板３の主面の配線と電気的に接続される。

次に、図１５（ｄ）に示すように、チップ搭載領域よりも外側において、基板３の主面に接着材８を介在してＦＰＣ９の一端側を接着固定する。接着材８としては、例えばＡＣＦを使用する（以下、ＡＣＦ(８)という）。ＦＰＣ９の接着固定は、まず、基板３の主面にＡＣＦ（８）を貼り付け、その後、ＡＣＦ（８）上にＦＰＣ９の一端側を位置決めし、その後、基板３及びＦＰＣ９を加熱した状態で、基板３の主面にＦＰＣ９の一端側を圧着することによって行われる。この工程により、本実施形態１の液晶表示装置１がほぼ完成する。

ところで、単結晶シリコンからなる半導体ウエハ３０は硬くて脆い性質があるため、半導体ウエハをダイシングして形成されたＬＣＤドライバ用チップ１０においては、裏面１０ｙ側における周縁部（切断面と裏面とが交わる角部）に、微細な欠けや亀裂（チッピング）が発生する。このようなチッピングは、ＬＣＤドライバ用チップ１０の半導体基板から分離する欠片（シリコン屑）の発生要因となり、ＬＣＤドライバ用チップ１０から異物が発生する。

本実施形態１では、半導体ウエハ２０の裏面２０ｙに保護テープ１２を貼り付けた状態で、スクライブ領域２２に沿って半導体ウエハ２０及び保護テープ１２をダイシングして個片化しているため、ＬＣＤドライバ用チップ１０の裏面１０ｙの周縁部のチッピングに起因する異物（欠片，シリコン屑）の発生を抑制することができる。また、ＬＣＤドライバ用チップ１０裏面１０ｙの周縁部に発生するチッピングも抑制することができる。これにより、何らかの影響でＬＣＤドライバ用チップ１０の主面１０ｘに形成された突起状電極１１間に異物が付着し、隣り合う突起状電極１１が短絡するといった不具合を抑制でき、また、ＡＣＦを介在して液晶表示パネル２にＬＣＤドライバ用チップ１０を実装する時、何らかの影響でＡＣＦに異物が混入し発生する実装不良を抑制できるため、液晶表示装置１の製造歩留まり向上を図ることができる。

ＬＣＤドライバ用チップ１０の裏面１０ｙの周縁部におけるチッピングは、幅の狭いダイシングブレードを使用し、ダイシング時の切削抵抗を小さくすることによって抑制することができる。しかしながら、スクライブ領域２２の検査用電極パッド２６の幅よりも狭い幅のダイシングブレードを使用した場合、ダイシングブレードの回転によって残存する検査用電極パッド２６の一部がめくれ上がり、他の検査用電極パッド２６の一部に接触するといった不具合や、突起状電極１１と接触するといった不具合が発生し易くなる。

これに対し、本実施形態１では、検査用電極パッド２６の幅よりも広い幅の第１のダイシングブレード３５を使用して、半導体ウエハ２０の主面に到達する深さでダイシングし、その後、検査用電極パッド２６の幅（第１のダイシングブレードの幅）よりも狭い幅の第２のダイシングブレード３６を使用して、ダイシングテープ３０に到達する深さでダイシングしているため、残存する検査用電極パッド２６の一部に起因する不具合、及びＬＣＤドライバ用チップ１０の裏面１０ｙの周縁部におけるチッピングの発生を抑制することができる。

保護テープ１２を用いるだけでなく、このステップカット法により個片化することで、ＬＣＤドライバ用チップ１０の裏面１０ｙの周縁部におけるチッピングをさらに抑制できる。

また、保護テープ１２をＬＣＤドライバ用チップ１０の裏面１０ｙに貼り付けたまま基板実装するため、基板実装後にＬＣＤドライバ用チップ１０の裏面１０ｙの周縁部におけるチッピングが生じたとしても、保護テープ１２により欠片（シリコン屑）の飛散を防止することができるため、さらに製造歩留まりの向上を図ることができる。

なお、ＬＣＤドライバ用チップ１０の裏面１０ｙの周縁部におけるチッピングの抑制は、保護テープ１２の粘着力、即ち半導体ウエハ２０の裏面と保護テープ１２との接着力に影響するため、保護テープ１２の粘着力は、ダイシングテープ３０の粘着力よりも高くすることが望ましい。

また、ＬＣＤドライバ用チップ１０の裏面１０ｙの周縁部におけるチッピングの抑制は、保護テープ１２の弾性率に影響するため、保護テープ１２としては、半導体ウエハ２０よりも弾性率が低く、ダイシングテープ３０よりも弾性率が高いものを使用することが望ましい。

ＬＣＤドライバ用チップ１０の裏面１０ｙの周縁部のチッピングに起因する異物がＬＣＤドライバ用チップ１０の突起状電極１１間に付着し、隣り合う突起状電極１１が短絡する不具合は、突起状電極１１間の間隔が狭くなるに従って発生し易くなる。従って、本発明は、隣り合う突起状電極１１間の間隔が５０μｍ以下で配置された突起状電極１１を有するＬＣＤドライバ用チップ１０の形成に特に有効である。

また、本発明は、縦、横の比が５倍以上の長方形からなるチップ形成領域を有する半導体ウエハ２０を個片化してＬＣＤドライバ用チップ１０を形成する場合に特に有効である。

なお、本実施形態１では、接着材７としてＡＣＦを用いた例について説明したが、本発明は、接着材７として、例えばシート状の非導電性樹脂（ＮＣＦ：Ｎon Ｃonductive Ｆilm）や、ペースト状の異方導電性樹脂（ＡＣＰ：Ａnisotropic Ｃonductive Ｐeste ）を用いてＬＣＤドライバ用チップ１０を実装する場合においても適用することができる。

また、本実施形態１では、第１の突起状電極の間隔１１ｕと第２の突起状電極の間隔１１ｔが異なるものについて説明したが、本発明はこれに限るものではなく、第１の突起状電極の間隔１１ｕと第２の突起状電極の間隔１１ｔが同じ場合においても適用することができる。

（実施形態２）
本実施形態２では、実施形態１の変形例について、図１６を用いて説明する。図１６は、本発明の実施形態２である液晶表示装置の製造において、半導体チップの製造工程を示す図（（ａ）は半導体ウエハの主面にチップ形成領域を形成した状態を示す模式的断面図，（ｂ）は半導体ウエハの厚さを薄くした状態を示す模式的断面図，（ｃ）は半導体ウエハの裏面に保護テープを貼り付けた状態を示す模式的断面）である。

本実施形態２のＬＣＤドライバ用チップ１０の製造は、半導体ウエハ２０の主面２０ｘに、複数のチップ形成領域２１を形成する工程（図１６（ａ）参照）の後であって、半導体ウエハ２０の裏面２０ｙに保護テープ１２を貼り付ける工程（図１６（ｃ）参照）の前に、半導体ウエハ２０の裏面２０ｙ側に半導体ウエハ２０の厚さを薄くする加工を施す工程（図１６（ｂ）参照）を有する。このように、半導体ウエハ２０の裏面２０ｙに保護テープ１２を貼り付ける工程の前に、半導体ウエハ２０の裏面２０ｙ側に半導体ウエハ２０の厚さを薄くする加工を施す工程を有することにより、ＬＣＤドライバ用チップ１０の薄型化を図ることができると共に、半導体ウエハ２０の裏面の汚染物質を除去できるため、半導体ウエハ２０の裏面２０ｙと保護テープ１２との接着力を高めることができる。

以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の実施形態１である液晶表示装置の概略構成を示す図（（ａ）は模式的平面図，（ｂ）はａ−ａ線に沿う模式的断面図）である。 図１の液晶表示装置に組み込まれた半導体チップの概略構成を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｂ−ｂ線に沿う模式的断面図，（ｃ）は模式的底面図）である。 図２（ａ）の一部を拡大した模式的平面図である。 本発明の実施形態１である液晶表示装置の製造において、半導体チップの製造工程を説明するための図（（ａ）は半導体ウエハの模式的平面図，（ｂ）は半導体ウエハの模式的断面図）である。 本発明の実施形態１である液晶表示装置の製造において、図４に続く半導体チップの製造工程を示す図（（ａ）は半導体ウエハの模式的平面図，（ｂ）は半導体ウエハの模式的断面図）である。 （ａ）は図５の一部を拡大した模式的平面図，（ｂ）は（ａ）のｃ−ｃに沿う模式的断面図である。 図６（ａ）の一部を拡大した模式的平面図である。 図７のｄ−ｄ線に沿う模式的断面図である。 本発明の実施形態１である液晶表示装置の製造において、図５に続く半導体チップの製造工程を示す図（（ａ）は半導体ウエハの模式的断面図，（ｂ）は（ａ）の一部を拡大した模式的断面図）である。 本発明の実施形態１である液晶表示装置の製造において、図９に続く半導体チップの製造工程を示す図（（ａ）はダイシングテープに半導体ウエハを搭載した状態を示す模式的断面図，（ｂ）は（ａ）の一部を拡大した模式的断面図）である。 本発明の実施形態１である液晶表示装置の製造において、図１０に続く半導体チップの製造工程を示す図（（ａ）は半導体ウエハの一部を示す模式的平面図，（ｂ）は（ａ）のｅ−ｅ線に沿う模式的断面図）である。 図１１（ｂ）の一部を拡大した模式的断面図である。 本発明の実施形態１である液晶表示装置の製造において、図１１に続く半導体チップの製造工程を示す図（（ａ）は半導体ウエハの一部を示す模式的平面図，（ｂ）は（ａ）のｆ−ｆ線に沿う模式的断面図）である。 図１３（ｂ）の一部を拡大した模式的断面図である。 本発明の実施形態１である液晶表示装置の製造において、組み立てプロセスを示す図（（ａ）乃至（ｄ）は模式的断面図）である。 本発明の実施形態２である液晶表示装置の製造において、半導体チップの製造工程を示す図（（ａ）は半導体ウエハの主面にチップ形成領域を形成した状態を示す模式的断面図，（ｂ）は半導体ウエハの厚さを薄くした状態を示す模式的断面図，（ｃ）は半導体ウエハの裏面に保護テープを貼り付けた状態を示す模式的断面）である。

符号の説明

１…液晶表示装置、２…液晶表示パネル、３，４…基板、５…シール材、６…液晶、７，８…接着材（ＡＣＦ）、９…フレキシブルプリント回路基板（ＦＰＣ）、
１０…半導体チップ、１１…突起状電極、１２…保護テープ、
２０…半導体ウエハ、２１…チップ形成領域、２２…スクライブ領域、２３…多層薄膜体、２４…配線層、２５…ボンディング開口、２６…検査用電極パッド、
３０…ダイシングテープ、３１…治具、３５…第１のダイシングブレード、３６…第２のダイシングブレード。

Claims (13)

1. 主面と、前記主面と反対側の裏面と、前記主面にスクライブラインによって区画された複数の領域を有し、前記複数の領域の各々に集積回路及び第１の複数の突起状電極及び第２の複数の突起状電極が形成された半導体ウエハを準備する工程と、
   前記半導体ウエハの裏面を覆うようにして保護テープを貼り付ける工程と、
   前記半導体ウエハの裏面に前記保護テープを貼り付けた状態で、前記スクライブラインに沿って前記半導体ウエハ及び前記保護テープをダイシングして個片化する工程とを有することを特徴とする半導体チップの製造方法。
2. 請求項１に記載の半導体チップの製造方法において、
   前記半導体ウエハの各領域における前記第２の複数の突起状電極の数は、前記第１の複数の突起状電極の数よりも多く配置されていることを特徴とする半導体チップの製造方法。
3. 請求項１に記載の半導体チップの製造方法において、
   前記半導体ウエハの各領域は、縦、横の比が５倍以上の長方形になっていることを特徴とする半導体チップの製造方法。
4. 請求項１に記載の半導体チップの製造方法において、
   前記半導体ウエハの各々の領域に形成された集積回路は、液晶表示パネルを駆動制御する駆動回路であることを特徴とする半導体チップの製造方法。
5. 請求項１に記載の半導体チップの製造方法において、
   前記半導体ウエハ及び保護テープの個片化は、前記保護テープを介在してダイシングテープに前記半導体ウエハの裏面側を貼り付けた状態で行われ、
   前記保護テープの硬さは、前記半導体ウエハよりも柔らかく、前記ダイシングテープよりも硬いことを特徴とする半導体チップの製造方法。
6. 請求項１に記載の半導体チップの製造方法において、
   前記半導体ウエハ及び保護テープの個片化は、前記保護テープを介在してダイシングテープに前記半導体ウエハの裏面側を貼り付けた状態で行われ、
   保護テープの粘着力は、前記ダイシングテープの粘着力よりも高いことを特徴とする半導体チップの製造方法。
7. 請求項１に記載の半導体チップの製造方法において、
   前記保護テープを貼り付ける工程の前に、前記半導体ウエハの裏面側に前記半導体ウエハの厚さを薄くする加工を施す工程を有することを特徴とする半導体チップの製造方法。
8. 請求項１に記載の半導体チップの製造方法において、
   前記スクライブラインには、検査用電極パッドが形成されており、
   前記半導体ウエハ及び前記保護テープの個片化工程は、第１のダイシングブレードを使用して前記半導体ウエハの主面側をダイシングする工程と、その後、第２のダイシングブレードを使用して前記第１のダイシングブレードによりダイシングされた箇所からさらに前記半導体ウエハ及び前記保護テープをダイシングする工程とを含むことを特徴とする半導体チップの製造方法。
9. 請求項１に記載の半導体チップの製造方法において、
   前記個片化する工程の前に、前記保護テープ上にレーザーマークする工程を含むことを特徴とする半導体チップの製造方法。
10. 主面にスクライブラインによって区画された複数の領域を有し、前記複数の領域の各々に集積回路及び複数の突起状電極が形成された半導体ウエハを準備する工程と、
    前記半導体ウエハの主面と反対側の裏面に、この裏面を覆うようにして保護テープを貼り付ける工程と、
    前記半導体ウエハの裏面に前記保護テープを貼り付けた状態で、前記スクライブラインに沿って前記半導体ウエハ及び前記保護テープをダイシングして、各々が前記集積回路及び前記複数の突起状電極を有する複数の半導体チップを形成する工程と、
    前記複数の半導体チップ形成工程の後、液晶表示パネルに前記半導体チップを実装する工程とを有することを特徴とする液晶表示装置の製造方法。
11. 請求項１０に記載の液晶表示装置の製造方法において、
    前記半導体チップは、多数の導電粒子が混入された樹脂を介在して実装されることを特徴とする液晶表示装置の製造方法。
12. 請求項１０に記載の液晶表示装置の製造方法において、
    前記保護テープを貼り付ける工程の前に、前記半導体ウエハの裏面側に前記半導体ウエハの厚さを薄くする加工を施す工程を有することを特徴とする液晶表示装置の製造方法。
13. 請求項１０に記載の液晶表示装置の製造方法において、
    前記スクライブラインには、検査用電極パッドが形成されており、
    前記半導体ウエハ及び前記保護テープの個片化工程は、第１のダイシングブレードを使用して前記半導体ウエハの主面側をダイシングする工程と、その後、第２のダイシングブレードを使用して前記第１のダイシングブレードによりダイシングされた箇所からさらに前記半導体ウエハ及び前記保護テープをダイシングする工程とを含むことを特徴とする液晶表示装置の製造方法。
    

Images