CN1181718C - 多层电路板及其制造方法 - Google Patents

多层电路板及其制造方法 Download PDF

Info

Publication number
CN1181718C
CN1181718C CNB011401311A CN01140131A CN1181718C CN 1181718 C CN1181718 C CN 1181718C CN B011401311 A CNB011401311 A CN B011401311A CN 01140131 A CN01140131 A CN 01140131A CN 1181718 C CN1181718 C CN 1181718C
Authority
CN
China
Prior art keywords
layer
multilayer circuit
conductive layer
substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011401311A
Other languages
English (en)
Other versions
CN1356863A (zh
Inventor
Ұұ������
内野野良幸
泽田和男
ʷ
正木康史
武藤正英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000360220A external-priority patent/JP3888052B2/ja
Priority claimed from JP2000367091A external-priority patent/JP2002171067A/ja
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Publication of CN1356863A publication Critical patent/CN1356863A/zh
Application granted granted Critical
Publication of CN1181718C publication Critical patent/CN1181718C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3493—Moulded interconnect devices, i.e. moulded articles provided with integrated circuit traces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一种具有减小厚度的多层电路的模制互连器件(MID)作为多层电路板，在多层电路中高可靠性地形成层与层的互连。多层电路板包括具有第一表面和第二表面的基板，该第二表面从该第一表面的端部延伸，而使该第一、第二表面之间的角度大于或等于90°，形成在第一表面上并构成多个电路层的多层电路。每个电路层提供有具有所需电路图形的导电层和通过成膜方法形成在导电层上的绝缘层。通过形成在所述基板第二表面上的第二导电层构成多层电路的层与层的连接。

Description

多层电路板及其制造方法
技术领域
本发明涉及多层电路板，尤其涉及具有减小厚度的高可靠性地形成层与层的连接的多层电路的模制互连器件(MID)，以及这种多层电路板的制造方法。
背景技术
近年来，通过在注模基板上三维地形成电路图形而获得的模制互连器件(MID)从电子器件重量和尺寸减小的观点以及出于对电路设计灵活性的改善和获得高密度布线的目的得到人们的注意。
例如，公开号为7-170077的早期日本专利公开了一种制造注模电路部件的方法。按照这种方法，如图19A所示，预先生产出多个注模电路构件(1P，2P)，每个电路构件在其顶表面和底表面上具有导电电路图形(5P，6P)。另外，每个电路构件具有定位孔10P、间隔凸块11P和用于容纳间隔凸块的凹部12P。将电路构件1P的间隔凸块11P插入相邻电路构件2P的相应凹部12P中，层叠这些电路构件，以获得多层电路结构。通过让定位销14P穿过定位孔10P，确定多层电路结构中各电路构件的位置。
然后，在多层电路结构的相邻电路构件(1P，2P)之间的空隙中填充绝缘树脂20P，在从定位孔10P除去定位销14P而得到的通孔中形成导电膜30P，以便在多层电路中实现层与层的连接，如图19B所示。
按照这种方法，可以防止在电路构件(1P，2P)之间的空隙上出现针孔或缺模、导电电路图形(5P，6P)的破裂和在层间引起的剥落，并且还可提供具有高密度布线的多层电路结构。但是，在这种方法中，由于多个注模电路构件层叠，绝缘树脂填充到相邻电路构件(1P，2P)之间的空隙中，所得到的多层电路结构的厚度的增加成了一个问题。
另一方面，公开号为No.7-249873的早期日本专利公开了一种多层电路模制品和制造这种制品的方法。在此方法中，如图20A所示，形成树脂模制的内部基板1S，在其顶表面和底表面上具有凸部2S。然后，通过化学镀，在内部基板1S的顶表面和底表面上的所需区域形成第一电路图形(3S，4S)。在将具有第一电路图形(3S，4S)的内部基板1S放置在模制腔中之后，通过仅将内部基板1S的凸部2S的顶表面上的第一电路图形暴露在外面的注模方式，在内部基板1S上形成树脂模制的外部基板5S，如图20B所示。接着，通过化学镀，在外部基板5S上所需区域形成第二电路图形8S。第二电路图形8S能在凸部2S上与第一电路图形(3S，4S)连接以实现在内部和外部基板(1S，5S)之间的层与层的连接。另外，由通孔镀层6S可以构成在外部基板5S的顶表面和底表面上的第二电路图形8S之间的电连接。
在这种方法中，由于化学镀的镀液可以与凸部2S的表面充分地接触，因此具备能够可靠地进行电镀步骤的优点。另外，可以避免镀液的流动能力降低为整体的更高水平的情况。这可以高可靠地形成层与层的连接。但是，由于具有第一电路图形(3S，4S)内部基板1S再一次放入模制腔中，然后通过注模方法在内部基板1S的周围形成外部基板5S，形成树脂模制基板的多层结构的步骤可能变得复杂，另外，存在多层结构厚度增加的问题。
因此，这些常规技术从获得多层电路板的更高集成化和保持层与层连接的高度可靠性的角度出发，尤其是对具有多层电路的MID，仍存在许多改进的余地。
发明内容
考虑到上述问题，本发明一方面是提供一种多层电路板，尤其是具有降低了厚度的可靠地形成层与层的连接的多层电路的模制互连器件(MID)。
本发明的多层电路板包括：
具有第一表面和第二表面的基板，该第二表面从该第一表面的端部延伸，而使该第一、第二表面之间的角度大于或等于90°；
形成在基板的第一表面上并构成多个电路层的多层电路，每层电路设置有具有所需电路图形的导电层和通过成膜方法形成在导电层上的绝缘层；
形成在基板第二表面上的第二导电层，第二导电层构成多层电路的层与层的连接。
在本发明的优选实施例中，基板的第二表面是第一表面上的凸部的侧表面。具体说，基板最好具有从第一表面的另一端部延伸的第三表面；多层电路最好形成在基板的第一、第二和第三表面上；第二导电层最好形成在第一表面上的凸部的侧表面上，以构成多层电路的层与层的连接。在这种情况下，可以在用于MID的基板上形成层与层的连接，例如用于本发明的第一实施例的并具有图1A所示构造的基板，在电路设计方面具有高度的可靠性和灵活性。当第二导电层是多个第二导电层以获得多层电路的多处层与层连接时，最好每个第二导电层用第二绝缘层在厚度方向上与相邻的第二导电层隔开。
在本发明的另一个优选实施例中，第一表面是基板的顶表面，第二表面是基板的侧表面。另外，多层电路最好具有达到基板的第一表面的深度的孔，通过孔可以露出部分第一表面，电子器件安装在形成在暴露的第一表面中的凹部中，由形成在凹部内表面的第三导电层构成多层电路和电子器件之间的电连接。
本发明另一方面是提供一种制造上述多层电路板的方法。该方法包括下列步骤：
提供具有第一表面和第二表面的基板，该第二表面从该第一表面的端部延伸，而使该第一、第二表面之间的角度大于或等于90°；
形成给定数量的电路层，以在基板的第一表面上获得多层电路，每个电路层形成步骤包括形成具有所需电路图形的导电层和通过成膜方法形成在导电层上的绝缘层；以及
在基板第二表面上形成第二导电层，由第二导电层构成多层电路的层与层之间的连接。
在上述方法中，第一表面最好是基板的顶表面，第二表面最好是第一表面上的凸部的侧表面，其中第二导电层在电路层形成步骤期间形成在凸部的侧表面上。
另外，第二导电层最好是这样来得到，即：切割具有多层电路的基板，齐平多层电路的切割面与基板的切割面，在多层电路和基板的切割面上形成用于层与层连接的第二导电层。
附图说明
图1A至1D是根据本发明的第一实施例的多层电路板制造方法的横截面图；
图2A至2D是从图1D继续的多层电路板的制造方法的横截面图；
图3A至3D是从图2D继续的多层电路板的制造方法的横截面图；
图4A至4C是从图3D继续的多层电路板的制造方法的横截面图；
图5是根据第一实施例的改型的用激光束形成绝缘层的步骤的横截面图；
图6是根据本发明的第二实施例的多层电路板的横截面图；
图7A至7F是根据本发明的第二实施例的多层电路板的制造方法的透视图；
图8是根据第二实施例的第一改型的多层电路板的透视图；
图9是根据第二实施例的第二改型的多层电路板的透视图；
图10A是根据第二实施例的第三改型的多层电路板的透视图；
图10B表示用于层与层连接的电路图形的交点；
图11A是根据第二实施例的第四改型的多层电路板的透视图；
图11B是通过激光构图在倾斜表面上形成电路图形的示意图；
图12是第二实施例的第五改型的多层电路板的透视图；
图13A是根据本发明的第三实施例的多层电路板的导电层的电路图形；
图13B和13C分别是多层电路板的侧视图和横截面图；
图14是根据第三实施例的第一改型的多层电路板的侧视图；
图15是根据第三实施例的第二改型的多层电路板的横截面图；
图16A至16C是表示用于基板的切割操作的透视图；
图17是第三实施例的第三改型的多层电路板的横截面图；
图18是第三实施例的第四改型的多层电路板的横截面图；
图19A和19B是公开号为7-170077的日本早期专利中公开的注模电路部件的制造方法的横截面图；以及
图20A和20B是表示公开号为7-249873的日本早期专利中公开的制造多层电路模制品的方法的横截面图。
具体实施方式
本发明的优选实施例将参考附图进行解释。但这些实施例并不作为对本发明范围的限制。
(第一实施例)
本发明第一实施例的多层电路板通过下述方法制造。
首先，制备用于MID(模制互连器件)的树脂模制基板10。如图1A所示，此基板10具有在其顶表面上的第一表面11、在第一表面上的第一凸部13、从第一表面以不同高度延伸的第二表面14、在第二表面上的第二凸部17、以基本垂直方向在第一和第二表面(11，14)之间延伸的第三表面16。
用于MID的基板可以通过注模的方式三维地制造。作为树脂材料，例如可以采用聚亚苯基硫化物(PPS)、液晶聚合物(LCP)、间同(syndiotactic)聚苯乙烯(SPS)或聚邻苯二酰胺(polyphthal amide)(PPA)。另外，例如无机纤维等填充物可以添加到树脂材料中以改善基板的机械强度。选择性地，陶瓷基板可以用作MID的基板。例如，用于MID的陶瓷基板可以通过注模陶瓷粉末例如氧化铝(Al2O3)以获得具有所需三维形状的模制品，然后烧结模制品而获得。在这种情况下，可以通过在用于MID的陶瓷基板上形成多层电路来制造本发明的多层电路板。
接下来，把具有所需电路图形的第一导电层20形成在基板10上。例如，第一导电层20可以通过由溅射法或CVD(化学气相淀积)在基板10的整个顶表面上形成铜膜20a而获得，如图1B所示，通过采用激光束除去铜膜20a上的所需区域以在基板10上获得铜膜图形20b(图1C)，在铜膜图形20b上电镀铜(图1D)。例如，铜膜20a最好具有0.1至0.5μm的厚度。其优点是可以容易地由激光构图形成铜膜图形，并有利于进行随后电镀。在此例中，除去第一凸部13上的铜膜20a和一部分第一表面11上的铜膜20a，以获得铜膜图形20b。
接下来，如图2A所示，在图1D的基板的整个顶表面上形成第一绝缘层30。第一绝缘层30可以通过成膜方法来形成，例如，在具有第一导电层20的图1D的基板10上施加绝缘材料的方法，在基板10上粘接绝缘膜的方法或淀积聚合方法。接下来，除掉第一绝缘层30的所需区域。在此实施例中，如图2B所示，从第一凸部13和第二凸部17除去第一绝缘层30的绝缘材料。除去绝缘材料的步骤可以通过采用激光束或聚焦离子束进行。
接下来，形成具有所需要图形的第二导电层22。通过溅射法或CVD在图2B的基板的整个顶表面上形成铜膜22而获得第二导电层22a(图2C)，采用激光束除去铜膜的所需区域以获得铜膜图形22b(图2D)，在铜膜图形22b上电镀铜(图3A)。在此实施例中，从第二凸部17除去一部分铜膜22a以形成铜膜图形22b。
然后，在图3A基板的整个顶表面上形成第二绝缘层32，如图3B所示。上述形成第一绝缘层30的方法可用于形成第二绝缘层32。接下来，除去第二绝缘层32的所需区域。在此实施例中，如图3C所示，从第一凸部13和第二凸部17除去第二绝缘层32的绝缘材料。
另外，如图3D所示，形成具有所需要的电路图形的第三导电层24。形成第一或第二导电层(20，22)的方法也可用于形成第三导电层24。在此实施例中，在第二凸部17的两侧(图3D)，第三导电层24的末端与第二凸部17的侧表面15上的第一导电层20接触。因此，在第二凸部17的侧表面15上的第一导电层20在多层电路的第二导电层和第三导电层(20，24)之间提供层与层的连接。
接下来，第三绝缘层34形成在图3D的基板的整个顶表面上。随后，除去第三绝缘层34上的所需区域。在此实施例中，如图4A所示，从第一和第二凸部(13、17)分别除去第三绝缘层34的绝缘材料以露出第二导电层22和第一导电层20。
接下来，形成具有所需电路图形的第四导电层26。形成第一或第二导电层(20，22)的上述方法可用于形成第四导电层26。在此实施例中，在第一凸部13的左侧(图4B)，第四导电层26的末端与第一凸部13上的第二导电层22接触。因此，在第一凸部13的侧表面12上的第二导电层22在多层电路的第二和第四导电层(22，26)之间提供层与层连接。另外，在第二凸部17的右侧(图4B)，第四导电层26的末端可以与在第二凸部17上的第一导电层20接触。因此，在第二凸部17的侧表面15上的第一导电层20在多层电路的第一、第三和第四导电层(20，24，26)之间提供层与层的连接，如图4C所示。
因此，这样生产此实施例的多层电路板：由多层绝缘结构3将每个导电层(20，24，26)与相邻导电层隔开，如图4C所示。即在此实施例中，多层绝缘结构由第一绝缘层30、与第一绝缘层部分连接的第二绝缘层32和与第二绝缘层的部分连接的第三绝缘层34组成。
通过此方式，在本发明中，由于通过成膜方法形成每个导电层(20，22，24，26)和绝缘层(30，32，34)，可以提供具有减小厚度的多层。例如，多层电路最外层导电层26最好具有10至30μm的厚度，这可以通过在薄铜膜上电镀铜、金或镍形成。多层电路的每个内层导电层(20，22，24)最好比最外层导电层26具有更小的厚度。例如，当经过内部导电层的电流量小的时侯，内部导电层允许具有相对大的电阻，每个内层导电层最好具有0.5至10μm的厚度。因此，如果需要的话，内层导电层可以仅由薄铜膜形成而没有随后的电镀。
另一方面，绝缘层(30，32，34)可以采用环氧树脂或聚酰亚胺树脂形成。最好每个绝缘层(30，32，34)具有50μm或更小的厚度，这表示形成在导电层的电路图形上的绝缘层的厚度，但不表示填充在凹部中的绝缘层的厚度，此凹部是通过除去导电层的所需区域而获得的导电层电路图形。另外，当需要具有减少厚度的多层电路时，每个绝缘层最好具有5至20μm的厚度，以避免绝缘失败的发生，例如针孔。
在本发明中，由于通过成膜的方法交替地层叠导电层和绝缘层的多层电路，与层叠具有导电图形的多个树脂模制电路相比，像在公开号为7-170077的日本早期公开专利，可以制造出减小厚度的多层电路板。另外，由于将形成在基板的凸部的侧表面上导电层用于多层电路的层与层的连接，其优点是在导电层之间的层与层连接的形成能够与多层电路的导电层的形成同时进行。另外，不用担心通孔或过孔形成的特殊问题。因此，即使需要层与层连接的高密度布线，也可以在电路设计方面具有高度的灵活性，而不需破坏层与层连接的可靠性。
在此实施例中，多层电路由四个导电层(20，22，24，26)和三个绝缘层(30，32，34)组成。但是，在多层电路中导电层和绝缘层的数量、各个凸部的位置和尺寸可以根据在多层电路中电路设计的需要有选择的决定。
在本发明中，尤其重要的是通过成膜方法形成绝缘层(30，32，34)以获得减少厚度的多层电路。如上所述，绝缘层可以通过沉积聚合或等离子聚合形成。选择性地，绝缘层可以通过下述方式获得：形成具有光愈合性的绝缘树脂膜，在光辐射的条件下(例如紫外线辐射)愈合此膜。在后面的情况下，由于光愈合性树脂膜仅所希望的区域可以曝光于光下，以在树脂膜中获得愈合的区域，在树脂膜中未愈合的区域可以通过清洗很容易地除去，可以有效地形成绝缘层。
为了省去除去绝缘层的所需区域的步骤，最好仅在除去凸部之外的其他区域上形成绝缘层。例如，通过将具有孔的绝缘树脂片热压粘接到对应于基板上的凸部的位置上，可以形成绝缘膜。在基板上的导电层上形成绝缘膜的情况下，绝缘树脂膜可以通过电镀的方式形成在导电层上。
如上所述，凸部的形状可以任意确定。例如，如图5中所示，第一和第二凸部(13，17)的每一个最好都具有逐渐变细的顶部。在这种情况下，由于凸部的侧表面是相对于基板的水平表面为钝角的面，其优点是激光束50或聚焦离子束的辐射角可以容易设置。另外，当通过利用例如氧气等离子在凸部上除掉绝缘膜时，在逐渐变细的顶端表面电场强度增加，等离子中的氧离子集中在凸部。结果，绝缘材料在凸部比平面部分获得更高的刻蚀速率。因此，通过将凸部上的绝缘膜曝光于等离子体中，可以容易地除去凸部的绝缘膜。
在形成绝缘膜之前，为了使凸部具有抗水性或抗油性，最好进行表面改性处理，例如利用CF4离子的氟化处理。在这种情况下，可以进一步改善从凸部除掉绝缘层的步骤。
对于导电层(20，22，24，26)的形成，例如导电层不仅可以通过在基板上所希望的区域喷洒气雾状铜细颗粒形成导电层，而且还可以利用激光CVD。在这种情况下，可以忽略刻蚀导电膜以获得所需电路图形的步骤。
(第二实施例)
以下详细描述根据本发明的第二实施例的多层电路板。
图6表示第二实施例的多层电路板的横截面图。多层电路板包括：具有第一表面14和第二表面15的基板10，第一表面是水平表面，第二表面15从第一表面的一侧以基本垂直的方向凸出；形成在基板10上的多层电路，多层电路通过根据所需次数交替地层叠导电层(20，22，24，26)和绝缘层(30，32，34)来形成。导电层20也在第二表面15上延伸，用于在导电层(20，24)之间的层与层连接。
上述多层电路板可以通过下述方法制造。首先，如图7A所示，通过溅射法或CVD，把铜膜20a形成在基板10的整个第一表面和第二表面(14，15)。由激光刻蚀除去所需区域的铜膜20a以获得在第一表面和第二表面延伸的铜膜图形。接着，在铜膜图形上进行电镀以获得导电层20，如图7B。在采用铜溅射法的情况下，通过采用对应于铜膜图形的掩膜图形，可以省去铜膜20a所需区域的除去步骤。
在将绝缘层30形成在整个第一表面14上之后，如图7C所示，铜膜22a形成在基板10的绝缘层30和整个第二表面，如图7D所示。然后，除去铜膜22a的所需区域以获得铜膜图形，在铜膜图形上进行电镀。结果，第二导电层22在第二表面15上延伸，并获得绝缘层30，如图7E所示。每个导电层20，22由用于层与层连接的垂直部分和用于制造多层电路的电路图形层的平行部分构成。
通过重复上述步骤，例如，在基板10上可以获得图7F中所示的多层电路。在图7F的多层电路中，第二表面15上的导电层20垂直部分提供导电层(20，26)之间的第一层与层连接，第二表面15上的导电层22的垂直部分提供另一导电层之间的第二层与层连接。
作为第二实施例的第一种改型，优选第二表面15是与第一表面14呈钝角θ的倾斜表面，如图8所示。在这种情况下，优点在于可以在第二表面15上精确地进行采用激光束的电路图形形成步骤。例如，当钝角是120度或更大，电路图形形成步骤可以通过从上面例如垂直于第一表面14的方向照射到第二表面15。换句话说，在没有改变用于在第一表面14上形成多层电路的激光束的照射角度的情况下通过激光构图有效地把电路图形形成在第二表面15上。
作为第二实施例的第二种改型，可以形成每个绝缘层(30，32，34)，使其在第一表面14和第二表面15的一部分上延伸，如图9所示。也就是说，每个绝缘层由平行于第二表面15延伸的垂直部分和平行于第一表面14延伸的平行部分构成。在这种情况下，通过在第二表面15上用于层与层连接的电路图形(21，25)构成在所希望的导电层之间的层与层连接。就是说，在导电层(20，26)之间的层与层连接通过在第二表面15上的电路图形25构成，在导电层(22，24)之间的另一层与层连接通过第二表面15上的电路图形21构成。
在第二实施例的第三种改型中，如图10A和10B所示，当用于层与层连接的两个电路(21，23)彼此交叉时，最好一个电路通过形成在交叉点上的附加绝缘膜31与另一个隔开。这提高了在部分交叠的层与层连接之间在绝缘方面的可靠性。
作为第二实施例的第四种改型，当在由第一表面14、从第一表面以不同高度延伸的第三表面11和在第一表面和第三表面之间延伸的斜面的第二表面15构成的基板10上形成多个用于层与层连接的电路图形(20，22)时，如图11A所示，最好形成用于层与层连接的电路图形(20，22)，以使其通过第二表面15在第三表面11上延伸。在这种情况下，为了在第二表面15上形成电路图形(20，22)，激光束仅仅在斜面15的纵向扫瞄。换句话说，不需要在斜面15的横向上扫瞄激光束。因此，在斜面上激光构图操作是容易的。
另外，如图11B所示，当用于层与层连接的电路图形(20，22)的交叉点28通过激光构图的方式形成在斜面15上时，由于在斜面15上的激光点51是椭圆形的，以高密度形成电路图形可能会变得困难。在这种情况下，通过在图11A的基板10的第三表面11上形成交叉点28，可以通过采用激光束50以高密度精确地形成用于层与层连接的电路图形。
作为本实施例的第五种改型，当在基板10的单个凸部17的每个侧表面15上形成用于层与层连接的电路图形时，如图12所示，可以减少将形成在基板10上的凸部的总数，节省用于层与层连接所需要空间。此外，凸部17的顶表面可以用于在不同侧表面上的电路图形之间进行电连接。因此，通过将许多个用于层与层连接的电路图形集中在一个凸部17上，可以进一步有利于高密度布线而且节省空间。
为了获得多层电路板的高密度布线、高生产效率和精确激光构图的简便性，可以采用图8至12中所示的修改的最佳组合。
(第三实施例)
以下详细描述根据本发明第三实施例的多层电路板。
如图13A至13C所示，此多层电路板包括：具有第一表面11、第二表面14和在第一表面11与第二表面14之间以基本垂直方向延伸的第三表面16的基板10，其中第一表面11是水平表面，第二表面14是以不同于第一表面的高度延伸的平行表面；和形成在基板10上的多层电路，多层电路是根据所需次数交替叠加导电层(20，22，24，26)和绝缘层(30，32，34)制成的。绝缘层(30，32，34)和导电层(20，22，24，26)的每一层用与第一实施例所述的相同方法形成。本实施例的特征在于多层电路层与层的连接可以通过形成在基板10的切割表面(侧表面)19上形成的用于层与层连接的电路图形(21，25)构成。
用于层与层连接的电路图形(21，25)可以通过下述步骤形成。即，在完成了在基板上多层电路的形成之后，以基本竖直的方向切割具有多层电路的基板10，这样，多层电路的切割面与基板10的切割面19齐平。结果，导电层(20，22，24，26)的连接末端(20a，22a，24a，26a)暴露在切割面19上。将用于层与层连接的电路图形(21，25)连接到那些连接末端。作为例子，在第二绝缘层32上具有电路图形和连接末端24a的第三导电层24在图13A中示出。图13C是沿图13A的线I-I和沿图13B的线II-II取向的横截面图。在此实施例中，一个电路图形25通过基板10的切割面(侧表面)19从连接末端20a向连接末端26a延伸，另一个电路图形21通过基板10的切割面(侧表面)19从连接末端22a向连接末端24a延伸。为了在切割面19上取得这些电路图形，可采用上述形成多层电路导电层的方法。
作为第三实施例的第一种改型，当与连接末端(20a，22a，24a，26a)不同的导电层部分暴露在外面时，最好形成具有用于在多层电路的切割面上的预定位置形成层与层连接的窗口38的绝缘膜36，如图14所示，并且通过这些窗口38将连接末端与电路图形(21，23，25)连接。在这种情况下，可以避免在导电层的电路图形(21，23，25)和曝光部分之间不希望的连接。在此图中，数字31表示形成在电路图形(21，23)的交叉点的附加绝缘膜以使它们电绝缘。
作为第三实施例的第二种改型，可以将在上面安装电子器件70例如IC芯片的器件安装部分60形成在基板10的切割面19上，如图15所示。在这种情况下，用于层与层连接的电路图形(21，25)通过安装在器件安装部分60上的电子器件70延伸。
通过这种方式，对多层电路板的切割操作不限于上述实施例。例如，切割操作可以在第二表面14的一侧进行，如图16A所示，或仅在第二表面14的一角进行，如图16B所示，或是具有所需形状的通孔80形成在第二表面14中，如图16C所示。
在第三实施例的第三种改型中，还优选将具有达到基板10的第二表面14的深度的孔40形成在多层电路中，通过孔40除去一部分基板10以形成在第二表面14中的凹部，如图17所示。在此实施例中，电子器件70例如IC芯片可以安装在凹部18中，用于层与层连接的电路图形27通过安装在凹部18中的电子器件70在导电层(20，24)之间延伸。具有电子器件的凹部18和孔40可以用密封树脂填充。
在第三实施例的第四种改型中，在多层电路中形成具有达到基板10的第二表面14的深度的孔40，通过孔40除去一部分基板10以便在第二表面14中获得凹部18。如图18所示，这种修改的特征在于在孔40中的多层电路的暴露切割面是斜面以提高激光构图的简易性。在这种修改中，没有电子器件安装在凹部18中，但如果需要，所希望的器件可以安装在其中。在图18中，在导电层(24，26)之间层与层的连接可以通过在多层电路的暴露切割面上形成的电路图形27构成。在另一方面，在导电层(24，20)之间的另一个层与层的连接通过形成在凹部18底部的电路图形29构成。由于多层电路的暴露切割面是斜面，这些电路图形可以通过激光构图很容易地精确形成。
在如图17或18中所示的孔40中，如果需要的话，可以采用通过多层电路板的暴露切割面形成层与层互连、通过凹部18的底部形成层与层互连、在凹部中安装所希望的电子器件、在孔中填充密封树脂的结合。
在本实施例中，在多层电路的形成完成之后，切割多层电路。但如果需要的话，切割操作可以在多层电路形成期间适时地进行。在这种情况下，可以同时进行多层电路导电层的形成和用于层与层互连的电路图形的形成。
在本发明的多层电路板中，多层电路中的每个导电层和绝缘层通过成膜方法形成以获得多层电路板的高集成化。当多个层与层连接仅形成在具有减小厚度的多层电路的暴露切割表面上时，担心会破坏层与层连接的可靠性。但是，在本实施例中，由于形成用于层与层连接的电路图形以便通过基板的暴露切割面在多层电路的所希望的导电层之间延伸，可以避免这种层与层连接可靠性的破坏。另外，当在基板的暴露切割面上形成用于层与层连接的电路图形时，优点在于形成多层电路导电层的方法也可以用到形成用于层与层连接的电路图形，可以避免对于通孔或过孔形成的问题。因此，即使当需要层与层互联的高密度布线时，也可以在电路设计方面提供高度的灵活性，而不会破坏层与层互连的可靠性。

Claims (14)

1.一种多层电路板，包括：
具有第一表面(11，14)和第二表面(12，15，19)的基板(10)，该第二表面(12，15，19)从该第一表面的端部延伸，而使该第一、第二表面之间的角度大于或等于90°；
形成在所述基板的第一表面上并构成多个电路层的多层电路，每层电路提供有具有所需电路图形的导电层(20，22，24，26)和通过成膜方法在导电层上形成的绝缘层(30，32，34)；
形成在所述基板第二表面(12，15，19)上的第二导电层，通过第二导电层构成所述多层电路的层与层的连接。
2.根据权利要求1所述的多层电路板，其特征在于所述基板(10)的第二表面是在第一表面(11，14)上的凸部(13，17)的侧表面(12，15)。
3.根据权利要求1所述的多层电路板，其特征在于第一表面是所述基板(10)的顶表面(11，14)，第二表面是所述基板的侧表面(19)。
4.根据权利要求1所述的多层电路板，其特征在于所述多层电路具有达到基板(10)的第一表面(14)的深度的孔(40)，通过孔可以露出部分的第一表面(14)，电子器件(70)安装在形成在暴露的第一表面中的凹部(18)中，通过形成在所述凹部内表面的第三导电层(27)构成在所述多层电路和所述电子器件之间的电连接。
5.根据权利要求1所述的多层电路板，其特征在于所述第二导电层是多个第二导电层(21，23)以获得所述多层电路的多个层与层连接，每个第二导电层(21)由第二绝缘层(31)在厚度方向上与相邻的第二导电层(23)隔开。
6.根据权利要求1所述的多层电路板，其特征在于基板(10)具有从第一表面的另一端部延伸的第三表面(16)，所述多层电路形成在基板的第一、第二和第三表面上，所述第二导电层形成在第一表面(14)上的凸部(17)的侧表面(15)上，以构成多层电路的层与层的连接。
7.一种制造多层电路板的方法，包括步骤：
提供具有第一表面(11，14)和第二表面(12，15，19)的基板(10)，该第二表面(12，15，19)从该第一表面的端部延伸，而使该第一、第二表面之间的角度大于或等于90°；
形成给定数量的电路层，以在所述基板的第一表面上获得多层电路，每个所述电路层形成步骤包括形成具有所需图形的导电层(20，22，24，26)和通过成膜方法在所述导电层上形成绝缘层(30，32，34)；
在所述基板第二表面(12，15，19)上形成第二导电层，通过第二导电层构成多层电路层与层之间的连接。
8.根据权利要求7的方法，其特征在于第一表面是基板(10)的顶表面(11，14)，第二表面是第一表面上的凸部(13，17)的侧表面(12，15)，其中所述第二导电层在所述电路层形成步骤期间形成在所述凸部的侧表面上。
9.根据权利要求7的方法，其特征在于所述第二导电层是通过这样切割所述具有多层电路的基板(10)获得：所述多层电路的切割面与所述基板的切割面(19)齐平，在所述多层电路和所述基板的切割面上形成用于层与层连接的所述第二导电层(21，23，25)。
10.根据权利要求7的方法，其特征在于所述第二导电层通过在所述第二表面上形成铜膜并通过采用激光束(50)除去所述铜膜的所需区域而获得。
11.根据权利要求7的方法，其特征在于第一表面是所述基板(10)的顶表面(11，14)，第二表面是所述基板的侧表面(19)，其中所述第二导电层形成在侧表面上。
12.根据权利要求7的方法，其特征在于所述绝缘层(30，32，34)是通过淀积聚合和等离子体聚合之一的方法形成的。
13.根据权利要求7所述方法，其特征在于所述绝缘层(30，32，34)是通过在所述导电层(20，22，24)上形成具有光愈合性的绝缘树脂膜和在光照射下愈合所述膜而获得的。
14.根据权利要求7的方法，其特征在于所述绝缘层(30，32，34)通过在所述导电层(20，22，24)上热压结合绝缘树脂片而获得的。
CNB011401311A 2000-11-27 2001-11-26 多层电路板及其制造方法 Expired - Fee Related CN1181718C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000360220A JP3888052B2 (ja) 2000-11-27 2000-11-27 多層立体回路基板及びその製造方法
JP2000360220 2000-11-27
JP2000367091 2000-12-01
JP2000367091A JP2002171067A (ja) 2000-12-01 2000-12-01 多層立体回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN1356863A CN1356863A (zh) 2002-07-03
CN1181718C true CN1181718C (zh) 2004-12-22

Family

ID=26604663

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011401311A Expired - Fee Related CN1181718C (zh) 2000-11-27 2001-11-26 多层电路板及其制造方法

Country Status (5)

Country Link
US (1) US6833511B2 (zh)
EP (1) EP1209959A3 (zh)
KR (1) KR100439593B1 (zh)
CN (1) CN1181718C (zh)
TW (1) TW507514B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104145536A (zh) * 2012-03-06 2014-11-12 泰科电子日本合同会社 立体层叠布线基板

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10322071A1 (de) 2003-05-15 2004-09-02 Infineon Technologies Ag Mikrooptikmodul mit Gehäuse und Verfahren zur Herstellung desselben
WO2008128943A1 (de) * 2007-04-24 2008-10-30 Ceramtec Ag Verfahren zur selektiven oberflächenbehandlung von nicht plattenförmigen werkstücken
CN101321154B (zh) * 2007-06-08 2012-06-06 华硕电脑股份有限公司 电路板
KR100918490B1 (ko) * 2007-07-03 2009-09-24 주식회사 맥퀸트로닉 제브라 커넥터 제조방법
EP2173147A4 (en) * 2007-07-13 2012-10-31 Ibiden Co Ltd PCB AND MANUFACTURING METHOD THEREFOR
DE102008003372B4 (de) 2008-01-08 2012-10-25 Otto-Von-Guericke-Universität Magdeburg Verfahren zur Herstellung eines mehrlagigen zwei- oder dreidimensionalen Schaltungsträgers
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
EP2255601B1 (en) * 2008-04-30 2012-05-16 Panasonic Corporation Method of producing circuit board by additive method
NL1035663C2 (nl) * 2008-07-04 2010-01-05 Thales Nederland Bv Een werkwijze voor het vervaardigen van een driedimensionale multi-layered (meerlagen) doorverbindingsvoorziening.
US8033014B2 (en) 2008-07-07 2011-10-11 Unimicron Technology Corp. Method of making a molded interconnect device
TWI355220B (en) 2008-07-14 2011-12-21 Unimicron Technology Corp Circuit board structure
TWI394506B (zh) * 2008-10-13 2013-04-21 Unimicron Technology Corp 多層立體線路的結構及其製作方法
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
CN103180384A (zh) * 2010-09-23 2013-06-26 汉高公司 耐化学蒸气的环氧树脂组合物
WO2014125851A1 (ja) * 2013-02-14 2014-08-21 株式会社村田製作所 回路基板およびその製造方法
TWI561132B (en) 2013-11-01 2016-12-01 Ind Tech Res Inst Method for forming metal circuit, liquid trigger material for forming metal circuit and metal circuit structure
CA2965190A1 (en) 2014-10-23 2016-04-28 Facebook, Inc. Fabrication of intra-structure conductive traces and interconnects for three-dimensional manufactured structures
CA2965144C (en) 2014-10-23 2019-06-04 Facebook, Inc. Methods for generating 3d printed substrates for electronics assembled in a modular fashion
JP6200934B2 (ja) 2014-12-08 2017-09-20 財團法人工業技術研究院Ｉｎｄｕｓｔｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ビームアンテナ
CN107404797B (zh) * 2016-05-18 2019-06-11 庆鼎精密电子（淮安）有限公司 具有段差结构的多层电路板及其制作方法
CN106735922B (zh) * 2017-01-16 2018-10-09 深圳顺络电子股份有限公司 一种叠层电子元件及其制备方法
CN112969277B (zh) * 2021-02-03 2023-03-14 深圳市同创鑫电子有限公司 一种多层电路板和多层电路板的制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1223908B (de) * 1965-06-04 1966-09-01 Siemens Ag Baugruppe der Elektronik aus in einem Kunststoffblock eingegossenen elektrischen Bauelementen, deren Anschlussdraehte an der Oberflaeche des Kunststoffblockes verschaltet sind und Verfahren zu ihrer Herstellung
US3349162A (en) * 1965-08-23 1967-10-24 Automatic Elect Lab Intra-connection techniques for multilayer printed wiring boards
US3756891A (en) * 1967-12-26 1973-09-04 Multilayer circuit board techniques
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US5080455A (en) * 1988-05-17 1992-01-14 William James King Ion beam sputter processing
ATE125666T1 (de) * 1991-02-07 1995-08-15 Siemens Ag Mikromehrlagenverdrahtung.
US5164332A (en) * 1991-03-15 1992-11-17 Microelectronics And Computer Technology Corporation Diffusion barrier for copper features
JPH0541580A (ja) * 1991-08-05 1993-02-19 Nitto Denko Corp 多層回路基板
JP2844584B2 (ja) * 1991-09-24 1999-01-06 日立電線株式会社 電磁シールドされた回路基板
US5584120A (en) * 1992-02-14 1996-12-17 Research Organization For Circuit Knowledge Method of manufacturing printed circuits
JP2889763B2 (ja) * 1992-05-29 1999-05-10 株式会社日立製作所 三次元多層配線付きプラスチック成形筐体及びその製造方法
JPH06152098A (ja) * 1992-11-13 1994-05-31 Fujitsu Ltd 三次元プリント配線成形品及びその製造方法
JPH07170077A (ja) * 1993-12-16 1995-07-04 Hitachi Cable Ltd 射出成形回路部品の製造方法
JP3067515B2 (ja) * 1994-03-09 2000-07-17 日立電線株式会社 多層回路成形体，及びその製造方法
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
JP3165605B2 (ja) * 1994-12-27 2001-05-14 シャープ株式会社 多層プリント配線板の製造方法
EP0767970B1 (en) * 1995-03-27 2001-10-04 Koninklijke Philips Electronics N.V. Electronic multilayer component and method of its manufacture
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
JPH09153661A (ja) * 1995-12-01 1997-06-10 Hitachi Chem Co Ltd 配線板及びその製造法
US6100178A (en) * 1997-02-28 2000-08-08 Ford Motor Company Three-dimensional electronic circuit with multiple conductor layers and method for manufacturing same
JPH10282145A (ja) * 1997-04-02 1998-10-23 Hoya Corp ガラス配線基板、ガラス配線基板の製造方法およびプローブカード
US5956609A (en) * 1997-08-11 1999-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing stress and improving step-coverage of tungsten interconnects and plugs
KR100270869B1 (ko) * 1997-10-10 2001-01-15 윤종용 3차원복합입체회로기판
US5903440A (en) * 1998-01-30 1999-05-11 Delco Electronics Corporaiton Method of forming assemblies of circuit boards in different planes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104145536A (zh) * 2012-03-06 2014-11-12 泰科电子日本合同会社 立体层叠布线基板

Also Published As

Publication number Publication date
KR100439593B1 (ko) 2004-07-12
EP1209959A2 (en) 2002-05-29
US6833511B2 (en) 2004-12-21
KR20020041298A (ko) 2002-06-01
EP1209959A3 (en) 2004-03-10
CN1356863A (zh) 2002-07-03
TW507514B (en) 2002-10-21
US20020062987A1 (en) 2002-05-30

Similar Documents

Publication Publication Date Title
CN1181718C (zh) 多层电路板及其制造方法
CN1198486C (zh) 具有用于安装电子部件的空腔的印刷线路板
CN100343965C (zh) 具有上下导电层的导通部的半导体装置及其制造方法
CN100345466C (zh) 元件内置型多层基板
CN1625926A (zh) 用于将元件置入于基座中的方法
CN1196392C (zh) 布线基板及其制造方法
CN1065660C (zh) 半导体封装基片及其制造方法以及半导体封装
CN1832664A (zh) 具有嵌入式多层无源器件的印刷电路板的制造方法
CN1625927A (zh) 用于将元件置入于基座中并且形成接触的方法
CN1320620C (zh) 半导体器件及其制造方法
CN1771767A (zh) 制造电子模块的方法以及电子模块
CN1505147A (zh) 电子部件封装结构和生产该结构的方法
CN1458815A (zh) 金属芯基板及其制造工艺
CN1798479A (zh) 包括嵌入式芯片的印刷电路板及其制造方法
CN1610491A (zh) 具有改进互连的平行多层印刷电路板及其制造方法
CN1236659C (zh) 具有内置无源器件的印刷电路板及其制造方法和所用的基板
CN102202462A (zh) 印刷线路板和制造印刷线路板的方法
CN101242714A (zh) 制造多层布线板的方法
CN1929123A (zh) 多层配线基板及其制造方法
CN1853451A (zh) 用于制造电子模块的方法
CN1744313A (zh) 具有堆叠的半导体元件的半导体装置
CN101066004A (zh) 具有被导电材料填充的通孔的基板的制造方法
CN1825581A (zh) 印刷电路板,倒装芯片球栅阵列板及其制造方法
CN1491076A (zh) 布线基板的制备方法
CN1481658A (zh) 半导体器件用多层电路基板的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041222

Termination date: 20121126