TW507514B - Multilayer circuit board and method of manufacturing the same - Google Patents
Multilayer circuit board and method of manufacturing the same Download PDFInfo
- Publication number
- TW507514B TW507514B TW090128064A TW90128064A TW507514B TW 507514 B TW507514 B TW 507514B TW 090128064 A TW090128064 A TW 090128064A TW 90128064 A TW90128064 A TW 90128064A TW 507514 B TW507514 B TW 507514B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- multilayer circuit
- conductive layer
- patent application
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 197
- 239000011229 interlayer Substances 0.000 claims description 61
- 239000010408 film Substances 0.000 claims description 51
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 37
- 229910052802 copper Inorganic materials 0.000 claims description 37
- 239000010949 copper Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 35
- 229920005989 resin Polymers 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 22
- 230000002079 cooperative effect Effects 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 12
- 238000006116 polymerization reaction Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000006835 compression Effects 0.000 claims 1
- 238000007906 compression Methods 0.000 claims 1
- 230000002165 photosensitisation Effects 0.000 claims 1
- 239000003504 photosensitizing agent Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 13
- 238000007747 plating Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000009434 installation Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 238000010147 laser engraving Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 229920010524 Syndiotactic polystyrene Polymers 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- -1 for example Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229920006375 polyphtalamide Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 239000004954 Polyphthalamide Substances 0.000 description 1
- 101150069124 RAN1 gene Proteins 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- BSXZJWHTFAEYDT-UHFFFAOYSA-N diazanium diformate Chemical compound [NH4+].[NH4+].[O-]C=O.[O-]C=O BSXZJWHTFAEYDT-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 210000003195 fascia Anatomy 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000003682 fluorination reaction Methods 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012784 inorganic fiber Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000010125 resin casting Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000002352 surface water Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
- B29L2031/00—Other particular articles
- B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
- B29L2031/3493—Moulded interconnect devices, i.e. moulded articles provided with integrated circuit traces
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09045—Locally raised area or protrusion of insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09118—Moulded substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
507514 8450pif.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(I ) 發明背景 技術領域 本發明是有關於一種多層電路板,特別是,本發明是 有關於一種具有降低厚度之多層電路之鑄模互連裝置 (Molded Interconnect Device,簡稱 MID),其中形成的層 間連接(layer-to_layer connection)爲高度可靠性的,以及其 製造方法。 背景技藝 近年來,由在射出成形的基板上以三維方式形成的電 路圖案所得到鑄模互連裝置(Molded Interconnect Device, 簡稱MID),在降低電子裝置的重量及尺寸方面頗受重視, 以及用來改善電路設計的彈性度與達到高密度佈線的目 的。 例如,日本專利早期公開編號7-170077揭露製造射 出成形(injection-molded)電路零件的方法。在此方法中, 如第19A圖所繪示,預先製造複數個射出成形電路構件 (IP、2P)。每一電路構件的上面及底面具有傳導電路圖案 (5P、6P)。此外,每一電路構件具有定位孔ιορ、間隔凸 出IIP及凹洞12P,凹洞12P用以接納該些間隔凸出。這 些電路構件被製成薄片,使得電路構件1P的間隔凸出IIP 可以插入相鄰的電路構件2P的對應的凹洞12P,藉以得 到多層電路結構。決定在多層電路結構中的個別的電路構 件的位置,使定位栓14P可以通過定位孔10P。 (請先閱讀背面之注意事項再填寫本頁) i 言
T 4v> 良 本紙張尺度適用中國國家標準(CNS)AI規恪(LM〇x 297公楚) 507514 A7 137 8450pif.doc/006
五、發明說明(2J 然後,在多層電路結構的相鄰的電路構件(IP、2P)之 間的空隙塡入絕緣樹脂20P,以及在將定位孔10P中的栓 14P拔出後得到的貫穿孔中,形成導電膜30P,藉以得到 多層電路結構的層間連接,如第19B圖所繪示。 依照此方法,能夠避免在電路構件(IP、2P)之間的空 隙產生針孔或短鑄模(short m〇ld),在傳導電路圖案(5P、6P) 產生斷裂,或在該些層之間造成薄片,並且也提供具有高 密度佈線的多層電路結構。然而,在此方法中,因爲該些 複數個射出成形電路構件被薄片化,並且在相鄰的電路構 件(IP、2P)之間的空隙塡入絕緣樹脂,因而其問題爲所得 到的多層電路結構的厚度會增加。 另一方面,日本專利早期公開編號7-249873揭露一 種多層電路鑄模物及其製造方法。在此方法中,如第20A 圖所繪示,於樹脂鑄模的內部基板1S的上面及底面形成 突起2S。然後,以無電鍍層在內部基板1S的上面及底面 上的所需區域形成第一電路圖案(3S、4S)。在將具有第一 電路(3S、4S)的內部基板1S置入鑄模凹洞後,以射出成 形在內部基板1S上形成樹脂鑄模的外部基板5S,使得只 有內部基板1S的突起2S上面的第一電路圖案露出外面, 如第20B圖所繪示。其次,以無電鍍層在外部基板5S上 的所需區域形成第二電路圖案(8S)。第二電路圖案8S可 以連接至突起2S上的第一電路圖案(3S、4S),藉以在內 部基板1S與外部基板5S之間製造層間連接。此外,外部 基板5S的上面與底面上的第二電路圖案8S之間的電性連 本紙張尺度適用中國國家標準(CNS)Al規丨各(210 x 297公坌) ---------- -裝—丨I訂·! •線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 507514 Λ7 B7 8450pif.doc/〇〇6 五、發明說明(>) 接可以由貫穿孔鍍層6S來製造。 在此方法中,因爲用於無電鍍層的電鍍溶液可以充分 地接觸突起2S的表面,所以其優點爲可以可靠地進行電 鍍步驟。此外,可以避免在高度積體化時的電鍍涪液的可 流動性降低的現象。如此可以有效地形成高度可靠性的層 間達接。然而,因爲具有第一電路圖案(3S、4S)的內部基 板1S被再次置入鑄模凹洞中,然後以射出成形在內部基 板1S週圍形成外部基板5S,此種形成樹脂鑄模的基板的 多層結構的程式會變得很複雜。此外,其問題爲多層結構 的厚度會增加。 於是,由達到多層電路板的更高度積體化的觀點來 看,特別是具有多層電路的MID,並且還要保持層間連接 的高度可靠性,這些習知技藝仍有許多待改善的空間。 針對上述問題,本發明之目的即是提供一種多層電路 板,特別是具有降低厚度之多層電路之鑄模互連裝置 (Molded Interconnect Device,簡稱 MID),其中形成的層 間連接爲高度可靠性的。 亦即,本發明之多層電路板包括: 一基板,具有一第一表面及一第二表面,以相對於該 第一表面之一所需角度,自該第一表面之一末端延伸; 一多層電路,形成於該基板之該第一表面上,以及由 複數個電路層構成,於其中每一個提供具有所需電路圖案 之一導電層及以薄膜形態形成於該導電層上之一絕緣層; 一第二導電層,形成於該基板之該第二表面上,藉由 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 507514 Λ7 137 ^_______I 經濟部智慧財產局員工消費合作社印製 450pif.doc/006 發明說明(4) 其來製造該多層電路之一層間連接。 依照本發明之一較佳實施例,該基板之該第二表面係 該第一表面上之一凸出之一側面。特別是,最好該基板具 有一第三表面,延伸於與該第一表面不同之高度處,以及 一第四表面,由該第一表面之另一末端延伸至該第三表面 之一末端,以及該多層電路形成於該基板之該第一、第三 及%四表面上,以及該第一導電層形成於該第一表面上之 一凸出之一側面上,藉以製造該多層電路之該層間連接。 在此情況下,能夠在用於MID之基板上形成多層電路之 層間連接,例如,使用在本發明之第一實施例之基板以及 具有第1A圖繪示之組態,具有高度的可靠性及在電路設 計上的彈性。當該第二導電層係複數個第二導電層藉以得 到該多層電路之複數個層間連接時,最好每一第二導電層 被一第二絕緣層以該厚度方向與相鄰之第二導電層分隔 開。 在本發明的另一較佳實施例中,該第一表面係該基板 之一上面,以及該第二表面係該基板之一側面。此外,最 好該多層電路具有一開孔,經由其露出該第一表面之一部 分,以及一電子元件裝設在形成於該露出之第一表面之一 凹洞中,以及該多層電路與該電子元件之間之一電性連接 係由形成於該凹洞之一內部表面上之一第三導電層來製 造。 本發明之另一關心的事是提出一種製造上述多層電路 板之方法。亦即,該方法包括下列步驟: --------------裝 ----訂·--— II--線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A·丨規格(210 X 297公釐) 507514 A7 B7 8450pif.doc/〇〇6 五、發明說明( 提供一基板,具有一第一表面及一第二表面,以相對 於該第一表面之一所需角度,自該第一表面之一末端延 伸; 進行一給定數目之電路層形成步驟,藉以於該基板之 該第一表面上得到一多層電路,每一該電路層形成步驟包 括形成具有所需電路圖案之一導電層以及使用薄膜形態於 該導電層上形成一絕緣層; 於該基板之該第二表面上形成一第二導電層,藉由其 來製造該多層電路之一層間連接。 在上述方法中,最好該第一表面係該基板之上面,以 及該第二表面係該第一表面上之一凸出之一側面,以及其 中該第二導電層係在該些電路層形成步驟期間形成於該凸 出之該側面。 此外,最好該第二導電層之得到係藉由切割具有該多 層電路之該基板,使得該多層電路之一切面與該基板之該 切面齊平,以及於該多層電路及該基板之該些切面上形成 當作層間連接的導電膜。 透過後面的本發明的詳細說明以及本發明的較佳實施 例,适些及仍然還有的其他目的以及優點將會變得更淸 楚。 ft式之簡單說明 第1A圖至第1D圖是闡述依照本發明的第一實施例 的製造多層電路板的方法的剖面圖; 第2A圖至第2D圖是接著第id圖闡述製造多層電路 本紙張尺度過用中國國家標準(CNS)Al規格(210 X 297公楚) ----丨!丨!! · ί — ! I 訂· — 丨! 一 - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 507514 8450pif.doc/006 Λ7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(έ) 板的方法的剖面圖; 第3A圖至第3D圖是接著第2D圖闡述製造多層電路 板的方法的剖面圖; 第4A圖至第4C圖是接著第3D圖闡述製造多層電路 板的方法的剖面圖; 第5圖是闡述依照本發明的變化使用雷射光束形成絕 緣層的步驟的剖面圖; 第6圖是依照本發明的第二實施例的多層電路板的剖 面圖; 第7A圖至第7F圖是闡述製造多層電路板的方法的透 視圖; 第8圖是依照第二實施例的第一變化的多層電路板的 透視圖; 第9圖是依照第二實施例的第二變化的多層電路板的 透視圖; 在第10A圖及第10B圖中,第10A圖是依照第二實 施例的第三變化的多層電路板的透視圖,以及第10B圖繪 示當作層間連接的電路圖案的相交情形; 第11A圖是依照第二實施例的第四變化的多層電路板 的透視圖,以及第11B圖是繪示以雷射刻圖在傾斜表面形 成的電路圖案的槪略圖; 第12圖是依照第二實施例的第五變化的多層電路板 的透視圖; 在第13A圖至第13C圖中,第13A圖繪示依照本發 -------------05^--- (請先閱讀背面之注意事項再填寫本頁) 言 r 良 本紙張又度適用中國國家標準(CNS)A‘丨規格(210 X 297公釐 507514 Λ7 B7 8450pif.doc/006 五、發明說明(q) 明的第三實施例的多層電路板的導電層的電路圖案,以及 第13B圖及第13C圖分別爲多層電路板的側視圖及剖面 圖; 第14圖是依照第三實施例的第一變化的多層電路板 的側視圖; 第15圖是依照第三實施例的第二變化的多層電路板 的側視圖; 第16A圖至第16C圖是闡述基板的切割作業的透視 圖; 第17圖是依照第三實施例的第三變化的多層電路板 的側視圖; 第18圖是依照第三實施例的第四變化的多層電路板 的側視圖; 第19A圖及第19B圖是繪示日本專利早期公開編號 7-170077揭露的製造射出成形電路零件的方法的剖面圖; 以及 第20A圖及第20B圖是繪示日本專利早期公開編號 7-249873揭露的製造多層電路鑄模物的方法的剖面圖。 圖式中標示之簡單說明 3多層絕緣結構 10基板 11基板表面 12第一凸出的側面 13第一凸出 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)Al規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 507514 8450pif.doc/006 ^ 五、發明說明(g ) 14基板表面 15第二凸出的側面 16基板表面 17第二凸出 18凹洞 切割面 20第一導電層 20a銅膜 20b銅膜圖案 21電路圖案 22第二導電層 20a、22a、24a、26a 連接末端 22b銅膜圖案 23電路圖案 24第三導電層 25電路圖案 26第四導電層 27電路圖案 28電路圖案(20、22)的相交點 29電路圖案 3 0第一絕緣層 31絕緣層 32第二絕緣層 34第三絕緣層 本紙張尺度適用中國國家標準(CNS)A〗規格(210 X !297公釐) -------------裝!--II 訂·--I--!-線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 507514 8450pif.doc/006 ^ 五、發明說明(1 ) 36絕緣膜 38窗口 40開孔 50雷射光束 51雷射光點 * 60元件裝設部分 70電子元件 1P、2P電路構件 5P、6P電路圖案 10P定位孔 IIP間隔凸出 12P凹洞 14P定位检 20P絕緣樹脂 30P導電膜 1S內部基板 2S突起 3S、4S第一1電路圖案 5S外部基板 6 S貫穿孔鍍層 8S第二電路圖案 本發明之詳細說明 現在將參照附圖詳細地解釋本發明的較佳實施例。然 1 2 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐)~ -----------丨-裝—--訂·-----—丨線 (請先閱讀背面之注意事項再填寫本頁) 507514 經濟部智慧財產局員工消費合作社印製 A7 8450pif.doc/006 β7 五、發明說明(丨ρ) 而,這些實施例並非用來限制本發明的範圍。 (第一實施例) 本發明的第一實施例的多層電路板可以依照下述方法 來製造。 首先,製備用於 MID(Molded Interconnect Device,鑄 模互連裝置)的樹脂鑄模基板10。如第1A圖所繪示,基板 10的上面具有第一表面11,第一凸出13於第一表面上, 第二表面14在和第一表面不同的高度處延伸,第二凸出17 於第二表面上,以及第三表面.16在第一表面11及第二表 面14之間以實質上垂直的方向延伸。 用於MID的基板可以使用射出成形以三維方式來製 造。對於樹脂材料,例如,可以使用多乙苯硫化物 (polyphenylene sulfide,簡稱 PPS)、液晶聚合物(liquid-crystal polymer , 簡稱 LCP) 、 間規聚 苯乙烯(syndiotactic polystyrene,簡稱SPS)、或多苯二甲酸氨化合物(polyphthal amide ’簡稱PPA)。此外,可以在樹脂材料中加入諸如無 機纖維的塡充料,藉以增強基板的機械強度。或者,用於 MID的基板可以使用陶瓷基板。例如,用於MID的基板 可以使用諸如氧化鋁(Al2〇3)的陶瓷粉末的射出成形來製 造’藉以得到具有所需的三維形狀的鑄模物,以及燒結該 鑄模物。在此情況下,可以藉由在用於MID的陶瓷基板 上形成多層電路,製造出本發明多層電路板。 其次’在基板10上形成具有所需電路圖案的第一導 __ __ 13 本紙張尺度適用中國國豕標準(CNS)A丨規格(21〇 X *>97公髮) — — — — — — — — — III — ·1111111 « — — — — — I — I (請先閱讀背面之注意事項再填寫本頁) 507514 45〇pif.doc/006 Λ7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(II ) 電層20。例如,第一導電層20可以藉由下列方式得到, 以濺灑法或CVD(Chemical Vapor Deposition,化學蒸汽沈 積法)在基板1〇的整個上部表面形成銅膜20a,如第1B圖 所繪示,然後使用電射光束去除掉銅膜20a的所需區域, 藉以在基板1〇上得到銅膜圖案20b(第1C圖),以及在銅 膜圖案20b上電鍍銅(第1D圖)。例如,銅膜20a的厚度 最好爲0.1至0.5 μπι。銅膜圖案的優點爲可以很容地以雷 射刻圖來形成,以及有助於後續的電鍍。在此實施例中, 將第一凸出13上的銅膜20a及第一表面11的銅膜20a的 一部分去除掉,藉以得到銅膜圖案20b。 其次,如第2A圖所繪示,在第1D圖的基板的整個 上部表面形成第一絕緣層30。第一絕緣層30可以使用薄 膜形態來形成,例如,在第1D圖的具有第一導電層20的 基板10上塗敷絕緣材料的方法,在基板10上黏著絕緣膜 的方法,或是沈積聚合作用的方法。其次,將第一絕緣層 30的所需區域去除掉。在此實施例中,如第2B圖所繪示, 將第一凸出13及第二凸出17的第一絕緣層30的絕緣材 料去除掉。去除絕緣材料的步驟可以藉由使用雷射光束或 聚焦離子束來完成。 其次,形成具有所需電路圖案的第二導電層22。第二 導電層22可以藉由下列方式得到,以濺灑法或CVD在第 2B圖的基板的整個上部表面形成銅膜22a(第2C圖),然 後使用電射光束去除掉銅膜22a的所需區域,藉以得到銅 膜圖案22b(第2D圖),以及將銅電鍍在銅膜圖案22b上(第 •---------------- (請先閱讀背面之注意事項再填寫本頁) 言· Γ .—矣 良 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 507514 Λ7 B450pif<d〇c/〇〇6 五、發明說明(/之) 3A圖)。在此實施例中,將銅膜22a的一部分去除掉’藉 以形成銅膜圖案22b。 然後,在第3A圖的基板的整個上部表面形成第二絕 緣層32,如第3B圖所繪示。上述形成第一絕緣層30的 方法可用來形成第二絕緣層32。其次,將第二絕緣層32 的所需區域去除掉。在此實施例中,如第3C圖所繪示, 將第一凸出13及第二凸出17的第二絕緣層32的絕緣材 料去除掉。 此外,如第3D圖所繪示,形成具有所需電路圖案的 第三導電層24。上述形成第一或第二導電層(20、22)的方 法可用來形成第三導電層24。在此實施例中,在第二凸出 17的兩側(第3D圖),第三導電層24的末端與第二凸出Π 的側面I5接觸。因此,在第二凸出17的側面15上的第 一導電層20提供多層電路的第一導電層20與第三導電層 24之間的層間連接。 經濟部智慧財產局員工消費合作社印製 其次,在第3D圖的基板的整個上部表面形成第三絕 緣層34。接著,將第三絕緣層34的所需區域去除掉。在 此實施例中,如第4A圖所繪示,將第一凸出13及第二凸 出Π的第三絕緣層34的絕緣材料去除掉,藉以分別露出 第二導電層22及第一導電層20。 其次,形成具有所需電路圖案的第四導電層26。上述 形成第一或第二導電層(20、22)的方法可用來形成第四導 电層26。在此貫施例中,在第一凸出13的左側(第4B圖), 第四導電層26的末端與第一凸出13上的第二導電層22 本紙張尺^適用中國國家標準(CNS)A丨規格(210 X 297公釐)------ 經濟部智慧財產局員工消費合作社印製 507514 8450pif.doc/006 ^ 五、發明說明(/>) 接觸。因此,在第一凸出13的側面12上的第二導電層22 提供多層電路的第二導電層22與第四導電層26之間的層 間連接。此外,在第二凸出17的右側(第4B圖),第四導 電層26的末端與第二凸出17上的第一導電層20接觸。 因此,在第二凸出17的側面15上的第一導電層20提供 多層電路的第一、第三、與第四導電層(20、24、26)之間 的層間連接,如第4C圖所繪示。 於是,所製造的本實施例的多層電路板,藉由多層絕 緣結構3使每一導電層(20、22、24)與相鄰的導電層分隔 開來,如第4C圖所繪示。亦即,在此實施例中,多層絕 緣結構3由第一絕緣層30、第二絕緣層32、及第三絕緣 層34構成,其中第二絕緣層32與第一絕緣層30的一部 分連接,而第三絕緣層34與第二絕緣層32的一部分連接。 順帶一提,在本發明中,因爲每一導電層(20、22、24、 26)及絕緣層(30、32、34)是以薄膜形態形成的,所以能夠 提供厚度較小的多層電路。例如,多層電路的最外層導電 層26的厚度最好爲10至30 μιη,其可以藉由執行在薄銅 膜上的銅、金或鎳的電鍍來形成。多層電路的每一內部導 電層(20、22、24)的厚度最好小於最外層導電層26的厚度。 例如,當經過內部導電層的電流量很小,以及內部導電層 允許具相當大的電阻時,則每一內部導電層的厚度最好爲 0.5至10 μιη。因此,假如需要的話,內部導電層可以只 由薄銅膜來形成,而沒有後面的電鍍。 另一方面,絕緣層(30、32、34)可以使用環氧樹脂(epoxy ------------ · I I ! I I 訂! I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A·丨規格(210 X 297公釐) 507514 Λ7 B7 8450pif.doc/〇〇6 五、發明說明(|Lp resin)或多硫亞氨樹脂(p〇iyimide resin)來形成。每一絕緣 層(30、32、34)的厚度最好爲5〇 μπ1或更少,其表示在導 電層的電路圖案上形成的絕緣層的厚度,而非表示塡入爲 了得到導電層的電路圖案而去除導電層的所需區域所形成 的凹洞的絕緣層的厚度。此外,在需要厚度較小的多層電 路,每一絕緣層的厚度最好爲5至20 μηι,以避免發生 諸如針孔之絕緣破壞。 在本發明中’因爲多層電路是以薄膜形態得到的交錯 疊壓的導電層及絕緣層所形成的,所以可以製造降低厚度 的多層電路板,相較於堆疊複數個具有導電圖案的樹脂鑄 模的電路板的情形,如日本專利早期公開編號7-170077 所揭露的。此外,因爲在基板的凸出的側面上形成的導電 層用來當作多層電路的層間連接,其優點爲導電層之間的 層間連接的形成可以和多層電路的導電層同時進行。更進 一步’不用顧慮形成貫穿孔(through-hole)或貫通孔(via-hole〕 所特有的問題。因此,即使是在需要層間連接的高密度佈 線時,在電路設計上也能提供高度彈性,而不會降低層間 連接的可靠性。 在此實施例中,多層電路是由四個導電層(20、22、24、 26)及三個絕緣層(30、32、34)所構成的。然而,在多層電 路中的導電層及絕緣層的數目,凸出的數目,以及各個凸 出的位置及大小可以依據多層電路所需的電路設計來選擇 性地決定。 在本發明中,特別重要的是使用薄膜形態來形成絕緣 — — — III — — — — — — — * — — — — — — —^r«»J« — — — — — — I— t請先閲讀背面之涑意事項再填寫本真〕 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A.丨規格(210 X 297公爱) 經濟部智慧財產局員工消費合作社印製 507514 8450pif.doc/006 五、發明說明(β) 層(30、32、34),用以得到降低厚度的多層電路。如上所 述,絕緣層可以藉由沈積聚合作用或電漿聚合作用來形 成。或者,可以用具感光性(photocurability)的絕緣樹脂來 形成薄膜,以及將薄膜置於諸如紫外光的光線下感光 (cure)。在後面的情況下,因爲只有感光性樹脂薄膜的所 需运域能夠曝照在光線下,藉以在樹脂薄膜上得到感光的 區域,以及可以藉由淸洗很容易地去除樹脂薄膜上未感光 的區域,所以能有效地形成絕緣層。 要省略去除絕緣層的所需區域的步驟,最好是只在凸 出以外的表面形成絕緣層。例如,可以藉由熱壓縮結合具 有對應於基板的凸出的開孔的絕緣樹脂薄片來形成絕緣 層。在基板上的導電層上形成絕緣層的情況時,可以使用 電解沈積(electro-deposition)來在導電層上形成絕緣樹脂薄 膜。 如上所述’可以選擇性地決定凸出的形狀。例如,如 第5圖所繪示,最好個別的第一及第二凸出(13、17)具有 錐形尖端。在此情況下,因爲凸出的側面爲傾斜的表面, 其爲相對於基板的水平表面的鈍角,其優點爲可以很容易 地設定雷射光束50或聚焦離子束照射角度。此外,當使 用電槳餓刻去除凸出上的絕緣層時,例如,使用氧電漿, 錐形尖端附近的電場強度會增加,以及電漿的氧離子會集 中在凸出上。其結果爲,在凸出上可以比平面部分得到更 闻的絕緣層的蝕刻率。因此,藉著將凸出上的絕緣薄膜暴 露至電漿,能夠快速地去除凸出的絕緣薄膜。 -_____18 本紙張尺度適用中國國家標準(CNSMi ^Η2Ϊ〇7^^)--- ---------I----裝! —訂·-----線 (請先閱讀背面之注意事項再填寫本頁) 507514 Λ7 B7 8450pif.doc/006 五、發明說明(/心) 在形成絕緣薄膜之前,最好先進行表面修飾處理,用 以使凸出表面具抗水性或抗油性,例如,使用cf4離子的 塗氟處理。在此情況下,去除凸出的絕緣薄膜的步驟更進 一步地加強。 有關導電層(20、22、24、26)的形成,例如,可以籍 著Η在基板上的所需區域噴灑霧狀的細銅顆粒,或使用霄 射CVD來形成導電層。在這些情況中,在要得到所需的 電路圖案時可以省略蝕刻導電薄膜的步驟。 (第二實施例) 以下將詳細解釋本發明的第二實施例的多層電路板。 第6圖繪示第二實施例的多層電路板的剖視圖。此多 層電路板包括具有第一表面14及第二表面15的基板1〇, 其中第一表面14爲水平表面,而第二表面π由第一表商 14的一側以實質上垂直的方向突出,在基板1〇上形成多 層電路,其由交互疊壓所需數目的導電層(20、22、24、 與絕緣層(30、32、34)來形成的。導電層20也延伸至第_ 表面I5之上,其用來當作導電層(20、24)之間的層間連接。 上述的多層電路板可以依據下述方法來製造。首先, 如第7Α圖所繪示,使用濺灑法或CVD在基板10的整個 第一及第二表面(14、I5)上形成銅膜20a。以雷射蝕刻去 除銅膜20a的所需區域,藉以得到延伸在第一及第二_面 上的銅膜圖案。然後,在銅膜圖案上進行電鑛藉以得到導 電層20,如第7B圖所繪示。在使用銅濺灑法的情況中, — — — — — — — — — — — — — — ·1111111 β — — — — — — — — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)/\.4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 507514 A7 8450pif.doc/006 ηγ 五、發明說明(0) 藉由使用具有對應於該銅膜圖案的遮罩圖案的遮罩,可以 省略去除銅膜20a的所需區域的步驟。 在整個第一表面14上形成絕緣層30之後,如第7C 圖所繪示,在基板1 〇的絕緣層3 〇及整個第二表面1 5上 形成銅膜22a,如第7D圖所繪示。然後,去除銅膜22a 的所需區域,藉以得到銅膜圖案’以及在銅膜圖案上進行 電鍍。其結果爲,得到延伸在第二表面15上的第二導電 層22以及絕緣層30,如第7E圖所繪示。每一導電層20、 22由用來當作層間連接的垂直部分及用來當作多層電路的 電路圖案的水平部分所構成。 藉著重覆上逑程式,例如,可以在基板1〇上得到第7F 圖所繪示的多層電路。在第7F圖的多層電路板中,經由 第二表面15上的導電層20的垂直部分提供導電層(20、26) 之間的第一層間連接,以及經由第二表面15上的導電層22 的垂直部分提供導電層(22、24)之間的第二層間連接。 對於第二實施例的第一種變化,第二表面15最好爲 傾斜表面,相對於第一表面14的鈍角Θ,如第8圖所繪示。 在此情況下,其優點爲使用雷射光束的電路圖案形成步驟 可以很容易且精確地在第二表面15上進行。例如,當鈍 角爲120度或更大時,可以很容易地由上方,亦即,垂直 於第一表面14的方向,照射雷射光束至第二表面15上來 進行電路圖案形成步驟。換言之,能夠有效率地以雷射刻 圖在第二表面15上形成當作層間連接的電路圖案,而不 用改變用來形成第一表面14上的多層電路的雷射光束的 本紙張尺度適用中國國家標準(CNS)Al規格(210 X 297公爱) ---------11--in---I (請先閱讀背面之注意事項再填寫本頁) 507514 A7 137 8450pif.doc/006 五、發明說明(fY) 照射角度。 對於第二實施例的第二種變化,形成的每一絕緣層 (30、32、34)可以延伸在第二表面15上以及第一表面14 上,如第9圖所繪示。亦即,每一絕緣層由平行於第二表 面15延伸的垂直部分以及平行於第一表面14延伸的水平 部分所構成。在此情況下,所需的導電層之間的層間連接 是經由第二表面15上的當作層間連接的電路圖案(21、25) 來達到的。亦即,導電層(20、26)之間的層間連接是經由 第二表面15上的電路圖案25來達到的,以及另一個導電 層(22、24)之間的層間連接是經由第二表面15上的電路圖 案21來達到的。 在第二實施例的第三種變化中,如第l〇A圖及第10B 圖所繪示,當兩個當作層間連接的電路圖案(21、23)交互 交叉時,最好是在相交點形成額外的絕緣層31,用以將其 中一個電路圖案與另外一個電路圖案分隔開。如此可改善 部分重疊的層間連接之間的絕緣的可靠性。 對於第二實施例的第四種變化,當在基板10上形成 用於層間連接的複數個電路圖案(2〇、22)時,基板10由第 一表面14、在與第一表面不同高度處延伸之第三表面n、 及於兩者之間延伸之傾斜表面之第二表面15所構成,如 第11A圖所繪不,所形成之用於層間連接的該些電路圖案 (20、22)最好是經由第二表面15延伸至第三表面I〗上。 在此情況下’要在第二表面15上形成電路圖案(2〇、22), 雷射光束只需縱向掃描傾斜表面1 5。換言之,傾斜表面15 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------^--------^---I---- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 507514 A7 B7 8450pif.doc/006 五、發明說明(1) 上不需要橫向的雷射光束掃描。於是,可以簡化傾斜表面 15上的雷射刻圖作業。 此外,如第11B圖所繪示,當以雷射刻圖在傾斜表面 15上形成當作層間連接的電路圖案(2〇、22)的相交點28 時,會很難形成高密度的電路圖案,因爲在傾斜表面15 上的雷射光點51爲橢圓形。在此種情況下,藉由在第11A 圖的第三表面11上形成相交點2 8,能夠藉由使用雷射光 束5〇精確地形成高密度的當作層間連接的電路圖案。 對於第二實施例的第五種變化,當在基板10上的單 一凸出17的每一側面15上形成當作層間連接的電路圖案 時,如第12圖所繪示,能夠減少要在基板10上形成的凸 出的總數,並且節省形成層間連接所需的空間。更進一步, 凸出17的上面可以用來做在不同側面上的電路圖案之間 的電性連接。於是,藉著將許多個當作層間連接的電路圖 案集中在一個凸出17上,能夠更進一步地達到高密度的 佈線以及節省空間。 爲了達到多層電路板的高密度的佈線及高生產率的目 的’並且更容易達到精確的雷射刻圖,可以使用第8圖至 弟12圖的變化的最佳組合。 (第二實施例) 以下將詳細解釋本發明的第三實施例的多層電路板。 如第13A圖至第13C圖所繪示的,此多層電路板包 括具有第一表面11、第二表面14、及第三表面16的基板 本纸張尺度適用中國國家標準(CNS)A‘l規格(210 X 297公釐) -------------裝- -----丨訂! !線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 507514 45〇pif.d〇c/〇〇6 Λ7 137 五、發明說明(从) 經濟部智慧財產局員工消費合作社印製 10,並於基板10形成多層電路,其中第一表面n爲水平 表面,第二表面14爲在與第一表面不同的高處延伸的水 平表面,第二表面16在第一表面π與第二表面14之間 以實質上爲垂直的方向延伸,該多層電路則是以所需數量 的交互疊壓的導電層(20、22、24、26)與絕緣層(3〇、32、 34)來製造的。每一絕緣層(30、32、34)及導電層(2〇、22、 24、26)可以同樣使用第一實施例所解釋的方法來形成。 此實施例之特徵爲多層電路的層間連接是由基板1〇的切 割面(側面)19上所形成的當作層間連接的電路圖案(21、25) 來做成的。當作層間連接的電路圖案(21、25)可以依照下 面的程式來形成。亦即,在基板10上形成多層電路之後, 以實質上爲垂直的方向切割帶有多層電路的基板1〇,使得 多層電路的切割面與基板10的切割面19齊平。其結果爲, 導電層(20、22、24、26)的連接末端(20a、22a、24a、26a) 會露出切割面19。再將當作層間連接的電路圖案(21、25) 連接至連接末端。例如,如第13A圖所繪示的具有電路圖 案的導電層24與第二絕緣層32上的連接末端24a。第13C 圖爲延著第13A圖的直線I-Ι及第13B圖的直線Π-Π的剖 視圖。在此實施例中,電路圖案之一(25)經由基板1Q的切 割面(側面)19由連接末端20a延伸至連接末端26a,以及 電路圖案之另一個(21)經由基板1〇的切割面(側面)19由連 接末纟而22a延伸至連接末端24a。要得到在切割面19上的這些電路圖案,可以使用上述形成多層電路的導電層的方 法。 23 本紙張尺度適用中國國家標準(CNS)A.丨規格(210 X 297公爱) 請 先 閱 讀 背 意 項 再f k 頁 訂 507514 Λ7 B7 8450pif.doc/006 五、發明說明(叫) 對於第三實施例的第一種變化,當除了連接末端 (20a、22a、24a、26a)之外的導電層的其他部分露出外面 時,對於層間連接的形成,最好在多層電路的切割面的預 定位置形成具有窗口 38的絕緣膜36,如第14圖所繪示, 以及經由這些開窗口 38連接該些連接末端與電路圖案 (21 ‘、23、25)。在此情況下,能夠避免電路圖案(21、23、 25)與導電層的暴露部分之間的不想要的連接。在此圖中, 標號31表示形成在電路圖案(21、23)的相交點的額外的絕 緣膜,用來作爲其間的電性絕緣。 對於第三實施例的第二種變化,可以在基板10的切 割面19上形成元件裝設部分60,其上可以裝設諸如1C晶 片之電子元件70,如第15圖所繪示。在此情況下,當作 層間連接的電路圖案(21、25)延伸穿過裝設在元件裝設部 分60的電子元件70。 順帶一提,多層電路皮的切割作業並不限制於上述實 施例。例如,所進行的切割作業可以在第二表面14的一 側,如第16A圖所繪示,或是在第二表面的一角,如第16B 圖所繪示,或是使具有所需形狀的貫穿孔80形成在第二 表面14中,如第16C圖所繪示。 對於第三實施例的第三種變化,最好在多層電路中形 成洙度,到基板10的第二表面14的開孔40,以及經由開 =4=知基板1〇的一部分去除掉,藉以在第二表面14形 ^,洞^8,如第〗7圖所繪示。在此實施例中,可以將諸 D IC日日片之電子元件70裝設在凹洞18中,以及導電層 本紙張尺㈣用中國-- -------------裝·-------訂·----!-線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 507514 Λ7 8450pif.doc/006 β7 五、發明說明(2¾ (20、24)之間的當作層間連接的電路圖案27延伸經過裝設 在凹洞18中電子元件70。可以將具有電子元件70的凹洞 18及開孔40塡入密封樹脂。 在第三實施例的第四種變化中,在多層電路中形成深 度達到基板1〇的第二表面14的開孔40,以及經由開孔40 將ΐ板1〇的一部分去除掉,藉以在第二表面14得到凹洞 18。如第18圖所繪示,此變化之特徵爲在開孔40中露出 的多層電路的切割面爲傾斜表面,藉以改善雷射刻圖的容. 易度。在此變化中,凹洞18中並未裝設電子元件,但假 如有需要的話,可以將所需的元件裝設在其中。在第18 圖中,導電層(24、26)之間的層間連接是由在多層電路的 露出的切割面上形成的電路圖案27來做的。換言之,導 電層(24、20)之間的另一個層間連接則是由在凹洞18的底 部上形成的電路圖案29來做的。因爲多層電路的露出的 切割面爲傾斜表面,所以可以很容易地用雷射刻圖精確地 形成這些電路圖案。 在第Π圖或第18圖中繪示的開孔40,假如有需要的 話’能夠採用經由多層電路板的露出的切割面形成層間連 接,經由凹洞18的底部形成層間連接,在凹洞中裝設所 需的元件,以及在開孔中塡入密封樹脂的所需組合。 在本發明中,在形成多層電路之後,才切割該多層電 路。然而,假如有需要的話,可以在形成多層電路期間的 任何時候,進行切割作業。在此情況下,能夠同時完成多 層電路的導電層的形成及當作層間連接的電路圖案的形 本紙張尺度適用中國國豕標準(CNS)A丨規格(210 X 297 ) — — — — — — — — — — — — — i I I I I I — — — — — — — — (請先閱讀背面之注意事項再填寫本頁) 507514 8 4 5 0pif.doc/ 0 0 6_^_ i、發明說明(巧) 成。 在本發明的多層電路板中,多層電路的每一導電層及 絕緣層是以薄膜形態來形成的,藉以達到高度積體化的多 層電路板。當複數個層間連接只形成在厚度變小的多層電 路的露出的切割面時,恐怕層間連接的可靠性會降低。然 而/在此實施例中,因爲形成當作層間連接的電路圖案, 使其在多層電路的所需導電層之間經由基板的露出的切割 面延伸,所以能夠避免此種層間連接的可靠性的降低。此 外,當在基板的露出的切割面上形成當作層間連接的電路 圖案時,其優點爲形成多層電路的導電層的方法亦可用來 形成當作層間連接的電路圖案,並且可以避免形成貫穿孔 或貫通孔所特有的問題。因此,即使是在需要層間連接的 高密度佈線時,在電路設計上也能提供高度彈性,而不會 降低層間連接的可靠性。 -------------裝--------訂· (請先閱讀背面之注意事項再填寫本頁) -線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)Al規格(21〇 x 9犯公爱)
Claims (1)
- 507514 A8 B8 C8 8450pif.doc/006 D8 六、申請專利範圍 1. 一種多層電路板,包括: (請先閱讀背面之注意事項再填寫本頁) 一基板,具有一第一表面及一第二表面,以相對於該 第一表面之一所需角度,自該第一表面之一末端延伸; 一多層電路,形成於該基板之該第一表面上,以及由 複數個電路層構成,於其中每一個提供具有所需電路圖案 之一導電層及以薄膜形態形成於該導電層上之一絕緣層; 一第二導電層,形成於該基板之該第二表面上,藉由 其來製造該多層電路之一層間連接。 2. 如申請專利範圍第1項所述之多層電路板,其中該 基板之該第二表面係該第一表面上之一凸出之一側面。 3. 如申請專利範圍第1項所述之多層電路板,其中該 第一表面係該基板之一上面,以及該第二表面係該基板之 一側面。 4. 如申請專利範圍第1項所述之多層電路板,其中該 第一與第二表面之間之該所需角度係一鈍角。 經濟部智慧財產局員工消費合作社印製 5. 如申請專利範圍第1項所述之多層電路板,其中該 多層電路具有一開孔,經由其露出該第一表面之一部分, 以及一電子元件裝設在形成於該露出之第一表面之一凹洞 中,以及該多層電路與該電子元件之間之一電性連接係由 形成於該凹洞之一內部表面上之一第三導電層來製造。 6. 如申請專利範圍第1項所述之多層電路板,其中該 第二導電層係複數個第二導電層,藉以得到該多層電路之 複數個層間連接,以及每一第二導電層被一第二絕緣層以 該厚度方向與相鄰之第二導電層分隔開。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 507514 A8 B8 C8 8450pif.doc/006 D8 六、申請專利範圍 7. 如申請專利範圍第1項所述之多層電路板,其中該 基板具有一第三表面,延伸於與該第一表面不同之高度 處,以及一第四表面,由該第一表面之另一末端延伸至該 第三表面之一末端,以及該多層電路形成於該基板之該第 一、第三及第四表面上,以及該第二導電層形成於該第一 表面上之一凸出之一側面上,藉以製造該多層電路之該層 間連接。 8. —種製造一多層電路板之方法,包括下列步驟: 提供一基板,具有一第一表面及一第二表面,以相對 於該第一表面之一所需角度,自該第一表面之一末端延 伸; 進行一給定數目之電路層形成步驟,藉以於該基板之 該第一表面上得到一多層電路,每一該電路層形成步驟包 括形成具有所需電路圖案之一導電層以及使用薄膜形態於 該導電層上形成一絕緣層; 於該基板之該第二表面上形成一第二導電層,藉由其 來製造該多層電路之一層間連接。 9. 如申請專利範圍第8項所述之方法,其中該第一表 面係該基板之上面,以及該第二表面係該第一表面上之一 凸出之一側面,以及其中該第二導電層係在該些電路層形 成步驟期間形成於該凸出之該側面。 10. 如申請專利範圍第8項所述之方法,其中該第二導 電層之得到係藉由切割具有該多層電路之該基板,使得該 多層電路之一切面與該基板之該切面齊平,以及於該多層 ----------—II · I 1 I I I I I ^^ 11111111 ^^^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 507514 A8 B8 C8 D8 8450pif.d〇c/006 六、申請專利範圍 電路及該基板之該些切面上形成當作層間連接的導電膜。 11. 如申請專利範圍第8項所述之方法,其中該第二導 電層之得到係藉由於該第二表面上形成一銅薄膜’以及使 用一雷射光束將該銅薄膜之一所需區域去除掉。 12. 如申請專利範圍第8項所述之方法,其中該第一表 面係該基板之上面,以及該第二表面係該基板之側面’以 及其中該第二導電層係形成於該側面上。 13. 如申請專利範圍第8項所述之方法,其中該絕緣層 之形成係藉由沈積聚合作用及電漿聚合作用中的一種。 14. 如申請專利範圍第8項所述之方法,其中該絕緣層 之得到係藉由形成具感光性(photocurability)之絕緣樹脂之 薄膜,以及在光線照射下感光該薄膜。 15. 如申請專利範圍第8項所述之方法,其中該絕緣層 之得到係藉由熱壓縮結合一絕緣樹脂薄片於該導電層上° ----I----- - 訂·! I! (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(2〗〇 X 297公釐)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000360220A JP3888052B2 (ja) | 2000-11-27 | 2000-11-27 | 多層立体回路基板及びその製造方法 |
JP2000367091A JP2002171067A (ja) | 2000-12-01 | 2000-12-01 | 多層立体回路基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW507514B true TW507514B (en) | 2002-10-21 |
Family
ID=26604663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090128064A TW507514B (en) | 2000-11-27 | 2001-11-13 | Multilayer circuit board and method of manufacturing the same |
Country Status (5)
Country | Link |
---|---|
US (1) | US6833511B2 (zh) |
EP (1) | EP1209959A3 (zh) |
KR (1) | KR100439593B1 (zh) |
CN (1) | CN1181718C (zh) |
TW (1) | TW507514B (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10322071A1 (de) | 2003-05-15 | 2004-09-02 | Infineon Technologies Ag | Mikrooptikmodul mit Gehäuse und Verfahren zur Herstellung desselben |
EP2143310A1 (de) * | 2007-04-24 | 2010-01-13 | CeramTec AG | Verfahren zur selektiven oberflächenbehandlung von nicht plattenförmigen werkstücken |
CN101321154B (zh) * | 2007-06-08 | 2012-06-06 | 华硕电脑股份有限公司 | 电路板 |
KR100918490B1 (ko) * | 2007-07-03 | 2009-09-24 | 주식회사 맥퀸트로닉 | 제브라 커넥터 제조방법 |
CN101803481B (zh) * | 2007-07-13 | 2011-11-30 | 揖斐电株式会社 | 布线基板及其制造方法 |
DE102008003372B4 (de) | 2008-01-08 | 2012-10-25 | Otto-Von-Guericke-Universität Magdeburg | Verfahren zur Herstellung eines mehrlagigen zwei- oder dreidimensionalen Schaltungsträgers |
US8240036B2 (en) | 2008-04-30 | 2012-08-14 | Panasonic Corporation | Method of producing a circuit board |
EP2255601B1 (en) * | 2008-04-30 | 2012-05-16 | Panasonic Corporation | Method of producing circuit board by additive method |
NL1035663C2 (nl) * | 2008-07-04 | 2010-01-05 | Thales Nederland Bv | Een werkwijze voor het vervaardigen van een driedimensionale multi-layered (meerlagen) doorverbindingsvoorziening. |
US8033014B2 (en) | 2008-07-07 | 2011-10-11 | Unimicron Technology Corp. | Method of making a molded interconnect device |
TWI355220B (en) | 2008-07-14 | 2011-12-21 | Unimicron Technology Corp | Circuit board structure |
TWI394506B (zh) * | 2008-10-13 | 2013-04-21 | Unimicron Technology Corp | 多層立體線路的結構及其製作方法 |
US9082438B2 (en) | 2008-12-02 | 2015-07-14 | Panasonic Corporation | Three-dimensional structure for wiring formation |
WO2012040094A2 (en) | 2010-09-23 | 2012-03-29 | Henkel Corporation | Chemical vapor resistant epoxy composition |
JP5973190B2 (ja) * | 2012-03-06 | 2016-08-23 | タイコエレクトロニクスジャパン合同会社 | 立体積層配線基板 |
JP5708903B2 (ja) * | 2013-02-14 | 2015-04-30 | 株式会社村田製作所 | 回路基板およびその製造方法 |
TWI561132B (en) | 2013-11-01 | 2016-12-01 | Ind Tech Res Inst | Method for forming metal circuit, liquid trigger material for forming metal circuit and metal circuit structure |
US10039195B2 (en) | 2014-10-23 | 2018-07-31 | Facebook, Inc. | Fabrication of intra-structure conductive traces and interconnects for three-dimensional manufactured structures |
JP6629314B2 (ja) | 2014-10-23 | 2020-01-15 | フェイスブック,インク. | モジュール式で組み立てられる三次元印刷された電子基板を生成するための方法 |
JP6200934B2 (ja) | 2014-12-08 | 2017-09-20 | 財團法人工業技術研究院Industrial Technology Research Institute | ビームアンテナ |
CN107404797B (zh) * | 2016-05-18 | 2019-06-11 | 庆鼎精密电子(淮安)有限公司 | 具有段差结构的多层电路板及其制作方法 |
CN106735922B (zh) * | 2017-01-16 | 2018-10-09 | 深圳顺络电子股份有限公司 | 一种叠层电子元件及其制备方法 |
CN112969277B (zh) * | 2021-02-03 | 2023-03-14 | 深圳市同创鑫电子有限公司 | 一种多层电路板和多层电路板的制备方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1223908B (de) * | 1965-06-04 | 1966-09-01 | Siemens Ag | Baugruppe der Elektronik aus in einem Kunststoffblock eingegossenen elektrischen Bauelementen, deren Anschlussdraehte an der Oberflaeche des Kunststoffblockes verschaltet sind und Verfahren zu ihrer Herstellung |
US3349162A (en) * | 1965-08-23 | 1967-10-24 | Automatic Elect Lab | Intra-connection techniques for multilayer printed wiring boards |
US3756891A (en) * | 1967-12-26 | 1973-09-04 | Multilayer circuit board techniques | |
US4963697A (en) * | 1988-02-12 | 1990-10-16 | Texas Instruments Incorporated | Advanced polymers on metal printed wiring board |
US5080455A (en) * | 1988-05-17 | 1992-01-14 | William James King | Ion beam sputter processing |
DE59202994D1 (de) * | 1991-02-07 | 1995-08-31 | Siemens Ag | Mikromehrlagenverdrahtung. |
US5164332A (en) * | 1991-03-15 | 1992-11-17 | Microelectronics And Computer Technology Corporation | Diffusion barrier for copper features |
JPH0541580A (ja) * | 1991-08-05 | 1993-02-19 | Nitto Denko Corp | 多層回路基板 |
JP2844584B2 (ja) * | 1991-09-24 | 1999-01-06 | 日立電線株式会社 | 電磁シールドされた回路基板 |
US5584120A (en) * | 1992-02-14 | 1996-12-17 | Research Organization For Circuit Knowledge | Method of manufacturing printed circuits |
JP2889763B2 (ja) * | 1992-05-29 | 1999-05-10 | 株式会社日立製作所 | 三次元多層配線付きプラスチック成形筐体及びその製造方法 |
JPH06152098A (ja) * | 1992-11-13 | 1994-05-31 | Fujitsu Ltd | 三次元プリント配線成形品及びその製造方法 |
JPH07170077A (ja) * | 1993-12-16 | 1995-07-04 | Hitachi Cable Ltd | 射出成形回路部品の製造方法 |
JP3067515B2 (ja) * | 1994-03-09 | 2000-07-17 | 日立電線株式会社 | 多層回路成形体,及びその製造方法 |
FR2719967B1 (fr) * | 1994-05-10 | 1996-06-07 | Thomson Csf | Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés. |
JP3165605B2 (ja) * | 1994-12-27 | 2001-05-14 | シャープ株式会社 | 多層プリント配線板の製造方法 |
EP0767970B1 (en) * | 1995-03-27 | 2001-10-04 | Koninklijke Philips Electronics N.V. | Electronic multilayer component and method of its manufacture |
US5657537A (en) * | 1995-05-30 | 1997-08-19 | General Electric Company | Method for fabricating a stack of two dimensional circuit modules |
JPH09153661A (ja) * | 1995-12-01 | 1997-06-10 | Hitachi Chem Co Ltd | 配線板及びその製造法 |
US6100178A (en) * | 1997-02-28 | 2000-08-08 | Ford Motor Company | Three-dimensional electronic circuit with multiple conductor layers and method for manufacturing same |
JPH10282145A (ja) * | 1997-04-02 | 1998-10-23 | Hoya Corp | ガラス配線基板、ガラス配線基板の製造方法およびプローブカード |
US5956609A (en) * | 1997-08-11 | 1999-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing stress and improving step-coverage of tungsten interconnects and plugs |
KR100270869B1 (ko) * | 1997-10-10 | 2001-01-15 | 윤종용 | 3차원복합입체회로기판 |
US5903440A (en) * | 1998-01-30 | 1999-05-11 | Delco Electronics Corporaiton | Method of forming assemblies of circuit boards in different planes |
-
2001
- 2001-11-13 TW TW090128064A patent/TW507514B/zh not_active IP Right Cessation
- 2001-11-13 EP EP01126948A patent/EP1209959A3/en not_active Withdrawn
- 2001-11-26 CN CNB011401311A patent/CN1181718C/zh not_active Expired - Fee Related
- 2001-11-26 KR KR10-2001-0073721A patent/KR100439593B1/ko not_active IP Right Cessation
- 2001-11-27 US US09/995,085 patent/US6833511B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1209959A3 (en) | 2004-03-10 |
CN1181718C (zh) | 2004-12-22 |
US20020062987A1 (en) | 2002-05-30 |
EP1209959A2 (en) | 2002-05-29 |
KR20020041298A (ko) | 2002-06-01 |
KR100439593B1 (ko) | 2004-07-12 |
US6833511B2 (en) | 2004-12-21 |
CN1356863A (zh) | 2002-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW507514B (en) | Multilayer circuit board and method of manufacturing the same | |
US7230818B2 (en) | Printed circuit board and manufacturing method thereof | |
KR100688769B1 (ko) | 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법 | |
US8261435B2 (en) | Printed wiring board and method for manufacturing the same | |
JP3629375B2 (ja) | 多層回路基板の製造方法 | |
US6717070B2 (en) | Printed wiring board having via and method of manufacturing the same | |
TW554651B (en) | Multi-layer wiring substrate and manufacturing method thereof | |
FI126775B (fi) | Monikerroksinen levy ja menetelmä sen valmistamiseksi | |
JP2009194382A (ja) | プリント配線板の製造方法 | |
JP2006019441A (ja) | 電子部品内蔵基板の製造方法 | |
US20090229875A1 (en) | Printed circuit board having fine pattern and manufacturing method thereof | |
US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
TW200845843A (en) | Method for manufacturing printed circuit board with built-in capacitor | |
KR20050065289A (ko) | 동축 배선 구조를 갖는 반도체 다층 배선 기판과 그 제조방법 | |
TW201419949A (zh) | 配線基板 | |
TWM598520U (zh) | 通孔中有橋結構、利用可靠性增強參數組合的部件承載件 | |
JP2004031812A (ja) | 配線基板の製造方法 | |
JP4668822B2 (ja) | 配線基板の製造方法 | |
TWM599067U (zh) | 具有前和後側窗口大小不同的通孔的低懸伸部件承載件 | |
KR100771320B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
JP3904401B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP7336845B2 (ja) | 印刷配線板の製造方法 | |
KR100653247B1 (ko) | 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법 | |
KR100438612B1 (ko) | 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |