KR100439593B1

KR100439593B1 - 다층 회로 기판 및 그 제조 방법

Info

Publication number: KR100439593B1
Application number: KR10-2001-0073721A
Authority: KR
Inventors: 우치노노요시유키; 사와다가즈오; 마사키야스후미; 무토마사히데
Original assignee: 마츠시다 덴코 가부시키가이샤
Priority date: 2000-11-27
Filing date: 2001-11-26
Publication date: 2004-07-12
Also published as: EP1209959A2; US6833511B2; KR20020041298A; CN1181718C; EP1209959A3; CN1356863A; TW507514B; US20020062987A1

Abstract

내부에 고 신뢰성의 층간 접속이 형성된 두께를 줄인 다층 회로부를 구비한 성형 상호접속 장치(molded interconnected device, MID)를 다층 회로 기판으로서 제공한다. 다층 회로 기판은 제1 면, 제1 면에 대해 필요한 각도로 제1 면으로부터 연장하는 제2 면 및 제1 면 상에 형성되고 복수의 회로층으로 이루어지는 다층 회로부를 포함한다. 각각의 회로층은 필요한 회로패턴을 갖는 도전층 및 도전층 상에 막 형태로 형성된 절연층을 구비한다. 다층 회로부의 층간 접속은 기판의 제2 면 상에 형성된 제2 도전층을 통해 이루어진다.

Description

다층 회로 기판 및 그 제조 방법 {MULTILAYER CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}

본 발명은 다층 회로 기판에 관한 것으로, 특히 내부에 고 신뢰성의 층간 접속(layer-to-layer connection)이 형성된 두께를 줄인 다층 회로부를 구비한 성형 상호접속 장치(molded interconnect device, MID) 및 그 제조 방법에 관한 것이다.

최근, 사출성형 기판(injection-molded substrate) 상에 3차원 회로패턴을 형성함으로써 획득되는 성형 상호접속 장치(MID)는 전자 소자의 소형화 및 경량화의 관점과 회로설계의 자유도 향상 및 고 밀도 실장 달성을 목적으로 주목받고 있다.

예를 들어, 일본 특허공개공보 평7-170077호에는 사출성형 회로 부품의 제조 방법이 기재되어 있다. 이 방법에서, 도 19 (A)에 도시된 바와 같이 복수의 사출성형 회로부재(1P, 2P)는 미리 제조된다. 각 회로부재는 상부면 및 하부면에 도전성 회로패턴(5P, 6P)을 갖는다. 또한 각 회로부재는 위치결정 구멍(positioning hole)(10P), 공간 돌출부(spacing projection)(11P) 및 공간 돌출부를 수용하는 리세스(recess)(12P)를 구비한다. 이 회로부재들은 회로부재(1P)의 공간 돌출부(11P)가 이웃하는 회로부재(2P)의 대응 리세스(12P) 사이에 삽입되도록 적층되어 다층 회로 구조를 이룬다. 다층 회로 구조에서 각 회로부재의 위치는 위치결정 핀(14P)이 위치결정 구멍(10P)을 관통하도록 함으로써 결정된다.

그런 다음, 다층 회로 구조의 이웃 회로부재(1P, 2P)간 간극(clearance)은 절연성 수지(20P)로 충전되고, 도 19 (B)에 도시한 바와 같이 다층 회로 구조의 층간 접속을 위하여 위치결정 구멍(10P)에서 핀(14P)을 제거하여 얻은 스루홀(through hole)에 도전성 막(30P)이 형성된다.

이 방법에 따르면 회로부재(1P, 2P) 사이의 간극에서 핀홀(pinhole)이나 단락 성형(short mo1d)의 발생, 도전성 회로 패턴(5P, 6P)의 파손 및 층간에서 유발되는 박리 현상(flaking)을 방지할 수 있고, 고 밀도 실장이 가능한 다층 회로 구조를 제공할 수 있다. 그러나 이 방법에서는 복수의 사출성형 회로부재가 적층되고 이웃 회로부재(1P, 2P) 사이의 간극은 절연성 수지로 충전되기 때문에 얻어진 다층 회로 구조의 두께 증가가 문제가 된다.

한편, 일본 특허공개공보 평7-249873호는 다층 회로 성형품(molded article) 및 그 제조 방법을 기재하고 있다. 이 방법에서, 도 20 (A)에 도시한 바와 같이 그 상부면 및 하부면 상에 돌출부(2S)를 구비한 수지성형 내부 기판(1S)이 형성된다. 그런 후, 제1 회로패턴(3S, 4S)이 내부 기판(1S)의 상부면 및 하부면 상의 필요 영역에 무전해 도금(electroless plating)으로 형성된다. 내부 기판(1S)에 제1 회로패턴(3S, 4S)이 형성된 후, 이 내부 기판(1S) 상에 수지성형 외부 기판(5S)을 사출성형으로 형성함으로써, 도 20 (B)에 도시한 바와 같이 내부 기판(1S)의 돌출부(2S) 상부면 및 하부면 상의 제1 회로패턴만 외부로 노출되도록 한다. 다음에, 제2 회로패턴(8S)이 외부 기판(2S) 상의 필요 영역에 무전해 도금으로 형성된다. 이 제2 회로패턴(8S)은 내부 기판(1S) 및 외부 기판(2S) 사이에 층간 접속이 이루어지도록 돌출부(2S) 상의 제1 회로패턴(3S, 4S)에 접속될 수 있다. 게다가 외부 기판(5S)의 상부면 및 하부면 상의 제2 회로패턴(8S)간의 전기적 접속은 스루홀 도금(6S)에 의해 이루어질 수 있다.

이 방법에서는 무전해 도금의 도금 용액이 돌출부(2S) 면에 충분히 접촉하기때문에 도금 단계를 신뢰성 있게 수행할 수 있는 이점이 있다. 더욱이 도금 용액의 흐름성(flowability)이 집적 수준이 높아짐에 따라 감소하는 상황을 피할 수 있다. 이것은 고 신뢰성을 갖는 층간 접속을 형성하는 데 효과적이다. 그러나 제1 회로패턴(3S, 4S)을 갖는 내부 기판(1S)이 성형 공동(mold cavity) 내에 다시 위치하게되고 외부 기판(5S)이 내부 기판(1S) 주위에 사출성형으로 형성되기 때문에 수지성형 기판의 다층 구조를 형성하는 절차가 복잡해 질 수 있다. 또한 다층 구조의 두께가 증가하는 문제가 있다.

따라서, 이들 종래의 기술은 층간 접속의 고 신뢰성을 유지하는 동시에 고 집적 다층 회로 기판 특히 다층 회로부를 갖는 성형 상호접속 장치(MID)의 달성이라는 점에서 여전히 개선의 여지가 많다.

본 발명은 이러한 점을 감안하여 이루어진 것으로 다층 회로 기판, 특히 그 내부에 고 신뢰성의 층간 접속이 형성된 두께를 줄인 다층 회로부를 구비한 성형 상호접속 장치를 제공한다.

도 1 (A) 내지 (D)는 본 발명의 제1 실시예에 따른 다층 회로 기판의 제조 방법을 나타낸 단면도이다.

도 2 (A) 내지 (D)는 도 1 (D)에 계속되는 다층 회로 기판의 제조 방법을 나타낸 단면도이다.

도 3 (A) 내지 (D)는 도 2 (D)에 계속되는 다층 회로 기판의 제조 방법을 나타낸 단면도이다.

도 4 (A) 내지 (C)는 도 3 (D)에 계속되는 다층 회로 기판의 제조 방법을 나타낸 단면도이다.

도 5는 제1 실시예의 변형예에 따라 레이저 빔을 사용하여 절연층을 형성하는 단계를 나타낸 단면도이다.

도 6은 본 발명의 제2 실시예에 따른 다층 회로 기판의 단면도이다.

도 7 (A) 내지 (F)는 제2 실시예의 다층 회로 기판의 제조 방법을 나타낸 사시도이다.

도 8은 제2 실시예의 제1 변형예에 따른 다층 회로 기판의 사시도이다.

도 9는 제2 실시예의 제2 변형예에 따른 다층 회로 기판의 사시도이다.

도 10 (A)는 제2 실시예의 제3 변형예에 따른 다층 회로 기판의 사시도이고, (B)는 층간 접속용 회로 패턴의 교차부를 나타낸 단면도이다.

도 11 (A)는 제2 실시예의 제4 변형예에 따른 다층 회로 기판의 사시도이고, (B)는 레이저 패터닝으로 경사면 상에 회로패턴을 형성하는 것을 개략적으로 나타낸 도면이다.

도 12는 제2 실시예의 제5 변형예에 따른 다층 회로 기판의 사시도이다.

도 13 (A)는 본 발명의 제3 실시예에 따른 다층 회로 기판의 도전층의 회로 패턴을 나타내고, (B) 및 (C)는 각각 다층 회로 기판의 측면도 및 단면도이다.

도 14는 제3 실시예의 제1 변형예에 따른 다층 회로 기판의 측면도이다.

도 15는 제3 실시예의 제3 변형예에 따른 다층 회로 기판의 측면도이다.

도 16은 기판의 절단 작업을 나타낸 사시도이다.

도 17은 제3 실시예의 제3 변형예에 따른 다층 회로 기판의 단면도이다.

도 18은 제3 실시예의 제4 변형예에 따른 다층 회로 기판의 부분 단면도이다.

도 19는 일본 특허공개공보 평7-170077호에 기재된 사출성형 회로 부품의 제조 방법을 나타낸 단면도이다.

도 20은 일본 특허공개공보 평7-249873호에 기재된 다층 회로 성형품의 제조 방법을 나타낸 단면도이다.

본 발명의 다층 회로 기판은, 제1 면 및 상기 제1 면에 대해 필요한 각도로 상기 제1 면의 일측 단부(end)로부터 연장하는 제2 면을 갖는 기판, 상기 기판의 상기 제1 면 상에 형성되며, 각각이 필요한 회로패턴을 구비한 도전층과 상기 도전층 상에 막 형태로 형성되는 절연층을 갖는 복수의 회로층으로 이루어지는 다층 회로부, 그리고 상기 기판의 상기 제2 면 상에 형성되어 상기 다층 회로부의 층간 접속을 이루는 제2 도전층을 포함한다. 본 발명의 바람직한 실시예에서, 상기 기판의 제2 면은 상기 제1 면 상에 존재하는 돌출부(projection)의 측면이다. 특히, 상기 기판은 상기 제1 면에서 상이한 높이(level)로 연장하는 제3 면 및 상기 제1 면의 나머지 단부에서 상기 제3 면의 일측 단부로 연장하는 제4 면을 구비하고, 상기 다층 회로부는 상기 기판의 제1, 제3 및 제4 면 상에 형성되고, 상기 제2 도전층은 상기 다층 회로부의 층간 접속이 이루어지도록 상기 제1 면 상에 존재하는 돌출부의 측면 상에 형성되는 것이 바람직하다. 이 경우에, 상기 다층 회로부의 층간 접속은 MID용 기판, 예를 들어 높은 신뢰성 및 회로 설계의 자유도를 가지는 본 발명의 제1 실시예에서 사용되고 도 1 (A)에 도시한 형태의 기판 상에 형성될 수 있다. 상기 제2 도전층이 상기 다층 회로부에 대해 복수의 층간 접속을 얻기 위한 복수의 제2 도전층인 경우, 각각의 제2 도전층은 제2 절연층에 의해 이웃하는 제2 도전층과 두께 방향으로 분리되는 것이 바람직하다.

본 발명의 바람직한 다른 실시예에서, 상기 제1 면은 상기 기판의 상부면이고 상기 제2 면은 상기 기판의 측면이다. 또한 다층 회로부는 개구부(aperture)를 구비하여 이 개구부를 통해 상기 제1 면의 일부가 노출되고, 상기 노출된 제1 면에 형성된 오목부(concave)에 전자소자(electronic device)가 실장되고, 상기 다층 회로부와 상기 전자소자 사이의 전기적 접속은 상기 오목부 내면에 형성된 제3 도전층에 의해 이루어지는 것이 바람직하다.

본 발명의 다른 목적은 전술한 다층 회로 기판의 제조 방법을 제공하는 것이다. 즉, 본 발명의 다층 회로 기판의 제조 방법은, 제1 면 및 상기 제1 면에 대해필요한 각도로 제1 면의 일측 단부로부터 연장하는 제2 면을 갖는 기판을 준비하는 단계, 각각 필요한 패턴을 갖는 도전층을 형성하는 단계 및 상기 도전층 상에 절연층을 막 형태로 형성하는 단계를 포함하는 회로층 형성 단계를 소정 회수만큼 수행하여 상기 기판의 제1 면 상에 다층 회로부를 형성하는 단계, 그리고 상기 기판의 상기 제2 면 상에 제2 도전층을 형성하여 상기 다층 회로부의 층간 접속이 이루어지도록 하는 단계를 포함한다.

상기한 방법에서 상기 제1 면은 상기 기판의 상부면이고, 상기 제2 면은 상기 제1 면 상에 존재하는 돌출부의 측면인 것이 바람직하며, 상기 제2 도전층은 상기 회로층 형성 단계 중에 상기 돌출부의 측면 상에 형성되는 것이 바람직하다.

또한 상기 제2 도전층은 상기 다층 회로부의 절단면이 상기 기판의 절단면과 같은 높이가 되도록 상기 다층 회로부를 구비한 상기 기판을 절단하고, 상기 기판 및 상기 다층 회로부의 절단부 상에 층간 접속용 도전성 막을 형성함으로써 형성되는 것이 바람직하다.

상기한 목적과 다른 목적들 및 이점은 이하의 본 발명의 바람직한 실시예 및 상세한 설명에 의해 명백해 질 것이다.

본 발명의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다. 그러나 본 발명의 범위가 이러한 실시예로 한정되지는 않는다.

제1 실시예

본 발명의 제1 실시예에 따른 다층 회로 기판은 다음의 방법으로 제조될 수 있다.

먼저, MID용 수지성형(resin-molded) 기판(10)을 준비한다. 도 1 (A)에 도시한 바와 같이, 기판(10)은 그 상부면에 제1 면(11), 제1 면 상의 제1 돌출부(13), 제1 면과 상이한 높이로 연장하는 제2 면(14), 제2 면 상의 제2 돌출부(17) 및 제1 면(11)과 제2 면(14) 사이에서 실질적으로 수직 방향으로 연장하는 제3 면(16)을 갖는다.

MID용 기판은 사출성형에 의해 입체적으로(three-dimensionally) 제조될 수 있다. 예를 들어 수지 재료로서 폴리페닐렌 설파이드(polyphenyene sulfide, PPS), 액정 폴리머(liquid-crystal polymer, LCP), 신디오택틱 폴리머(syndiotactic polymer, SPS) 또는 폴리프탈 아미드(polyphtal amide, PPA) 등을 사용할 수 있다. 또한 기판의 기계 강도를 향상시키기 위해 무기섬유와 같은 충전제가 수지 재료(resin material)에 포함될 수 있다. 이와는 달리, 세라믹 기판을 MID용 기판으로 사용할 수 있다. 예를 들어, MID용 세라믹 기판은 필요한 입체 형상을 갖는 성형품을 얻기 위하여 알루미나(Al₂O₃)와 같은 세라믹 분말을 사출성형하여 그 성형품을 소결(sintering)하여 제조할 수 있다. 이 경우에, 본 발명의 다층 회로 기판은 MID용 세라믹 기판 상에 다층 회로부를 형성함으로써 제조될 수 있다.

다음에, 기판(10) 상에 필요한 회로패턴을 갖는 제1 도전층(20)을 형성한다. 예를 들어, 제1 도전층(20)은 도 1 (B)에 도시한 바와 같이 스퍼터링이나 CVD(Chemical Vapor Deposition)법으로 기판(10)의 전체 상부면에 동 막(20a)을 형성하고, 동 막(20a)의 필요한 영역을 레이저 빔으로 제거하여 기판(10) 상에 동 막 패턴(20b)을 획득하고[도 1 (C)], 동 막 패턴(20b) 상에 동을 전해 도금하여[도 1 (D)] 얻을 수 있다. 예를 들어 동 막(20a)의 두께는 0.1 내지 0.5㎛가 바람직하다. 동 막 패턴을 레이저 패터닝으로 용이하게 형성할 수 있고, 후속하는 전해 도금이 용이한 이점이 있다. 본 실시예에서, 제1 돌출부(13) 상의 동 막(20a)과 제1 면(11) 상의 동 막(20a)은 동 막 패턴(20b)을 얻기 위하여 제거된다.

이어서, 도 2 (A)에 도시한 바와 같이, 도 1 (D)의 기판 전체 상부면 상에 제1 절연층(30)을 형성한다. 이 제1 절연층(30)은, 예를 들어 제1 도전층(20)을 갖는 도 1 (D)의 기판 상에 절연 재료를 도포하는 방법, 기판(10) 상에 절연성 막을 부착하는 방법 또는 증착 중합법(deposition polymerization method)으로 막 형태로 형성될 수 있다. 계속하여, 제1 절연층(30)의 필요한 영역을 제거한다. 본 실시예에서, 도 2 (B)에 도시된 바와 같이 제1 절연층(30)을 이루는 절연 재료는 제1 돌출부(13) 및 제2 돌출부(17)에서 제거된다. 절연 재료를 제거하는 단계는 레이저 빔 또는 수렴 이온 빔(focused ion beam)을 사용하여 수행할 수 있다.

다음에, 원하는 회로패턴을 갖는 제2 도전층(22)을 형성한다. 이 제2 도전층은 도 2 (B)의 기판 상부면 전체에 스퍼터링이나 CVD법으로 동 막(22a)을 형성하고[도 2 (C)], 동 막(22a)의 필요한 영역을 레이저 빔으로 제거하여 동 막 패턴(22b)을 획득하고[도 2 (D)], 동 막 패턴(22b) 상에 동을 전해 도금하여[도 3 (A)] 얻을 수 있다. 본 실시예에서, 동 막(22a)의 일부는 제2 돌출부(17)에서 제거되어 동 막 패턴(22b)을 형성한다.

그런 후, 도 3 (B)에 도시한 바와 같이 제2 절연층(32)을 도 3 (A)의 기판 상부면 전체에 형성한다. 제2 절연층(32)을 형성하는 데에는 전술한 바와 같은 제1 절연층(30) 형성 방법은 사용할 수 있다. 이어서 제2 절연층(32)의 필요한 영역을 제거한다. 이 실시예서는 도 3 (C)에 도시한 바와 같이 제2 절연층(32)의 절연 재료는 제1 돌출부(13) 및 제2 돌출부(17)에서 제거된다.

도 3 (D)에 도시한 바와 같이 원하는 회로패턴을 갖는 제3 도전층(24)을 형성한다. 제3 도전층(24)을 형성하는 데에는 전술한 제1 도전층(20)이나 제2 도전층(22)을 형성하는 방법을 사용할 수 있다. 이 실시예에서 제2 돌출부(17)의 양쪽[도 3 (D)]에서, 제3 도전층(24)의 일 단부는 제2 돌출부(17)의 측면(15) 상의 제1 도전층(20)과 접속한다. 그러므로, 제2 돌출부(17) 측면(15) 상의 제1 도전층(20)은 다층 회로부의 제1 도전층(20)과 제3 도전층(24) 사이의 층간 접속을 제공한다.

다음에, 제3 절연층(34)을 도 3 (D)의 기판 상부면 전체에 형성한다. 계속하여 제3 절연층(34)의 필요한 영역을 제거한다. 이 실시예에서, 도 4 (A)에 도시한 바와 같이 제3 절연층(34)의 절연 재료는 제1 돌출부(13) 및 제2 돌출부(17)에서 제거되어 제2 도전층(22)과 제1 도전층(20)이 각각 노출된다.

이어서, 원하는 회로패턴을 갖는 제4 도전층(26)을 형성한다. 제4 도전층(26)을 형성하는 데에는 전술한 제1 도전층(20)이나 제2 도전층(22)을 형성하는 방법을 사용할 수 있다. 이 실시예에서 제1 돌출부(13)의 왼쪽에서[도 4 (B)], 제4 도전층(26)의 일 단부는 제1 돌출부(13) 상의 제2 도전층(22)과 접속한다. 그러므로, 제1 돌출부(13) 측면(12) 상의 제2 도전층(22)은 다층 회로부의 제2 도전층(22)과 제4 도전층(26) 사이의 층간 접속을 제공한다. 또한 제2 돌출부(17)의 오른쪽에서 제4 도전층(26)의 일 단부는 제2 도출부(17) 상의 제1 도전층(20)과 접속한다. 따라서, 도 4 (C)에 도시한 바와 같이 제2 돌출부(17) 측면(15) 상의 제1 도전층(20)은 다층 회로부의 제1, 제3 및 제4 도전층(20, 24, 26) 사이의 층간 접속을 제공한다.

그러므로, 본 실시예의 다층 회로 기판은 도 4 (C)에 도시한 바와 같이 각 도전층(20, 24, 26)이 다층 절연 구조(3)에 의해 이웃하는 도전층과 일정한 간격을 유지하도록 제조될 수 있다. 즉, 본 실시예에서 다층 절연 구조(3)는 제1 절연층(30), 일부가 제1 절연층에 접속되는 제2 절연층(32) 및 일부가 제2 절연층에 접속되는 제3 절연층(34)으로 이루어진다.

그런데, 본 발명의 실시예에서는 각각의 도전층(20, 22, 24, 26) 및 절연층(30, 32, 34)이 막 형태로 형성되기 때문에 두께가 감소된 다층 회로부를 제공할 수 있다. 예를 들어, 다층 회로부의 최 외곽 도전층(26)의 두께는 10 내지 30㎛이고, 동, 금 또는 니켈을 얇은 동 막 상에 전해 도금하여 형성하는 것이 바람직하다. 다층 회로부의 내부 도전층(20,22, 24) 각각은 최 외곽 도전층(26)의 두께보다 작은 것이 바람직하다. 예를 들어, 내부 도전층을 통과하는 전류량이 적고 내부 도전층이 비교적 큰 저항을 가질 수 있는 경우에 내부 도전층 각각의 두께는 0.5 내지 10㎛인 것이 바람직하다. 그러므로, 필요에 따라 내부 도전층은 후속하는 전해 도금을 수행하지 않고 얇은 동 막만으로 형성될 수 있다.

한편, 절연층(30, 32, 34)을 에폭시 수지(epoxy resin)나 폴리이미드 수지(polyimide resin)를 사용하여 형성할 수 있다. 절연층(30, 32, 34) 각각의 두께는 50㎛ 이하인 것이 바람직한데, 이것은 도전층의 회로패턴 상에 형성된 절연층의 두께를 의미하는 것이고, 도전층의 회로패턴을 얻기 위하여 도전층의 필요한 영역을 제거함으로써 형성된 오목부를 채우는 절연층의 두께를 의미하는 것은 아니다. 또한, 두께가 감소된 다층 회로부가 요구되는 경우, 핀홀과 같은 절연 장애가 발생하는 것을 방지하기 위하여 각 절연층의 두께는 5 내지 20㎛인 것이 바람직하다.

본 발명에서는 막 형태로 형성된 도전층과 절연층을 교대로 적층하여 다층 회로부를 형성하기 때문에, 일본 특허공개공보 평7-170077에 기재된 바와 같이 도전성 패턴을 갖는 수지성형 회로 기판을 복수 매 쌓는 경우에 비하여 두께가 줄어든 다층 회로 기판을 제조할 수 있다. 게다가, 기판의 돌출부 측면 상에 형성된 도전층이 다층 회로부의 층간 접속에 사용되기 때문에 다층 회로부의 도전층 형성과 동시에 도전층 사이의 층간 접속을 형성할 수 있는 이점이 있다. 또한, 스루홀(through-hole)이나 바이어홀(via-hole) 형성에 관련된 독특한 문제들을 염려하지 않아도 된다. 그러므로, 고 밀도 배선의 층간 접속이 요구되는 경우에도, 층간 접속의 신뢰성을 저하시키지 않고 높은 회로 설계의 자유도를 제공할 수 있다.

본 실시예에서, 다층 회로부는 4개의 도전층(20, 22, 24, 26)과 세 개의 절연층(30, 32, 34)으로 이루어진다. 그러나 다층 회로부의 도전층 및 절연층의 수,돌출부의 수와 각 돌출부의 위치 및 크기는 다층 회로부에서 필요로하는 회로 설계에 따라 임의로 결정될 수 있다.

본 발명에서, 다층 회로부의 두께를 감소시키기 위하여 절연층(30, 32, 34)을 막 형태로 형성하는 것이 특히 중요하다. 전술한 바와 같이, 절연층은 증착 중합법이나 플라즈마 중합법으로 형성할 수 있다. 이와는 달리, 절연층은 광 경화성을 갖는 절연성 수지필름을 형성하고 자외선과 같은 광을 조사하여 경화시켜 얻을 수 있다. 후자의 경우에, 수지필름의 경화된 영역을 얻기 위하여 광 경화성 수지필름의 원하는 영역에만 광을 노출시킬 수 있고, 수지필름의 경화되지 않은 영역은 세정으로 쉽게 제거할 수 있어 절연층을 효율적으로 형성할 수 있다.

절연층의 필요한 영역을 제거하는 단계를 생략하기 위하여, 절연층을 돌출부 이외의 면에만 형성하는 것이 바람직하다. 예를 들어, 기판의 돌출부에 대응하는 위치에 개구부를 갖는 절연성 수지 시트를 열 압착하여 절연성 막을 형성할 수 있다. 기판의 도전층 상에 절연층을 형성하는 경우, 절연성 수지필름을 전착(electro-deposition)으로 도전층 상에 형성할 수 있다.

전술한 바와 같이, 돌출부의 형상은 임의로 정할 수 있다. 예를 들어, 도 5에 도시한 바와 같이, 제1 및 제2 돌출부(13, 17) 각각은 테이퍼형 선단(tapered tip)인 것이 바람직하다. 이 경우에, 돌출부의 측면이 기판의 수평면에 대해 둔각인 경사면이므로, 레이저 빔(50)의 조사나 이온 빔의 수렴을 용이하게 설정할 수 있는 이점이 있다. 게다가, 플라즈마 식각, 예를 들어 산소 플라즈마를 사용하여 돌출부 상의 절연성 막을 제거할 때, 전계 강도는 테이퍼형 선단 부분에서 증가하고 플라즈마 내의 산소 이온은 돌출부 상에 집중된다. 그 결과, 평면부보다 돌출부에서 절연 재료의 식각 속도가 더 빨라진다. 그러므로, 돌출부 상의 절연성 막을 플라즈마에 노출시킴으로써 절연성 막을 돌출부로부터 용이하게 제거할 수 있다.

절연성 막을 형성하기 전에, 돌출부에 대하여 발수성(water repellency)이나 발유성(oil repellency)을 발휘하는 면 개선 처리(surface-modification treatment), 예를 들어 CF₄이온을 사용한 불소화 처리를 수행하는 것이 바람직하다. 이 경우에, 돌출부로부터 절연층을 제거하는 단계는 더 강화된다.

도전층(20,22, 24,26)의 형성과 관련하여, 예를 들어 도전층은 에어로졸형의 동 미립자를 내뿜거나, 레이저 CVD법을 사용하여 기판의 원하는 영역 상에만 형성할 수 있다. 이 경우에, 필요한 회로패턴을 얻기 위하여 도전성 막을 식각하는 단계는 생략할 수 있다.

제2 실시예

본 발명의 제2 실시예에 따른 다층 회로 기판에 대하여 이하에 상세히 설명한다.

도 6은 제2 실시예에 따른 다층 회로 기판의 단면도를 나타낸 것이다. 이 다층 회로 기판은 수평면인 제1 면(14), 이 제1 면의 일 면으로부터 실질적으로 수직 방향으로 돌출한 제2 면(15) 및 필요한 수만큼의 도전층(20, 22, 24, 26)과 절연층(30, 32, 34)을 교대로 적층하여 기판 상에 형성되는 다층 회로부를 포함한다.도전층(20)은 또한 제2 면(15) 상에서 연장하고, 도전층(20, 24) 사이의 층간 접속을 형성하는 데 사용된다.

전술한 다층 회로 기판은 다음의 방법으로 제조할 수 있다. 먼저, 도 7 (A)에 도시한 바와 같이, 동 막(20a)을 스퍼터링이나 CVD법으로 기판의 제1 및 제2 면(14, 15) 전체에 형성한다. 동 막(20a)의 필요한 영역을 레이저 식각으로 제거하여 제1 및 제2 면 상에 연장하는 동 막 패턴을 얻는다. 그런 다음, 동 막 패턴에 대해 전해도금을 수행하여 도 7 (B)에 도시한 바와 같은 도전층(20)을 얻는다. 동 스퍼터링을 사용하는 경우에 동 막(20a)의 필요한 영역을 제거하는 단계는 동 막 패턴에 대응하는 마스크 패턴을 갖는 마스크를 사용함으로써 생략할 수 있다.

도 7 (C)와 같이 제1 면(14) 전체에 절연층(30)을 형성한 후, 도 7 (D)에 도시한 것처럼 기판(10)의 절연층(30) 및 제2 면(15) 전체에 동 막(22a)을 형성한다. 그러고 나서, 동 막(22a)의 필요한 영역을 제거하여 동 막 패턴을 얻고, 동 막 패턴에 대해 전해 도금을 수행한다. 그 결과, 도 7 (E)에 도시한 바와 같이 절연층(30)은 물론 제2 면(15) 상에 연장하는 제2 도전층(22)을 얻는다. 각각의 도전층(20, 22)은 층간 접속을 형성하는 데 사용되는 수직부와 다층 회로부의 회로 패턴층을 형성하는 데 사용되는 수평부로 이루어진다.

상기한 절차를 반복함으로써, 예를 들어 기판(10) 상에 도 7 (F)에 도시한 다층 회로부를 형성할 수 있다. 도 7 (F)의 다층 회로 기판에서 도전층(20, 26) 사이의 제1 층간 접속은 제2 면(15) 상의 도전층(20) 수직부를 통해 이루어지고, 도전층(22, 24) 사이의 제2 층간 접속은 제2 면(15) 상의 도전층(22) 수직부를 통해 이루어진다.

상기한 제2 실시예의 제1 변형예로서, 제2 면(15)이 도 8에 도시한 바와 같이 제1 면(14)에 대해 둔각(θ)을 이루는 경사면인 것이 바람직하다. 이 경우에, 레이저 빔을 사용하는 회로패턴 형성 단계를 제2 면(15) 상에 정확하고 용이하게 수행할 수 있다. 예를 들어, 둔각이 120도 이상인 경우, 회로패턴 형성 단계는 제2 면(15) 위로부터, 즉 제1 면(14)의 수직 방향으로 레이저 빔을 조사함으로써 용이하게 수행할 수 있다. 다시 말해, 제2 면(15) 상의 층간 접속용 회로패턴을, 제1 면(14) 상에 다층 회로부를 형성하는 데 사용되는 레이저 빔의 조사 각도를 변경시키지 않고 레이저 패터닝에 의해 제2 면(15) 상에 효율적으로 형성할 수 있다.

제2 실시예의 제2 변형예로서, 각 절연층(30, 32, 34)을 도 9에 도시한 바와 같이 제1 면(14)은 물론 제2 면의 일부 상에 연장하도록 형성할 수 있다. 즉, 각 절연층은 제2 면(15)에 평행하게 연장하는 수직부와 제1 면(14)에 평행하게 연장하는 수평부로 이루어진다. 이 경우에, 원하는 도전층 사이의 층간 접속은 제2 면(15) 상의 층간 접속용 회로패턴(21, 25)을 통해 이루어진다. 즉, 도전층(20, 26) 사이의 층간 접속은 제2 면(15) 상의 회로패턴(25)을 통해 이루어지고, 도전층(22, 24) 사이의 층간 접속은 제2 면(15) 상의 회로패턴(21)을 통해 이루어진다.

제2 실시예의 제3 변형예로서, 도 10 (A) 및 (B)에 도시한 바와 같이, 층간 접속용 두 회로패턴(21, 23)이 상호 교차하는 경우, 교차 지점에 절연성 막(31)을 추가로 형성하여 회로패턴을 상호 분리하는 것이 바람직하다. 이것은 부분적으로중첩되는 층간 접속 사이의 절연 신뢰성을 향상시킨다.

제2 실시예의 제4 변형예로서, 제1 면(14), 제1 면과 상이한 높이로 연장하는 제3 면(11) 및 그 사이에 연장하는 경사면인 제2 면(15)으로 구성되는 기판(10) 상에 복수의 층간 접속용 회로 패턴(20, 22)을 형성하는 경우, 층간 접속용 회로 패턴(20, 22)은 제2 면(15)을 통해 제3 면(11) 상으로 연장하도록 형성되는 것이 바람직하다. 이 경우에, 제2 면(15) 상에 회로 패턴(20, 22)을 형성하기 위하여, 레이저 빔은 경사면(15) 상의 길이 방향으로만 주사된다. 다시 말해, 경사면(15) 상에서 가로 방향의 레이저 빔의 주사는 불필요하므로 경사면 상에서의 레이저 패터닝 작업이 용이하다.

더욱이, 도 11 (B)에 도시한 바와 같이, 층간 접속용 회로패턴(20, 22)의 교차부(28)가 레이저 패터닝에 의해 경사면(15) 상에 형성되는 경우, 경사면(15) 상의 레이저 스폿(spot)(51)이 타원형이기 때문에 회로패턴을 고 밀도로 형성하기 어려울 수 있다. 이와 같은 경우에는 도 11 (A)의 기판(10) 제3 면(11) 상에 교차부(28)를 형성함으로써 레이저 빔(50)을 사용하여 층간 접속용 회로패턴을 고 밀도로 정확하게 형성할 수 있다.

본 실시예의 제5 변형예로서, 도 12에 도시한 바와 같이 기판(10)의 단일 돌출부(17)의 각 측면(15) 상에 층간 접속용 회로패턴을 형성하는 경우, 기판(10)에 형성되는 돌출부의 전체 수를 줄일 수 있고, 층간 접속을 형성하는 데 필요한 공간을 절약할 수 있다.

게다가, 돌출부(17)의 상부면은 상이한 측면들 상의 회로패턴 사이의 전기적접속을 형성하는 데 사용될 수 있다. 따라서, 많은 층간 접속용 회로 패턴을 하나의 돌출부(17) 상에 집중시킴으로써 고 밀도 배선과 공간 절약을 더욱 용이하게 할 수 있다.

고 밀도 배선, 다층 회로 기판의 높은 제조 효율 및 정확한 레이저 패터닝의 용이성을 달성하기 위하여 도 8 내지 도 12에 도시한 적절한 변형예의 조합을 사용할 수 있다.

제3 실시예

본 발명의 제3 실시예에 따른 다층 회로 기판에 대하여 이하에 상세하게 설명한다.

도 13 (A) 내지 (C)에 도시한 바와 같이, 이 다층 회로 기판은 수평면인 제1 면(11), 이 제1 면과 상이한 높이로 연장하는 수평면인 제2 면(14) 및 제1 면(11)과 제2 면(14) 사이에서 실질적으로 수직 방향으로 연장하는 제3 면(16)을 갖는 기판(10), 그리고 기판(10) 상에 형성되는 다층 회로부를 포함하고, 필요한 수만큼의 도전층(20, 22, 24, 26)과 절연층(30, 32, 34)을 교대로 적층하여 제조한다. 각각의 절연층(30, 32, 34) 및 도전층(20, 22, 24, 26)은 제1 실시예에서 설명한 것과 동일한 방법으로 형성할 수 있다. 본 실시예는 다층 회로부의 층간 접속이 기판(10)의 절단면(측면)(19) 상에 형성된 층간 접속용 회로패턴(21, 25)을 통해 이루어지는 것을 특징으로 한다.

이 층간 접속용 회로패턴(21, 25)은 다음과 같은 절차로 형성될 수 있다. 즉, 기판 상에 다층 회로부를 형성한 후, 이 다층 회로부를 갖는 기판(10)을 실질적으로 수직 방향으로 절단하여 다층 회로부의 절단면이 기판(10)의 절단면(19)과 높이가 같도록 한다. 그 결과, 도전층(20, 22, 24, 26)의 접속 단부(20a, 22a, 24a, 26a)가 절단면(19) 상에 노출된다. 층간 접속용 회로패턴(21, 25)은 이들 접속 단부에 접속된다. 일례로서, 제2 절연층(32) 상의 회로패턴을 구비한 제3 도전층과 접속 단부(24a)는 도 13 (A)에 도시하였다. 도 13 (C)는 도 13 (A)의 I-I' 선 및 도 13 (B) II-II' 선을 따른 단면도이다. 본 실시예에서, 한 회로패턴(25)은 기판(10)의 절단면(측면)(19)을 통과하여 접속 단부(20a)에서 접속 단부(26a)로 연장하고, 나머지 회로패턴(21)은 기판(10)의 절단면(측면)(19)을 통과하여 접속단부(22a)에서 접속단부(24a)로 연장한다. 이들 회로패턴을 절단면(19) 상에 형성하는 데에는 전술한 다층 회로부의 도전층 형성 방법을 사용할 수 있다.

제3 실시예의 제1 변형예로서, 접속 단부(20a, 22a, 24a, 26a) 이외에 도전층의 일부가 외부로 노출되는 경우, 도 14에 도시한 바와 같이 다층 회로부의 절단면 상 소정 위치에 층간 접속을 형성하기 위한 창(38)을 구비한 절연성 막(36)을 형성하는 것이 바람직하며, 접속 단부와 회로패턴(21, 23, 25)은 이 창(38)을 통해 접속하는 것이 바람직하다. 이 경우에, 회로패턴(21, 23, 25)과 도전층의 노출된 부분 사이의 불필요한 접속을 방지할 수 있다. 도 14에서, 도면부호 31은 회로패턴(21, 23) 사이에 전기적 절연을 형성하기 위하여 그 교차 지점에 형성된 추가 절연성 막을 가리킨다.

제3 실시예의 제2 변형예로서, 도 15에 도시한 바와 같이, 그 위에 IC 칩과 같은 전자소자(70)가 실장될 수 있는 소자 실장부(60)가 기판(10)의 절단면(19)에형성될 수 있다. 이 경우에, 층간 접속용 회로패턴(21, 25)은 소자 실장부(60) 상에 실장된 전자소자(70)를 통해 연장된다.

그런데, 다층 회로 기판의 절단 작업은 상기한 실시예로 한정되지 않는다. 예를 들어, 절단 작업은 도 16 (A)에 도시한 바와 같이 제2 면(14)의 측면에서 수행되거나 도 16 (B)에 도시한 것처럼 제2 면(14)의 모서리에서만 수행되거나 도 16 (C)에 도시한 바와 같이 제2 면(14)에 필요한 형상을 갖는 구멍(80)을 통하여 수행될 수 있다.

제3 실시예의 제3 변형예로서, 도 17에 도시한 것처럼 기판(10)의 제2 면(14)에 도달하는 깊이로 개구부(40)를 다층 회로부에 형성하고, 개구부(40)를 통해 기판(10)의 일부를 제거하여 제2 면(14)에 오목부(18)를 형성한다. 본 실시예에서, IC칩과 같은 전자소자(70)는 오목부(18)에 실장될 수 있으며, 층간 접속용 회로패턴(27)은 오목부(18) 내에 실장된 전자소자(70)를 통해 도전층(20, 24) 사이에서 연장한다. 전자소자(70)가 실장된 오목부(18)와 개구부(40)는 밀봉수지로 충전될 수 있다.

제3 실시예의 제4 변형예로서, 다층 회로부 내에 기판(10)의 제2 면(14)에 도달하는 깊이로 개구부(40)를 형성하고, 이 개구부(40)를 통하여 기판(10)의 일부를 제거하여 제2 면에 오목부(18)를 형성한다. 도 18에 도시한 바와 같이, 이 변형예는 노출된 개구부(40) 내의 다층 회로부 절단면이 레이저 패터닝을 용이성을 향상시키기 위해 경사면인 것에 특징이 있다. 이 변형예에서는 오목부(18) 내에 전자소자 실장되지 않지만 필요예 따라 원하는 소자를 실장할 수 있다. 도 18에서도전층(24, 26) 사이의 층간 접속은 다층 회로부의 노출된 절단면 상에 형성된 회로패턴에 의해 이루어진다. 한편, 도전층(20, 24) 사이의 다른 층간 접속은 오목부(18)의 하부에 형성된 회로패턴(29)에 의해 이루어진다. 다층 회로의 노출된 절단면이 경사면이기 때문에 이들 회로패턴은 레이저 패터닝에 의해 정확하고 용이하게 형성될 수 있다.

도 17 또는 도 18에 도시된 개구부(40)에서, 필요에 따라 다층 회로 기판의 노출된 절단면을 통한 층간 접속의 형성, 오목부(18)의 하부를 통한 층간 접속의 형성, 오목부 내에 원하는 전자소자의 실장, 및 개구부에 밀봉수지의 충전 중에서 원하는 조합을 채택할 수 있다.

본 실시예에서, 다층 회로부의 형성을 완료한 후, 이 다층 회로부를 절단한다. 그러나 필요하다면 절단 작업은 다층 회로부를 형성하는 동안에 원하는 시기에 수행될 수 있다. 이 경우에, 다층 회로부의 도전층 형성은 층간 접속용 회로패턴의 형성과 동시에 수행할 수 있다.

본 발명의 다층 회로 기판에서, 다층 회로부의 도전층 및 절연층 각각은 다층 회로 기판의 고 집적도를 달성하기 위하여 막 형태로 형성된다. 두께가 감소된 다층 회로부의 노출된 절단면 상에만 복수의 층간 접속이 형성되는 경우, 층간 접속의 신뢰성이 저하될 염려가 있다. 그러나, 본 실시예에서는 층간 접속용 회로패턴이 기판의 노출된 절단면을 통해 다층 회로부의 원하는 도전층 사이에 연장하도록 형성되기 때문에, 상기한 층간 접속의 신뢰성 저하를 방지할 수 있다. 또한 핀단의 노출된 절단면상에 층간 접속용 회로패턴을 형성하는 경우, 다층 회로부의 도전층 형성 방법을 층간 접속용 회로패턴을 형성하는 데도 적용할 수 있으며 스루홀이나 바이어홀 형성에 따른 고유한 문제들도 피할 수 있는 이점이 있다. 그러므로 고 밀도 배선이 요구되는 층간 접속의 경우에도 층간 접속의 신뢰성을 저하시키지 않으면서 높은 회로 설계 자유도를 제공할 수 있다.

Claims

제1 면 및 상기 제1 면에 대하여 필요한 각도로 상기 제1 면의 일측 단부(end)로부터 연장되는 제2 면을 갖는 기판,

상기 기판의 상기 제1 면 상에 형성되며, 각각이 필요한 회로패턴을 구비한 도전층과 상기 도전층 상에 막 형태로 형성되는 절연층을 갖는 복수의 회로층으로 이루어지는 다층 회로부, 그리고

상기 기판의 상기 제2 면 상에 형성되어 상기 다층 회로부의 층간 접속을 행하는 제2 도전층

을 포함하는 다층 회로 기판.
제1항에서,

상기 기판의 제2 면은 상기 제1 면 상의 돌출부의 측면인 다층 회로 기판.
제1항에서,

상기 제1 면은 상기 기판의 상부면이고, 상기 제2 면은 상기 기판의 측면인 다층 회로 기판.
제1항에서,

상기 제1 면과 상기 제2 면 사이에 형성되는 상기 필요한 각도(θ)가 둔각인 다층 회로 기판.
제1항에서,

상기 다층 회로부는 개구부(aperture)를 구비하며, 상기 개구부를 통해 상기 제1 면의 일부가 노출되고, 상기 노출된 제1 면에 형성된 오목부(concave)에 전자소자가 실장되며, 상기 다층 회로부와 상기 전자소자 사이의 전기적 접속은 상기 오목부의 내부면 상에 형성된 제3 도전층에 의해 이루어지는 다층 회로 기판.
제1항에서,

상기 제2 도전층은 상기 다층 회로부의 복수의 층간 접속을 행하기 위한 복수의 제2 도전층이며, 상기 제2 도전층 각각은 제2 절연층에 의해 두께 방향으로 이웃하는 제2 도전층과 분리되는 다층 회로 기판.
제1항에서,

상기 기판은 상기 제1 면과 상이한 높이(level)로 연장되는 제3 면 및 상기 제1 면의 나머지 단부에서 상기 제3 면의 일측 단부로 연장되는 제4 면을 구비하고, 상기 다층 회로부는 상기 기판의 제1, 제3 및 제4 면 상에 형성되며, 상기 제2 도전층은 상기 다층 회로부의 층간 접속이 이루어지도록 상기 제1 면 상에 존재하는 돌출부의 측면 상에 형성되는 다층 회로 기판.
제1 면 및 상기 제1 면에 대해 필요한 각도로 제1 면의 일측 단부로부터 연장하는 제2 면을 갖는 기판을 준비하는 단계,

각각 필요한 패턴을 갖는 도전층을 형성하는 단계 및 상기 도전층 상에 절연층을 막 형태로 형성하는 단계를 포함하는 회로층 형성 단계를 소정 회수만큼 수행하여 상기 기판의 제1 면 상에 다층 회로부를 형성하는 단계, 그리고

상기 기판의 상기 제2 면 상에 제2 도전층을 형성하여 상기 다층 회로부의 층간 접속이 이루어지도록 하는 단계

를 포함하는 다층 회로 기판의 제조 방법.
제8항에서,

상기 제1 면은 상기 기판의 상부면이고, 상기 제2 면은 상기 제1 면 상에 존재하는 돌출부의 측면이며, 상기 제2 도전층은 상기 회로층 형성 단계 중에 상기 돌출부의 측면 상에 형성되는 다층 회로 기판의 제조 방법.
제8항에서,

상기 제2 도전층은 상기 다층 회로부의 절단면이 상기 기판의 절단면과 같은 높이가 되도록 상기 다층 회로부를 구비한 상기 기판을 절단하고, 상기 기판 및 상기 다층 회로부의 절단면 상에 층간 접속용 도전성 막을 형성함으로써 형성되는 다층 회로 기판의 제조 방법.
제8항에서,

상기 제2 도전층은 상기 제2 면 상에 동 막을 형성하고 레이저 빔을 사용하여 상기 동 막의 필요한 영역을 제거하여 얻어지는 다층 회로 기판의 제조 방법.
제8항에서,

상기 제1 면은 상기 기판의 상부면이고, 상기 제2 면은 상기 기판의 측면이며, 상기 제2 도전층은 상기 측면 상에 형성되는 다층 회로 기판의 제조 방법.
제8항에서,

상기 절연층은 증착 중합법(deposition polymerization)과 플라즈마 중합법(plasma polymerization) 중 하나로 형성되는 다층 회로 기판의 제조 방법.
제8항에서,

상기 절연층은 상기 도전층 상에 광 경화성(photocurability)을 갖는 절연성 수지로 막을 형성하고, 상기 막에 광을 조사하여 경화시킴으로써 형성되는 다층 회로 기판의 제조 방법.
제8항에서,

상기 절연층은 상기 도전층 상에 절연성 수지의 시트를 열 압착(thermo-compression)으로 결합하여 형성되는 다층 회로 기판의 제조 방법.