CN112530948A - 集成电路器件 - Google Patents

集成电路器件 Download PDF

Info

Publication number
CN112530948A
CN112530948A CN202010596850.8A CN202010596850A CN112530948A CN 112530948 A CN112530948 A CN 112530948A CN 202010596850 A CN202010596850 A CN 202010596850A CN 112530948 A CN112530948 A CN 112530948A
Authority
CN
China
Prior art keywords
support pattern
pattern
upper spacer
patterns
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010596850.8A
Other languages
English (en)
Inventor
金东佑
权赫宇
秋成旼
崔炳德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112530948A publication Critical patent/CN112530948A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供集成电路器件。集成电路器件包括：下电极，形成在基底上；以及上支撑结构，围绕下电极设置并支撑下电极。上支撑结构包括：上支撑图案，围绕下电极并沿平行于基底的横向方向延伸，上支撑图案具有下电极所穿过的孔；以及上间隔件支撑图案，位于上支撑图案与孔内部的下电极之间并具有与上支撑图案接触的外侧壁和与下电极接触的内侧壁，其中，上间隔件支撑图案在横向方向上的宽度沿朝向基底的方向减小。

Description

集成电路器件
本申请要求于2019年9月17日在韩国知识产权局提交的第10-2019-0114365号韩国专利申请的优先权，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
发明构思涉及一种集成电路(IC)器件及一种制造该IC器件的方法，更具体地，涉及一种包括电容器的IC器件及一种制造该IC器件的方法。
背景技术
由于电子技术的发展，半导体器件的尺寸缩小已经快速进步，因此，构成电子器件的图案已经被尺寸缩小。因此，需要开发可以包括具有提高的电容并保持期望的电学特性的尺寸缩小的电容器的结构。
发明内容
发明构思提供了一种集成电路(IC)器件，即使下电极的高度增加或者下电极的高宽比相对增加，该IC器件也可以防止多个电容器的多个下电极倾斜或塌陷，使得可以减少/防止相邻的下电极之间的不期望的短路的发生。
发明构思还提供了一种制造IC器件的方法，即使下电极的高度增加或者下电极的高宽比相对增加，该方法也可以防止多个电容器的多个下电极倾斜或塌陷，从而可以提高IC器件的可靠性和大规模生产效率。
根据发明构思的一个方面，提供了一种IC器件，所述IC器件包括：下电极，形成在基底上；以及上支撑结构，被构造为支撑下电极，上支撑结构围绕下电极设置。上支撑结构包括围绕下电极并在与基底平行的横向方向上延伸的上支撑图案。上支撑图案具有下电极所穿过的孔。上间隔件支撑图案置于上支撑图案与孔内部的下电极之间。上间隔件支撑图案具有与上支撑图案接触的外侧壁和与下电极接触的内侧壁。上间隔件支撑图案在横向方向上的宽度沿朝向基底的方向减小。
根据发明构思的另一方面，提供了一种IC器件，所述IC器件包括布置在基底上并且彼此间隔开的多个下电极。上支撑图案在与基底平行的横向方向上延伸。上支撑图案具有所述多个下电极所穿过的多个孔。多个上间隔件支撑图案以一对一的方式布置在所述多个孔内部。所述多个上间隔件支撑图案中的每个上间隔件支撑图案包括与上支撑图案接触的外侧壁和与所述多个下电极中的对应的一个下电极接触的内侧壁。所述多个上间隔件支撑图案中的每个上间隔件支撑图案在横向方向上具有宽度，所述宽度沿朝向基底的方向减小。
根据发明构思的另一方面，提供了一种IC器件，所述IC器件包括布置在基底上并且彼此间隔开的多个下电极。上支撑结构包括上支撑图案和多个上间隔件支撑图案。上支撑图案在与基底平行的横向方向上延伸，并且具有所述多个下电极所穿过的多个孔。所述多个上间隔件支撑图案以一对一的方式布置在所述多个孔内部。下支撑图案在基底与上支撑结构之间沿横向方向延伸，并且与所述多个下电极接触。介电膜与所述多个下电极、上支撑图案、所述多个上间隔件支撑图案和下支撑图案接触。上电极位于与所述多个下电极相对的位置，介电膜位于上电极与所述多个下电极之间。所述多个上间隔件支撑图案中的每个上间隔件支撑图案具有在所述多个孔中的对应的一个孔内部与上支撑图案接触的外侧壁和与所述多个下电极中的对应的一个下电极接触的内侧壁。所述多个上间隔件支撑图案中的每个上间隔件支撑图案在横向方向上具有宽度，所述宽度沿朝向基底的方向减小。
根据发明构思的另一方面，提供了一种制造IC器件的方法。所述方法包括形成包括顺序地堆叠在基底上的成型图案和上支撑图案的成型结构图案。成型结构图案具有多个孔。形成上间隔件支撑膜以覆盖上支撑图案的侧壁和顶表面。在所述多个孔内部分别形成多个下电极，以与上间隔件支撑膜和成型图案接触。通过去除上间隔件支撑膜的部分以使上支撑图案的顶表面暴露，来形成多个上间隔件支撑图案。所述多个上间隔件支撑图案分别置于上支撑图案与所述多个下电极之间。去除成型图案以使所述多个下电极中的每个下电极的侧壁暴露。
根据发明构思的另一方面，提供了一种制造IC器件的方法。所述方法包括在基底上形成成型结构。成型结构包括成型膜和覆盖成型膜的上支撑膜。形成穿过成型结构的多个孔以形成成型结构图案。成型结构图案包括限定所述多个孔的成型图案和上支撑图案。在所述多个孔中的每个孔内部形成上间隔件支撑膜以覆盖成型结构图案的上部。在所述多个孔内部分别形成多个下电极。通过去除上间隔件支撑膜的部分以使上支撑图案的顶表面暴露，来形成多个上间隔件支撑图案。所述多个上间隔件支撑图案分别置于上支撑图案与所述多个下电极之间。去除上支撑图案的部分以形成使成型图案暴露的多个上孔。通过所述多个上孔去除成型图案以使基底与所述多个上间隔件支撑图案之间的所述多个下电极暴露。介电膜被形成为与所述多个下电极中的每个下电极的表面、上支撑图案的表面和所述多个上间隔件支撑图案中的每个上间隔件支撑图案接触。在介电膜上形成上电极。
根据发明构思的另一方面，提供了一种制造IC器件的方法。所述方法包括形成成型结构图案，成型结构图案包括顺序堆叠在基底上的成型图案和上支撑图案。成型结构图案具有多个孔。形成上间隔件支撑膜以覆盖上支撑图案的侧壁和顶表面。上间隔件支撑膜具有比包括在上支撑图案中的材料的碳原子含量高的碳原子含量。在所述多个孔内部分别形成多个下电极，以与上间隔件支撑膜接触。通过去除上间隔件支撑膜的部分以使上支撑图案的顶表面暴露，来形成多个上间隔件支撑图案。所述多个上间隔件支撑图案分别置于上支撑图案与所述多个下电极之间。去除成型图案以暴露所述多个下电极中的每个下电极的侧壁。
附图说明
通过下面结合附图进行的详细描述，将更清楚地理解发明构思的实施例，在附图中：
图1是根据实施例的集成电路(IC)器件的存储器单元阵列区域的一些组件的示意性平面布局；
图2A是根据实施例的IC器件的一些组件的平面图；
图2B是沿图2A的线1X-1X’截取的IC器件的一些组件的示意性剖视图；
图3是根据实施例的IC器件的一些组件的示意性剖视图；
图4是根据实施例的IC器件的一些组件的示意性剖视图；
图5A是根据实施例的IC器件的一些组件的平面图；
图5B是图5A中所示的IC器件的一些组件的示意性透视图；
图6A是根据实施例的IC器件的一些组件的平面图；
图6B是沿图6A的线5X-5X’截取的IC器件的一些组件的示意性剖视图；
图7是根据实施例的IC器件的一些组件的剖视图；以及
图8A至图8H是根据实施例的制造IC器件的方法的工艺顺序的剖视图。
具体实施方式
现在将参照其中示出了一些实施例的附图更全面地描述实施例。在所有附图中，相同的附图标记用于表示相同的元件，可以省略其重复描述。
将理解的是，当元件被称为“连接到”另一元件、“结合到”另一元件或“在”另一元件“上”时，该元件可以直接连接到另一元件/直接结合到另一元件/直接在另一元件上，或者可以存在中间元件。相反，当元件被称为“直接连接到”或“直接结合到”另一元件，或者“接触”另一元件或“与”另一元件“接触”时，不存在中间元件。
图1是根据实施例的集成电路(IC)器件10的存储器单元阵列区域的一些组件的示意性平面布局。
参照图1，IC器件10可以包括在平面上与X方向和Y方向中的每个成角度地彼此平行延伸的多个有源区AC。多条字线WL可以在X方向上彼此平行地跨过多个有源区AC延伸。多条位线BL可以在与X方向相交的Y方向上彼此平行地在多条字线WL上延伸。例如，X方向和Y方向可以彼此垂直。多条位线BL中的每条可以通过直接接触件DC连接到有源区AC。
多个掩埋接触件BC可以形成在多条位线BL中的两条相邻位线之间。多个导电接合垫(landing pad，或者称为“接垫”)LP可以分别形成在多个掩埋接触件BC上。多个导电接合垫LP中的每个可以被布置为至少部分地与掩埋接触件BC叠置。多个下电极LE可以分别形成在多个导电接合垫LP上。多个下电极LE可以通过多个掩埋接触件BC和多个导电接合垫LP连接到多个有源区AC。
图2A是根据实施例的IC器件100的一些组件的平面图。图2B是沿图2A的线1X-1X’截取的IC器件100的一些组件的示意性剖视图。
参照图2A和图2B，IC器件100可以构成图1中所示的IC器件10的一部分。在图2A和图2B中省略或简要示出了IC器件100的一些组件。然而，IC器件100的构造不限于图2A和图2B中所示的构造，而是被解释为包括下面将描述的特征构造。
IC器件100可以包括：基底110，包括多个有源区AC；以及下结构120，形成在基底110上。多个导电区域124可以穿过下结构120并分别连接到多个有源区AC中的对应的有源区AC。
基底110可以包括半导体元素(诸如硅(Si)和锗(Ge))或化合物半导体(诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和磷化铟(InP))。基底110可以包括半导体基底和至少一个绝缘膜或绝缘结构，所述至少一个绝缘膜或绝缘结构包括形成在半导体基底上的至少一个导电区域。导电区域可以包括例如掺杂阱或掺杂结构。器件隔离区域112可以形成在基底110中以限定多个有源区域AC。器件隔离区域112可以包括氧化物膜、氮化物膜或它们的组合。
在一些实施例中，下结构120可以包括包含氧化硅膜、氮化硅膜或它们的组合的绝缘膜。在另外一些实施例中，下结构120可以包括各种导电区域，例如，互连层、接触插塞、晶体管和被构造为使互连层、接触插塞和晶体管彼此绝缘的绝缘膜。多个导电区域124可以包括多晶硅、金属、导电金属氮化物、金属硅化物或它们的组合。下结构120可以包括参照图1描述的多条位线BL。多个导电区域124中的每个可以包括参照图1描述的掩埋接触件BC和导电接合垫LP。
具有多个开口126H的绝缘图案126P可以布置在下结构120和多个导电区域124上。绝缘图案126P可以包括氮化硅膜、碳氮化硅膜、含硼的氮化硅膜或它们的组合。
包括介电膜160、上电极UE和多个下电极LE的多个电容器CP1可以布置在多个导电区域124上。多个下电极LE中的每个可以具有柱形形状，柱形形状在竖直方向(Z方向)上从导电区域124的顶表面通过绝缘图案126P的开口126H沿远离基底110的方向延伸很长。例如，Z方向垂直于X方向和Y方向。介电膜160和上电极UE可以顺序地形成在多个下电极LE上。虽然图2A和图2B示出了其中多个下电极LE中的每个具有柱形形状的示例，但是发明构思不限于此。例如，多个下电极LE中的每个可以具备具有底部被阻挡的圆柱形状或杯形形状的剖面的结构。例如，下电极LE中的每个可以具有U形剖视图。多个下电极LE可以与上电极UE相对并且介电膜160位于它们之间。
多个下电极LE和上电极UE中的每者可以包括金属膜、导电金属氧化物膜、导电金属氮化物膜、导电金属氧氮化物膜或它们的组合。在一些实施例中，多个下电极LE和上电极UE中的每者可以包括钛(Ti)、Ti氧化物、Ti氮化物、Ti氮氧化物、钴(Co)、Co氧化物、Co氮化物、Co氮氧化物、铌(Nb)、Nb氧化物、Nb氮化物、Nb氮氧化物、锡(Sn)、Sn氧化物、Sn氮化物、Sn氮氧化物或它们的组合。例如，下电极LE和上电极UE中的每者可以包括但不限于TiN、CoN、NbN、SnO2或它们的组合。介电膜160可以包括但不限于HfO2、ZrO2、Al2O3、La2O3、Ta2O3、Nb2O5、CeO2、TiO2、GeO2或它们的组合。
多个下电极LE可以由下支撑图案142P和上支撑结构USS支撑。
上支撑结构USS可以包括上支撑图案144P和多个上间隔件支撑图案146P。上支撑图案144P可以在平行于基底110的横向方向上延伸，同时在与多个下电极LE间隔开的位置处围绕多个下电极LE中的每个的上端。多个下电极LE所穿过的多个孔144H(例如，图8C中所示)可以形成在上支撑图案144P中。多个上间隔件支撑图案146P可以以一对一的方式布置在形成在上支撑图案144P中的多个孔144H内部。例如，多个上间隔件支撑图案146P中的每个可以设置在上支撑图案144P与形成在上支撑图案144P中的孔144H内部的对应的下电极LE之间。多个上间隔件支撑图案146P中的每个可以具有与上支撑图案144P接触的外侧壁和与对应的下电极LE接触的内侧壁。多个上间隔件支撑图案146P中的每个可以朝向基底110而在横向方向上具有更小的宽度。例如，上间隔件支撑图案146P中的每个在与基底110的顶表面平行的水平/横向方向上的宽度或厚度可以从上间隔件支撑图案146P的顶部到底部减小。例如，上间隔件支撑图案146P可以在水平/横向方向上具有不同的宽度。
形成在上支撑图案144P中的多个孔144H中的每个的内侧壁可以包括倾斜侧壁SSW，倾斜侧壁SSW位于与对应的下电极LE分开并且与对应的下电极LE相对的位置，对应的上间隔件支撑图案146P位于对应的下电极LE与倾斜侧壁SSW之间。例如，倾斜侧壁SSW可以相对于基底110的顶表面具有锐角。倾斜侧壁SSW可以倾斜，使得倾斜侧壁SSW在朝向基底110的方向上变得更靠近下电极LE。例如，下电极LE与倾斜侧壁SSW之间的横向距离可以沿朝向基底110的方向逐渐减小。上间隔件支撑图案146P可以包括具有其宽度朝向基底110减小的倒梯形剖面形状的部分。例如，上间隔件支撑图案146P的倒梯形剖面形状可以具有在横向方向上延伸的下边、在横向方向上延伸的上边以及分别连接下边和上边的端部的其它两边，上边的长度大于下边的长度。多个下电极LE中的每个的顶表面、上支撑图案144P的顶表面和多个上间隔件支撑图案146P中的每个的顶表面可以共面。
下支撑图案142P可以在基底110与上支撑结构USS之间沿平行于基底110的横向方向延伸，并且与多个下电极LE接触。多个下电极LE所穿过的多个孔142H和多个下孔(参照图8G中的LH)可以形成在下支撑图案142P中。多个下电极LE可以穿过形成在上支撑图案144P中的多个孔144H和形成在下支撑图案142P中的多个孔142H并沿竖直方向(Z方向)延伸。
多个上间隔件支撑图案146P中的每个可以位于上支撑图案144P与下电极LE之间的空间中，并且可以不包括位于下支撑图案142P的顶水平LV1与上支撑图案144P的底水平LV2之间的空间中的部分。例如，上间隔件支撑图案146P中的每个的底表面可以位于与其对应的上支撑图案144P的底表面相同的水平或比其对应的上支撑图案144P的底表面高的水平处。如这里所使用的，术语“水平”表示在竖直方向(Z方向或-Z方向)上距基底110的顶表面的距离。
多个上孔UH可以形成在包括上支撑图案144P和多个上间隔件支撑图案146P的上支撑结构USS中。如图2A中所示，多个上孔UH中的每个的平面形状可以近似为具有四个相邻的下电极LE作为顶点的菱形平面形状。例如，连接四个相邻的下电极LE的菱形平面形状的四条边的长度可以相同。然而，多个上孔UH中的每个的平面形状不限于图2A中所示的示例，并且可以在发明构思的范围内进行各种修改和改变。多个下孔(参照图8G中的LH)可以形成在下支撑图案142P中，多个下孔中的每个具有与多个上孔UH中的每个的平面形状对应的平面形状。
这里所使用的诸如“约(大约)”或“近似”的术语可以反映仅以小的相对方式和/或以不显著改变某些元件的操作、功能或结构的方式变化的量、尺寸、方位或布局。例如，“约0.1至约1”的范围可以涵盖诸如0.1附近的0％-5％偏差和1附近的0％至5％偏差的范围，特别是如果这样的偏差保持与所列范围的效果相同的效果。
多个上间隔件支撑图案146P中的每个可以具有与下电极LE同心地布置并围绕下电极LE的上端的环形形状。然而，多个上间隔件支撑图案146P中的至少一些上间隔件支撑图案中的每个可以不以闭合环形形状围绕下电极LE，而是可以以其中闭合环形的一部分被去除的开口环形形状围绕下电极LE。从形成上间隔件支撑图案146P的环形省略的开口部分可以包括在上孔UH中。例如，从上间隔件支撑图案146P省略的开口部分可以与上孔UH一体形成。例如，从上间隔件支撑图案146P省略的开口部分与上孔UH可以是单一的空间。
下支撑图案142P和上支撑图案144P中的每个可以包括碳氮化硅膜、含硼的氮化硅膜或它们的组合。在一些实施例中，下支撑图案142P和上支撑图案144P可以包括相同的材料。在另外一些实施例中，下支撑图案142P和上支撑图案144P可以包括不同的材料。在示例中，下支撑图案142P和上支撑图案144P中的每个可以包括碳氮化硅膜。在另一示例中，下支撑图案142P可以包括碳氮化硅膜，上支撑图案144P可以包括含硼的氮化硅膜。然而，根据实施例，包括在下支撑膜142和上支撑膜144中的材料不限于上述示例，并且可以在发明构思的范围内进行各种修改和改变。下支撑膜142和上支撑膜144是分别形成为下支撑图案142P和上支撑图案144P的层。
上间隔件支撑图案146P可以包括碳氮化硅膜、含硼的氮化硅膜或它们的组合。
在一些实施例中，下支撑图案142P、上支撑图案144P和上间隔件支撑图案146P可以包括相同的材料。例如，下支撑图案142P、上支撑图案144P和上间隔件支撑图案146P中的每个可以包括碳氮化硅膜。
在另外一些实施例中，下支撑图案142P、上支撑图案144P和上间隔件支撑图案146P可以包括包含相同的元素(例如，相同的化学元素)的第一材料。然而，下支撑图案142P、上支撑图案144P和上间隔件支撑图案146P中的至少一些可以包括以不同含量包括在第一材料中的元素。例如，下支撑图案142P、上支撑图案144P和上间隔件支撑图案146P中的每个可以包括碳氮化硅膜。在这种情况下，包括在下支撑图案142P和上支撑图案144P中的碳氮化硅膜可以具有第一碳原子含量，包括在上间隔件支撑图案146P中的碳氮化硅膜可以具有第二碳原子含量。这里，第二碳原子含量可以比第一碳原子含量高。在一些实施例中，下支撑图案142P和上支撑图案144P中的每个的碳含量可以在约3.5原子百分比(at％)至约4.5at％的范围内选择，上间隔件支撑图案146P的碳含量可以在约4.5at％至约5.5at％的范围内选择。例如，下支撑图案142P和上支撑图案144P中的每个可以包括具有约3.7at％至约4.3at％的碳含量的碳氮化硅膜，上间隔件支撑图案146P可以包括具有约4.7at％至约5.3at％的碳含量的碳氮化硅膜。
在另外一些实施例中，下支撑图案142P、上支撑图案144P和上间隔件支撑图案146P中的至少一些可以具有不同的密度。例如，下支撑图案142P、上支撑图案144P和上间隔件支撑图案146P中的每个可以包括包含相同的元素(例如，相同的化学元素)的材料。在这种情况下，包括在下支撑图案142P和上支撑图案144P中的材料的密度可以比包括在上间隔件支撑图案146P中的材料的密度高。例如，下支撑图案142P和上支撑图案144P可以包括具有第一密度的碳氮化硅膜，上间隔件支撑图案146P可以包括具有第二密度的碳氮化硅膜，第二密度比第一密度低。
在又一些实施例中，包括在下支撑图案142P和上支撑图案144P中的材料可以与包括在上间隔件支撑图案146P中的材料不同。在示例中，下支撑图案142P和上支撑图案144P可以包括碳氮化硅膜，上间隔件支撑图案146P可以包括含硼的氮化硅膜。在另一示例中，下支撑图案142P和上支撑图案144P可以包括含硼的氮化硅膜，上间隔件支撑图案146P可以包括碳氮化硅膜。
在参照图2A和图2B描述的IC器件100中，多个下电极LE的上端之间的空间可以填充有上支撑图案144P和上间隔件支撑图案146P。因此，可以通过上支撑图案144P和上间隔件支撑图案146P在多个下电极LE之间确保足够的分隔距离。因此，即使增加多个下电极LE的高度并相对增加多个下电极LE的高宽比以提高多个电容器CP1的电容，也可以防止多个下电极LE倾斜或塌陷。结果，可以防止/减少相邻的下电极LE之间的不期望的短路的发生。
图3是根据实施例的IC器件200的一些组件的示意性剖视图。在图3中，相同的附图标记用于表示与图2A和图2B中的元件相同的元件，可以省略其详细描述。
参照图3，IC器件200可以具有与参照图2A和图2B所描述的IC器件100的构造基本上相同的构造。然而，IC器件200可以包括被构造为支撑多个下电极LE的上支撑结构USS2。
上支撑结构USS2可以包括上支撑图案144P和多个上间隔件支撑图案246P。多个上间隔件支撑图案246P可以具有与参照图2A和图2B描述的上间隔件支撑图案146P的构造基本上相同的构造。然而，多个上间隔件支撑图案246P中的每个可以包括突起PR2，突起PR2朝向基底110延伸到比上支撑图案144P的底水平LV2低的水平LV3，以覆盖下电极LE的在下支撑图案142P的顶水平LV1与上支撑图案144P的底水平LV2之间的侧壁。突起PR2可以位于下电极LE与介电膜160之间。例如，突起PR2可以覆盖下电极LE的侧壁的位于下电极LE与介电膜160之间的部分。在一些实施例中，上间隔件支撑图案246P的突起PR2可以具有倒三角形剖面形状。
图4是根据实施例的IC器件300的一些组件的示意性剖视图。在图4中，相同的附图标记用于表示与图2A和图2B中的元件相同的元件，可以省略其详细描述。
参照图4，IC器件300可以具有与参照图2A和图2B描述的IC器件100的构造基本上相同的构造。然而，IC器件300可以包括被构造为支撑多个下电极LE的上支撑结构USS3。
上支撑结构USS3可以包括上支撑图案144P和多个上间隔件支撑图案346P。多个上间隔件支撑图案346P可以具有与参照图2A和图2B描述的上间隔件支撑图案146P的构造基本上相同的构造。然而，多个上间隔件支撑图案346P中的每个可以具有底表面RS3，底表面RS3位于比上支撑图案144P的底水平LV2高的水平LV4处。
介电膜160可以包括与多个上间隔件支撑图案346P中的每个的底表面RS3接触的部分。介电膜160的与上间隔件支撑图案346P的底表面RS3接触的部分可以位于下电极LE与上支撑图案144P之间。
图5A是根据实施例的IC器件400的一些组件的平面图。图5B是图5A中所示的IC器件400的一些组件的示意性透视图。在图5A和图5B中，相同的附图标记用于表示与图2A和图2B中的元件相同的元件，可以省略其详细描述。
参照图5A和图5B，IC器件400可以具有与参照图2A和图2B描述的IC器件100的构造基本上相同的构造。然而，IC器件400可以包括被构造为支撑多个下电极LE的上支撑结构USS4。
上支撑结构USS4可以包括上支撑图案444P和多个上间隔件支撑图案446P。多个下电极LE所穿过的多个孔444H可以形成在上支撑图案444P中。多个上间隔件支撑图案446P可以以一对一的方式布置在形成在上支撑图案444P中的多个孔444H内部。例如，多个上间隔件支撑图案446P中的每个可以设置在上支撑图案444P与形成在上支撑图案444P中的孔444H内部的对应的下电极LE之间。多个上间隔件支撑图案446P中的每个可以具有与上支撑图案444P接触的外侧壁和与下电极LE接触的内侧壁。多个上间隔件支撑图案446P中的每个可以朝向基底110而在横向方向上具有更小的宽度。例如，上间隔件支撑图案446P中的每个在横向方向上的厚度可以从上间隔件支撑图案446P的顶部到底部减小。
多个上孔UH4可以形成在上支撑图案444P中。多个上孔UH4中的每个的平面形状可以近似为具有四个相邻的下电极LE作为顶点的平行四边形形状，并且近似平行四边形形状的连接四个下电极LE中的对角线的下电极LE的两条对角线可以具有不同的长度。例如，在平面图中，上孔UH4中的每个可以具有两对平行边。例如，在平面图中，上孔UH4中的每个的连接平行四边形的相对的顶点的对角线可以具有彼此不同的长度。在某些实施例中，在平面图中，上孔UH4中的每个的平行四边形形状的边可以具有不同的长度。例如，在平面图中，上孔UH4中的每个的平行四边形中彼此平行的一对相对的边可以具有与上孔UH4的平行四边形的另一对边的长度不同的长度。
上支撑图案444P和多个上间隔件支撑图案446P的其它详细构造可以与参照图2A和图2B所描述的上支撑图案144P和上间隔件支撑图案146P的构造基本相同。
图6A是根据实施例的IC器件500的一些组件的平面图。图6B是沿图6A的线5X-5X’截取的IC器件500的一些组件的示意性剖视图。在图6A和图6B中，相同的附图标记用于表示与图2A和图2B中的元件相同的元件，可以省略其详细描述。
参照图6A和图6B，IC器件500可以具有与参照图2A和图2B描述的IC器件100的构造基本上相同的构造。然而，IC器件500可以包括包含介电膜160、上电极UE和多个下电极LE的多个电容器CP5，并且可以包括支撑多个下电极LE的下支撑图案542P和上支撑结构USS5。
上支撑结构USS5可以包括上支撑图案544P和多个上间隔件支撑图案546P。多个下电极LE所穿过的多个孔544H可以形成在上支撑图案544P中。多个上间隔件支撑图案546P可以以一对一的方式布置在形成在上支撑图案544P中的多个孔544H内部。例如，多个上间隔件支撑图案546P中的每个可以设置在上支撑图案544P与形成在上支撑图案544P中的孔544H内部的对应的下电极LE之间。多个上间隔件支撑图案546P中的每个可以具有与上支撑图案544P接触的外侧壁和与下电极LE接触的内侧壁。多个上间隔件支撑图案546P中的每个可以朝向基底110而在横向方向上具有更小的宽度。例如，上间隔件支撑图案546P中的每个在横向方向上的厚度可以从上间隔件支撑图案546P的顶部到底部逐渐减小。
多个上孔UH5可以形成在上支撑图案544P中。多个上孔UH5中的每个可以近似具有矩形平面形状，五个下电极LE可以在一个上孔UH5处被暴露。多个下孔LH5可以形成在下支撑图案542P中，下孔LH5中的每个具有与多个上孔UH5中的每个的平面形状对应的平面形状。
多个上间隔件支撑图案546P中的每个可以具有与下电极LE同心地布置(例如，在平面图中与下电极LE同心地布置)并围绕下电极LE的上端的环形形状。多个上间隔件支撑图案546P中的一些可以在沿横向方向与多个上孔UH5间隔开的位置处以闭合环形形状围绕下电极LE。多个上间隔件支撑图案546P中的另外一些可以不以闭合环形形状围绕下电极LE，而是以其中闭合环形的一部分被去除的开口环形形状围绕下电极LE。从形成多个上间隔件支撑图案546P中的每个的环形省略的开口部分可以被包括在上孔UH5中。例如，从上间隔件支撑图案546P省略的开口部分可以与上孔UH5一体形成。
下支撑图案542P、上支撑图案544P和多个上间隔件支撑图案546P的其它详细构造可以与参照图2A和图2B所描述的下支撑图案142P、上支撑图案144P和上间隔件支撑图案146P的构造基本相同。
图7是根据实施例的IC器件600的一些组件的剖视图。图7中示意性地示出了与沿图2A的线1X-1X'截取的剖面对应的部分的一些组件。在图7中，相同的附图标记用于表示与图2A和图2B中的元件相同的元件，可以省略其详细描述。
参照图7，IC器件600可以具有与参照图2A和图2B描述的IC器件100的构造基本上相同的构造。然而，IC器件600可以包括包含介电膜160、上电极UE和多个下电极LE6的多个电容器CP6，并且可以包括支撑多个下电极LE6的下支撑图案142P和上支撑结构USS6。
上支撑结构USS6可以包括上支撑图案644P和多个上间隔件支撑图案646P。上支撑图案644P和多个上间隔件支撑图案646P可以具有与参照图2A和图2B所描述的上支撑图案144P和多个上间隔件支撑图案146P的构造基本相同的构造。然而，上支撑图案644P的顶表面644T和底表面644B中的每个可以包括弯曲表面。上支撑图案644P的顶表面644T的弯曲表面可以在远离基底110的方向上凸出，而上支撑图案644P的底表面644B的弯曲表面可以朝向基底110凸出。例如，上支撑图案644P的上表面和下表面两者(例如，在剖视图中)可以例如在两个下电极LE6之间是凸出的。顶表面644T的曲率半径可以比底表面644B的曲率半径小。例如，如图7中所示，例如在剖视图中，例如位于两个下电极LE6之间的上支撑图案644P的上表面可以比上支撑图案644P的下表面更凸出(例如，更小的曲率半径)。多个上间隔件支撑图案646P中的每个可以具有：顶表面646T，位于比上支撑图案644P的顶表面644T的最上部分低的水平处；以及底表面646B，位于比上支撑图案644P的底表面644B的最下部分高的水平处。多个上间隔件支撑图案646P中的每个的竖直长度可以比上支撑图案644P的竖直长度小。
多个下电极LE6可以具有与参照图2A和图2B所描述的多个下电极LE的构造基本上相同的构造。然而，多个下电极LE6中的每个可以具有包括在远离基底110的方向上凸出地弯曲的表面的顶表面LE6T。介电膜160可以共形地覆盖下支撑图案142P、上支撑图案644P、多个下电极LE6和多个上间隔件支撑图案646P的表面。
图8A至图8H是根据实施例的制造IC器件的方法的工艺顺序(步骤)的剖视图。在图8A至图8H中，相同的附图标记用于表示与图2A至图6B中的元件相同的元件，可以省略其详细描述。
参照图8A，可以在由器件隔离区域112限定的有源区AC处的基底110上形成下结构120和导电区域124。导电区域124可以穿过下结构120并连接到有源区AC。此后，可以形成绝缘膜126以覆盖下结构120和导电区域124。
绝缘膜126可以在后续工艺期间用作蚀刻停止层。绝缘膜126可以包括相对于下结构120具有蚀刻选择性的绝缘材料。在一些实施例中，绝缘膜126可以包括氮化硅膜、碳氮化硅膜、含硼的氮化硅膜或它们的组合。
参照图8B，可以在绝缘膜126上形成成型结构MST。
成型结构MST可以包括多个成型膜和多个支撑膜。例如，成型结构MST可以包括顺序地堆叠在绝缘膜126上的第一成型膜132、下支撑膜142、第二成型膜134、第三成型膜136和上支撑膜144。第一成型膜132、第二成型膜134和第三成型膜136中的每个可以包括相对于包含氟化铵(NH4F)、氢氟酸(HF)和水的蚀刻剂具有相对高的蚀刻速率并且可以通过使用蚀刻剂的剥离工艺去除的材料。在一些实施例中，第一成型膜132、第二成型膜134和第三成型膜136中的每个可以包括氧化物膜、氮化物膜或它们的组合。例如，第一成型膜132可以包括硼磷硅酸盐玻璃(BPSG)膜。BPSG膜可以包括其中掺杂剂B(或硼)的浓度在BPSG膜的厚度方向上变化的第一部分和其中掺杂剂P(或磷)的浓度在BPSG膜的厚度方向上变化的第二部分中的至少一个。第二成型膜134可以包括通过多次交替且反复地堆叠均具有相对小的厚度的氧化硅膜和氮化硅膜而获得的多层绝缘膜。第三成型膜136可以包括氮化硅膜。然而，在第一成型膜132、第二成型膜134和第三成型膜136中的每个中包括的材料不限于上述示例，并且可以在发明构思的范围内进行各种修改和改变。另外，成型结构MST的堆叠顺序不限于图8B中所示的示例，并且可以在发明构思的范围内进行各种修改和改变。
下支撑膜142和上支撑膜144中的每个可以包括碳氮化硅膜、含硼的氮化硅膜或它们的组合。在一些实施例中，下支撑膜142和上支撑膜144可以包括相同的材料。在另外一些实施例中，下支撑膜142和上支撑膜144可以包括不同的材料。在示例中，下支撑膜142和上支撑膜144中的每个可以包括碳氮化硅膜。在另一示例中，下支撑膜142可以包括碳氮化硅膜，上支撑膜144可以包括含硼的氮化硅膜。然而，根据实施例，下支撑膜142和上支撑膜144中包括的材料不限于上述示例，并且可以在发明构思的范围内进行各种修改和改变。
参照图8C，可以在图8B的所得结构中的成型结构MST上形成掩模图案MP，可以使用掩模图案MP作为蚀刻掩模并使用绝缘膜126作为蚀刻停止层来各向异性地蚀刻成型结构MST，以形成多个孔BH。掩模图案MP可以包括氮化物膜、氧化物膜、多晶硅膜、光致抗蚀剂膜或它们的组合。
形成多个孔BH的工艺还可以包括蚀刻/处理通过各向异性蚀刻成型结构MST获得的所得结构的湿蚀刻工艺。在各向异性蚀刻成型结构MST的工艺和蚀刻/处理所得结构的湿蚀刻工艺期间，绝缘膜126的一部分也可以被蚀刻以形成具有使多个导电区域124暴露的多个开口126H的绝缘图案126P。
在蚀刻/处理通过各向异性蚀刻成型结构MST获得的所得结构的示例湿蚀刻工艺中，可以使用包括稀释的硫酸过氧化物(DSP)溶液的蚀刻剂。在使用蚀刻剂来湿法处理通过各向异性蚀刻成型结构MST获得的所得结构的同时，可以去除第一成型膜132和第二成型膜134的暴露于蚀刻剂的部分。例如，当第一成型膜132包括BPSG膜且BPSG膜中的掺杂剂B或掺杂剂P的浓度朝向基底110增加时，由于蚀刻剂造成的第一成型膜132的蚀刻量可以朝向基底110增加。因此，由于蚀刻剂造成的第一成型膜132的蚀刻量可以在第一成型膜132的底表面附近比其顶表面附近大。由于第一成型膜132与第二成型膜134之间的下支撑膜142具有比第一成型膜132和第二成型膜134的厚度小的厚度，所以下支撑膜142的在湿法工艺期间暴露于蚀刻剂的部分可以与第一成型膜132和第二成型膜134一起被蚀刻剂蚀刻。
结果，可以获得限定多个孔BH的成型结构图案MSP。成型结构图案MSP可以包括第一成型图案132P、下支撑图案142P、第二成型图案134P、第三成型图案136P和上支撑图案144P。
对于湿法工艺(例如，湿蚀刻工艺)，第三成型图案136P和上支撑图案144P相对于蚀刻剂的蚀刻选择性可以比第一成型膜132和第二成型膜134相对于蚀刻剂的蚀刻选择性低。因此，在蚀刻/处理通过使用蚀刻剂各向异性地蚀刻成型结构MST而获得的所得结构的湿蚀刻工艺期间，与第一成型膜132和第二成型膜134的消耗量相比，由于蚀刻剂而消耗的第三成型膜136和上支撑膜144的量可以非常小或非常少。例如，第三成型膜136和上支撑膜144的相对于湿蚀刻工艺的蚀刻剂(例如，湿蚀刻剂)的蚀刻速率可以比第一成型膜132和第二成型膜134的相对于湿蚀刻工艺的蚀刻剂的蚀刻速率低。在形成多个孔BH之后，第一成型图案132P、下支撑图案142P和第二成型图案134P的限定成型结构图案MSP中的多个孔BH的相应的侧壁可以比第三成型膜136和上支撑膜144的限定多个孔BH的侧壁靠近垂直于基底110的主表面的法线方向。例如，孔BH的形成有第一成型图案132P和第二成型图案134P以及下支撑图案142P的下部的侧壁可以比孔BH的上部的侧壁陡(例如，与竖直方向形成更锐的角)。第三成型图案136P和上支撑图案144P可以具有限定多个孔BH的多个倾斜侧壁SSW。因此，多个孔BH的穿过第三成型膜136和上支撑膜144的部分可以具有不同的横截面积，所述横截面积在远离基底110的方向上逐渐增大。例如，每个孔BH的在较上水平处的横截面积可以比同一孔BH的在较下水平处的横截面积大。上支撑图案144P的多个倾斜侧壁SSW可以限定多个孔144H。
参照图8D，可以从图8C的所得结构去除掩模图案MP，可以在多个孔BH中的每个的内部和外部形成上间隔件支撑膜146以覆盖成型结构图案MSP的上部。
在上间隔件支撑膜146的形成期间，上间隔件支撑膜146可以不共形地形成在成型结构图案MSP上而是可以以劣化的台阶覆盖(step coverage)形成。例如，上间隔件支撑膜146可以在不同位置以不同厚度形成。例如，上间隔件支撑膜146可以如图8D中所示形成在先前步骤的所得结构的一部分上。
在一些实施例中，可以通过使用化学气相沉积(CVD)工艺或等离子体增强CVD(PECVD)工艺来形成上间隔件支撑膜146。在这种情况下，通过控制用于形成上间隔件支撑膜146的沉积气氛(例如，温度、压力、等离子体形成条件等)或者通过考虑上间隔件支撑膜146中包括的每个原子的黏附系数来控制源气体的流速，上间隔件支撑膜146可以形成为仅覆盖成型结构图案MSP的上部。
上间隔件支撑膜146可以形成为仅覆盖成型结构图案MSP的第三成型图案136P和上支撑图案144P中的每个的位于多个孔BH内部的被暴露的表面。上间隔件支撑膜146可以在远离基底110的方向上以更大的厚度覆盖成型结构图案MSP。例如，上间隔件支撑膜146的厚度可以从其形成在与第三成型图案136P的下表面相同的水平处的底部到形成在成型结构图案MSP的顶表面的相同水平处的顶部逐渐增加。上间隔件支撑膜146的覆盖和/或接触第三成型图案136P的侧壁的部分的横向宽度W11可以比上间隔件支撑膜146的覆盖和/或接触上支撑图案144P的侧壁的部分的横向宽度W12小。
上间隔件支撑膜146可以包括碳氮化硅膜、含硼的氮化硅膜或它们的组合。
在一些实施例中，上支撑图案144P和上间隔件支撑膜146可以包括相同的材料。例如，上支撑图案144P和上间隔件支撑膜146中的每个可以包括碳氮化硅膜。
在另外一些实施例中，上支撑图案144P和上间隔件支撑膜146可以包括包含相同元素(例如，相同化学元素)的第一材料。在这种情况下，上支撑图案144P和上间隔件支撑膜146可以包括以不同含量包括在第一材料中的元素。例如，上支撑图案144P和上间隔件支撑膜146中的每个可以包括碳氮化硅膜。在这种情况下，包括在上支撑图案144P中的碳氮化硅膜的第一碳原子含量可以与包括在上间隔件支撑膜146中的碳氮化硅膜的第二碳原子含量不同。在一些实施例中，上间隔件支撑膜146的第二碳原子含量可以比上支撑图案144P的第一碳原子含量高。在这种情况下，当上支撑图案144P和上间隔件支撑膜146在后续工艺期间暴露于用于蚀刻另一材料膜的蚀刻气氛或清洁气氛时，上支撑图案144P的抗蚀刻性可以由于围绕上支撑图案144P的上间隔件支撑膜146的相对高的碳含量而被提高。
在一些实施例中，上支撑图案144P的碳含量可以在约3.5at％至约4.5at％的范围内选择，上间隔件支撑膜146的碳含量可以在约4.5at％至约5.5at％的范围内选择。例如，上支撑图案144P可以包括具有约3.7at％至约4.3at％的碳含量的碳氮化硅膜，上间隔件支撑膜146可以包括具有约4.7at％至约5.3at％的碳含量的碳氮化硅膜。当上支撑图案144P和上间隔件支撑膜146中的每个具有过低的碳含量时，上支撑图案144P和上间隔件支撑膜146中的每个当暴露于蚀刻气氛或清洁气氛时会具有不足的抗蚀刻性。
在另外一些实施例中，上支撑图案144P和上间隔件支撑膜146可以具有不同的密度。例如，上支撑膜144和上间隔件支撑膜146可以包括包含相同元素(例如，相同化学元素)的材料。在这种情况下，包括在上支撑图案144P中的材料的密度可以比包括在上间隔件支撑膜146中的材料的密度高。例如，上支撑图案144P可以包括具有第一密度的碳氮化硅膜，上间隔件支撑膜146可以包括具有第二密度的碳氮化硅膜，第二密度比第一密度低。
在又一些实施例中，上支撑膜144和上间隔件支撑膜146可以包括不同的材料。在示例中，上支撑膜144可以包括碳氮化硅膜，上间隔件支撑膜146可以包括含硼的氮化硅膜。在另一示例中，上支撑膜144可以包括含硼的氮化硅膜，上间隔件支撑膜146可以包括碳氮化硅膜。
然而，包括在上支撑膜144和上间隔件支撑膜146中的材料不限于上述示例，并且可以在发明构思的范围内进行各种修改和改变。
参照图8E，可以在图8D的所得结构上形成导电层150。导电层150可以形成为填充多个孔BH并覆盖上间隔件支撑膜146的顶表面。
导电层150可以包括金属膜、导电金属氧化物膜、导电金属氮化物膜、导电金属氮氧化物膜或它们的组合。在一些实施例中，导电层150可以包括钛(Ti)、Ti氧化物、Ti氮化物、Ti氮氧化物、钴(Co)、Co氧化物、Co氮化物、Co氮氧化物、铌(Nb)、Nb氧化物、Nb氮化物、Nb氮氧化物、锡(Sn)、Sn氧化物、Sn氮化物、Sn氮氧化物或它们的组合。例如，导电层150可以包括TiN、CoN、NbN、SnO2或它们的组合，但不限于此。可以使用CVD工艺、PECVD工艺、金属有机CVD(MOCVD)工艺或原子层沉积(ALD)工艺来形成导电层150。
参照图8F，可以通过执行回蚀工艺或化学机械抛光(CMP)工艺直到使作为成型结构图案MSP的最上层的上支撑图案144P的顶表面暴露，而从图8E的所得结构去除导电层150的一部分和上间隔件支撑膜146的一部分。结果，导电层150的保留在多个孔BH(参照图8D)内部的部分可以形成多个下电极LE，上间隔件支撑膜146的保留在多个孔BH(参照图8D)内部的部分可以形成多个上间隔件支撑图案146P。
多个上间隔件支撑图案146P可以分别以多个环形形状保留在成型结构图案MSP与多个下电极LE之间。
在形成多个下电极LE之后，多个下电极LE的上端之间的空间可以以填充有包括倾斜侧壁SSW的上支撑图案144P和覆盖上支撑图案144P的倾斜侧壁SSW的多个上间隔件支撑图案146P的状态保留。由于多个上间隔件支撑图案146P分别保留在上支撑图案144P与多个下电极LE之间，所以多个下电极LE的上端之间的分隔距离可以比当省略多个上间隔件支撑图案146P时的分隔距离大。
参照图8G，可以从图8F的所得结构去除上支撑图案144P的一部分和多个上间隔件支撑图案146P的一部分以形成多个上孔UH。之后，可以例如通过湿蚀刻工艺来通过多个上孔UH去除第三成型图案136P和第二成型图案134P。接下来，可以去除下支撑图案142P的通过多个上孔UH被暴露的部分以形成多个下孔LH。之后，可以例如通过湿蚀刻工艺来通过多个下孔LH去除第一成型图案132P以使绝缘图案126P的顶表面暴露。
通过改变多个上孔UH和多个下孔LH中的每个的平面形状，可以对上孔UH和下孔LH的平面形状进行各种修改。例如，上孔UH和/或下孔LH可以具有具备图2A中所示的平面形状的多个上孔UH、具有图5A和图5B中所示的平面形状的多个上孔UH4和/或具有图6A中所示的平面形状的多个上孔UH5的平面形状。
在去除第一成型图案132P、第二成型图案134P和第三成型图案136P之后，可以使多个下电极LE的侧壁暴露，保留在多个下电极LE之间的空间中的上支撑图案144P和多个上间隔件支撑图案146P可以构成上支撑结构USS。
可以使用包含氟化铵(NH4F)、氢氟酸(HF)和水的蚀刻剂来执行去除第三成型图案136P和第二成型图案134P的湿蚀刻工艺和去除第一成型图案132P的湿蚀刻工艺。在去除第三成型图案136P和第二成型图案134P的湿蚀刻工艺期间，上间隔件支撑图案146P的保留在第三成型图案136P和下电极LE之间的部分也可以暴露于蚀刻剂。由于多个上间隔件支撑图案146P的在第三成型图案136P与下电极LE之间的部分具有如上面参照图8D所描述的相对小的横向宽度W11，所以在去除第三成型图案136P和第二成型图案134P的湿蚀刻工艺期间，多个上间隔件支撑图案146P中的每个的暴露于蚀刻剂的下部也可以被蚀刻剂去除。结果，可以仅在上支撑图案144P与多个下电极LE之间保留多个上间隔件支撑图案146P的部分。
在一些实施例中，可以不在下支撑图案142P的顶水平LV1与上支撑图案144P的底水平LV2之间保留多个上间隔件支撑图案146P，可以使下电极LE的侧壁暴露。
在另外一些实施例中，在通过去除第三成型图案136P和第二成型图案134P的湿蚀刻工艺获得的所得结构中，多个上间隔件支撑图案146P的至少部分可以保留为朝向基底110延伸至比上支撑图案144P的底水平LV2低的水平LV3(参照图3)，以覆盖下电极LE的位于下支撑图案142P的顶水平LV1与上支撑图案144P的底水平LV2之间的侧壁。在这种情况下，如图3中所示，可以获得具有突起PR2的上间隔件支撑图案246P。
在又一些实施例中，在去除第三成型图案136P和第二成型图案134P的湿蚀刻工艺期间，可以去除保留在上支撑图案144P与多个下电极LE之间的多个上间隔件支撑图案146P的部分。结果，如图4中所示，可以获得具有位于比上支撑图案144P的底水平LV2高的水平LV4处的底表面RS3的多个上间隔件支撑图案346P。
在还一些实施例中，在去除第三成型图案136P和第二成型图案134P的湿蚀刻工艺期间，可以从图8F的所得结构去除多个下电极LE中的每个的一部分、上支撑图案144P的一部分和多个上间隔件支撑图案146P中的每个的一部分。结果，如图7中所示，可以获得具有均包括凸出弯曲表面的顶表面644T和底表面644B的上支撑图案644P、均具有比上支撑图案644P的竖直长度小的竖直长度的多个上间隔件支撑图案646P、以及均具有包括凸出弯曲表面的顶表面LE6T的多个下电极LE6。
参照图8H，可以形成介电膜160以覆盖下电极LE的被暴露的表面。
可以使用ALD工艺来形成介电膜160。介电膜160可以包括HfO2、ZrO2、Al2O3、La2O3、Ta2O3、Nb2O5、CeO2、TiO2、GeO2或它们的组合，但不限于此。
此后，可以在图8H的所得结构上形成上电极UE以覆盖介电膜160，从而制造图2B中所示的包括电容器CP1的IC器件100。可以使用CVD工艺、MOCVD工艺、物理气相沉积(PVD)工艺或ALD工艺来形成上电极UE。
在参照图8A至图8H描述的制造IC器件的方法中，多个下电极LE的上端之间的空间可以填充有上支撑图案144P和上间隔件支撑图案146P。因此，可以在多个下电极LE的上端之间确保足够的分隔距离。因此，即使增加多个下电极LE的高度并相对增加多个下电极LE的高宽比以提高电容，也可以防止多个下电极LE倾斜或塌陷。结果，可以防止在相邻的下电极LE之间发生不期望的短路，并且可以提高IC器件的大规模生产效率和可靠性。
虽然已经参照发明构思的实施例具体示出并描述了发明构思，但是将理解的是，在不脱离权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种集成电路器件，所述集成电路器件包括：
下电极，形成在基底上；以及
上支撑结构，被构造为支撑下电极，上支撑结构围绕下电极设置，
其中，上支撑结构包括：上支撑图案，围绕下电极，并且在与基底平行的横向方向上延伸，上支撑图案具有下电极所穿过的孔；以及上间隔件支撑图案，位于上支撑图案与孔内部的下电极之间，并且具有与上支撑图案接触的外侧壁和与下电极接触的内侧壁，其中，上间隔件支撑图案的在横向方向上的宽度沿朝向基底的方向减小。
2.根据权利要求1所述的集成电路器件，其中，
上支撑图案具有倾斜侧壁，倾斜侧壁位于与下电极分开并与下电极相对的位置，上间隔件支撑图案位于倾斜侧壁与下电极之间，并且
上支撑图案的倾斜侧壁沿朝向基底的方向在横向方向上变得更靠近下电极。
3.根据权利要求1所述的集成电路器件，其中，
上间隔件支撑图案具有与下电极同心地布置并围绕下电极的上端的环形形状。
4.根据权利要求1所述的集成电路器件，其中，
上间隔件支撑图案包括具有宽度沿朝向基底的方向减小的梯形剖面形状或三角形剖面形状的一部分。
5.根据权利要求1所述的集成电路器件，其中，
上间隔件支撑图案包括碳氮化硅膜、含硼的氮化硅膜或它们的组合。
6.根据权利要求1所述的集成电路器件，其中，
上支撑图案和上间隔件支撑图案包括相同的材料。
7.根据权利要求1所述的集成电路器件，其中，
上支撑图案和上间隔件支撑图案包括不同的材料。
8.根据权利要求1所述的集成电路器件，其中，
上支撑图案和上间隔件支撑图案包括相同的化学元素，并且
包括在上支撑图案和上间隔件支撑图案中的化学元素的含量不同。
9.根据权利要求1所述的集成电路器件，其中，
上支撑图案包括具有第一碳原子含量的碳氮化硅膜，
上间隔件支撑图案包括具有第二碳原子含量的碳氮化硅膜，并且
第二碳原子含量比第一碳原子含量高。
10.根据权利要求1所述的集成电路器件，其中，
上支撑图案具有在3.5at％至4.5at％的范围内选择的第一碳原子含量，并且
上间隔件支撑图案具有在4.5at％至5.5at％的范围内选择的且比第一碳原子含量高的第二碳原子含量。
11.根据权利要求1所述的集成电路器件，其中，
上支撑图案具有第一密度，并且
上间隔件支撑图案具有第二密度，第二密度比第一密度低。
12.根据权利要求1所述的集成电路器件，其中，
上支撑图案具有：顶表面，包括在远离基底的方向上凸出弯曲的表面；以及底表面，包括在朝向基底的方向上凸出弯曲的表面。
13.一种集成电路器件，所述集成电路器件包括：
多个下电极，布置在基底上，并且彼此间隔开；
上支撑图案，在与基底平行的横向方向上延伸，上支撑图案具有所述多个下电极所穿过的多个孔；以及
多个上间隔件支撑图案，以一对一的方式布置在所述多个孔内部，并且
所述多个上间隔件支撑图案中的每个上间隔件支撑图案包括与上支撑图案接触的外侧壁和与所述多个下电极中的对应的一个下电极接触的内侧壁，并且具有在横向方向上沿朝向基底的方向减小的宽度。
14.根据权利要求13所述的集成电路器件，其中，
上支撑图案具有：顶表面，包括在远离基底的方向上凸出弯曲的表面；以及底表面，包括在朝向基底的方向上凸出弯曲的表面，
所述多个上间隔件支撑图案中的每个上间隔件支撑图案具有与对应的下电极同心地布置并围绕对应的下电极的环形形状，并且
所述多个上间隔件支撑图案中的至少一个上间隔件支撑图案具有闭合环形的一部分被去除的开口环形形状。
15.根据权利要求13所述的集成电路器件，其中，
所述多个上间隔件支撑图案中的每个上间隔件支撑图案包括碳氮化硅膜、含硼的氮化硅膜或它们的组合，并且
所述多个上间隔件支撑图案中的每个上间隔件支撑图案的碳原子含量比上支撑图案的碳原子含量高。
16.根据权利要求13所述的集成电路器件，其中，
所述多个上间隔件支撑图案中的每个上间隔件支撑图案的密度比上支撑图案的密度低。
17.根据权利要求13所述的集成电路器件，所述集成电路器件还包括下支撑图案，下支撑图案在基底与上支撑图案之间沿横向方向延伸，下支撑图案与所述多个下电极接触，
其中，所述多个上间隔件支撑图案中的每个上间隔件支撑图案的碳原子含量比下支撑图案的碳原子含量高，并且所述多个上间隔件支撑图案中的每个上间隔件支撑图案的密度比下支撑图案的密度低。
18.一种集成电路器件，所述集成电路器件包括：
多个下电极，布置在基底上，并且彼此间隔开；
上支撑结构，包括上支撑图案和多个上间隔件支撑图案，上支撑图案在与基底平行的横向方向上延伸，并且具有所述多个下电极所穿过的多个孔，所述多个上间隔件支撑图案以一对一的方式布置在所述多个孔内部；
下支撑图案，在基底与上支撑结构之间沿横向方向延伸，并且与所述多个下电极接触；
介电膜，与所述多个下电极、上支撑图案、所述多个上间隔件支撑图案和下支撑图案接触；以及
上电极，位于与所述多个下电极相对的位置，介电膜位于上电极与所述多个下电极之间，
其中，所述多个上间隔件支撑图案中的每个上间隔件支撑图案具有在所述多个孔中的对应的一个孔的内部与上支撑图案接触的外侧壁和与所述多个下电极中的对应的一个下电极接触的内侧壁，并且在横向方向上具有宽度，所述宽度沿朝向基底的方向减小。
19.根据权利要求18所述的集成电路器件，其中，
下支撑图案和上支撑图案包括相同的材料，
所述多个上间隔件支撑图案以及上支撑图案和下支撑图案包括碳原子，
所述多个上间隔件支撑图案中的每个上间隔件支撑图案的碳原子含量比下支撑图案和上支撑图案中的每个的碳原子含量高，并且
所述多个上间隔件支撑图案中的每个上间隔件支撑图案的密度比下支撑图案和上支撑图案中的每个的密度低。
20.根据权利要求18所述的集成电路器件，其中，
下支撑图案和上支撑图案中的每个包括具有在3.5at％至4.5at％的范围内选择的第一碳原子含量的碳氮化硅膜，并且
所述多个上间隔件支撑图案中的每个上间隔件支撑图案包括具有在4.5at％至5.5at％的范围内选择的且比第一碳原子含量高的第二碳原子含量的碳氮化硅膜。
CN202010596850.8A 2019-09-17 2020-06-28 集成电路器件 Pending CN112530948A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190114365A KR20210032844A (ko) 2019-09-17 2019-09-17 집적회로 소자 및 그 제조 방법
KR10-2019-0114365 2019-09-17

Publications (1)

Publication Number Publication Date
CN112530948A true CN112530948A (zh) 2021-03-19

Family

ID=74686765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010596850.8A Pending CN112530948A (zh) 2019-09-17 2020-06-28 集成电路器件

Country Status (4)

Country Link
US (1) US11114398B2 (zh)
KR (1) KR20210032844A (zh)
CN (1) CN112530948A (zh)
DE (1) DE102020111636B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098686A1 (zh) * 2022-11-09 2024-05-16 长鑫存储技术有限公司 半导体结构、半导体结构的形成方法及存储器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830907B2 (en) * 2022-04-08 2023-11-28 Nanya Technology Corporation Semiconductor structure and method of forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016688A (ja) * 2006-07-07 2008-01-24 Elpida Memory Inc 半導体装置の製造方法
TWI396260B (zh) 2009-10-21 2013-05-11 Inotera Memories Inc 半導體記憶體之電容下電極製造方法
KR101090369B1 (ko) 2010-07-07 2011-12-07 주식회사 하이닉스반도체 캐패시터 제조 방법
KR101817970B1 (ko) 2010-10-06 2018-01-15 삼성전자주식회사 접착 막 및 서포터를 갖는 반도체 소자
US8921977B2 (en) * 2011-12-21 2014-12-30 Nan Ya Technology Corporation Capacitor array and method of fabricating the same
KR101981724B1 (ko) * 2012-04-18 2019-05-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101935395B1 (ko) 2012-08-29 2019-01-04 삼성전자주식회사 캐패시터를 포함하는 반도체 장치의 제조 방법
KR101944479B1 (ko) * 2012-11-01 2019-01-31 삼성전자주식회사 반도체 장치의 캐패시터 및 캐패시터의 제조 방법
KR102065684B1 (ko) 2013-04-24 2020-01-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP2015195262A (ja) * 2014-03-31 2015-11-05 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
KR102182569B1 (ko) 2014-08-12 2020-11-24 삼성전자주식회사 서포터들을 갖는 반도체 소자 및 그의 형성 방법
KR102247015B1 (ko) 2014-10-14 2021-05-03 삼성전자주식회사 캐패시터를 포함하는 반도체 장치 및 그의 제조 방법
KR102367394B1 (ko) * 2015-06-15 2022-02-25 삼성전자주식회사 캐패시터 구조체 및 이를 포함하는 반도체 소자
KR102304926B1 (ko) 2015-09-11 2021-09-24 삼성전자 주식회사 서포터들을 갖는 반도체 소자 및 그 제조 방법
KR102460564B1 (ko) * 2016-02-17 2022-11-01 삼성전자주식회사 반도체 소자
KR102473658B1 (ko) 2016-05-27 2022-12-02 삼성전자주식회사 반도체 소자
KR102623547B1 (ko) * 2016-12-08 2024-01-10 삼성전자주식회사 반도체 소자
US10763108B2 (en) 2017-08-18 2020-09-01 Lam Research Corporation Geometrically selective deposition of a dielectric film
KR102410013B1 (ko) * 2017-10-20 2022-06-16 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN110289258B (zh) 2018-03-19 2021-12-21 联华电子股份有限公司 半导体结构
KR20210027635A (ko) * 2019-08-29 2021-03-11 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098686A1 (zh) * 2022-11-09 2024-05-16 长鑫存储技术有限公司 半导体结构、半导体结构的形成方法及存储器

Also Published As

Publication number Publication date
US11114398B2 (en) 2021-09-07
DE102020111636A1 (de) 2021-03-18
KR20210032844A (ko) 2021-03-25
US20210082844A1 (en) 2021-03-18
DE102020111636B4 (de) 2022-04-21

Similar Documents

Publication Publication Date Title
KR102359019B1 (ko) 3차원 메모리 소자를 위한 트렌치 구조
CN108962893B (zh) 动态随机存取存储器及其制造方法
KR100566469B1 (ko) 반도체 디바이스 형성 방법
KR20230118785A (ko) 반도체 장치
US10622360B2 (en) Method of manufacturing a semiconductor device
US8927384B2 (en) Methods of fabricating a semiconductor memory device
US8288224B2 (en) Method for manufacturing capacitor lower electrodes of semiconductor memory
CN110828419A (zh) 包括含硼绝缘图案的集成电路器件
CN112928069B (zh) 半导体结构的制作方法及半导体结构
CN112530948A (zh) 集成电路器件
CN111834529A (zh) 一种电容结构、半导体器件以及电容结构制备方法
CN114256268A (zh) 半导体装置
US11398392B2 (en) Integrated circuit device and method of manufacturing the same
CN106469725B (zh) 存储元件及其制造方法
TWI755766B (zh) 半導體元件及其形成方法
CN109962052B (zh) 包括着落垫的半导体器件
CN111415935A (zh) 静态随机存取存储器及其制作方法
WO2023004937A1 (zh) 埋入式位线结构及其制作方法、半导体结构
US20230117391A1 (en) Integrated circuit semiconductor device
TWI817629B (zh) 半導體裝置與其製造方法
CN111326517B (zh) 包括间隔物的半导体器件和制造该半导体器件的方法
US20240172421A1 (en) Semiconductor devices
KR20230069662A (ko) 반도체 메모리 소자
CN117995890A (zh) 集成电路装置
KR0175052B1 (ko) 비트 라인 전극을 갖춘 반도체 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Jin Dongyou

Inventor after: Quan Heyu

Inventor after: Qiu Chengmin

Inventor after: Cui Bingde

Inventor after: Jin Jilie

Inventor after: Jin Zhongtian

Inventor after: Jin Hengzhu

Inventor before: Jin Dongyou

Inventor before: Quan Heyu

Inventor before: Qiu Chengmin

Inventor before: Cui Bingde

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination