CN110034094A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110034094A
CN110034094A CN201811360494.9A CN201811360494A CN110034094A CN 110034094 A CN110034094 A CN 110034094A CN 201811360494 A CN201811360494 A CN 201811360494A CN 110034094 A CN110034094 A CN 110034094A
Authority
CN
China
Prior art keywords
contact structures
semiconductor device
spacer
pattern
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811360494.9A
Other languages
English (en)
Inventor
李基硕
金奉秀
金志永
韩成熙
黄有商
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110034094A publication Critical patent/CN110034094A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体装置，包括多个导电结构，所述多个导电结构被布置在衬底上，并且在实质上垂直于第一方向的第二方向上彼此间隔开，其中多个导电结构中的每一个在第一方向上延伸。多个接触结构按照交替布置的方式被布置在导电结构之间，并且在第一方向上彼此间隔开。多个绝缘结构被布置在导电结构和接触结构之间的空间中。多个空气间隔件分别被布置在交替布置的多个导电结构和多个接触结构之间，并且在第一方向上彼此间隔开。

Description

半导体装置
相关申请的交叉引用
于2017年11月17日向韩国知识产权局(KIPO)提交的韩国专 利申请No.10-2017-0154317通过引用整体并入本文中。
技术领域
本发明构思的示例实施例涉及半导体装置的集成及其制造方法。 更具体地说，本发明构思的示例实施例涉及包括导电结构的半导体装 置的布线结构及其制造方法。
背景技术
随着半导体装置变得更加高度集成，诸如位线结构的布线的高 宽比增大。因此，在布线之间形成接触结构可较困难。
发明内容
本发明构思的示例实施例提供了一种半导体装置，其包括具有 减小的电容和低电阻的布线结构。
根据本发明构思的示例实施例，提供了一种半导体装置。该半 导体装置包括：多个导电结构，其被布置在衬底上，并且在实质上垂 直于第一方向的第二方向上彼此间隔开，多个导电结构中的每一个在 第一方向上延伸；多个接触结构，其按照交替布置的方式被布置在导 电结构之间，并且在第一方向上彼此间隔开；多个绝缘结构，绝缘结 构中的每一个被布置在交替布置的导电结构和接触结构之间的空间 中；以及间隔件，其分别被布置在交替布置的导电结构与接触结构之 间，并且间隔件在第一方向上彼此间隔开。
根据本发明构思的示例实施例，提供了一种半导体装置。该半 导体装置包括：多个导电结构，它们排列在衬底上，并且在实质上垂 直于第一方向的第二方向上彼此间隔开，多个导电结构中的每一个在 第一方向上延伸，多个导电结构中的每一个包括彼此堆叠的导电图案 和第一掩模图案；多个接触结构，其按照交替布置方式被布置在导电 结构之间，以接触衬底的表面，并且多个接触结构在第一方向上彼此 间隔开；多个绝缘结构，绝缘结构中的每一个被布置在交替布置的多 个导电结构和多个接触结构之间的空间中，多个绝缘结构中的每一个 包括位于其中的空气间隙；以及空气间隔件，其分别被布置在多个导电结构与所述多个接触结构之间；并且其中，空气间隔件和空气间隙 面对导电结构的导电图案。
根据本发明构思的示例实施例，提供了一种半导体装置。该半 导体装置包括：多个导电结构，其被布置在衬底上，并且在实质上垂 直于第一方向的第二方向上彼此间隔开，多个导电结构中的每一个在 第一方向上延伸；多个接触结构，其按照交替布置方式被布置在导电 结构之间，并且在第一方向上彼此间隔开，多个接触结构中的每一个 的上表面低于多个导电结构中的每一个的上表面；多个绝缘结构，其 被分别布置在交替布置的多个导电结构和多个接触结构之间的空间 中；以及空气间隔件，其被布置在多个导电结构与所述多个接触结构 之间，并且在所述第一方向上彼此间隔开。
根据本发明构思的示例实施例，可在导电结构与接触结构之间 设置空气间隔件，并且可在导电结构与绝缘结构之间设置空气间隙， 以减小寄生电容。
根据本发明构思的示例实施例，间隔件包括空气间隔件。
根据本发明构思的示例实施例，间隔件填充有包括氮化硅和氧 化硅中的至少一种的绝缘材料。
根据本发明构思的示例实施例，空气间隔件包括布置在交替布 置的导电结构与接触结构之间的第一空气间隔件，并且还包括布置在 多个导电结构与多个绝缘结构之间的第二空气间隔件。
附图说明
本领域普通技术人员从下文结合附图的详细描述中将更清楚地 理解本发明构思的示例实施例。图1至图47表示本文描述的本发明 构思的非限制性示例实施例。
图1至图3是示出根据本发明构思的示例实施例的半导体装置 的剖视图和平面图，其中：
图1是示出竖式(vertical type)半导体装置的平面图；
图2是分别沿着图1中的线A-A'和B-B'截取的剖视图；并且
图3是沿着图2中的线C-C'截取的剖视图；
图4至图18是示出根据本发明构思的示例实施例的制造半导体 装置的方法的剖视图和平面图，其中：
图4是示出竖式半导体装置的平面图；
图5示出了通过沟槽隔离工艺形成隔离层；
图6示出了形成第一绝缘层图案和第二绝缘层图案；
图7和图8示出了形成第一初级多晶硅图案以填充第二初级沟 槽的下部的不同示图；
图9示出了去除了第一初级间隔件和第二初级间隔件；
图10和图11示出了在第一初级多晶硅图案上形成第二初级多 晶硅图案；
图12和图13示出了形成在初级多晶硅结构和位线结构上的第 三掩模图案；
图14和图15是示出去除了位线结构的两侧上的第一间隔件的 平面图和剖视图；
图16示出了绝缘结构中的空气间隙；并且
图17和图18示出了可在位线结构和初级接触结构上形成绝缘 层以填充第二开口的平面图和剖视图；
图19至图21是示出根据本发明构思的示例实施例的半导体装 置的制造方法的剖视图和平面图，其中：
图19示出了形成在位线结构上以填充初级沟槽的模制层；
图20示出了去除了模制图案；并且
图21示出了形成在位线结构上以填充位线结构之间的第二初级 沟槽的多晶硅层；
图22是示出根据本发明构思的示例实施例在半导体装置的位线 结构的上部侧壁上设置第二掩模图案的剖视图；
图23是示出根据本发明构思的示例实施例的根据半导体装置的 制造方法可在位线结构的下部侧壁上形成第一间隔件和第二间隔件 的剖视图；
图24是示出根据本发明构思的示例实施例的根据半导体装置的 制造方法在位线结构上形成模制层以填充初级沟槽的剖视图；
图25是示出根据本发明构思的示例实施例的将半导体装置中的 接触结构的上表面布置为低于空气间隔件的上表面的剖视图；
图26至图30是示出根据本发明构思的示例实施例的半导体装 置的制造方法的剖视图，其中：
图26示出了形成在第一初级多晶硅图案和位线结构上的模制层；
图27示出了可在模制层上形成第三掩模图案；
图28示出了利用模制图案和第三掩模图案作为蚀刻掩模蚀刻第 一初级多晶硅图案以形成柱形接触结构；
图29示出了去除了位线结构的两侧的第一间隔件和第二间隔件； 并且
图30示出了形成在位线结构和模制图案上以填充第二开口的绝 缘层；
图31是示出根据本发明构思的示例实施例的设置在半导体装置 的位线结构的上部侧壁上的绝缘衬垫上的第二掩模图案的剖视图；
图32和图33是示出根据本发明构思的示例实施例的设置在半 导体装置中的接触结构与位线结构之间的第一空气间隔件的剖视图；
图34至图36是示出根据本发明构思的示例实施例的半导体装 置的制造方法的剖视图，其中：
图34示出了形成第三绝缘层以填充初级接触结构与位线结构之 间的第一开口；
图35示出了去除了位线结构的两个侧壁上的第一间隔件；并且
图36示出了形成在位线结构和绝缘结构上的第四绝缘层；
图37至图39是示出根据本发明构思的示例实施例的半导体装 置的剖视图，其中：
图37示出了可将接触结构132a的上表面布置为比第一空气间 隔件的上表面更低，并且可将接触结构132a的上表面布置为比第二 掩模图案的底表面更低；
图38示出了第二掩模图案136可设置在位线结构的上部侧壁上；
并且
图39示出了在接触结构与位线结构之间设置间隔件结构；
图40是示出根据图39中的半导体装置的制造方法形成在位线 结构和初级接触结构上以填充第二开口的绝缘层的剖视图；
图41是示出根据本发明构思的示例实施例的设置在半导体装置 中的位线结构与接触结构之间以及位线结构与绝缘结构之间的间隔 件结构的剖视图；
图42是示出根据图41中的半导体装置的制造方法形成在位线 结构和初级接触结构上以填充第一开口的绝缘层的剖视图；
图43至图45是示出根据本发明构思的示例实施例的半导体装 置及其制造方法的剖视图，其中：
图43示出了设置在接触结构与位线结构之间的间隔件结构；
图44示出了去除了位线结构的两侧中的第一间隔件；并且
图45示出了利用模制图案和第三掩模图案作为蚀刻掩模蚀刻初 级多晶硅图案；
图46和图47是示出根据本发明构思的示例实施例的半导体装 置及其制造方法的剖视图，其中：
图46示出了在位线结构与接触结构之间以及位线结构与绝缘结 构之间设置间隔件结构；并且
图47示出了利用模制图案和第三掩模图案作为蚀刻掩模蚀刻初 级多晶硅结构。
具体实施方式
下文中，将参照附图更完全地描述本发明构思的示例实施例。
图1至图3是示出根据本发明构思的示例实施例的半导体装置 的平面图和剖视图。
参照剖视图，在图2中，左图是沿着图1中的线A-A'截取的剖 视图，右图是沿着图1中的线B-B'截取的剖视图。图3是图2中的 线C-C'截取的平面图。图3示出了图1中的部分C。
参照图1至图3，半导体装置可包括半导体衬底100、栅极结构 110、位线结构124、绝缘结构154和接触结构140b。可在位线结构 124与接触结构140b之间设置空气间隔件150。半导体装置还可包括 绝缘结构154中的空气间隙152。半导体装置还可包括电连接至接触 结构140b的焊盘结构163和电容器166。
半导体衬底100可包括隔离层102，因此，可将半导体衬底中形 成隔离层102的区域定义为场区，并且可将半导体衬底中没有形成隔 离层102的区域定义为有源区。例如，隔离层102可包括诸如氧化硅 的氧化物。
可将栅极结构110埋置于半导体衬底100的上部。栅极结构110 可包括彼此堆叠的栅极绝缘层104、栅电极106和封盖图案108。栅 极绝缘层104可具有包围栅电极106的侧壁和底表面的形状。在本发 明构思的示例实施例中，栅极结构110可在第二方向上延伸，并且可 在第一方向上布置多个栅极结构110。可在邻近于栅极结构110的有 源区中设置第一杂质区112a和第二杂质区112b。可将栅极结构110 以及第一杂质区112a和第二杂质区112b定义为晶体管。在示例实施 例中，第一杂质区112a可电连接至电容器166，第二杂质区112b可电连接至位线结构124。
第一绝缘层图案114a和第二绝缘层图案115a可堆叠在半导体 衬底100上。第一绝缘层图案114a和第二绝缘层图案115a可暴露第 二杂质区112b的上部。
位线结构124可设置在第二绝缘层图案115a和第二杂质区112b 上，并且可具有在第一方向上延伸的线形。位线结构124可具有导电 图案结构和第一掩模图案122的堆叠结构。在本发明构思的示例实施 例中，导电图案结构可具有多晶硅图案116、阻挡图案118和金属图 案120的堆叠结构。第一掩模图案可包括，例如氮化硅。
可在位线结构124的侧壁上设置绝缘衬垫130a。绝缘衬垫130a 可包括，例如氮化硅。
可在第一掩模图案122的上部侧壁上设置第二掩模图案136。在 本发明构思的一些示例实施例中，可在绝缘衬垫130a上形成第二掩 模图案136。在本发明构思的一些示例实施例中，第二掩模图案在第 二方向上可具有均匀厚度。
多个位线结构124在垂直于第一方向的第二方向上可彼此间隔 开。在位线结构124之间可暴露第一杂质区112a。在本发明构思的 示例实施例中，第一杂质区112a可在第二方向上并排布置。
接触结构140b可设置在位线结构124之间，并且可与第一杂质 区112a接触。在示例实施例中，接触结构140b可分别在第一方向上 和第二方向并排布置。
接触结构140b可具有包括第一多晶硅图案132a和第三多晶硅 图案138b的堆叠结构。在本发明构思的一些示例实施例中，可将第 一多晶硅图案132a的上表面设置为低于第二掩模图案136的下表面。 由于空气间隔件150仅形成在接触结构140b的侧壁上，因此空气间 隔件150可在第一方向上彼此间隔开。空气间隔件150在第一方向上 的长度可长于在第二方向上的长度。空气间隔件150在第二方向上的 宽度可大于第二掩模图案136在第二方向上的宽度。
可在位线结构124之间以及接触结构140b之间的隔离区中布置 绝缘结构154。绝缘结构154可分别在第一方向和第二方向上并排布 置。例如，绝缘结构154和接触结构140b可在第一方向上重复布置。 绝缘结构154可与下层绝缘材料接触。
在本发明构思的示例实施例中，绝缘结构154的上表面可与位 线结构的上表面基本共面。填充有绝缘结构的第二开口的下部可具有 第一宽度，中部可具有大于第一宽度的第二宽度，并且上部可具有小 于第二宽度的第三宽度。在本发明构思的示例实施例中，中部可面对 位线结构的导电结构。上部可设置为高于第二掩模图案的下表面。
绝缘结构154可包括位于其中的空气间隙152。在本发明构思的 示例实施例中，空气间隙152可布置为对应于第二开口的中部。因此， 空气间隙152可面对导电结构。例如，绝缘结构154可形成在第二开 口的中部的侧壁上，并且作为空的空间的空气间隙152可形成在第二 开口的中部的中间区中。
如上所述，空气间隔件150可设置在接触结构140b与位线结构 124b之间。空气间隙152可设置在位线结构124之间的绝缘结构154 中的中间区中，以面对导电结构。因此，当在平面图中观看一个接触 结构140b时，空气间隔件150可在第二方向上设置在接触结构140b 的两侧中，并且空气间隙152可在第一方向上设置在接触结构140b 的两侧中。接触结构140b的侧壁上的空气间隔件150和空气间隙可 彼此间隔开。
接触结构140b上的焊盘结构163可包括金属硅化物层160和金 属图案162。另外，由于接触结构140b在第二方向上的剖面可具有 “T”形，因此接触结构140b可具有相对宽的顶表面。因此，接触结 构140b与焊盘结构163之间存在接触电阻。在本发明构思的实施例中，金属硅化物层160可包括硅化钴、硅化钨等，并且金属图案162 可包括钨。金属图案可与接触结构140b接触，并且可形成在位线结 构124的上表面上。当在平面图中观看时，金属图案162的布置可为 蜂窝图案，从而金属图案162可分别布置在六边形的顶点和中心。
通过本发明构思的实施例中的空气间隔件150和空气间隙152 的布置，可减小或消除位线结构124与接触结构140b之间的寄生电 容。因此，半导体装置可具有优秀的电特性。
图4至图18是示出根据本发明构思的示例实施例的半导体装置 的制造方法的剖视图和平面图。
现在参照图4和图5，可在半导体衬底100上执行沟槽隔离工艺， 以形成隔离层102。因此，可通过隔离层102将半导体衬底100划分 为有源区和隔离区。可在半导体衬底100中形成晶体管。晶体管中的 每一个可包括栅极结构110以及第一杂质区112a和第二杂质区112b。
可部分地蚀刻半导体衬底100的一部分，以形成栅极沟槽，并 且栅极绝缘层104、栅电极106和封盖图案108可形成在栅极沟槽中， 以形成栅极结构110。封盖图案108可包括氮化硅。栅极结构110可 跨有源区和隔离区在第二方向上延伸。
第一杂质区112a和第二杂质区112b可在栅极结构110的两侧 上位于半导体衬底100的表面下方。第一杂质区112a可电连接至电 容器，第二杂质区112b可电连接至位线结构。
第一绝缘层和第二绝缘层可按次序形成在半导体衬底100和封 盖图案108上，并且可通过光刻工艺图案化，以形成第一初级绝缘层 图案114和第二初级绝缘层图案115。第二绝缘层可由相对于第一绝 缘层具有蚀刻选择性的材料形成。例如，第一绝缘层可由氧化硅形成， 第二绝缘层可由氮化硅形成。第一初级绝缘层图案114和第二初级绝 缘层图案115可布置为选择性地暴露出第二杂质区112b的表面。
可在第二初级绝缘层图案115和半导体衬底100上形成位线结 构124。位线结构124可具有在第一方向上延伸的线形，并且可在第 二方向上彼此间隔开。
另外，多晶硅层、阻挡层和金属层可按次序形成在第二初级绝 缘层图案115上，第一掩模图案122可形成在金属层上。多晶硅层可 形成在第二初级绝缘层图案115上，以与第二杂质区112b的表面接 触。可利用第一掩模图案122作为蚀刻掩模按次序蚀刻金属层、阻挡 层和多晶硅层。因此，可形成包括彼此堆叠导电图案结构和第一掩模 图案122的位线结构124，其中导电图案结构具有彼此堆叠的多晶硅 图案116、阻挡图案118和金属图案120的。在位线结构124之间可 暴露第二初级绝缘层图案115。
可在位线结构124的表面和第二初级绝缘层图案115的表面上 形成衬垫层。可在衬垫层上形成第一间隔件层和第二间隔件层。在本 发明构思的示例实施例中，衬垫层和第二间隔件层可包括氮化硅，第 一间隔件层可包括氧化硅。第一间隔件层的厚度可大于第一衬垫层的 厚度和第二间隔件层的厚度。衬垫层、第一间隔件层和第二间隔件层 可被各向异性地蚀刻，以在位线结构124的侧壁上形成绝缘衬垫130a 和包括第一初级间隔件130b和第二初级间隔件130c的第一初级间隔 件结构130。
如图4所示，第一初级间隔件结构130可具有在第一方向上延 伸的线形。第一初级沟槽可形成在第一初级间隔件结构130之间，以 在第一方向上延伸。通过第一初级沟槽的底表面可暴露第二初级绝缘 层图案115。
参照图6，可对通过第一初级沟槽暴露的第二初级绝缘层图案 115和下层的第一初级绝缘层图案114进行蚀刻，以形成第一绝缘层 图案114a和第二绝缘层图案115a。通过该处理，可形成第二初级沟 槽以在第一方向上延伸。通过第二初级沟槽的底表面可暴露包括在栅 极结构110中的第一杂质区112a或封盖图案108。
参照图7和图8，可形成第一初级多晶硅图案132以填充第二初 级沟槽的下部。
例如，可在位线结构124上形成第一多晶硅层，以完全填充第 二初级沟槽。可将第一多晶硅层回蚀，以形成填充第二初级沟槽的下 部的第一初级多晶硅图案132。在回蚀工艺中，可去除第一多晶硅层 在位线结构上的部分。
在本发明构思的示例实施例中，第一初级多晶硅图案132的上 表面可设置为低于位线结构124的导电图案结构的上表面。在本发明 构思的实施例中，第一初级多晶硅图案132的上表面可设置为低于在 位线结构124的第一掩模图案122的竖直方向上的中部。
第一初级多晶硅图案132可具有在第一方向上延伸的形状。
现在参照图9，可去除通过第一初级多晶硅图案132暴露的第二 初级间隔件130c和第一初级间隔件130b。因此，第一间隔件131b 和第二间隔件131c可形成在位线结构124的下部侧壁上。在示例实 施例中，第一间隔件131b和第二间隔件131c的上表面可设置为高于 导电图案结构的上表面。因此，具有绝缘衬垫130a以及第一间隔件 131b和第二间隔件131c的间隔件结构134可形成在位线结构的下部 侧壁上。
当去除了第一初级间隔件130b和第二初级间隔件130c的一些 部分时，可部分地去除第一初级多晶硅图案132的上表面。因此，第 一初级多晶硅图案132的上表面可降至低于第一间隔件131b和第二 间隔件131c的上表面。
第二掩模层可沿着绝缘衬垫130a、第一间隔件131b和第二间隔 件131c、第一初级多晶硅图案132以及位线结构124的表面形成。 第二掩模层可形成为具有小于第一间隔件131b在第二方向上的厚度 的厚度。第二掩模层可被各向异性地蚀刻。因此，第二掩模图案136 可形成在位线结构124的上部侧壁上的绝缘衬垫130a上。第二掩模 图案136可包括与绝缘衬垫130a相同的材料。例如，第二掩模图案 136可包括氮化硅。
绝缘衬垫130a和第二掩模图案136可堆叠在位线结构124的上 部侧壁上。位线结构124的下部侧壁上的绝缘衬垫130a、第一间隔 件131b和第二间隔件131c的厚度之和可大于位线结构124的上部侧 壁上的绝缘衬垫130a和第二掩模图案136的厚度之和。因此，在第二方向上位线结构124之间的上部宽度W2可大于在第二方向上位线 结构124之间的下部宽度W1。
参照图10和图11，可在第一初级多晶硅图案132上形成第二初 级多晶硅图案138。
例如，可在第一初级多晶硅图案132和位线结构24上形成第二 多晶硅层，以填充位线结构124之间的间隙。然后，可将第二多晶硅 层平面化，直至暴露出位线结构的上表面，以在第一初级多晶硅图案 132上形成初级多晶硅图案138。因此，可形成初级多晶硅结构140， 初级多晶硅结构140包括彼此堆叠的第一初级多晶硅结构132和第二 初级多晶硅结构138。平面化工艺可包括化学机械抛光工艺或回蚀工 艺。
初级多晶硅结构140可具有在第一方向上延伸的形状。当从沿 着第二方向截取的剖视图观看时，初级多晶硅结构140可具有T形。
由于第一初级多晶硅结构132和第二初级多晶硅结构138分别 通过分离的沉积工艺形成，因此在第一初级多晶硅结构132与第二初 级多晶硅结构138之间可存在界面。
参照图12和图13，可在初级多晶硅结构140和位线结构124 上形成第三掩模图案142。第三掩模图案142可具有在第二方向上延 伸的线形。第三掩模图案142可在第一方向上彼此间隔开。因此，第 三掩模图案142与位线结构124之间的部分可具有隔离形状。
被第三掩模图案142覆盖的位线结构124之间的部分在竖直方 向上可面对第一杂质区112a。例如，被第三掩模图案142覆盖的位 线结构124之间的部分可对应于其中形成接触结构的区域。
可利用第三掩模图案142作为蚀刻掩模来蚀刻初级多晶硅结构 140。通过该处理，初级多晶硅结构140可被图案化，以形成具有柱 形的初级接触结构140a，其与第一杂质区112a接触。初级接触结构 140a可包括第一多晶硅图案132a和第二多晶硅图案138a。
另外，可在初级接触结构140a与位线结构124之间形成具有隔 离形状的第一开口144。通过第一开口144的底表面可暴露封盖图案 108。在蚀刻工艺中，可部分地蚀刻通过第三掩模图案142暴露的位 线结构124的上部，因此，位线结构124的高度可降低。
可通过蚀刻具有线形的初级多晶硅结构140来压印(emboss) 初级接触结构140a。通过具有隔离形状的第一开口144的侧壁可暴 露第二掩模图案136和第二间隔件131c。
第一间隔件131b和第二间隔件131c可具有在第一方向上延伸 的线形。可将介于初级接触结构140a与位线结构124之间的第一间 隔件131b与第二间隔件131c的第一部分和通过第一开口144侧壁暴 露的第一间隔件131b和第二间隔件131c的第二部分重复地排列。
现在参照图14和图15，可去除位线结构124的两侧上的第一间 隔件131b。可通过各向同性蚀刻工艺去除第一间隔件131b。
具体地说，当通过第一开口144的侧壁去除第二间隔件131c和 第一间隔件131b时，可通过在第一方向上流动的蚀刻气体去除初级 接触结构140a与位线结构124之间的第一间隔件131b。
通过所述处理，由于去除了第一间隔件131b，因此可扩大第一 开口144的内部宽度。因此，可形成根据其位置具有不同宽度的第二 开口144a。通过第二开口144a的侧壁可暴露绝缘衬垫130a。
在第二方向上第二开口144a的下部可具有第一宽度D1，其中部 具有大于第一宽度D1的第二宽度D2，其上部具有小于第二宽度D2 的第三宽度D3。这里，第二开口144a的通过去除第一间隔件131b 所形成的部分可对应于中部。第二开口144a的中部可面对位线结构 124的导电图案结构的侧壁。中部的上表面可设置为高于导电图案结 构的上表面。
由于去除了初级接触结构140a与位线结构124之间的第一间隔 件131b，因此可在初级接触结构140a与位线结构124之间形成空气 间隔件150。空气间隔件150可面对初级接触结构140a。因此，空气 间隔件150可在第一方向上彼此间隔开。空气间隔件150可在第一方 向上具有更长的长度。空气间隔件150可与第二开口144a连通。
在本发明构思的示例实施例中，空气间隔件150可为由绝缘衬 垫130a、第二间隔件131c和初级接触结构140a包围的空的空间。 在本发明构思的示例实施例中，空气间隔件150的上表面可设置为高 于位线结构124的导电图案结构的上表面。因此，位线结构124与初 级接触结构140a之间的寄生电容可通过空气间隔件150减小。
参照图17和图18，可在位线结构124和初级接触结构140a上 形成绝缘层，以填充第二开口144a。可将绝缘层平面化，直至暴露 出位线结构124的上表面，以在第二开口144a中形成绝缘结构154。
第二开口144a可具有比下部和上部更宽的中部。因此，当在第 二开口144a中共形(conform)地形成绝缘层时，可在中部的中间区 中形成空的空间。例如，当在完全填充第二开口144a的中部之前在 第二开口144a的侧壁和底表面上共形地形成绝缘层时，第二开口144a的上部可被首先填充，以可在绝缘层中形成空的空间。因此， 绝缘结构154可在其中具有空气间隙152。在本发明构思的示例实施 例中，空气间隙152可面对位线结构124的导电图案结构。
由于绝缘结构154被设置在第二开口144a中，绝缘结构154的 下部可具有隔离形状。
在本发明构思的示例实施例中，第二开口144a的两侧中的位线 结构124的上表面具有相对小的高度，这是因为该上表面通过先前蚀 刻工艺被部分地蚀刻。因此，绝缘结构154可覆盖具有相对小的高度 的位线结构的上表面。例如，绝缘结构154可覆盖位线结构，并且可 在第二方向上延伸。
参照图18，初级接触结构140a的上部可被部分地蚀刻，以形成 高度小于初级接触结构140a的高度的接触结构140b。
在蚀刻工艺中，第二多晶硅图案138a的上部可被部分地蚀刻， 以形成第三多晶硅图案138b。因此，接触结构140b可具有第一多晶 硅图案132a和第三多晶硅图案138b的堆叠结构。在第一多晶硅图案 132a与第三多晶硅图案138b之间可存在界面。
接触结构140b的上表面可设置为高于空气间隔件150的上表面。 因此，当从沿着第二方向截取的剖视图观看时，接触结构140b可具 有T形。接触结构140b的下部可具有第四宽度，并且接触结构140b 的上部可具有大于第四宽度的第五宽度。
再次参照图1和图2，可在接触结构140b上形成金属硅化物层 和金属层，并且可将金属层图案化。因此，可形成具有金属硅化物层 160和金属图案162的焊盘结构163。金属硅化物层160可包括硅化 钴、硅化钨等。例如，金属图案162可包括钨、钴、铝等。
可形成上绝缘层164以填充焊盘结构163之间的空间。可形成 包括下电极166a、介电层166b和上电极166c的电容器166。
通过所述处理，可制造如图1和图2所示的半导体装置。
图19至图21是示出根据本发明构思的示例实施例的半导体装 置的制造方法的剖视图和平面图。
所述方法可以是制造如图1和图21所示的半导体装置的另一方 法。除形成接触结构之外，所述方法可与参照图4至图18描述的方 法基本相同。
首先，可执行与参照图4和图5描述的工艺相同的工艺以形成 图5中的结构。
参照图19，可在位线结构124上形成模制层，以填充初级沟槽。 在本发明构思的示例实施例中，模制层可包括旋涂硬掩模层或多晶硅 层。模制层可被回蚀，以形成填充第一初级沟槽的下部的模制图案 146。模制图案的上表面可设置为高于位线结构124的导电图案结构 的上表面。
可蚀刻通过模制图案146暴露的第二初级间隔件130c(见图5) 和第一初级间隔件130b(见图5)的一些部分。因此，可在位线结构 124的下部侧壁上形成第一间隔件131b和第二间隔件131c。
然后，可沿着绝缘衬垫130a、第一间隔件131b和第二间隔件 131c、模制图案146和位线结构124的表面形成第二掩模层。第二掩 模层可形成为具有小于第一间隔件131b在第二方向上的厚度的厚度。 第二掩模层可被各向异性地蚀刻。因此，可在绝缘衬垫130a上形成 第二掩模图案136。例如，可在位线结构124的上部侧壁上形成第 二掩模图案136。
参照图20，可去除模制图案146。然后，可蚀刻通过第一初级 沟槽暴露的第二初级绝缘层图案115和下层的第一初级绝缘层图案 114，以形成第一绝缘层图案114a和第二绝缘层图案115a。通过所 述处理，可形成第二初级沟槽，以在第一方向上延伸。通过第二初级沟槽的底表面可暴露第一杂质区112a或封盖图案108。
参照图21，可在位线结构124上形成多晶硅层以完全填充位线 结构124之间的第二初级沟槽。可将多晶硅层平面化，直至暴露出位 线结构124的上表面，以形成填充第二初级沟槽的初级多晶硅图案 141。当从沿着第二方向截取的剖视图观看时，初级多晶硅结构141 可具有“T”形。
可通过多晶硅层的单次沉积工艺形成初级多晶硅结构141，并且 因此在其中可不具有界面。
然后，可执行与参照图12至图18描述的工艺相同的工艺，以 形成如图1至图3所示的半导体装置。
图22是示出根据本发明构思的示例实施例的半导体装置的剖视 图。
除了第二掩模图案的形状之外，图22中的半导体装置可与参照 图1至图3描述的半导体装置基本相同。
参照图22，可在位线结构124的上部侧壁上设置第二掩模图案 136a。在本发明构思的示例实施例中，可在绝缘衬垫130a上形成第 二掩模图案136a。在示例实施例中，第二掩模图案136a的下部可横 向突出。例如，第二掩模图案136a的下部可具有第一厚度，并且第 二掩模图案136a的上部可具有小于第一厚度的第二厚度。
空气间隔件150可设置为低于第二掩模图案136a的下表面。在 本发明构思的示例实施例中，空气间隔件150可以是由绝缘衬垫130a、 第二间隔件131c和第二掩模图案136a的下表面包围的空的空间。
图23是示出根据本发明构思的示例实施例的半导体装置的制造 方法的剖视图。
该方法可用于制造如图22所示的半导体装置。除了形成第二掩 模图案之外，该方法可与参照图4至图18描述的方法基本相同。
首先，可执行与参照图5至图8描述的工艺相同的工艺，以形 成图8中的结构。
参照图23，可去除通过第一初级多晶硅图案132暴露的第二初 级间隔件130c(见图8)和第一初级间隔件130b(见图8)。因此， 可在位线结构的下部侧壁124上形成第一间隔件131b和第二间隔件 131c。这里，可将第一初级间隔件蚀刻得比第二初级间隔件更多。因此，可在绝缘衬垫130a与第二间隔件131c之间的第一间隔件131b 上形成凹陷。另一方面，当去除了第一初级间隔件130b和第二初级 间隔件130c的所述部分时，可部分地去除第一初级多晶硅图案132 的上表面。
然后，可沿着绝缘衬垫130a、第一间隔件131b和第二间隔件 131c、第一初级多晶硅图案132和位线结构124的表面形成第二掩模 层。可形成第二掩模层，以填充凹陷。第二掩模层可形成为其厚度小 于第一间隔件131b在第二方向上的厚度。沿着所述凹陷的侧壁和底 表面形成第二掩模层，第二掩模层可完全填充凹陷。
第二掩模层可被各向异性地蚀刻。因此，可在绝缘衬垫130a上 形成第二掩模图案136。第二掩模图案136a可形成在位线结构124 的上部侧壁上。第二掩模图案136a的下部可横向突出。另外，第二 掩模图案136a的下部可具有第一厚度，并且第二掩模图案136a的上部可具有小于第一厚度的第二厚度。
然后，可执行与参照图10至图18描述的工艺相同的工艺，以 形成如图22所示的半导体装置。
图24是示出根据本发明构思的示例实施例的半导体装置的制造 方法的剖视图。
该方法可用于制造如图22所示的半导体装置。除形成第二掩模 图案之外，该方法可与参照图19至图21描述的方法基本相同。
首先，可执行与参照图4和图5描述的工艺相同的工艺，以形 成图4和图5中的结构。
参照图24，可在位线结构124上形成模制层，以填充初级沟槽。 模制层可被回蚀，以形成填充第一初级沟槽的下部的模制图案146。
可蚀刻第二初级间隔件130c(见图5)和第一初级间隔件130b (见图5)的通过模制图案146暴露的部分以形成第一间隔件131b 和第二间隔件131c。这里，第一初级间隔件可被蚀刻得比第二初级 间隔件更多。因此，可在绝缘衬垫130a与第二间隔件131c之间的第一间隔件131b上形成凹陷。
可沿着绝缘衬垫130a、第一间隔件131b和第二间隔件131c、 模制图案146和位线结构124的表面形成第二掩模层，并且其可被各 向异性地蚀刻。因此，可在绝缘衬垫130a上形成第二掩模图案136。 第二掩模图案136a可形成在位线结构124的上部侧壁上。
然后，可执行与参照图20至图21描述的工艺相同的工艺或者 与参照图12至图18描述的工艺相同的工艺，以形成如图22所示的 半导体装置。
图25是示出根据本发明构思的示例实施例的半导体装置的剖视 图。
除接触结构的形状之外，图25中的半导体装置可与参照图1至 图3描述的半导体装置基本相同。
参照图25，接触结构可包括第一多晶硅图案132a。接触结构 132a的上表面可设置为低于空气间隔件150的上表面。因此，接触 结构132a的上表面可设置为低于第二掩模图案136的下表面。当从 沿着第二方向截取的剖视图观看时，接触结构132a可不具有“T”形。
另一方面，绝缘结构154可在其中包括空气间隙152。
图26至图30是示出制造根据本发明构思的示例实施例的半导 体装置的方法的剖视图。
该方法可用于制造如图25所示的半导体装置。除形成接触结构 之外，该方法可与参照图5至图18描述的方法基本相同。
首先，可执行与参照图5至图9描述的工艺相同的工艺，以形 成图9中的结构。
可在第一初级多晶硅图案132和位线结构124上形成模制层。 模制层156可通过沉积工艺或旋涂工艺形成。模制层156可形成为完 全填充位线结构之间的间隙。模制层156可包括相对于第一间隔件 131b具有高蚀刻选择性的材料。
在一些实施例中，还可在模制层156上执行平面化工艺。
参照图27，可在模制层156上形成第三掩模图案158。第三掩 模图案158可分别在第二方向上延伸。
在位线结构124之间形成第三掩模图案158的区域在竖直方向 上可面对半导体衬底100的第一杂质区112a。在位线结构124之间 形成第三掩模图案158的区域可对应于形成接触结构的区域。
可利用第三掩模图案158作为蚀刻掩模来去除模制层156，以形 成模制图案156a。因此，随着模制层156的一部分被去除，可暴露 第一初级多晶硅图案132。
参照图28，可利用模制图案156a和第三掩模图案158作为蚀刻 掩模来蚀刻第一初级多晶硅图案132。因此，可形成与第一杂质区 112a接触的柱形接触结构132a。在接触结构132a与位线结构124 之间可形成第一开口144。
接触结构132a的上表面可设置为低于第一间隔件131b的上表 面。接触结构132a可由模制图案156a覆盖。在本发明构思的示例实 施例中，通过蚀刻工艺，第三掩模图案158可被部分地或完全地去除。
参照图29，可去除位线结构124的两侧中的第一间隔件131b 和第二间隔件131c。可通过各向同性蚀刻工艺去除第一间隔件131b 和第二间隔件131c。
例如，通过第一开口144的侧壁可去除第一间隔件131b和第二 间隔件131c，并且随着蚀刻气体流入第一开口144中，接触结构132a 与位线结构之间的第一间隔件131b可被蚀刻。
由于接触结构132a与位线结构124之间的第一间隔件131b被 去除，可在接触结构132a与位线结构之间形成空气间隔件150。空 气间隔件150可面对接触结构132a。因此，空气间隔件150可在第 一方向上彼此间隔开。
通过上述处理，第一开口144的内部宽度可部分地扩大，以形 成第二开口144a。第二开口144a的下部可具有第一宽度，其中部可 具有大于第一宽度的第二宽度，其上部可具有小于第二宽度的第三宽 度。
参照图30，可在位线结构124和模制图案156a上形成绝缘层， 以填充第二开口144a。可将绝缘层平面化，直至位线结构124的上 表面被暴露，以在第二开口中形成绝缘结构154。绝缘结构154可在 其中具有空气间隙152。
然后，可去除模制图案156a。接着，可执行用于形成电连接至 接触结构140b的焊盘结构和电容器的工艺，由此制造图25所示的半 导体装置。
图31是示出根据本发明构思的示例实施例的半导体装置的剖视 图。
除第二掩模图案的形状之外，图31中的半导体装置可与参照图 25描述的半导体装置基本相同。
参照图31，可在位线结构的上部侧壁124上的绝缘衬垫上设置 第二掩模图案136a。第二掩模图案136a的下部可横向突出。例如， 第二掩模图案136a的下部可具有第一厚度，并且第二掩模图案136a 的上部可具有小于第一厚度的第二厚度。
在本发明构思的示例实施例中，接触结构132a的上表面可设置 为低于第二掩模图案136的下表面。因此，当从沿着第二方向截取的 剖视图观看时，接触结构132a可不具有“T”形。
下文中，将解释图32中的半导体装置的制造方法。
首先，可执行与参照图5至图8描述的工艺相同的工艺，以形 成图8中的结构。然后，可执行与参照图23描述的工艺相同的工艺， 以形成第二掩模图案。然后，可执行与参照图26至图30描述的工艺 相同的工艺。因此，可制造图31所示的半导体装置。
图32和图33是示出根据本发明构思的示例实施例的半导体装 置的剖视图。
参照图32和图33，可在接触结构140b与位线结构124之间设 置第一空气间隔件151a。第一空气间隔件151a可与参照图1至图3 描述的空气间隔件基本相同。可在位线结构124与绝缘结构154a之 间设置第二空气间隔件151b。
在本发明构思的示例实施例中，第一空气间隔件151a和第二空 气间隔件151b可彼此连通，并且可在第一方向上延伸。因此，第一 空气间隔件151a和第二空气间隔件151b可在位线结构124的侧壁上 交替且重复地排列。第一空气间隔件151a和第二空气间隔件151b 可设为在第一方向上延伸的一个间隔件。
在本发明构思的示例实施例中，位线结构124的上表面可具有 第一高度和小于第一高度的第二高度。位线结构124的邻近于第一空 气间隔件151a的第一上表面可具有第一高度，位线结构124的邻近 于第二空气间隔件151b的第二上表面可具有第二高度。位线结构124 的第二上表面可与第二空气间隔件151b的顶部基本共面或更高。作 为一个示例，位线结构124的第二上表面可设置为低于接触结构140b 的上表面。
绝缘结构154a可布置在位线结构124之间和接触结构140b之 间的隔离区中。绝缘结构154的上表面可与位线结构124的第二上表 面共面。
可在绝缘结构154a和位线结构124的第二上表面上设置绝缘层 图案172。在本发明构思的示例实施例中，绝缘层图案172可具有在 第二方向上延伸的形状。
在本发明构思的示例实施例中，第二空气间隔件151b可为由绝 缘衬垫130a、第二间隔件131c、绝缘结构154a和绝缘层图案172 包围的空间。
在本发明构思的示例实施例中，第一空气间隔件151a和第二空 气间隔件151b的上表面可高于位线结构124的导电图案结构的上表 面。
当看到在第一方向上彼此邻近的一个接触结构140b和一个绝缘 结构154a时，第一空气间隔件151a和第二空气间隔件151b可分别 设在接触结构140b和绝缘结构154a的两侧中，以在第一方向上延伸。 按照这种构造，在第一方向上在接触结构140b的两侧中可不设置空 的空间。
图34至图36是示出根据本发明构思的示例实施例的半导体装 置的制造方法的剖视图。
该方法可用于制造如图32和图34所示的半导体装置。除形成 第二空气间隔件之外，该方法可与参照图4至图18描述的方法基本 相同。
首先，可执行与参照图5至图13描述的处理相同的处理，以形 成图13中的结构。
参照图34，可形成第三绝缘层，以填充初级接触结构140a与位 线结构124之间的第一开口。第三绝缘层可包括相对于第一间隔件具 有高蚀刻选择性的材料。在示例实施例中，第三绝缘层可包括SiOC、 氮化硅或低电材料。
可利用第三掩模图案142对第三绝缘层回蚀，以暴露第一间隔 件131b的上表面。因此，可形成具有柱形的绝缘结构154a。在对第 三绝缘层的回蚀处理中，可去除第一掩模图案122的至少一部分。因 此，通过第三掩模图案142暴露的位线结构124可具有相对低的第二 高度。
参照图35，可去除位线结构124的两个侧壁上的第一间隔件 131b。可通过各向同性蚀刻工艺去除第一间隔件131b。
具体地说，绝缘结构154a的两侧中的第一间隔件131b可被蚀 刻，并且可通过被蚀刻的第一间隔件131b来供应蚀刻源，以蚀刻初 级接触结构140a的侧壁上的第一间隔件131b。
因此，可在初级接触结构140a与位线结构124之间形成第一空 气间隔件151a，可在绝缘结构154a与位线结构124之间形成第二空 气间隔件151b。
参照图36，可在位线结构124和绝缘结构154a上形成第四绝缘 层。然后，第四绝缘层可被回蚀直至暴露位线结构124的上表面，以 形成绝缘层图案172。第二空气间隔件151b的上部可由绝缘层图案 172覆盖。
然后，初级接触结构140a的上部可被蚀刻以形成高度低于初级 接触结构140a的接触结构140b。接触结构140b的上表面可设置为 高于第一空气间隔件151a的上表面。当从沿着第二方向截取的剖视 图观看时，接触结构140b可具有T形。
通过所述工艺，可制造图32和图33所示的半导体装置。
下文中，将解释制造图32和图33中的半导体装置的另一方法。 除形成第二空气间隔件之外，该方法可与参照图19至图21描述的方 法基本相同。
首先，可执行与参照图5描述的工艺相同的工艺，以形成图5 所示的结构。可形成与参照图19至图21描述的工艺相同的工艺，以 形成图21所示的结构。例如，可利用模制图案形成初级多晶硅结构。
然后，可执行与参照图12和图13描述的工艺相同的工艺，以 形成图13所示的初级接触结构。
然后，可执行与参照图34至图36描述的工艺相同的工艺，以 形成图32和图33所示的半导体装置。
图37是示出根据本发明构思的示例实施例的半导体装置的剖视 图。
除接触结构的形状之外，图37中的半导体装置可与参照图32 和图33描述的半导体装置基本相同。
参照图37，接触结构132a的上表面可设置为低于第一空气间隔 件151a的上表面。因此，接触结构132a的上表面可设置为低于第二 掩模图案136的底表面。当从沿着第二方向截取的剖视图观看时，接 触结构132a可具有“T”形。
可在位线结构124与接触结构132a之间设置第一空气间隔件 151a，并且可在位线结构124与绝缘结构154a之间设置第二空气间 隔件151b。
下文中，将解释根据本发明构思的实施例的图37中的半导体装 置的制造方法。
首先，可执行与参照图5至图9描述的工艺相同的工艺，以形 成图9中的结构。然后，可执行与参照图26至图28描述的工艺相同 的工艺，以形成图28中的结构。例如，可形成柱形的接触结构，以 与第一杂质区接触。另外，可在接触结构与位线结构之间形成第一开口。
然后，可执行与参照34至图36描述的工艺相同的工艺。因此， 可制造图37中的半导体装置。
图38是示出根据本发明构思的示例实施例的半导体装置的剖视 图。
除第二掩模图案136a的形状之外，图38中的半导体装置可与 参照图37描述的半导体装置基本相同。
参照图38，可在位线结构的上部侧壁124上设置第二掩模图案 136a。第二掩模图案136a的下部可横向突出。例如，第二掩模图案 136a的下部可在第二方向上具有第一厚度，并且第二掩模图案136a 的上部可在第二方向上具有小于第一厚度的第二厚度。
在本发明构思的示例实施例中，接触结构132a的上表面可设置 为低于第二掩模图案136a的突出部分的上表面。当从沿着第二方向 截取的剖视图观看时，接触结构132a可不具有“T”形。
下文中，将解释根据本发明构思的实施例的图38中的半导体装 置的制造方法。
首先，可执行与参照图5至图8描述的工艺相同的工艺，以形 成图8中的结构。然后，可执行与参照图26至图28描述的工艺相同 的工艺，以形成图28中的结构。例如，可形成柱形的接触结构，以 与第一杂质区接触。另外，可在接触结构与位线结构之间形成第一开口。
然后，可执行与参照图34至图36描述的工艺相同的工艺。因 此，可制造图38中的半导体装置。
图39是示出根据本发明构思的示例实施例的半导体装置的剖视 图。
除未提供空气间隔件和空气间隙并且还包括间隔件结构之外， 图39中的半导体装置可与参照图1至图3描述的半导体装置基本相 同。
参照图39，可在接触结构140b与位线结构124之间设置间隔件 结构134。间隔件结构134可包括第一间隔件131b和第二间隔件131c。 可在位线结构124的侧壁上的绝缘衬垫130a上形成间隔件结构134。
在本发明构思的示例实施例中，绝缘衬垫130a和第二间隔件 131c可包括氮化硅，第一间隔件131b可包括氧化硅。
间隔件结构134可设置为低于第二掩模136的底表面。例如， 间隔件结构134的上部可设置为低于第二掩模图案136的底表面。因 为间隔件结构134形成在接触结构140b的侧壁上，所以间隔件结构 134可在第一方向上彼此间隔开。间隔件结构134可在第一方向上具 有更长的长度。间隔件结构134在第二方向上的宽度可大于第二掩模 图案136在第二方向上的宽度。
接触结构140b可包括低于邻近的第二掩模图案136的底表面的 第一部分和高于第二掩模图案136的底表面的第二部分。在本发明构 思的示例实施例中，接触结构140b的第一部分在第二方向上的宽度 可小于接触结构140b的第二部分在第二方向上的宽度。例如，当从 沿着第二方向截取的剖视图观看时接触结构140b可具有“T”形。
绝缘结构154b可布置在位线结构124之间以及接触结构140b 之间。绝缘结构154b可不具有空气间隙。
图40是示出图39中的半导体装置的制造方法的剖视图。
首先，可执行与参照图5至图15描述的工艺相同的工艺，以形 成图15中的结构。
参照图40，可在位线结构124和初级接触结构140a上形成绝缘 层，以填充第二开口。可将绝缘层平面化，直至暴露位线结构的上表 面，以在第二开口中形成绝缘结构154b。
绝缘层可通过沉积工艺由具有优异的间隙填充特性的材料形成。 在本发明构思的示例实施例中，可通过旋涂工艺、原子层沉积工艺、 化学气相沉积工艺等形成绝缘层。因此，可利用绝缘层完全填充第二 开口，从而不形成空的空间。另外，可利用绝缘层完全填充被连接至 第二开口的空气间隔件。因此，可去除空气间隔件，然后，可形成包 括绝缘材料的第一间隔件131b。
然后，可执行与参照图18描述的工艺相同的工艺，以形成图39 中的半导体装置。
可通过以下工艺制造图39所示的半导体装置。
首先，可执行与参照图5描述的工艺相同的工艺，以形成图5 中的结构。然后，可执行与参照图19至图21描述的工艺相同的工艺， 以形成图21中的结构。例如，可在位线结构之间形成初级多晶硅结 构。
然后，可执行与参照图12和图15描述的工艺相同的工艺，以 形成图15中的结构。然后，可执行与参照图43描述的工艺相同的工 艺，并且可执行与参照图18描述的工艺相同的工艺，以制造图42 中的半导体装置。
图41是示出根据示例实施例的半导体装置的剖视图。
图41中的半导体装置可与参照图1至图3的实施例描述的半导 体装置基本相同，不同的是图41中的半导体装置未设置空气间隔件 和空气间隙，并且还包括间隔件结构。
参照图41，可在位线结构124与接触结构140b之间和位线结构 124与绝缘结构154b之间设置间隔件结构134。间隔件结构134可具 有沿着位线结构124的侧壁在第一方向上延伸的形状。
位线结构124与绝缘结构154b之间的间隔件结构134的上表面 可比位线结构124与接触结构140b之间的间隔件结构134的上表面 更圆。
例如，间隔件结构134可包括第一间隔件131b和第二间隔件 131c。
间隔件结构134可设置为低于第二掩模图案136的底表面。例 如，间隔件结构134的上部可设置为低于第二掩模图案136的底表面。
当从沿着第二方向截取的剖视图观看时，接触结构140b可具有 “T”形。
由于在绝缘结构154b与位线结构124之间设置间隔件结构134， 绝缘结构154b在第二方向上的下部宽度可大于绝缘结构154b在第二 方向上的上部宽度。绝缘结构154b可不包括空气间隙。
图42是示出图41中的半导体装置的制造方法的剖视图。
首先，可执行与参照图5至图13描述的工艺相同的工艺以形成 图13中的结构。
参照图42，可在位线结构和初级接触结构上形成绝缘层，以填 充第一开口。可将绝缘层平面化直至暴露位线结构的上表面，以在第 一开口中形成绝缘结构154b。例如，可不去除通过先前工艺形成的 间隔件结构134。
然后，可执行与参照图18描述工艺相同的工艺，以形成诸如图 41所示的半导体装置。
下文中，将解释制造诸如图41所示的半导体装置的方法。
首先，可执行与参照图5描述的工艺相同的工艺，以形成图5 中的结构。然后，可执行与参照图19至图21描述的工艺相似或相同 的工艺，以形成初级多晶硅结构。
然后，可执行与参照图12和图13描述的工艺相同的工艺，以 形成初级接触结构。可执行与参照图42描述的工艺相同的工艺，以 制造图41中的半导体装置。
图43是示出根据本发明构思的示例实施例的半导体装置的剖视 图。
除接触结构的形状之外，图43中的半导体装置可与参照图43 描述的半导体装置基本相同。
参照图43，可在接触结构132a与位线结构124之间设置间隔件 结构134。
在接触结构132a的侧壁上形成间隔件结构134，并且间隔件结 构134可在第一方向上彼此间隔开。间隔件结构134可在第一方向上 具有更长的长度。间隔件结构134在第二方向上的宽度可大于第二掩 模图案136在第二方向上的宽度。
接触结构132a的上表面可设置为低于间隔件结构134的上表面。
可在位线结构124之间和接触结构132a之间布置绝缘结构154b。 绝缘结构154b可不包括空气间隙。
图44和图45是示出图43中的半导体装置的制造方法的剖视图。
首先，可执行与参照图5至图9描述的工艺相同的工艺，以形 成图9中的结构。然后，可执行与参照图27描述的工艺相同的工艺， 以形成图27中的结构。通过执行所述工艺，可暴露初级多晶硅结构 和间隔件结构的上表面。
参照图44，可去除位线结构124的两侧中的第一间隔件131b。 可通过各向同性蚀刻工艺去除第一间隔件131b。去除了第一间隔件 131b的部分可具有在第一方向上延伸的形状。
参照图45，可利用模制图案156a和第三掩模图案158作为蚀刻 掩模来蚀刻第一初级多晶硅图案132。因此，可形成柱形的接触结构 132a，以接触第一杂质区112a。另外，可在接触结构132a与位线结 构124之间形成第二开口。
然后，可在位线结构124和模制图案156a上形成绝缘层，以填 充第二开口。可将绝缘层平面化，直至暴露位线结构的上表面，以在 第二开口中形成绝缘结构。在本发明构思的示例实施例中，可利用绝 缘层完全填充第二开口，以不形成空的空间。在这种情况下，绝缘结 构可不在其中包括空气间隙。
在本发明构思的一些实施例中，当形成绝缘层时，可在第二开 口中形成空的空间。在这种情况下，绝缘结构可在其中包括空气间隙。 在一些实施例中，空气间隙可面对位线结构的导电图案结构。
然后，可去除模制图案。接着，可执行形成电连接至接触结构 132a的焊盘结构和电容器的工艺，以形成图43中的半导体装置。
图46是示出根据本发明构思的示例实施例的半导体装置的剖视 图。
除接触结构的形状之外，图46中的半导体装置可与参照图43 描述的半导体装置基本相同。
参照图46，可在位线结构124与接触结构132a之间和位线结构 124与绝缘结构154b之间设置间隔件结构134。间隔件结构134可具 有沿着位线结构124的侧壁在第一方向上延伸的形状。
接触结构132a的上表面可设置为低于间隔件结构134的上表面。
绝缘结构154b可布置在位线结构124之间和接触结构132a之 间。绝缘结构154b可不包括空气间隙。
图47是示出图46所示的半导体装置的制造方法的剖视图。
首先，可执行与参照图5至图9描述的工艺相同的工艺，以形 成图9中的结构。然后，可执行与先前参照图27描述的工艺相同的 工艺，以形成图27中的结构。通过执行这些工艺，可暴露初级多晶 硅结构的上表面和间隔件结构的上表面。
参照图47，可利用模制图案156a和第三掩模图案158作为蚀刻 掩模来蚀刻初级多晶硅结构。因此，可形成柱形的接触结构132a， 以接触第一杂质区112a。另外，可在接触结构132a与位线结构124 之间形成第二开口。
然后，可在位线结构124和模制图案156a上形成绝缘层，以填 充第二开口。可将绝缘层平面化，直至暴露出位线结构的上表面，以 在第二开口中形成绝缘结构154b。
在本发明构思的一些示例实施例中，可利用绝缘层完全填充第 二开口，从而不形成空的空间。在这种情况下，绝缘结构可不在其中 包括空气间隙。
然后，可去除模制图案156a。接着可执行形成电连接至接触结 构132a的焊盘结构和电容器的工艺，以形成诸如图46所示的半导体 装置。
如上所述，根据本发明构思的一些实施例的半导体装置可包括 空气间隔件和空气间隙，并且该结构减小了导电结构之间的寄生电容。
虽然具体示出和描述了本发明构思的示例实施例，但是本领域 普通技术人员应该理解，在不脱离权利要求的精神和范围的情况下， 可在其中作出形式和细节上的改变。

Claims (20)

1.一种半导体装置，包括：
多个导电结构，其被布置在衬底上，并且在实质上垂直于第一方向的第二方向上彼此间隔开，所述多个导电结构中的每一个在所述第一方向上延伸；
多个接触结构，其按照交替布置的方式被布置在所述导电结构之间，并且在第一方向上彼此间隔开；
多个绝缘结构，所述绝缘结构中的每一个被布置在交替布置的所述导电结构和所述接触结构之间的空间中；以及
间隔件，其被分别布置在交替布置的所述导电结构与所述接触结构之间，并且所述间隔件在所述第一方向上彼此间隔开。
2.根据权利要求1所述的半导体装置，其中，所述间隔件包括空气间隔件。
3.根据权利要求1所述的半导体装置，其中，所述间隔件填充有包括氮化硅和氧化硅中的至少一种的绝缘材料。
4.根据权利要求2所述的半导体装置，其中，所述多个绝缘结构的每个绝缘结构包括位于其中的空气间隙，并且其中所述空气间隔件被成对地分别布置在所述导电结构的相对的侧壁上。
5.根据权利要求2所述的半导体装置，其中，所述多个接触结构中的每一个的上表面被布置为低于所述导电结构中的每一个的上表面，并且被布置为高于所述空气间隔件的上表面。
6.根据权利要求1所述的半导体装置，其中，所述多个接触结构中的每一个在所述第二方向上的上部宽度大于所述接触结构在所述第二方向上的下部宽度。
7.根据权利要求2所述的半导体装置，其中，所述多个接触结构的上表面被布置为低于所述空气间隔件的上表面。
8.根据权利要求2所述的半导体装置，其中，所述多个导电结构中的每一个包括彼此堆叠的导电图案和第一掩模图案。
9.根据权利要求8所述的半导体装置，其中，所述多个导电结构中的每一个还包括所述第一掩模图案的上部侧壁上的第二掩模图案，并且所述第二掩模图案在所述第二方向上的宽度小于所述空气间隔件在所述第二方向上的宽度。
10.根据权利要求9所述的半导体装置，其中，所述第二掩模图案在所述第二方向上的下部宽度大于所述第二掩模图案在所述第二方向上的上部宽度。
11.根据权利要求1所述的半导体装置，其中，所述接触结构在所述第二方向上并排布置。
12.根据权利要求1所述的半导体装置，其中，在所述导电结构和在所述接触结构之间的所述空间的下部在所述第二方向上具有第一宽度，所述空间的中部具有大于所述第一宽度的第二宽度，并且所述空间的上部具有小于所述第二宽度的第三宽度。
13.根据权利要求2所述的半导体装置，其中，所述空气间隔件包括被布置在交替布置的所述导电结构和所述接触结构之间的第一空气间隔件，并且还包括被布置在所述多个导电结构与所述多个绝缘结构之间的第二空气间隔件。
14.一种半导体装置，包括：
多个导电结构，其被布置在衬底上，并且在实质上垂直于第一方向的第二方向上彼此间隔开，所述多个导电结构中的每一个在所述第一方向上延伸，所述多个导电结构中的每一个包括彼此堆叠的导电图案和第一掩模图案；
多个接触结构，其按照交替布置方式被布置在所述导电结构之间，以接触所述衬底的表面，并且所述多个接触结构在所述第一方向上彼此间隔开；
多个绝缘结构，所述绝缘结构中的每一个被布置在交替布置的所述多个导电结构和所述多个接触结构之间的空间中，所述多个绝缘结构中的每一个包括位于其中的空气间隙；以及
空气间隔件，其分别布置在所述多个导电结构与所述多个接触结构之间；并且
其中，所述空气间隔件和所述空气间隙面对所述导电结构的导电图案。
15.根据权利要求14所述的半导体装置，其中，所述多个绝缘结构的各个空气间隙分别设置为面对所述接触结构在所述第一方向上的两侧，所述空气间隔件分别设置为面对所述多个接触结构中的每一个在所述第二方向上的两侧，并且面对所述多个接触结构的侧壁的所述空气间隔件和的所述空气间隙中的每一个彼此间隔开。
16.根据权利要求14所述的半导体装置，其中，所述多个接触结构的上表面分别布置为低于所述多个导电结构上表面。
17.根据权利要求14所述的半导体装置，其中，所述多个接触结构中的每一个在所述第二方向上的上部宽度大于所述多个接触结构中的每一个在所述第二方向上的下部宽度。
18.根据权利要求14所述的半导体装置，其中，所述多个接触结构中的每一个的上表面被布置为高于所述空气间隔件的上表面。
19.根据权利要求18所述的半导体装置，其中，所述多个导电结构中的每一个还包括所述第一掩模图案的上部侧壁上的第二掩模图案，并且所述第二掩模图案在所述第二方向上的宽度小于所述空气间隔件在所述第二方向上的宽度。
20.根据权利要求19所述的半导体装置，其中，所述第二掩模图案在所述第二方向上的下部宽度大于所述第二掩模图案在所述第二方向上的上部宽度。
CN201811360494.9A 2017-11-17 2018-11-15 半导体装置 Pending CN110034094A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170154317A KR102528111B1 (ko) 2017-11-17 2017-11-17 반도체 소자
KR10-2017-0154317 2017-11-17

Publications (1)

Publication Number Publication Date
CN110034094A true CN110034094A (zh) 2019-07-19

Family

ID=66533290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811360494.9A Pending CN110034094A (zh) 2017-11-17 2018-11-15 半导体装置

Country Status (3)

Country Link
US (2) US10818671B2 (zh)
KR (1) KR102528111B1 (zh)
CN (1) CN110034094A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022193483A1 (zh) * 2021-03-18 2022-09-22 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
US11825646B2 (en) 2021-03-18 2023-11-21 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure and semiconductor structure

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102528111B1 (ko) 2017-11-17 2023-05-03 삼성전자주식회사 반도체 소자
US10943819B2 (en) * 2018-12-20 2021-03-09 Nanya Technology Corporation Semiconductor structure having a plurality of capped protrusions
US11309433B2 (en) * 2020-03-18 2022-04-19 Winbond Electronics Corp. Non-volatile memory structure and manufacturing method thereof
CN111463208B (zh) * 2020-04-29 2021-10-26 福建省晋华集成电路有限公司 存储器及其形成方法
US11980018B2 (en) 2021-07-09 2024-05-07 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor device and method of fabricating the same
US20230043941A1 (en) * 2021-08-09 2023-02-09 Changxin Memory Technologies, Inc. Method of forming semiconductor structure and semiconductor structure
CN116133365A (zh) * 2021-08-09 2023-05-16 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100164114A1 (en) * 2008-12-26 2010-07-01 Hynix Semiconductor Inc. Wire Structure of Semiconductor Device and Method for Manufacturing the Same
US20130267088A1 (en) * 2012-04-09 2013-10-10 Jong-min Baek Method of fabricating semiconductor device
US20140110851A1 (en) * 2012-10-23 2014-04-24 Samsung Electronics Co., Ltd. Semiconductor Device
KR20150137224A (ko) * 2014-05-28 2015-12-09 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US20160211215A1 (en) * 2015-01-21 2016-07-21 Samsung Electronics Co., Ltd. Semiconductor devices
US20170125283A1 (en) * 2015-11-03 2017-05-04 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101564052B1 (ko) * 2009-05-11 2015-10-28 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR20120121795A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 에어 갭을 포함하는 스페이서를 구비한 반도체 소자의 제조방법
KR20130065257A (ko) 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 다마신공정을 이용한 반도체장치 제조 방법
KR101979752B1 (ko) * 2012-05-03 2019-05-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101926610B1 (ko) * 2012-09-06 2018-12-07 삼성전자 주식회사 반도체 소자 및 그 제조 방법
KR101928310B1 (ko) * 2012-10-18 2018-12-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102001493B1 (ko) * 2013-04-16 2019-07-18 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR101978969B1 (ko) 2013-06-17 2019-05-17 삼성전자주식회사 반도체 소자
KR102057073B1 (ko) * 2013-07-26 2019-12-18 에스케이하이닉스 주식회사 트렌치 내부에 배치되는 비트라인 구조물을 구비하는 반도체 소자, 이를 포함하는 패키지, 모듈 및 시스템
KR102059863B1 (ko) * 2013-08-30 2019-12-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102038091B1 (ko) 2013-10-07 2019-10-30 삼성전자 주식회사 반도체 소자 제조방법
KR20150055469A (ko) 2013-11-13 2015-05-21 삼성전자주식회사 반도체 소자 제조 방법 및 이에 의해 제조된 반도체 소자
KR102175040B1 (ko) * 2013-12-20 2020-11-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102198857B1 (ko) 2014-01-24 2021-01-05 삼성전자 주식회사 랜딩 패드를 구비하는 반도체 소자
KR102171267B1 (ko) * 2014-01-28 2020-10-28 삼성전자 주식회사 랜딩 패드를 구비하는 반도체 소자
KR102200342B1 (ko) * 2014-03-17 2021-01-08 삼성전자주식회사 비트 라인 구조체의 측면들 상에 위치하는 에어 갭들을 포함하는 반도체 소자
KR102270361B1 (ko) * 2014-08-04 2021-06-29 삼성전자주식회사 반도체 소자의 제조 방법
KR102203459B1 (ko) * 2014-08-11 2021-01-15 삼성전자주식회사 반도체 소자
KR102321390B1 (ko) * 2014-12-18 2021-11-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102289376B1 (ko) * 2015-01-19 2021-08-17 에스케이하이닉스 주식회사 에어갭을 구비한 반도체 장치 및 그 제조방법
KR102235120B1 (ko) * 2015-06-30 2021-04-02 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR102403604B1 (ko) * 2015-08-31 2022-05-30 삼성전자주식회사 에어 스페이서를 갖는 반도체 소자 및 그 제조 방법
KR102395192B1 (ko) * 2015-11-27 2022-05-06 삼성전자주식회사 에어 스페이서를 포함하는 반도체 소자
KR102519608B1 (ko) * 2016-07-12 2023-04-10 삼성전자주식회사 반도체 장치
US10468350B2 (en) * 2016-08-08 2019-11-05 Samsung Electronics Co., Ltd. Semiconductor memory device
KR102528111B1 (ko) 2017-11-17 2023-05-03 삼성전자주식회사 반도체 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100164114A1 (en) * 2008-12-26 2010-07-01 Hynix Semiconductor Inc. Wire Structure of Semiconductor Device and Method for Manufacturing the Same
US20130267088A1 (en) * 2012-04-09 2013-10-10 Jong-min Baek Method of fabricating semiconductor device
US20140110851A1 (en) * 2012-10-23 2014-04-24 Samsung Electronics Co., Ltd. Semiconductor Device
KR20150137224A (ko) * 2014-05-28 2015-12-09 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US20160211215A1 (en) * 2015-01-21 2016-07-21 Samsung Electronics Co., Ltd. Semiconductor devices
US20170125283A1 (en) * 2015-11-03 2017-05-04 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022193483A1 (zh) * 2021-03-18 2022-09-22 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
US11825646B2 (en) 2021-03-18 2023-11-21 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure and semiconductor structure

Also Published As

Publication number Publication date
US20210020641A1 (en) 2021-01-21
US10818671B2 (en) 2020-10-27
KR20190056905A (ko) 2019-05-27
KR102528111B1 (ko) 2023-05-03
US20190157275A1 (en) 2019-05-23
US11417665B2 (en) 2022-08-16

Similar Documents

Publication Publication Date Title
CN110034094A (zh) 半导体装置
US11776909B2 (en) Semiconductor memory device
EP3613078B1 (en) Three-dimensional memory device having conductive support structures and method of making thereof
EP3326207B1 (en) 3d nand device with five-folded memory stack structure configuration
US9698231B2 (en) Semiconductor devices
US8836013B2 (en) Nonvolatile memory device and method for fabricating the same
CN109817633A (zh) 垂直存储器件
CN109524383A (zh) 半导体存储器件及其制造方法
CN107611132B (zh) 垂直存储器件
CN110391248A (zh) 垂直存储器装置及其制造方法
KR20180126210A (ko) 수직형 반도체 소자
US10037996B2 (en) Semiconductor device includes a substrate having conductive contact structures thereon
CN104396004A (zh) 三维存储器阵列的多级接触及其制造方法
CN106972024A (zh) 三维半导体器件
US10522350B2 (en) Method of fabricating three-dimensional semiconductor devices
CN108389865A (zh) 具有倾斜栅电极的三维半导体存储器件
KR20140025054A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20150137224A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
CN110277403A (zh) 制造三维半导体存储器件的方法
CN112071845B (zh) 存储器装置以及制造该存储器装置的方法
CN110400806A (zh) 垂直存储器装置
KR20180018239A (ko) 반도체 메모리 장치
KR20210067352A (ko) 수직형 반도체 장치 및 그 제조 방법
KR20230046134A (ko) 반도체 메모리 소자 및 이의 제조 방법
US10868034B2 (en) Vertical memory devices with three-dimensional channels

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination