CN109923678B - 肖特基势垒二极管和具备其的电子电路 - Google Patents

肖特基势垒二极管和具备其的电子电路 Download PDF

Info

Publication number
CN109923678B
CN109923678B CN201780068998.0A CN201780068998A CN109923678B CN 109923678 B CN109923678 B CN 109923678B CN 201780068998 A CN201780068998 A CN 201780068998A CN 109923678 B CN109923678 B CN 109923678B
Authority
CN
China
Prior art keywords
recess
semiconductor substrate
schottky barrier
barrier diode
concave portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780068998.0A
Other languages
English (en)
Other versions
CN109923678A (zh
Inventor
平林润
松尾裕
藤田实
有马润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN109923678A publication Critical patent/CN109923678A/zh
Application granted granted Critical
Publication of CN109923678B publication Critical patent/CN109923678B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的课题是在确保使用氧化镓的肖特基势垒二极管的机械强度和操作性的同时，抑制发热，提高散热性。解决该课题的方案是：本发明包括：由氧化镓构成的半导体基板(20)，其在第二表面(22)侧设置有凹部(23)；由氧化镓构成的外延层(30)，其设置在半导体基板的第一表面(21)上；阳极电极(40)，其设置在从层叠方向看与凹部(23)重叠的位置，与外延层(30)肖特基接触；和阴极电极(50)，其设置在半导体基板(20)的凹部(23)内，与半导体基板(20)欧姆接触。根据本发明，因为流动正向电流的部分的厚度有选择地变薄，所以能够在确保机械强度和操作性的同时，降低发热，提高散热性。因此，尽管使用热导率低的氧化镓，也能够抑制元件的温度上升。

Description

肖特基势垒二极管和具备其的电子电路
技术领域
本发明涉及肖特基势垒二极管和具备其的电子电路，特别涉及使用氧化镓的肖特基势垒二极管和具备其的电子电路。
背景技术
肖特基势垒二极管是利用由金属和半导体的接合产生的肖特基势垒的整流元件，具有与具有PN结的通常的二极管相比正向电压低且开关速度快的特征。因此，肖特基势垒二极管有时作为功率器件用的开关元件使用。
因为在将肖特基势垒二极管作为功率器件用的开关元件使用的情况下，需要确保充分的反向耐压，所以有时代替硅(Si)，使用带隙更大的碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga2O3)等。其中，氧化镓的带隙非常大，为4.8～4.9eV，绝缘击穿电场也大，为7～8MV/cm，因此使用氧化镓的肖特基势垒二极管作为功率器件用的开关元件非常有希望。使用氧化镓的肖特基势垒二极管的例子记载在专利文献1中。
可是，氧化镓与硅(Si)、碳化硅(SiC)、氮化镓(GaN)等相比，热导率相当低。因此，当将使用氧化镓的肖特基势垒二极管用作功率器件用的开关元件时，有由正向电流引起的发热不能高效地向元件的外部散热，元件容易劣化这样的问题。关于这一点，记载在专利文献1中的肖特基势垒二极管通过使氧化镓基板的厚度薄至50μm以下，在抑制由正向电流引起的发热的同时，提高散热性。
现有技术文献
专利文献
专利文献1：日本特开2016-031953号公报
发明内容
发明要解决的技术问题
可是，当单纯将氧化镓基板减薄时，产生不仅元件的机械强度不足，制造时和安装时的元件的操作(handling)也变得困难这样的问题。
因此，本发明的目的在于，提供一种使用氧化镓的肖特基势垒二极管，其能够在确保机械强度和操作性的同时，抑制发热且能够提高散热性。
解决技术问题的技术手段
本发明的肖特基势垒二极管的特征在于，包括：由氧化镓构成的半导体基板，其具有第一表面和位于上述第一表面的相反侧的第二表面，在上述第二表面侧设置有凹部；由氧化镓构成的外延层，其设置在上述半导体基板的上述第一表面上；阳极电极，其设置在从层叠方向看与上述凹部重叠的位置，与上述外延层肖特基接触；和阴极电极，其设置在上述半导体基板的上述凹部内，与上述半导体基板欧姆接触。
此外，本发明的电子电路的特征在于，包括：具有电极图案的电路基板；装载在上述电路基板上的上述肖特基势垒二极管；和至少一部分埋设在上述半导体基板的上述凹部中，将上述电极图案与上述阴极电极连接的导电部件。
根据本发明，因为在由氧化镓构成的半导体基板中设置有凹部，所以能够有选择地减薄流动正向电流的部分的厚度。由此，能够在确保机械强度和操作性的同时，降低发热，并且提高散热性。因此，尽管使用热导率低的氧化镓，也能够抑制元件的温度上升。
本发明中，优选上述半导体基板的上述凹部包含：俯视时与上述第一表面重叠的底面；和将上述底面与上述第二表面连接的内壁面，上述阴极电极形成于上述凹部的至少上述底面。据此，能够使正向电流的电路路径最短，能够进一步降低发热。
在此情况下，上述阴极电极既可以还形成于上述凹部的上述内壁面，也可以还形成于位于上述凹部之外的上述第二表面。据此，因为安装时焊料的沾润性提高，所以安装可靠性提高。
本发明中，从上述层叠方向看的上述凹部的面积小于上述阳极电极的面积。据此，能够在降低由正向电流引起的发热的同时，将由形成有凹部所带来的机械强度的下降抑制到最小限度。即使在此情况下，也优选从上述层叠方向看的上述凹部的面积为上述阳极电极的面积的50％以上。据此，能够充分提高散热性。
本发明中，优选形成有上述凹部的位置的上述半导体基板的厚度为50μm以上。据此，因为在形成有凹部的部分也确保一定程度的机械强度，所以即使在例如对阳极电极进行引线接合的情况下，也难以发生半导体基板的破损。
本发明中，优选上述凹部与上述半导体基板的侧面连通。据此，当安装时将焊料埋设于凹部之际，占据凹部的空气向外部排出，因此不会在凹部内形成空气层。因此，不再由空气层阻碍散热性。在此情况下，上述凹部既可以呈狭缝状形成有多个，也可以形成为网眼状。
发明效果
像这样，根据本发明，能够在确保使用氧化镓的肖特基势垒二极管的机械强度和操作性的同时，抑制发热，并且提高散热性。由此，尽管使用热导率低的氧化镓，也能够抑制元件的温度上升。
附图说明
图1是表示本发明的第一实施方式的肖特基势垒二极管10A的结构的剖面图。
图2是肖特基势垒二极管10A的俯视图。
图3是表示具备肖特基势垒二极管10A的电子电路100的一部分的剖面图。
图4是表示本发明的第二实施方式的肖特基势垒二极管10B的结构的剖面图。
图5是表示本发明的第三实施方式的肖特基势垒二极管10C的结构的俯视图。
图6是表示本发明的第四实施方式的肖特基势垒二极管10D的结构的剖面图。
图7是肖特基势垒二极管10D的仰视图。
图8是表示本发明的第五实施方式的肖特基势垒二极管10E的结构的仰视图。
具体实施方式
以下，参照附图，详细地对本发明的优选实施方式进行说明。
<第一实施方式>
图1是表示本发明的第一实施方式的肖特基势垒二极管10A的结构的剖面图。此外，图2是肖特基势垒二极管10A的俯视图。其中，图1所示的剖面相当于沿着图2的A-A线的剖面。
如图1所示，本实施方式的肖特基势垒二极管10A都具有包含氧化镓(β-Ga2O3)的半导体基板20和外延层30。半导体基板20和外延层30被导入硅(Si)或锡(Sn)作为n型掺杂剂。半导体基板20的掺杂剂的浓度高于外延层30的掺杂剂的浓度，由此，半导体基板20作为n+层发挥作用，外延层30作为n-层发挥作用。
半导体基板20是对使用熔体生长法等形成的块体结晶进行切断加工而成的，其厚度(Z方向的高度)优选为至少50μm以上，特别优选为250μm左右。这是因为当半导体基板20的厚度不足50μm时，机械强度不足，并且制造时和安装时元件的操作变得困难。与此相对，半导体基板20的厚度如果为250μm左右，则能够确保充分的机械强度和操作性。对于半导体基板20的俯视尺寸没有特别限定，但一般会根据流入元件的电流量进行选择，如果正向的最大电流量为20A左右，则只要使X方向的宽度和Y方向的宽度为2.4mm左右即可。
半导体基板20具有：安装时位于上表面侧的第一表面21；和位于第一表面21的相反侧，安装时位于下表面侧的第二表面22。在第一表面21的整面形成有外延层30。外延层30是在半导体基板20的第一表面21用反应性溅射、PLD法、MBE法、MOCVD法、HVPE法等使氧化镓外延生长而得到的薄膜，作为漂移层发挥作用。对外延层30的膜厚没有特别限定，一般会根据元件的反向耐压进行选择，为了确保600V左右的耐压，只要为例如7μm左右即可。
如图1和图2所示，在半导体基板20的第二表面22形成有凹部23，在该部分，半导体基板20的厚度有选择地变薄。在本实施方式中，从Z方向看的凹部23的形状为圆形，但凹部23的形状不限定于此。凹部23能够通过从第二表面22侧用例如BCl3等的氯类气体对半导体基板20进行各向异性蚀刻而形成。图1所示的例子中，凹部23的底面24构成与第一表面21平行的XY平面，凹部23的内壁面25构成与Z方向平行的弯曲面。不过，底面24不需要与第一表面21完全平行，只要是俯视时与第一表面21重叠的面即可。因此，底面24既可以相对于XY平面具有倾斜度，也可以弯曲。此外，内壁面25也不需要是与Z方向完全平行的垂直面，只要是将底面24与第二表面22连接起来的面即可。因此，内壁面25也可以相对于Z方向具有倾斜度。
凹部23的深度D和直径W没有特别限定，在半导体基板20的厚度为250μm的情况下，深度D为50～225μm左右，直径W为100～200μm左右即可。此外，就深度D而言，优选使形成有凹部23的位置的半导体基板20的厚度，即第一表面21与底面24的Z方向上的距离为50μm以上。这是因为，当该位置的半导体基板20的厚度不足50μm时，该部分的机械强度不足，在引线接合等时半导体基板20有可能破损。另一方面，当凹部23的深度D过小时，不能充分得到发热抑制效果和散热效果，因此优选使形成有凹部23的位置的半导体基板20的厚度为100μm以下。
如图1所示，在外延层30的上表面形成有具有开口部32的绝缘膜31，还在其上形成有阳极电极40。由此，阳极电极40经绝缘膜31的开口部32与外延层30肖特基接触。绝缘膜31由例如氧化硅(SiO2)构成，其膜厚为300nm左右。阳极电极40由例如铂(Pt)、钛(Ti)和金(Au)的层叠膜构成，白金层的膜厚为150nm左右，钛层的膜厚为5nm左右，金层的膜厚为230nm左右。
如图1和图2所示，阳极电极40设置于俯视时(从作为层叠方向的Z方向看)与凹部23重叠的位置。特别优选凹部23的XY面积小于阳极电极40的XY面积，使得俯视时凹部23的整体与阳极电极40重叠。但是，当凹部23的XY面积过小时，后述的散热效果变得不充分，因此优选凹部23的XY面积为阳极电极40的XY面积的50％以上。
另一方面，在半导体基板20的第二表面22设置阴极电极50。本实施方式中，阴极电极50形成于凹部23的底面24和位于凹部23之外的第二表面22，它们都与半导体基板20欧姆接触。本发明中，不是必须在凹部23之外形成阴极电极50，但如果考虑到向电路基板安装时的连接可靠性和焊料的沾润性等，优选如图1所示，在凹部23之外也形成阴极电极50。
根据以上的结构，阳极电极40和阴极电极50隔着外延层30和具有凹部23的半导体基板20在Z方向上相对。因此，如果在阳极电极40与阴极电极50之间施加正向电压，则在因凹部23而薄型化的部分流动正向电流。即，与没有形成凹部23的情况相比，阳极电极40与阴极电极50之间的电流路径变短，能够降低由氧化镓的电阻成分引起的发热。而且，半导体基板20被薄型化的部分仅是凹部23，在凹部23的外侧具有充分的厚度，因此能够确保半导体基板20的机械强度和操作性。
图3表示具备本实施方式的肖特基势垒二极管10A的电子电路100的一部分的剖面图。
图3所示的电子电路100包括：具有电极图案61的电路基板60；和装载在电路基板60上的肖特基势垒二极管10A。而且，肖特基势垒二极管10A的阳极电极40通过接合引线62与未图示的其他电极图案连接，肖特基势垒二极管10A的阴极电极50通过焊料63与电极图案61连接。
如图3所示，焊料63的一部分埋设在设置于半导体基板20的凹部23中。由此，形成于凹部23的底面24的阴极电极50与电极图案61通过焊料63电连接。而且，与由氧化镓构成的半导体基板20相比，焊料63的热导率非常高，因此在肖特基势垒二极管10A流动正向电流而产生的热量，通过埋设在凹部23中的焊料63向电路基板60侧高效地散热。因此，尽管使用热导率低的氧化镓作为半导体基板20的材料，也能够确保高散热性。另外，作为连接阴极电极50与电极图案61的导电部件，不限定于焊料，也可以使用其他导电材料。
如以上所说明，本实施方式的肖特基势垒二极管10A在形成凹部23的部分有选择地减薄半导体基板20的厚度，因此能够在确保机械强度和操作性的同时，抑制发热，并且能够获得良好的散热特性。因此，能够适宜用作功率器件用的开关元件。
以下，对本发明的其他实施方式进行说明。
<第二实施方式>
图4是表示本发明的第二实施方式的肖特基势垒二极管10B的结构的剖面图。
如图4所示，本发明的第二实施方式的肖特基势垒二极管10B在凹部23的内壁面25也形成有阴极电极50，这一点与上述的第一实施方式的肖特基势垒二极管10A不同。其他的结构与第一实施方式的肖特基势垒二极管10A相同，因此对同一要素标注同一标记，省略重复的说明。
本实施方式中，在凹部23的内壁面25也形成有阴极电极50，因此能够扩大半导体基板20与阴极电极50的欧姆接触面积。而且，通过形成于凹部23的内壁面25的阴极电极50，埋设于凹部23的焊料63的沾润性提高，连接可靠性提高。
<第三实施方式>
图5是表示本发明的第三实施方式的肖特基势垒二极管10C的结构的俯视图。
如图5所示，本发明的第三实施方式的肖特基势垒二极管10C在半导体基板20中设置有将凹部23与半导体基板20的侧面连接的连通孔23a，这一点与上述的第一实施方式的肖特基势垒二极管10A不同。其他的结构与第一实施方式的肖特基势垒二极管10A相同，因此对同一要素标注同一标记，省略重复的说明。
图5所示的例子中，设置有4处连通孔23a，凹部23连通到半导体基板的XZ侧面和YZ侧面。由此，当向电路基板60安装时将焊料63埋设于凹部23之际，占据凹部23的空气经连通孔23a向外部排出。其结果，在凹部23内不形成空气层，因此不再由空气层阻碍散热性。
<第四实施方式>
图6是表示本发明的第四实施方式的肖特基势垒二极管10D的结构的剖面图。此外，图7是从第二表面22侧看本实施方式中使用的半导体基板20的仰视图。
如图6和图7所示，本发明的第四实施方式的肖特基势垒二极管10D中，凹部23呈狭缝状形成有多个，这一点与上述的第一实施方式的肖特基势垒二极管10A不同。其他的结构与第一实施方式的肖特基势垒二极管10A相同，因此对同一要素标注同一标记，省略重复的说明。
本实施方式中，凹部23由在Y方向上延伸的6条狭缝构成。如果使凹部23为这样的形状，则与第一实施方式相比能够提高半导体基板20的机械强度，并且与第三实施方式同样，使用焊料63向电路基板60安装时，在凹部23内不会形成空气层。
<第五实施方式>
图8是表示本发明的第五实施方式的肖特基势垒二极管10E的结构的仰视图。
如图8所示，本发明的第五实施方式的肖特基势垒二极管10E中，凹部23形成为网眼状，这一点与上述的第一实施方式的肖特基势垒二极管10A不同。其他的结构与第一实施方式的肖特基势垒二极管10A相同，因此对同一要素标注同一标记，省略重复的说明。
本实施方式中，凹部23由在X方向上延伸的6条狭缝和在Y方向上延伸的6条狭缝构成，它们交叉，由此在俯视时，凹部23形成为网眼状。如果使凹部23为这样的形状，则与第一实施方式相比能够提高半导体基板20的机械强度，并且与第五实施方式相比，更难以在凹部23内形成空气层。
以上，对本发明的优选实施方式进行了说明，但本发明不限定于上述的实施方式，在不脱离本发明的主旨的范围内能够进行各种变更，当然这些也包含于本发明的范围内。
实施例
设想与图3所示的电子电路100具有相同的结构的模拟模型，使用Au作为阳极电极40和阴极电极50的材料，对使凹部23的深度D和直径W进行各种变化的情况下的元件温度进行了模拟。凹部23的俯视形状为正方形。在模拟模型中，使半导体基板20的尺寸为X＝2.4mm、Y＝2.4mm、Z＝250μm，使阳极电极40的尺寸为X＝2.1mm、Y＝2.1mm、Z＝0.3μm。焊料63填满凹部23的整体，并且从位于凹部23之外的第二表面22起具有50μm的厚度。而且，设想以将相当于电路基板60的冷板保持在25℃且耗电为2.4W的方式从阳极电极40向阴极电极50流动正向电流的情况，对阳极电极40的中心位置的温度进行了模拟。
将模拟结果示于表1。
[表1]
Figure BDA0002052631300000091
如表1所示，在半导体基板20没有设置凹部23的情况下，温度上升至54.9℃，而在半导体基板20设置有凹部23的情况下，温度被抑制在50℃以下。特别是，在凹部23的深度D为200μm以上的情况下，温度被抑制到约40℃以下，确认了能够得到非常高的散热效果。
此外，凹部23的深度D越大，元件温度越低，但D＝200μm的情况和D＝225μm的情况之间没有看到大的差异。另一方面，在D＝225μm的情况下，半导体基板20的厚度薄至25μm，机械强度有可能不足。如果考虑这一点，则可以认为D＝200μm更有利。
就凹部23的宽度W而言，W＝1mm的情况下的凹部23的面积为阳极电极40的约23％，W＝2mm的情况下的凹部23的面积为阳极电极40的约91％。两者的模拟结果没有看到大的差异，凹部23的宽度W大的情况，元件温度更低。
附图标记说明
10A～10E 肖特基势垒二极管
20 半导体基板
21 第一表面
22 第二表面
23 凹部
23a 连通孔
24 底面
25 内壁面
30 外延层
31 绝缘膜
32 开口部
40 阳极电极
50 阴极电极
60 电路基板
61 电极图案
62 接合引线
63 焊料
100 电子电路

Claims (14)

1.一种肖特基势垒二极管，其特征在于，包括：
由氧化镓构成的半导体基板，其具有沿第一方向及与所述第一方向正交的第二方向延伸的第一表面、位于所述第一表面的相反侧的第二表面、和沿所述第二方向及与所述第一方向和所述第二方向正交的第三方向延伸的第一侧面，在所述第二表面侧设置有凹部；
由氧化镓构成的外延层，其设置在所述半导体基板的所述第一表面上；
阳极电极，其设置在从所述第三方向看与所述凹部重叠的位置，与所述外延层肖特基接触；和
阴极电极，其设置在所述半导体基板的所述凹部内，与所述半导体基板欧姆接触，
从所述第三方向看的所述凹部的形状为圆形，
所述半导体基板还具有沿所述第一方向延伸，且将所述凹部与所述第一侧面连接的第一连通孔，
所述第一连通孔的所述第二方向上的宽度比所述凹部的所述第二方向上的宽度窄。
2.如权利要求1所述的肖特基势垒二极管，其特征在于：
所述半导体基板的所述凹部包含：俯视时与所述第一表面重叠的底面；和将所述底面与所述第二表面连接的内壁面，
所述阴极电极形成于所述凹部的至少所述底面。
3.如权利要求2所述的肖特基势垒二极管，其特征在于：
所述阴极电极还形成于所述凹部的所述内壁面。
4.如权利要求2所述的肖特基势垒二极管，其特征在于：
所述阴极电极还形成于位于所述凹部之外的所述第二表面。
5.如权利要求3所述的肖特基势垒二极管，其特征在于：
所述阴极电极还形成于位于所述凹部之外的所述第二表面。
6.如权利要求2至5中任一项所述的肖特基势垒二极管，其特征在于：
从所述第三方向看的所述凹部的面积小于所述阳极电极的面积。
7.如权利要求6所述的肖特基势垒二极管，其特征在于：
从所述第三方向看的所述凹部的面积为所述阳极电极的面积的50%以上。
8.如权利要求1至5中任一项所述的肖特基势垒二极管，其特征在于：
形成有所述凹部的位置上的所述半导体基板的厚度为50μm以上。
9.如权利要求6所述的肖特基势垒二极管，其特征在于：
形成有所述凹部的位置上的所述半导体基板的厚度为50μm以上。
10.如权利要求7所述的肖特基势垒二极管，其特征在于：
形成有所述凹部的位置上的所述半导体基板的厚度为50μm以上。
11.如权利要求1所述的肖特基势垒二极管，其特征在于：
所述半导体基板还具有沿所述第一方向及所述第三方向延伸的第二侧面、和沿所述第二方向延伸，且将所述凹部与所述第二侧面连接的第二连通孔，
所述第二连通孔的所述第一方向上的宽度比所述凹部的所述第一方向上的宽度窄。
12.如权利要求11所述的肖特基势垒二极管，其特征在于：
所述半导体基板还具有位于所述第一侧面的相反侧的第三侧面、和沿所述第一方向延伸，且将所述凹部与所述第三侧面连接的第三连通孔，
所述第三连通孔的所述第二方向上的宽度比所述凹部的所述第二方向上的宽度窄。
13.如权利要求12所述的肖特基势垒二极管，其特征在于：
所述半导体基板还具有位于所述第二侧面的相反侧的第四侧面、和沿所述第二方向延伸，且将所述凹部与所述第四侧面连接的第四连通孔，
所述第四连通孔的所述第一方向上的宽度比所述凹部的所述第一方向上的宽度窄。
14.一种电子电路，其特征在于，包括：
具有电极图案的电路基板；
装载在所述电路基板上的权利要求1至13中任一项所述的肖特基势垒二极管；和
至少一部分埋设在所述半导体基板的所述凹部中，将所述电极图案与所述阴极电极连接的导电部件。
CN201780068998.0A 2016-11-09 2017-09-11 肖特基势垒二极管和具备其的电子电路 Active CN109923678B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016218652A JP6812758B2 (ja) 2016-11-09 2016-11-09 ショットキーバリアダイオード及びこれを備える電子回路
JP2016-218652 2016-11-09
PCT/JP2017/032612 WO2018088018A1 (ja) 2016-11-09 2017-09-11 ショットキーバリアダイオード及びこれを備える電子回路

Publications (2)

Publication Number Publication Date
CN109923678A CN109923678A (zh) 2019-06-21
CN109923678B true CN109923678B (zh) 2023-01-31

Family

ID=62110519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780068998.0A Active CN109923678B (zh) 2016-11-09 2017-09-11 肖特基势垒二极管和具备其的电子电路

Country Status (5)

Country Link
US (1) US10840384B2 (zh)
EP (1) EP3540784B1 (zh)
JP (1) JP6812758B2 (zh)
CN (1) CN109923678B (zh)
WO (1) WO2018088018A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971634B2 (en) * 2017-06-29 2021-04-06 Mitsubishi Electric Corporation Oxide semiconductor device and method of manufacturing oxide semiconductor device
JP2020043126A (ja) * 2018-09-06 2020-03-19 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体モジュール
CN109920857B (zh) * 2019-03-19 2021-11-30 珠海镓未来科技有限公司 一种肖特基二极管及其制备方法
JP7316865B2 (ja) 2019-07-22 2023-07-28 ルネサスエレクトロニクス株式会社 半導体装置
JP2021106191A (ja) * 2019-12-26 2021-07-26 株式会社ノベルクリスタルテクノロジー 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
JP7391326B2 (ja) * 2019-12-26 2023-12-05 株式会社ノベルクリスタルテクノロジー 半導体装置
CN112382665A (zh) * 2020-11-03 2021-02-19 广东省科学院半导体研究所 一种氧化镓基mosfet器件及其制作方法
CN112382664A (zh) * 2020-11-03 2021-02-19 广东省科学院半导体研究所 一种倒装mosfet器件及其制作方法
CN117043955A (zh) * 2021-04-15 2023-11-10 苏州晶湛半导体有限公司 半导体结构及其制备方法
CN116169157A (zh) * 2021-11-25 2023-05-26 广州华瑞升阳投资有限公司 一种氧化镓器件及制备方法
CN114446904A (zh) * 2021-12-30 2022-05-06 光梓信息科技(深圳)有限公司 基于纳米级散热器的晶圆封装结构及方法
WO2023181801A1 (ja) * 2022-03-24 2023-09-28 ローム株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100784A (ja) * 2000-09-21 2002-04-05 Mitsubishi Electric Corp ショットキーバリアダイオードおよび半導体モジュール
CN101840938A (zh) * 2009-02-18 2010-09-22 万国半导体有限公司 氮化镓异质结肖特基二极管
JP2013115362A (ja) * 2011-11-30 2013-06-10 Hitachi Ltd 窒化物半導体ダイオード

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2868194B2 (ja) 1992-03-25 1999-03-10 松下電工株式会社 半導体装置における放熱構造
JPH07336009A (ja) 1994-06-10 1995-12-22 Fujitsu General Ltd 半導体素子の放熱構造
JP2002170963A (ja) * 2000-12-01 2002-06-14 Sanken Electric Co Ltd 半導体素子、半導体装置、及び半導体素子の製造方法
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置
JP4907955B2 (ja) * 2005-11-10 2012-04-04 パナソニック株式会社 ショットキーバリアダイオード及びその製造方法
CN101499480B (zh) 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
JP2009182217A (ja) * 2008-01-31 2009-08-13 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2010182958A (ja) * 2009-02-06 2010-08-19 Seiko Instruments Inc 半導体装置および半導体装置の製造方法
CN103781947B (zh) * 2011-09-08 2019-05-10 株式会社田村制作所 晶体层叠结构体
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP6065198B2 (ja) * 2012-02-21 2017-01-25 ローム株式会社 半導体装置および半導体装置の製造方法
JP6004561B2 (ja) * 2012-03-30 2016-10-12 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子の製造方法
JP6137955B2 (ja) * 2013-06-14 2017-05-31 新電元工業株式会社 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
JP2016031953A (ja) 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
CN112038416B (zh) * 2020-09-15 2021-09-03 西安电子科技大学 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100784A (ja) * 2000-09-21 2002-04-05 Mitsubishi Electric Corp ショットキーバリアダイオードおよび半導体モジュール
CN101840938A (zh) * 2009-02-18 2010-09-22 万国半导体有限公司 氮化镓异质结肖特基二极管
JP2013115362A (ja) * 2011-11-30 2013-06-10 Hitachi Ltd 窒化物半導体ダイオード

Also Published As

Publication number Publication date
EP3540784A4 (en) 2020-05-20
EP3540784A1 (en) 2019-09-18
CN109923678A (zh) 2019-06-21
US20200058804A1 (en) 2020-02-20
US10840384B2 (en) 2020-11-17
EP3540784B1 (en) 2023-08-16
WO2018088018A1 (ja) 2018-05-17
JP2018078177A (ja) 2018-05-17
JP6812758B2 (ja) 2021-01-13

Similar Documents

Publication Publication Date Title
CN109923678B (zh) 肖特基势垒二极管和具备其的电子电路
US8981432B2 (en) Method and system for gallium nitride electronic devices using engineered substrates
EP1564815B1 (en) Lateral conduction schottky diode with plural mesas
US9640632B2 (en) Semiconductor device having improved heat dissipation
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
JP5261923B2 (ja) 化合物半導体素子
JP2007305954A (ja) 電界効果トランジスタ及びその装置
CN102420246A (zh) 氮化镓基半导体器件及其制造方法
CN111279490A (zh) 肖特基势垒二极管
CN107534060A (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
JP2007129166A (ja) 半導体装置及びその製造方法
US8937317B2 (en) Method and system for co-packaging gallium nitride electronics
JP2018170305A (ja) 半導体装置
WO2021132144A1 (ja) 半導体装置
US10068780B2 (en) Lead frame connected with heterojunction semiconductor body
US9741805B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US20230030874A1 (en) Semiconductor element, method for manufacturing semiconductor element, semiconductor device, and method for manufacturing semiconductor device
JP3128178U (ja) 化合物半導体素子
JP2018206871A (ja) 半導体素子及びその製造方法
CN104916692A (zh) 半导体装置及其制造方法
US20130320356A1 (en) Semiconductor structure having a nitride active layer on a doped silicon carbide heat spreader
WO2021186936A1 (ja) ショットキーバリアダイオード
JP2022154154A (ja) 半導体装置
JP2008177475A (ja) 電子部品
CN117981074A (zh) 半导体封装器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant