CN105657953B - 具有尺寸安定性的多层印刷电路板 - Google Patents

具有尺寸安定性的多层印刷电路板 Download PDF

Info

Publication number
CN105657953B
CN105657953B CN201410665849.0A CN201410665849A CN105657953B CN 105657953 B CN105657953 B CN 105657953B CN 201410665849 A CN201410665849 A CN 201410665849A CN 105657953 B CN105657953 B CN 105657953B
Authority
CN
China
Prior art keywords
insulating layer
core
multilayer board
core insulating
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410665849.0A
Other languages
English (en)
Other versions
CN105657953A (zh
Inventor
郭雅雯
余利智
何景新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elite Material Co Ltd
Original Assignee
Elite Material Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elite Material Co Ltd filed Critical Elite Material Co Ltd
Publication of CN105657953A publication Critical patent/CN105657953A/zh
Application granted granted Critical
Publication of CN105657953B publication Critical patent/CN105657953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种多层印刷电路板，包括：核心板，包括核心绝缘层及形成于该核心绝缘层两侧表面的线路；多个绝缘层，分别依序形成于该核心板的两侧；以及多个线路层，分别形成于该多个绝缘层之间及最外侧绝缘层的表面；其中，该核心绝缘层含有不同于该多个绝缘层的树脂材料，致使该核心绝缘层的尺寸安定特性优于该多个绝缘层。

Description

具有尺寸安定性的多层印刷电路板
技术领域
本发明关于一种多层印刷电路板，特别关于一种兼具高尺寸安定特性及高信号传输特性的多层印刷电路板。
背景技术
为满足电子产品轻薄短小及方便携带的需求，现今电子产品制造商无不朝向电子组件微小化的方向进行研发。
印刷电路板是许多电子产品(如智能型手机)中不可或缺的组件之一，其功能在于提供不同电子组件之间的电子信号传输。为了减少印刷电路板的体积或厚度，近年来许多印刷电路板制造商开始采用诸如高密度互连(high density interconnection，简称HDI)等技术手段，目的在于以相同或更小的体积或厚度形成更为密集的线路连接。
以HDI技术为例，其采用激光微盲孔钻孔、细线宽及高性能的薄型材料等各种方式来达成线路高密度化。此种密度的增加可大幅提升单位面积上的连接功能，此外，更先进的任意层(any layer)HDI多层印刷电路板更采用电镀填孔堆栈式的微盲孔结构，以达到更为复杂的层间互联。
一般而言，任意层HDI技术与传统印刷电路板制造流程不同，其主要是采用增层法(build-up method)来形成各线路层及绝缘层，每一次增层均涉及压合半固化片及铜箔、激光钻孔、孔内金属化及线路制作(曝光、显影、蚀刻)等程序，并依照所需层数重复前述步骤数次以完成多层印刷电路板，例如一般手机用电路板层数约为8至14层。
由于HDI技术的高精密性，在过程中必须确保所形成的埋孔、盲孔等层间电性连接结构的位置变动在可控制的范围内。若在压合过程中变形现象过于严重，则成品将无法符合要求而需报废，因此提高制作成本。
据此，有需要提供一种可同时满足高尺寸安定性及高信号传输特性的多层印刷电路板。
发明内容
本发明的主要目的之一，在于提供一种可避免或降低压合制程中因材料胀缩过大而造成电镀孔洞位置偏移现象的多层印刷电路板，其可减少对位不佳的问题，同时保有符合要求的信号传输特性。
为达前述目的，本发明提供一种多层印刷电路板，包括：核心板，包括核心绝缘层及形成于该核心绝缘层两侧表面的线路；多个绝缘层，分别依序形成于该核心板的两侧；以及多个线路层，分别形成于该多个绝缘层之间及最外侧绝缘层的表面；其中，该核心绝缘层含有不同于该多个绝缘层的树脂材料，致使该核心绝缘层的尺寸安定特性优于该多个绝缘层。
前述多层印刷电路板的主要特征之一，在于核心绝缘层所采用的树脂材料与其他绝缘层有所不同，且核心绝缘层具有优于其他绝缘层的尺寸安定特性，以降低各层板材在压合制程后所发生的变形问题，进而确保不会造成报废而提高不良率的问题。此外，核心绝缘层外的其他绝缘层具有较佳的电子信号传输特性，例如较低的介电常数或介电损耗，因而适用于传输高频信号。
于一实施例中，前述尺寸安定特性可以是热膨胀系数、储存模数、刚性强度、玻璃转换温度或其组合。举例而言，核心绝缘层的X轴或Y轴热膨胀系数可小于或等于12ppm/℃(依IPC-TM-650-2.4.24测试标准测量)，例如小于或等于10ppm/℃；或以动态机械分析仪(DMA，Dynamic Mechanical Analysis)测定法进行测量时，核心绝缘层的玻璃转换温度(Tg)可大于或等于230℃(以DMA仪器测量，依IPC-TM-650-2.4.25测试标准)；或是核心绝缘层的刚性强度(Stiffness，以DMA仪器测量，依IPC-TM-650-2.4.24测试标准)于约250℃的条件下大于或等于5000N/m；抑或是核心绝缘层的储存模数(storage modulus，以DMA仪器测量，依IPC-TM-650-2.4.24.2测试标准)于约250℃的条件下大于或等于5000MPa。
于一实施例中，前述核心绝缘层的热膨胀系数小于其他绝缘层。举例而言，核心绝缘层的热膨胀系数可小于12ppm/℃，较佳为热膨胀系数小于10ppm/℃。
于再一实施例中，其他绝缘层的介电常数小于核心绝缘层。举例而言，其他绝缘层的介电常数可小于3.6(依JIS C2565测试方法测量)。
于另一实施例中，前述核心绝缘层的玻璃转换温度(Tg)大于或等于230℃。举例而言，核心绝缘层的玻璃转换温度可为230℃(以DMA仪器测量)，其它绝缘层的玻璃转换温度约为180℃(以DMA仪器测量)。
于又一实施例中，前述核心绝缘层的玻璃转换温度(Tg)大于基板压合时的压机制程温度。前述玻璃转换温度为材料相态改变时的温度，当压机制程温度高于核心绝缘层的玻璃转换温度时，核心绝缘层的材料转换为类似橡胶态的柔软相态，容易造成尺寸胀缩大、尺寸变异大等现象。因此，当核心绝缘层使用的材料的玻璃转换温度高于压机制程温度时，可避免核心绝缘层转换成类似橡胶态的柔软相态，避免尺寸胀缩大、尺寸变异大等现象发生，可有效增加尺寸安定性。
于再一实施例中，前述核心绝缘层的储存模数大于或等于5000MPa。举例而言，核心绝缘层的储存模数为5000MPa，其它绝缘层的储存模数约为4000MPa。
于又一实施例中，前述核心绝缘层的刚性强度大于或等于5000N/m。举例而言，核心绝缘层的刚性强度为5000N/m，其它绝缘层的刚性强度约为4000N/m。
于另一实施例中，该多个绝缘层的信号传输特性优于该核心绝缘层。
一般而言，核心板可由以下步骤制得：提供一基材(如玻璃纤维布)含浸于树脂组成物中并烘烤成半固化态(B-stage)，该树脂组成物包括但不限于马来酰亚胺、硬化剂及交联剂、无机填充物，该树脂组成物也可进一步包含环氧树脂或氰酸酯树脂；于该树脂组成物含浸的基材(又称半固化片)两侧分别叠合一铜箔并进行压合；以及于铜箔表面形成线路。
此外，前述多层印刷电路板可由以下步骤制得：提供含浸有树脂组成物的基材(例如第一半固化片)，该树脂组成物包括但不限于马来酰亚胺、二胺交联剂(例如：4,4’-二胺基二苯醚，4,4’-Oxydianiline)及二氧化硅无机填充物；于该基材两侧分别叠合一铜箔并进行压合；于铜箔表面形成线路，从而形成具有核心绝缘层的核心板；依照所需层数，重复进行以下增层步骤：将第二半固化片及铜箔压合于该核心板至少一面的外侧，使第二半固化片形成外部绝缘层；进行钻孔制程；进行孔内金属化制程；以及于铜箔表面制作线路；以及于获得所需层数的外部绝缘层后，进行表面处理；其中，该核心绝缘层的尺寸安定特性优于外部绝缘层，外部绝缘层的信号传输特性优于该核心绝缘层。
于一实施例中，本发明的多层印刷电路板的该多个绝缘层分别以压合方式形成，并于压合后进行钻孔制程以形成孔洞，各孔洞经再次压合后的变形量距离小于30微米，例如小于25微米。
附图说明
图1为靶点的位置分布示意图。
图2为本发明一实施例的多层印刷电路板示意图。
图3至图6分别为本发明实施例与比较例的核心板样本经过增层压合后的尺寸变化示意图。
附图标记
A～H 靶点
1 多层印刷电路板
10 核心板
12 核心绝缘层
14 线路
20 绝缘层
30 线路
具体实施方式
以下参照附图对实施例进行说明，以增进对于本文所呈现的理论的理解。本领域技术人员应了解，附图中的组件是为了实现简单及清楚说明的目的，且不一定按比例绘制。例如，在这些附图中，某些对象的尺寸相对于其他对象可能有所放大，以有助于对实施例的理解。
由于各种形式与实施例仅为例示性且非限制性，故在阅读本说明书后，本领域技术人员可知在不偏离本发明的范围的情况下，还可能有其他形式与实施例。根据下述的详细说明与权利要求，将可使这些实施例的特征及优点更加明显。
于本发明中，使用“一”或“一个”来描述本文所述的组件。这只是为了方便说明，并且对本发明范围提供一般性的意义。因此，除非很明显地另外说明，否则此种描述应理解为包括一个或至少一个，且单数也同时包括复数。
此外，于本文中，用语“包含”、“包括”、“具有”、“含有”或其他任何类似用语旨在涵盖非排他性的包括物。举例而言，含有多个要件的组件、结构、制品或装置不仅限于本文所列出的此等要件而已，而是可以包括未明确列出但却是该组件、结构、制品或装置通常固有的其他要件。除此之外，除非有相反的明确说明，用语“或”是指涵括性的“或”，而不是指排他性的“或”。例如，以下任何一种情况均满足条件“A或B”：A为真(或存在)且B为假(或不存在)、A为假(或不存在)且B为真(或存在)、A和B均为真(或存在)。
本发明一实施例提供一种多层印刷电路板，例如一种采用HDI技术制得的多层印刷电路板，其主要包括：核心板，包括核心绝缘层及形成于该核心绝缘层两侧表面的线路；多个绝缘层，分别依序形成于该核心板的两侧；以及多个线路层，分别形成于该多个绝缘层之间及最外侧绝缘层的表面。
除非另有指明，前述多层印刷电路板的层数并不特别限制，且可为例如8层板、10层板、12层板、14层板、16层板等等，其中层数的计算以多层印刷电路板中导电层(例如铜线路层)的数量决定。
前述核心板可利用以下方式制作：将基材(例如现有玻璃纤维布1078)含浸于第一树脂组成物后烘烤至半固化态(即B-stage)后得到半固化片(prepreg)，将半固化片依照一定大小进行裁切后，在两侧分别叠合一张0.5oz HTE铜箔，之后于真空条件、高温(195℃)及高压(500psi)下压合三小时，并视需要于铜箔表面制作线路(如通过曝光、微影、蚀刻制程)以制得核心板。
于一实施例中，前述第一树脂组成物可包含马来酰亚胺、硬化剂或交联剂、无机填充物等成分，其可为适于制造出较佳尺寸安定特性的绝缘层的任一种树脂组成物，例如双马来亚酰胺三嗪(bismaleimide triazine，BT)树脂或马来酰亚胺与双苯胺的组成物，或进一步再包含氰酸酯树脂或环氧树脂，又例如可购自并使用台光电子材料所生产的EM-LX组成物。因此，所制得的核心板的核心绝缘层具有较佳的尺寸安定特性，例如其膨胀系数小于12ppm/℃、储存模数于250℃的条件下大于或等于5000MPa、刚性强度于250℃的条件下大于或等于5000N/m、玻璃转换温度大于或等于230℃。
于制得核心板后，在核心板两侧分别叠合一张半固化片，并于半固化片外侧再叠合一张0.5oz HTE铜箔，并于真空条件、高温(175℃)及高压(360psi)下压合一小时，以完成第一压，并视需要进行钻孔制程、孔内金属化制程及线路制程以完成第一增层步骤，进而形成四层板。
前述增层步骤中所使用的半固化片可由例如现有的玻璃纤维布1067含浸于第二树脂组成物后进行烘烤至半固化态而得，其中第二树脂组成物有别于第一树脂组成物且为低介电材料(Dk小于3.5，于2GHz频率下测量)，例如台光电子材料所生产的EM-355(D)组成物(Dk＝3.33，于2GHz频率下测量)。据此，增层步骤中所形成的其他外部绝缘层因使用低介电材料而具有较佳的信号传输特性。
之后，视需要进行第二增层步骤、第三增层步骤等，以达到所需层数的印刷电路板，例如对核心板进行五次增层即可得到12层板，之后进行表面处理及其他印刷电路板制程采用的后处理程序，即可获得多层印刷电路板的成品。
本发明的主要特征在于，在制造过程中，使用成品尺寸安定特性较佳(包括但不限于X轴或Y轴的膨胀系数小于或等于12ppm/℃、储存模数于250℃的条件下大于或等于5000MPa、刚性强度于250℃的条件下大于或等于5000N/m、玻璃转换温度大于或等于230℃的其中之一或其组合)的树脂材料来制造核心板，以提供较佳的尺寸安定特性，使增层时的电路板于X或Y方向胀缩情形较小，因而减少对位不佳的问题并提高制程良率。此外，于外层结构采用了信号传输特性较佳(如低介电常数(Dk<3.5，于2GHz频率下测量)，但不以此为限)的材料进行增层，使得增层所得的绝缘层达到所需的高传输速率。
就多层印刷电路板的信号传输而言，于低频(<1GHz)下信号大多于线路层(如铜线路层)传递，于高频(>1GHz，如2GHz)下信号传输则与绝缘层(或称介质层)的特性相关，例如绝缘层的传输速率V与Dk呈以下关系：(其中，V为信号传输速度、c为光速、k为常数、Dk为介电常数)。因此，绝缘层的介电常数越小，传输速率V越快。
本发明的主要优点在于使用高尺寸安定特性材料作为核心层，提高后续多层板制程的尺寸安定性，并使用高信号传输特性的材料做为其他绝缘层(或称介质层)，可有效提高信号传输速率，因而可同时克服下述三种多层印刷电路板架构所衍生的问题：(A)多层板皆使用一般FR-4材料，有尺寸安定性不佳、信号传输速率不佳的问题；(B)多层板皆使用一般低介电常数材料，有尺寸安定性不佳的问题；(C)多层板皆使用高尺寸安定性材料，则信号传输速率较慢(高尺寸安定性的材料其介电常数一般会高于低介电常数材料)，材料成本高，且需要使用更高温度的压合制程，所需压合成本较高，且容易造成棕化铜箔受热后耐热性不佳、捞边成型等加工不易等缺点。
具体实施例
实施例1的核心板利用以下方式制作：准备第一半固化片(EM-LX，可购自台光电子材料，使用1078玻布)，在该第一半固化片两侧分别叠合一张0.5oz HTE铜箔，之后于真空、高温(195℃)及高压(500psi)条件下压合三小时得到含铜基板，并于铜箔表面制作线路(如现有的曝光、微影、蚀刻制程，在此不做赘述)以制得核心板。其中，线路采用Gerber格式的底片(长24.3英吋(Y)、宽20.3英吋(X))上设计八处对位靶点位置，并于上述核心板上于线路蚀刻后形成八处对位靶点，作为后续测量压合过程中板材变形的依据。靶点A至H的分布如图1所示，其中，A至E的距离为23.2英吋、C至G的距离为19.6英吋。
实施例1的增层步骤利用以下方式制作：于制得上述核心板后，准备第二半固化片(EM-355(D))，于核心板两侧分别叠合一张第二半固化片，并于半固化片相对于核心板的另外一侧再叠合一张0.5oz HTE铜箔，并于真空条件、高温(175℃)及高压(360psi)下压合一小时，以完成第一压，并进行钻孔制程，使用3D测量仪(X-Ray)测量靶点，测量并纪录八个靶点的偏移位置，并利用钻孔制程制作对位孔，再进行孔内金属化制程及线路制程以完成第一增层步骤，进而形成四层板。
重复上述增层步骤，形成六层板(第二增层，第二压)、八层板(第三增层，第三压)直到十二层板(第五增层，第五压)。
利用底片于制作完成的实施例及比较例核心板样本(样本数均为五个)上形成对应的八个靶点，并将各核心板样本进行五次增层制程，以制得如图2所示的多层(十二层)印刷电路板1，其主要包括一核心板10，包括一核心绝缘层12及形成于该核心绝缘层两侧表面的线路14；多个增层方式形成的绝缘层20，分别依序形成于该核心板10的两侧；以及多个线路30，分别形成于该多个绝缘层20之间及最外侧绝缘层20的表面。前述十二层印刷电路板可由现有技术已公开的方法制得，且核心板材料及绝缘层材料均可购自台光电子材料所公开销售的产品。其中，实施例及比较例的核心板主要采用玻璃纤维布作为基材，且核心绝缘层分别含有下表一所示的材料特性：
表一
注：以上实施例及比较例中其它绝缘层材料皆使用低介电材料，而低尺寸安定性材料的Dk值与低介电材料的Dk值差异不大，故实施例及比较例电路板的信号传输特性相近或差异不大。
实施例及比较例的核心板及多个(增层)绝缘层主要采用玻璃纤维布作为基材，且核心绝缘层及多个(增层)绝缘层分别含有下表二所示的材料特性：
表二
于上表基板特性中，X轴、Y轴膨胀系数(简称α1，单位为ppm/℃或μm/℃)为使用1078玻布含浸树脂组成并烘烤成半固化态的单张半固化片制作的不含铜基板利用TMA仪器测量所得数值，测量值为小于Tg温度的测试值(例如小于150℃的测试值)；Z轴膨胀系数(简称α1，单位为ppm/℃或μm/℃)为使用2116玻布含浸树脂组成并烘烤成半固化态的四张半固化片制作的不含铜基板利用TMA仪器测量所得数值，测量值为小于Tg温度的测试值(例如小于110℃的测试值)；介电常数Dk为使用1067玻布含浸树脂组成并烘烤成半固化态的两张半固化片制作的不含铜基板利用空腔共振器测量(依据JIS C2565测试方法)所得数值；储存模数为五张2116玻布(2116*5)及九张1067玻布(1067*9)分别制作的两种半固化片压制的两种不含铜基板(将压制后的含铜基板表面铜箔蚀刻移除)，使用DMA仪器于250℃下测量所得数值；刚性强度为五张2116玻布(2116*5)及九张1067玻布(1067*9)分别制作的两种半固化片压制的两种不含铜基板，使用DMA仪器于250℃下测量所得数值；玻璃转换温度(Tg)为五张2116玻布制作的半固化片压制的不含铜基板使用DMA仪器测量所得数值。
对于实施例及各比较例，测量样本于各次压合(增层)后的靶点偏移情况，并采以下定义计算板材的垂直轴及水平轴变形量，以评估其尺寸安定性。
●将靶点B、H之间的距离定为D1；靶点C、G之间的距离定为D2；靶点D、F之间的距离定为D3，将各样本的垂直轴变形量(deformation)定义为Y变形量＝[Max(D1,D2,D3)–Min(D1,D2,D3)]，并计算五个样本的平均值(单位为微米)。
●将靶点B、D之间的距离定为D4；靶点A、E之间的距离定为D5；靶点H、F之间的距离定为D6，将各样本的水平轴变形量(deformation)定义为X变形量＝[Max(D4,D5,D6)–Min(D4,D5,D6)]，并计算五个样本的平均值(单位为微米)。
实施例及各比较例的板材于经过第一及第二次增层(压合)后的结构变化可分别参见图3至图6(经3D显像仪观察而得，样本数n＝5)，虚线代表各靶点原始位置的联机，其中压合后的实际坐标位移量已放大比例1000倍，使实际坐标依照放大1000倍的位移量形成相对坐标的调整以利观察。也就是压合后依实际X坐标及Y坐标位置计算其位移量，再将位移量乘以1000倍后加上原坐标形成相对X坐标及Y坐标。例如实施例1第一次压合后的靶点B的X实际坐标为-9.79865，靶点B的X相对坐标＝-9.8+(-9.79865–(-9.8))*1000＝-8.45。同理，靶点B的Y实际坐标为11.59911，靶点B的Y相对坐标＝11.6+(11.59911–11.6)*1000＝10.71。此外，X变形量及Y变形量为依据X实际坐标及Y实际坐标代入前述X变形量及Y变形量公式而得，并依单位转换需要作适当的单位换算。本发明实施例1及比较例1至3的靶点位置的垂直轴变形量与水平轴变形量数据可参见下表三(仅列出样本数n＝1的第一压及第二压的相对X坐标、相对Y坐标、X变形量、Y变形量做说明)。
表三
由图3至图6所示的结构变化以及上表数据可知，针对实施例及各比较例，实施例1的多层板的核心板使用高尺寸安定性的材料(X及Y轴热膨胀系数均皆小于10ppm/℃，核心绝缘层的储存模数于250℃的条件下大于或等于5000MPa，核心绝缘层的刚性强度于250℃的条件下大于或等于5000N/m，核心绝缘层以动态机械分析仪测量而得的玻璃转换温度大于或等于230℃)，二次压合后所得的六层板具有较佳的尺寸安定性，也就是胀缩情形较不明显，且五个样本的靶点重叠率高，变异率较低，单一样本的变形量也较低(变形量小于30微米)。比较例1的核心板使用一般FR-4材料(X及Y轴热膨胀系数约为16～18ppm/℃，核心绝缘层的储存模数于250℃的条件下低于5000MPa，核心绝缘层的刚性强度于250℃的条件下低于5000N/m，核心绝缘层以动态机械分析仪测量而得的玻璃转换温度低于230℃)，比较例2的核心板使用低介电常数材料(X及Y轴热膨胀系数约为12～15ppm/℃，核心绝缘层的储存模数于250℃的条件下低于5000MPa，核心绝缘层的刚性强度于250℃的条件下低于5000N/m，核心绝缘层以动态机械分析仪测量而得的玻璃转换温度低于230℃)，由比较例1及比较例2的测试结果可见胀缩情形不均匀，且五个样本的靶点重叠率低，变异率较高，单一样本的变形量也较高(变形量皆超过30微米)。比较例3的核心板使用的树脂材料的X轴及Y轴热膨胀系数约为20～22ppm/℃(核心绝缘层的储存模数于250℃的条件下低于5000MPa，核心绝缘层的刚性强度于250℃的条件下低于5000N/m，核心绝缘层以动态机械分析仪测量而得的玻璃转换温度低于230℃)，二次压合后所得的六层板的变形情况严重，且五个样本的靶点重叠率极低、变异率极高，单一样本的变形量也最大，显示胀缩情况极不规则。通过上述结果可知，实施例1制作的多层板具有较佳的尺寸安定性且变异率低，比较例1至3制作的多层板具有较差的尺寸安定性、变异率高，且单一样本的变形量也高。
以上实施方式本质上仅为辅助说明，且并不欲用以限制申请目标的实施例或这些实施例的应用或用途。于本文中，用语“例示性”代表“作为一实例、范例或说明”。本文中任一种例示性的实施形式并不必然可理解为相对于其他实施形式而言为较佳或较有利的形式。
此外，尽管已于前述实施方式中提出至少一例示性实施例或比较例，但应了解本发明仍可存在大量的变化。同样应了解的是，本文所述的实施例并不欲用以通过任何方式限制所请求的申请目标的范围、用途或组态。相反的，前述实施方式将可提供本领域技术人员一种简便的指引以实施所述之一或多种实施例。再者，可对组件的功能与排列进行各种变化而不脱离权利要求书所界定的范围，且权利要求包含已知的均等物及在本专利申请案提出申请时的所有可预见均等物。

Claims (14)

1.一种多层印刷电路板，包括：
核心板，包括核心绝缘层及形成于该核心绝缘层两侧表面的线路；
多个绝缘层，分别依序形成于该核心板的两侧；以及
多个线路层，分别形成于该多个绝缘层之间及最外侧绝缘层的表面；
其中，该核心绝缘层含有不同于该多个绝缘层的树脂材料，致使该核心绝缘层的尺寸安定特性优于该多个绝缘层，且其中核心板与多个绝缘层都包含玻璃纤维布。
2.根据权利要求1所述的多层印刷电路板，其中该尺寸安定特性选自热膨胀系数、储存模数、刚性强度、玻璃转换温度或其组合。
3.根据权利要求2所述的多层印刷电路板，其中该核心绝缘层的X轴或Y轴热膨胀系数小于或等于12ppm/℃。
4.根据权利要求3所述的多层印刷电路板，其中该核心绝缘层的X轴或Y轴热膨胀系数小于或等于10ppm/℃。
5.根据权利要求2所述的多层印刷电路板，其中该核心绝缘层的以动态机械分析仪测量而得的玻璃转换温度大于或等于230℃。
6.根据权利要求2所述的多层印刷电路板，其中该核心绝缘层的储存模数于250℃的条件下大于或等于5000MPa。
7.根据权利要求2所述的多层印刷电路板，其中该核心绝缘层的刚性强度于250℃的条件下大于或等于5000N/m。
8.根据权利要求1所述的多层印刷电路板，其中该核心绝缘层的X轴、Y轴热膨胀系数小于该多个绝缘层。
9.根据权利要求1所述的多层印刷电路板，其中该多个绝缘层的介电常数小于该核心绝缘层。
10.根据权利要求1所述的多层印刷电路板，其中该核心绝缘层的X轴、Y轴热膨胀系数小于12ppm/℃，该多个绝缘层的介电常数小于3.6。
11.根据权利要求1所述的多层印刷电路板，其中该多个绝缘层分别以压合方式形成，并且压合后X轴或Y轴的变形量小于30微米。
12.根据权利要求1所述的多层印刷电路板，其中该核心绝缘层的玻璃转换温度高于压合步骤所使用的温度。
13.一种多层印刷电路板，其由以下步骤制得：
提供第一半固化片；
于该第一半固化片两侧分别叠合一铜箔并进行压合；
于铜箔表面形成线路，从而形成具有核心绝缘层的核心板；
依照所需层数，重复进行以下增层步骤：将第二半固化片及铜箔压合于该核心板的外侧，使第二半固化片形成外部绝缘层；进行钻孔制程；进行孔内金属化制程；以及于铜箔表面制作线路；以及
于获得所需层数的外部绝缘层后，进行表面处理；
其中，核心绝缘层含有不同于外部绝缘层的树脂材料，致使该核心绝缘层的尺寸安定特性优于外部绝缘层，且其中核心板与外部绝缘层都包含玻璃纤维布。
14.根据权利要求13所述的多层印刷电路板，其中该尺寸安定特性选自热膨胀系数、储存模数、刚性强度、玻璃转换温度或其组合。
CN201410665849.0A 2014-11-05 2014-11-19 具有尺寸安定性的多层印刷电路板 Active CN105657953B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103138278 2014-11-05
TW103138278A TWI526129B (zh) 2014-11-05 2014-11-05 Multilayer printed circuit boards with dimensional stability

Publications (2)

Publication Number Publication Date
CN105657953A CN105657953A (zh) 2016-06-08
CN105657953B true CN105657953B (zh) 2018-10-12

Family

ID=55854368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410665849.0A Active CN105657953B (zh) 2014-11-05 2014-11-19 具有尺寸安定性的多层印刷电路板

Country Status (3)

Country Link
US (2) US9545018B2 (zh)
CN (1) CN105657953B (zh)
TW (1) TWI526129B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9900983B2 (en) * 2014-06-18 2018-02-20 Intel Corporation Modular printed circuit board electrical integrity and uses
US10827602B1 (en) * 2020-03-02 2020-11-03 Abb Power Electronics Inc. Printed circuit boards for power supplies
TWI785814B (zh) * 2021-09-24 2022-12-01 健鼎科技股份有限公司 多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
US11596066B1 (en) 2022-03-22 2023-02-28 Thintronics. Inc. Materials for printed circuit boards

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101142864A (zh) * 2005-12-21 2008-03-12 揖斐电株式会社 印刷线路板的制造方法
CN101998761A (zh) * 2009-08-26 2011-03-30 比亚迪股份有限公司 一种金属积层板及其制备方法
CN103881312A (zh) * 2012-12-20 2014-06-25 三星电机株式会社 用于印刷电路板的树脂组合物和绝缘膜及半固化片以及印刷电路板

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
US5785789A (en) * 1993-03-18 1998-07-28 Digital Equipment Corporation Low dielectric constant microsphere filled layers for multilayer electrical structures
JPH09267422A (ja) * 1996-03-29 1997-10-14 Pilot Ink Co Ltd 可逆性感温変形性積層体
US6085415A (en) * 1998-07-27 2000-07-11 Ormet Corporation Methods to produce insulated conductive through-features in core materials for electric packaging
US6477284B1 (en) * 1999-06-14 2002-11-05 Nec Corporation Photo-electric combined substrate, optical waveguide and manufacturing process therefor
US20010018800A1 (en) * 1999-09-17 2001-09-06 George Tzanavaras Method for forming interconnects
US6204559B1 (en) * 1999-11-22 2001-03-20 Advanced Semiconductor Engineering, Inc. Ball grid assembly type semiconductor package having improved chip edge support to prevent chip cracking
JP2002060490A (ja) * 1999-12-10 2002-02-26 Nitto Denko Corp ポリアミド酸とそれより得られるポリイミド樹脂とそれらの回路基板への利用
JP4231976B2 (ja) * 2000-03-30 2009-03-04 日本ゼオン株式会社 硬化性組成物及び多層回路基板
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same
EP1338574A1 (en) * 2002-02-13 2003-08-27 Asahi Glass Co., Ltd. Glass fiber and thermoplastic resin composition
EP1754986B1 (en) * 2002-04-01 2012-12-05 Ibiden Co., Ltd. Optical communication device and optical communication device manufacturing method
US7280731B2 (en) * 2002-07-05 2007-10-09 Silecs Oy Stable organic-inorganic materials for waveguides, optical devices, and other applications
JP3985633B2 (ja) * 2002-08-26 2007-10-03 株式会社日立製作所 低誘電正接絶縁材料を用いた高周波用電子部品
WO2004060656A1 (ja) * 2003-01-06 2004-07-22 Toray Industries, Inc. 積層フィルムおよびその製造方法
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP4377617B2 (ja) * 2003-06-20 2009-12-02 日本特殊陶業株式会社 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
US20050057906A1 (en) * 2003-09-12 2005-03-17 Seiichi Nakatani Connector sheet and wiring board, and production processes of the same
KR20060132630A (ko) * 2003-12-25 2006-12-21 후지 샤신 필름 가부시기가이샤 편광판 및 액정 디스플레이
TW200602410A (en) * 2004-02-25 2006-01-16 Fuji Photo Film Co Ltd Cellulose acylate film, polarizing plate and liquid crystal display
WO2005111124A1 (en) * 2004-05-14 2005-11-24 Fujifilm Corporation Optical cellulose acylate film, polarizing plate and liquid crystal display device
JP2005340674A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置とその製造方法
ATE431371T1 (de) * 2004-10-27 2009-05-15 Nagase Chemtex Corp Wärmebeständiger verbundwerkstoff
JP4858678B2 (ja) * 2005-05-24 2012-01-18 ソニーケミカル＆インフォメーションデバイス株式会社 エステル基含有ポリ（イミド−アゾメチン）共重合体、エステル基含有ポリ（アミド酸−アゾメチン）共重合体及びポジ型感光性樹脂組成物
US7635551B2 (en) * 2005-07-27 2009-12-22 Sony Corporation Poly (imide-azomethine) copolymer, poly (amic acid-azomethine) copolymer, and positive photosensitive resin composition
US20090151984A1 (en) * 2005-08-26 2009-06-18 Zeon Corporation Composite resin molded article, laminate, multi-layer circuit board, and electronic device
US7504235B2 (en) * 2005-08-31 2009-03-17 Kimberly-Clark Worldwide, Inc. Enzyme detection technique
TWI400282B (zh) * 2005-09-12 2013-07-01 Fujifilm Corp 醯化纖維素薄膜之製法、偏光板及液晶顯示器
US20070066741A1 (en) * 2005-09-16 2007-03-22 Donovan Michael S High glass transition temperature thermoplastic articles
JP2008021637A (ja) * 2006-06-12 2008-01-31 Fujikura Ltd ソケットとその製造方法及び半導体装置
US20080049323A1 (en) * 2006-07-27 2008-02-28 Fujifilm Corporation Optical film, production method of optical film, polarizing plate and liquid crystal display device
US20080036097A1 (en) * 2006-08-10 2008-02-14 Teppei Ito Semiconductor package, method of production thereof and encapsulation resin
KR101195408B1 (ko) * 2006-09-13 2012-10-29 스미토모 베이클라이트 가부시키가이샤 반도체 장치
JP2009016818A (ja) * 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
JP2011501473A (ja) * 2007-10-26 2011-01-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 多層チップキャリアおよび製造方法
US20090110909A1 (en) * 2007-10-26 2009-04-30 E. I. Dupont De Nemours And Company Asymmetric dielectric film
US8730647B2 (en) * 2008-02-07 2014-05-20 Ibiden Co., Ltd. Printed wiring board with capacitor
JP5130076B2 (ja) * 2008-02-21 2013-01-30 富士フイルム株式会社 液晶表示装置
JP5524715B2 (ja) * 2009-06-01 2014-06-18 日本特殊陶業株式会社 セラミックコンデンサ、配線基板
EP2502736A1 (en) * 2010-01-25 2012-09-26 Fujifilm Corporation Printing sheet and method for producing the same
US8198551B2 (en) * 2010-05-18 2012-06-12 Endicott Interconnect Technologies, Inc. Power core for use in circuitized substrate and method of making same
US9049808B2 (en) * 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP2012129369A (ja) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
US8969732B2 (en) * 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
KR102004758B1 (ko) * 2011-10-25 2019-07-30 삼성전기주식회사 기판 절연층 조성물, 이를 이용한 프리프레그 및 기판
KR101382811B1 (ko) * 2012-03-14 2014-04-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR102016474B1 (ko) * 2012-04-20 2019-09-02 삼성전기주식회사 기판 절연층 조성물, 이를 이용한 프리프레그 및 기판
US20140020933A1 (en) * 2012-07-17 2014-01-23 Nicholas Ryan Conley Thermally conductive printed circuit boards
JP5626285B2 (ja) * 2012-07-20 2014-11-19 日本電気株式会社 プリント配線板およびそのプリント配線板を備えた電子機器
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
KR102054967B1 (ko) * 2012-12-28 2019-12-12 삼성전기주식회사 절연 재료, 이를 포함하는 절연층 조성물, 및 상기 절연층 조성물을 이용한 기판
KR20140086517A (ko) * 2012-12-28 2014-07-08 삼성전기주식회사 프리프레그, 이의 제조방법 및 이를 이용한 동박 적층판
KR101472640B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 회로 기판 및 회로 기판 제조방법
JP2014175485A (ja) * 2013-03-08 2014-09-22 Ibiden Co Ltd 配線板及びその製造方法
US9331370B1 (en) * 2013-03-14 2016-05-03 Altera Corporation Multilayer integrated circuit packages with localized air structures
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
CA2908887C (en) * 2013-04-12 2020-05-05 Statoil Petroleum As Fairing
US9155191B2 (en) * 2013-05-31 2015-10-06 Qualcomm Incorporated Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage
CN105307929A (zh) * 2013-07-03 2016-02-03 挪威国家石油公司 整流罩及方法
CN104341766B (zh) * 2013-08-09 2017-03-01 台光电子材料(昆山)有限公司 低介电树脂组合物及应用其的铜箔基板及印刷电路板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101142864A (zh) * 2005-12-21 2008-03-12 揖斐电株式会社 印刷线路板的制造方法
CN101998761A (zh) * 2009-08-26 2011-03-30 比亚迪股份有限公司 一种金属积层板及其制备方法
CN103881312A (zh) * 2012-12-20 2014-06-25 三星电机株式会社 用于印刷电路板的树脂组合物和绝缘膜及半固化片以及印刷电路板

Also Published As

Publication number Publication date
US9545018B2 (en) 2017-01-10
US20160128180A1 (en) 2016-05-05
US9955569B2 (en) 2018-04-24
CN105657953A (zh) 2016-06-08
TWI526129B (zh) 2016-03-11
US20170079134A1 (en) 2017-03-16
TW201618605A (zh) 2016-05-16

Similar Documents

Publication Publication Date Title
CN105657953B (zh) 具有尺寸安定性的多层印刷电路板
US10414916B2 (en) Resin composition, article of manufacture made therefrom and method of making the same
CN105722303B (zh) 多层印刷电路板
TW201815247A (zh) 多層印刷配線板、多層印刷配線板之製造方法
US20140318834A1 (en) Wiring board and method for manufacturing the same
JP2008085106A (ja) プリント配線板
CN104823530B (zh) 多层印刷布线板及其制造方法
CN108859326B (zh) 一种ptfe基pcb覆铜板的覆铜方法
CN103188892B (zh) 多层pcb制作方法和装置及其厚度评估方法和装置
WO2016121392A1 (ja) 両面金属張積層板及びその製造方法
JP6890301B2 (ja) プリント配線板及びプリント配線板の製造方法
CN110650597B (zh) 线路板及其制作方法、以及电子设备
CN114474878A (zh) 覆铜板及其制造方法
CN112504183A (zh) 一种孔偏检测方法
JP7447049B2 (ja) 印刷配線板
JP3605917B2 (ja) 内層回路入り積層板の製造方法
KR101683662B1 (ko) 프리프레그, 금속 클래드 적층판, 프린트 배선판, 다층 프린트 배선판
JP4078818B2 (ja) 多層回路板の製造法
JP2018018934A (ja) プリント配線板及びその製造方法
JPH0329574B2 (zh)
JP2002353583A (ja) 樹脂付き金属箔及び多層プリント配線板
JP2008274002A (ja) 樹脂組成物及びこの樹脂組成物を用いたプリプレグ、金属張積層板、樹脂付き金属箔、接着フィルム並びにプリント配線板
JP2001119153A (ja) 接着剤シートとその製造法とその接着剤シートを用いた多層プリント配線板並びにその製造方法
JP2002053681A (ja) プリプレグ及びこれを用いた積層板
JPH0964540A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant