CN105161509B - 像素结构 - Google Patents

像素结构 Download PDF

Info

Publication number
CN105161509B
CN105161509B CN201510594200.9A CN201510594200A CN105161509B CN 105161509 B CN105161509 B CN 105161509B CN 201510594200 A CN201510594200 A CN 201510594200A CN 105161509 B CN105161509 B CN 105161509B
Authority
CN
China
Prior art keywords
pattern
electrode
layer
semiconductor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510594200.9A
Other languages
English (en)
Other versions
CN105161509A (zh
Inventor
黄震铄
张志榜
李泓纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN105161509A publication Critical patent/CN105161509A/zh
Application granted granted Critical
Publication of CN105161509B publication Critical patent/CN105161509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种像素结构,包括金属氧化物半导体层、第一绝缘层、第二绝缘层、第一导电层、保护层、第二导电层以及像素电极。金属氧化物半导体层包括第二半导体图案。第一绝缘层包括第一电容介电图案,其位于第二半导体图案上。第二绝缘层包括第二电容介电图案,其位于第一电容介电图案上。第一导电层包括第一电极,其位于第二电容介电图案上。保护层覆盖第一导电层。第二导电层包括一第二电极,其位于保护层上。第二电极与第二半导体图案电性连接。第二电极与第一电极重叠设置。第二半导体图案、第一电极以及第二电极构成一储存电容器。

Description

像素结构
技术领域
本发明是有关于一种像素结构,且特别是有关于一种具有储存电容器的像素结构。
背景技术
平面显示器具有体积小、重量轻、低消耗功率等优点,因此已取代阴极射线管(Cathode Ray Tube,CRT)成为新一代显示器的主流。然而,随平面显示技术发展日益成熟,使用者对于平面显示器的要求不再只是体积、重量等,使用者对显示品质的要求也日益提高,而平面显示器的显示品质与其像素结构的设计有很大的关系。
一般而言,像素结构包括有主动元件、像素电极以及储存电容器。主动元件是用来作为像素结构的开关元件。像素电极用以提供驱动显示介质的操作电压。储存电容器用以保持(holding)像素电极的操作电压。当储存电容不足的情况下,则像素电极的操作电压无法保持至下次主动元件开启,意即,像素电极的操作电压会低于预定值而造成显示异常。有鉴于此,为了维持一定的显示品质,像素结构中的储存电容器必须具有足够的电容值以确保操作电压的维持。
使储存电容器具有足够的电容值的一种技术手段是使其电极具有足够的面积。然而,储存电容器的电极通常是以不透明的材质来制作,当储存电容器的电极面积越大,则像素电极的开口率就越小,进而导致平面显示器亮度不足影响显示品质。因此,如何在保有良好的开口率的情况下有效提升储存电容器的电容值,是当前亟待解决的课题之一。
发明内容
本发明提供一种像素结构,其可在保有良好的开口率的情况下有效提升储存电容器的电容值。
本发明的像素结构,包括金属氧化物半导体层、第一绝缘层、第二绝缘层、第一导电层、保护层、第二导电层以及像素电极。金属氧化物半导体层包括第一半导体图案以及第二半导体图案,其中第一半导体图案包括第一掺杂区、第二掺杂区以及通道区,且第一掺杂区及第二掺杂区分别位于通道区的两侧。第二半导体图案包含接触区及电极区。第一绝缘层包括第一栅极绝缘图案以及第一电容介电图案,第一栅极绝缘图案位于第一半导体图案上,第一电容介电图案位于第二半导体图案上。第二绝缘层包括第二栅极绝缘图案以及第二电容介电图案,第二栅极绝缘图案位于第一栅极绝缘图案上,第二电容介电图案位于第一电容介电图案上。第一导电层包括栅极以及电极图案,栅极位于第二栅极绝缘图案上,电极图案位于第二电容介电图案上。第一半导体图案的第一掺杂区及第二掺杂区被暴露出来,且第二半导体层的接触区被暴露出来。保护层覆盖金属氧化半导体层以及第一导电层,且保护层具有第一开口暴露出第二电极、第二开口暴露出电极图案、第三开口暴露出接触区及第四开口暴露出第一电极。第二导电层位于保护层上,第二导电层包括第一电极、第二电极以及与第二电极连接的第二电极,该第一电极透过第一开口与第一半导体图案的第一掺杂区电性连接,第二电极透过第二开口与第一半导体图案的第二掺杂区电性连接,第二电极透过第三开口与第二半导体图案的接触区电性连接,且第二电极延伸区与电极图案部分重叠设置,其中栅极、第一半导体图案、第一电极以及第二电极构成主动元件,且第二半导体图案与电极图案部分重叠且耦合而成第一储存电容,以及电极图案与第二电极部分重叠且耦合而成第二储存电容器。像素电极与第二电极电性连接。
本发明的像素结构,包括金属氧化物半导体层、第一绝缘层、第二绝缘层、导电图案、第一导电层、保护层、第二导电层以及像素电极。金属氧化物半导体层包括第一半导体图案以及第二半导体图案,其中第一半导体图案包括第一掺杂区、第二掺杂区以一通道区,第一掺杂区及第二掺杂区分别位于通道区的两侧,第二半导体图案包含接触区及电极区。第一绝缘层包括第一栅极绝缘图案以及第一电容介电图案,第一栅极绝缘图案位于第一半导体图案上,第一电容介电图案位于第二半导体图案上。第二绝缘层包括第二栅极绝缘图案以及第二电容介电图案,第二栅极绝缘图案位于第一栅极绝缘图案上,第二电容介电图案位于第一电容介电图案上。导电图案设置在第二半导体图案上方,且夹于第一电容介电图案以及第二电容介电图案之间。第一导电层包括栅极以及电极图案,栅极位于第二栅极绝缘图案上,电极图案位于第二电容介电图案上。第一半导体图案的第一掺杂区及第二掺杂区被暴露出来,且第二半导体层的接触区被暴露出来。保护层覆盖金属氧化半导体层以及第一导电层,且保护层具有第一开口暴露出该第一半导体图案的该第一掺杂区、第二开口暴露出第一半导体图案的该第二掺杂区、第三开口暴露出接触区及第四开口暴露出第一电极。第二导电层位于保护层上,第二导电层包括第一电极、第二电极,第一电极透过第一开口与第一半导体图案的第一掺杂区电性连接,第二电极透过第一开口与第一半导体图案的第二掺杂区电性连接,其中栅极、第一半导体图案、第一电极以及第二电极构成主动元件,第二电极透过第三开口与第二半导体图案的接触区电性连接,且第二半导体图案与导电图案部分重叠且耦合而成储存电容器,以及导电图案与电极图案部分重叠且耦合而成储存电容器。像素电极与第二电极电性连接。
基于上述,本发明的像素结构的储存电容器是由多个电极或导电图案以彼此堆叠的方式实现,故可在具有良好的开口率的情况下有效提升储存电容器的电容值。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是根据本发明一实施例的有机发光二极管显示面板的像素结构的等效电路示意图。
图2是本发明一实施例的像素结构的剖面示意图。
图3是根据本发明一实施例的有机发光二极管显示面板的剖面示意图。
图4是本发明另一实施例的像素结构的剖面示意图。
图5是根据本发明一实施例的有机发光二极管显示面板的剖面示意图。
图6是本发明又一实施例的像素结构的剖面示意图。
图7是根据本发明一实施例的有机发光二极管显示面板的剖面示意图。
图8是本发明再一实施例的像素结构的剖面示意图。
图9是根据本发明一实施例的有机发光二极管显示面板的剖面示意图。
图10是本发明另一实施例的像素结构的剖面示意图。
图11是根据本发明一实施例的有机发光二极管显示面板的剖面示意图。
图12是本发明又一实施例的像素结构的剖面示意图。
图13是根据本发明一实施例的有机发光二极管显示面板的剖面示意图。
图14是本发明再一实施例的像素结构的剖面示意图。
图15是根据本发明一实施例的有机发光二极管显示面板的剖面示意图。其中,附图标记:
100:基板
200:金属氧化物半导体层
220:第一半导体图案
222:第一掺杂区
224:第二掺杂区
226:通道区
240:第二半导体图案
242:接触区
244:电极区
300:第一绝缘层
320:第一栅极绝缘图案
340:第一电容介电图案
400:第二绝缘层
420:第二栅极绝缘图案
440:第二电容介电图案
500:第一导电层
520:栅极
540a、540b:电极图案
600a、600c、600f、800、1000:保护层
602a、602c、602f、802、1002:开口
700:第二导电层
722:第一电极
724:第二电极
742a、742b:第二电极
744a、744b、744e,744g:连接部
900:第三导电层
1100;有机层
1200:第四导电层
1300:导电图案
Cst、C1、C2、C3、C4、C5、C6、C7:储存电容器
C11、C21、C31、C41、C51、C61、C71:第一子储存电容器
C12、C22、C32、C42、C52、C62、C72:第二子储存电容器
C23、C33、C43、C53、C63、C73:第三子储存电容器
C44、C54、C64、C74:第四子储存电容器
D1、D2:第二电极
G1、G2:栅极
O1、O2、O3、O4、O5、O6:有机发光二极管
OLED:有机发光二极管
S1、S2:第一电极
T1:主动元件
Ta:开关薄膜晶体管
Tb:驱动薄膜晶体管
Vcom:共同线
Vdd:电源线
Xn:扫描线
Yn:数据线
具体实施方式
图1是根据本发明一实施例的有机发光二极管显示面板的像素结构的等效电路示意图。请参照图1,有机发光二极管显示面板的像素结构包括有机发光二极管OLED、数据线Yn、扫描线Xn、开关薄膜晶体管Ta、驱动薄膜晶体管Tb以及储存电容器Cst。开关薄膜晶体管Ta的栅极G1耦接至扫描线Xn,第一电极S1耦接至数据线Yn,且第二电极D1耦接至驱动薄膜晶体管Tb的栅极G2。驱动薄膜晶体管Tb的第二电极D2耦接至有机发光二极管OLED,第一电极S2则与电源线Vcc耦接。储存电容器Cst的其中一端电极与驱动薄膜晶体管Tb的第二电极D2电性连接,且储存电容器Cst的另一端电极则与开关薄膜晶体管Ta的第二电极D1电性连接。
图2是本发明一实施例的像素结构的剖面示意图。请参考图2,在本实施例中,像素结构配置于基板100上,且像素结构包括金属氧化物半导体层200、第一绝缘层300、第二绝缘层400、第一导电层500、保护层600a、第二导电层700以及像素电极900。
详细来说,金属氧化物半导体层200包括第一半导体图案220以及第二半导体图案240,其中第一半导体图案220包括第一掺杂区222、第二掺杂区224以及通道区226,第二半导体图案240包括接触区242以及电极区244。金属氧化物半导体层200可由氧化铟镓锌(Indium-Gallium-Zinc Oxide,IGZO)、氧化锌(ZnO)、氧化锡(SnO)、氧化铟锌(Indium-ZincOxide,IZO)、氧化镓锌(Gallium-Zinc Oxide,GZO)、氧化锌锡(Zinc-Tin Oxide,ZTO)或氧化铟锡(Indium-Tin Oxide,ITO)或其他适合的金属氧化物半导体材料所构成。第一掺杂区222、第二掺杂区224以及接触区242为经掺杂的金属氧化物半导体材料,例如是掺杂n型掺杂物的金属氧化物半导体材料,但本发明不以此为限。另外,金属氧化物半导体层200中未经掺杂的区域是作为通道区226以及电极区244。第一半导体图案220中的第一掺杂区222以及第二掺杂区224分别位于通道区226的两侧。第二半导体图案240中的电极区244位于接触区242的一侧。
请继续参考图2,在金属氧化物半导体层200上堆叠有第一绝缘层300、第二绝缘层400以及第一导电层500。第一绝缘层300以及第二绝缘层400的材质例如为氧化硅、氮化硅或氮氧化硅等介电材料。第一导电层500的材质例如为金属或是其他合适的导电材料。第一绝缘层300包括第一栅极绝缘图案320以及第一电容介电图案340,其中第一栅极绝缘图案320位于第一半导体图案220上,第一电容介电图案340位于第二半导体图案240上。第二绝缘层400包括第二栅极绝缘图案420以及第二电容介电图案440,其中第二栅极绝缘图案420位于第一栅极绝缘图案320上,第二电容介电图案440位于第一电容介电图案320上。第一导电层500包括栅极520以及电极图案540a,其中栅极520位于第二栅极绝缘图案420上,电极图案540a位于第二电容介电图案440上。
值得说明的是,本实施例的第一栅极绝缘图案320以及第二栅极绝缘图案420是堆叠在一起且覆盖第一半导体图案220的通道区226,故第一栅极绝缘图案320及第二栅极绝缘图案420除了作为栅极520与通道区226的绝缘用途之外,更可分别用以保护通道区226及第一栅极绝缘图案320的材料特性,使其不易受后续制程的影响。与前述相似,本实施例的第一电容介电图案340以及第二电容介电图案440堆叠在一起且覆盖第二半导体图案240的电极区244,第一电容介电图案340及第二电容介电图案440用以绝缘电极图案540a,并且分别保护电极区244及第一电容介电图案340,使其材料特性不易受后续制程的影响。另一方面,本实施例的第一栅极绝缘图案320、第二栅极绝缘图案420以及栅极520暴露出第一掺杂区222以及第二掺杂区224;且第一电容介电图案340、第二电容介电图案440以及电极图案540a暴露出接触区242。
接着,第一导电层500上设置保护层600a,以覆盖金属氧化半导体层200、第一电容介电图案340、第二电容介电图案440以及第一导电层500,且保护层600a具有多个开口602a。第二导电层700位于保护层600a上。如此一来,保护层600a可作第二导电层700与金属氧化半导体层200以及第一导电层500之间的绝缘用途。保护层600a为无机介电层,其材料例如氧化硅、氮化硅、氮氧化硅或其它合适的材料等,但不以此为限。第二导电层700的材质例如为金属或是其他合适的导电材料。
第二导电层700包括第一电极722以及第二电极724。第一电极722可经由开口602a与第一半导体图案220的第一掺杂区222电性连接,第二电极724可经由开口602a与第一半导体图案220的第二掺杂区224电性连接。如此一来,栅极520、第一半导体图案220、第一电极722以及第二电极724即构成一主动元件T1,此主动元件T1即为图1中的驱动薄膜晶体管Tb。并且,主动元件T1的栅极520是堆叠于第一半导体图案220的通道层226上,属于顶闸型薄膜晶体管的形式。
再者,如图2所示,第二导电层700还包括第二电极延伸区742a。第二电极延伸区742a与电极图案540a重叠设置,且第二电极延伸区742a经由开口602a与第二半导体图案240的接触区242电性连接,则第二电极延伸区742a与电极区244电性连接。又如前述提到,电极图案540a与电极区244重叠。如此一来,电极区244、电极图案540a以及第二电极延伸区742a构成一储存电容器C1,此储存电容器C1即为图1中的储存电容器Cst。
详细来说,本实施例的第二电极724可由第二电极延伸区742a延伸至电极图案540a上方而成,即第二电极724与第二电极延伸区742a连接。又如前述提到,第二电极延伸区742a与电极区244电性连接,故第二电极724、电极区244与第二电极延伸区742a具有相同电压。此外,第二导电层700更包括一连接部744a。连接部744a与第二电极延伸区742a、第一电极722以及第二电极724分开设置,且连接部744a经由开口602a与电极图案540a电性连接,故电极图案540a可具有与电极区244以及第二电极延伸区742a不同的电压。又,电极图案540a是配置于电极区244与第二电极延伸区742a之间,故储存电容器C1由第二电极延伸区742a与电极图案540a形成的第一子储存电容器C11,以及电极区244与电极图案540a形成的第二子储存电容器C12并联而成。
除此之外,在本实施例中,第二导电层700上还包括保护层800以及第三导电层900,且第三导电层900即是作为像素电极。保护层800覆盖第二导电层700以及保护层600a,且第三导电层900位于保护层800上。如此一来,保护层800作为第三导电层900与第二导电层700的绝缘用途。保护层800为有机平坦层,其材料例如为聚酯类(PET)、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类或其它合适的材料等,但不以此为限。第三导电层900的材质例如为金属。
于形成图2的像素结构之后,若欲将此像素结构应用在有机发光显示面板,则可参考图3。请同时参照图2以及图3,在图2的像素结构上形成保护层1000、有机层1100以及第四导电层1200。
详细来说,保护层1000具有开口1002,且开口1002中配置有机发光二极管的有机层1100。第四导电层1200配置在有机层1100以及保护层1000上。如此一来,第四导电层1200与第三导电层900作为有机发光二极管的两个电极,第四导电层1200、有机层1100以及第三导电层900构成有机发光二极管O1,此有机发光二极管O1即为图1中的有机发光二极管OLED。又,第四导电层1200的材质可为一透光或不透光的导电材质。
基于上述实施例可知,像素结构中的储存电容器C1可由第一子储存电容器C11以及第二子储存电容器C12以彼此堆叠的方式实现,故可在具有良好的开口率的情况下有效提升储存电容器C1的电容值。再者,像素结构的储存电容器C1与主动元件T1可以相同膜层实现,故在不增加制程步骤的情况下,即可达到有效提升储存电容器C1的电容值的目的。
图4是本发明另一实施例的像素结构的剖面示意图。请参考图4,本实施例的像素结构与图2的像素结构相似,其类似的构件以相同的标号表示,且具有类似的功能,因此不再重复说明。图4与图2二者主要差别之处在于:图4的实施例的像素结构更包括导电图案1300,导电图案1300设置在第二半导体图案240上方,且夹于第一电容介电图案340以及第二电容介电图案440之间。此外,电极图案540b与第二电极延伸区742b电性连接。
如图4所示,第二电极延伸区742b、电极图案540b以及第二半导体图案240的电极区244重叠设置,且第二电极742b以及电极图案540b经由开口602a与第二半导体图案240的接触区242电性连接,因此第二电极742b延伸区、电极图案540b以及第二半导体图案240的电极区244具有相同电压。又,第二导电层700更包括一连接部744b。连接部744b与第二电极742b、第一电极722以及第二电极724分开设置,且连接部744b经由开口602a与导电图案1300电性连接,导电图案1300可具有与电极区244、第二电极延伸区742b以及电极图案540b不同的电压。如此一来,第二半导体图案240的电极区244、导电图案1300、电极图案540b以及第二电极742b构成储存电容器C2,此储存电容器C2即为图1中的储存电容器Cst。
在本实施中,导电图案1300配置于电极区244与电极图案540b之间,导电图案1300配置于电极区244与第二电极742b之间,故储存电容器C2由电极图案540b与导电图案1300形成的第一子储存电容器C21以及导电图案1300与电极区244形成的第二子储存电容器C22并联而成,本实施例的像素结构相对于图2的像素结构具有更高的储存电容器的电容值。除此之外,在本实施例中,第二电极742b与第二电极724连接,第二电极742b即是作为像素电极。
于形成图4的像素结构之后,若欲将此像素结构应用在有机发光显示面板,则可参考图5。请同时参照图4以及图5,在图4的像素结构上形成保护层1000、有机层1100以及第四导电层1200。保护层1000的开口1002中配置有机发光二极管的有机层1100。第四导电层1200配置在有机层1100以及保护层1000上。如此一来,第四导电层1200、有机层1100以及第二电极742b构成有机发光二极管O2,此有机发光二极管O2即为图1中的有机发光二极管OLED。又,第四导电层1200的材质可为一透光或不透光的导电材质。
基于上述实施例可知,像素结构中的储存电容器C2可由第一子储存电容器C21以及第二子储存电容器C22彼此堆叠的方式实现,故可在具有良好的开口率的情况下有效提升储存电容器C2的电容值。
图6是本发明又一实施例的像素结构的剖面示意图。请参考图6,本实施例的像素结构与图4的像素结构相似,其类似的构件以相同的标号表示,且具有类似的功能,因此不再重复说明。图6与图2二者主要差别之处在于:图6的实施例的保护层600c为有机平坦层。
详细来说,保护层600c的材料例如为聚酯类(PET)、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类或其它合适的材料等,但不以此为限。第一电极722可经由保护层600c的开口602c与第一半导体图案220的第一掺杂区222电性连接,第二电极724可经由保护层600c的开口602c与第一半导体图案220的第二掺杂区224电性连接。第二电极延伸区742b以及电极图案540b经由开口602c与第二半导体图案240的接触区242电性连接。第二电极延伸区742b、电极图案540b以及第二半导体图案240的电极区244具有相同电压。又,第二导电层700的连接部744b经由开口602c与导电图案1300电性连接,故导电图案1300可具有与电极区244、第二电极742b以及电极图案540b不同的电压。如此一来,第二半导体图案240的电极区244、导电图案1300、电极图案540b以及第二电极742b构成储存电容器C3,此储存电容器C3即为图1中的储存电容器Cst。储存电容器C3由电极图案540b与导电图案1300形成的第一子储存电容器C31以及由导电图案1300与电极区244形成的第二子储存电容器C32并联而成。
于形成图6的像素结构之后,若欲将此像素结构应用在有机发光显示面板,则可参考图7。请同时参照图6以及图7在图6的像素结构上形成保护层1000、有机层1100以及第四导电层1200。第四导电层1200、有机层1100以及第二电极742b构成有机发光二极管O3,此有机发光二极管O3即为图1中的有机发光二极管OLED。又,第四导电层1200的材质可为一透光或不透光的导电材质。当第四导电层1200的材质为透光,则图6的像素结构、保护层1000、有机层1100以及第四导电层1200构成向上发光型有机发光二极管基板。当第四导电层1200的材质为不透光,则图6的像素结构、保护层1000、有机层1100以及第四导电层1200构成向下发光型有机发光二极管基板。
图8是本发明再一实施例的像素结构的剖面示意图。请参考图8,本实施例的像素结构与图4的像素结构相似,其类似的构件以相同的标号表示,且具有类似的功能,因此不再重复说明。图8与图6二者主要差别之处在于:图8的实施例的像素结构于第二导电层700上形成保护层800以及第三导电层900,且第三导电层900即是作为像素电极。
详细来说,保护层800覆盖第二导电层700以及保护层600a,且第三导电层900位于保护层800上。如此一来,保护层800作为第三导电层900与第二导电层700的绝缘用途。保护层800为有机平坦层,其材料例如为聚酯类(PET)、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类或其它合适的材料等,但不以此为限。第三导电层900的材质例如为金属或是其他合适的导电材料。
此时,保护层800具有开口1202d,第三导电层900、第二电极742b、电极图案540b以及第二半导体图案240的电极区244重叠设置,且第三导电层900经由开口1202d与第二导电层700的第二电极724连接。因此第三导电层900、第二电极延伸区742b、电极图案540b、第一半导体图案220的第二掺杂区224以及第二半导体图案240的电极区244具有相同电压。又,导电图案1300可具有与电极区244、第二电极742b以及电极图案540b不同的电压。如此一来,第三导电层900、第二半导体图案240的电极区244、导电图案1300、电极图案540b以及第二电极延伸区742b构成储存电容器C4,此储存电容器C4即为图1中的储存电容器Cst。储存电容器C4由电极图案540b与导电图案1300形成的第一子储存电容器C41、导电图案1300与电极区244形成的第二子储存电容器C42、第二电极延伸区742b与导电图案1300形成的第三子储存电容器C43以及第三导电层900与导电图案1300形成的第四子储存电容器C44并联而成。
于形成图8的像素结构之后,若欲将此像素结构应用在有机发光显示面板,则可参考图9。请同时参照图8以及图9,在图8的像素结构上形成保护层1000、有机层1100以及第四导电层1200。保护层1000的开口1002中配置有机发光二极管的有机层1100。第四导电层1200配置在有机层1100以及保护层1000上。如此一来,第四导电层1200、有机层1100以及第三导电层900构成有机发光二极管O4,此有机发光二极管O4即为图1中的有机发光二极管OLED。又,第四导电层1200的材质可为一透光或不透光的导电材质。
基于上述实施例可知,像素结构中的储存电容器C4可由第一子储存电容器C41、第二子储存电容器C42、第三子储存电容器C43以及第四子储存电容器C44彼此堆叠的方式实现,故可在具有良好的开口率的情况下有效提升储存电容器C4的电容值。
图10是本发明另一实施例的像素结构的剖面示意图。请参考图10,本实施例的像素结构与图8的像素结构相似,其类似的构件以相同的标号表示,且具有类似的功能,因此不再重复说明。二者主要差别之处在于:本实施例的连接部744e与电极图案540b重叠设置,且第三导电层900与连接部744e重叠设置。
详细来说,第三导电层900、第二电极延伸区742b、电极图案540b以及第二半导体图案240的电极区244重叠设置,且第三导电层900、第二电极延伸区742b、电极图案540b、第一半导体图案220的第二掺杂区224以及第二半导体图案240的电极区244具有相同电压。又,连接部744e与导电图案1300具有相同电压,且与电极区244、第二电极延伸区742b以及电极图案540b具有不同的电压。如此一来,第三导电层900、连接部744e、电极图案540b、导电图案1300以及第二半导体图案240的电极区244构成储存电容器C5,此储存电容器C5即为图1中的储存电容器Cst。储存电容器C5由电极图案540b与导电图案1300形成的第一子储存电容器C51、导电图案1300与电极区244形成的第二子储存电容器C52、电极图案540b与连接部744e形成的第三子储存电容器C53以及第三导电层900与连接部744e形成的第四子储存电容器C54并联而成。值得一提的是,本实施例的储存电容器C5的堆叠方式为具有相同电压的第三导电层900、电极图案540b以及第二半导体图案240的电极区244与具有另一相同电压的连接部744e与导电图案1300交错配置。
于形成图10的像素结构之后,若欲将此像素结构应用在有机发光显示面板,则可参考图11。请同时参照图10以及图11,在图10的像素结构上形成保护层1000、有机层1100以及第四导电层1200。保护层1000的开口1002中配置有机发光二极管的有机层1100。第四导电层1200配置在有机层1100以及保护层1000上。如此一来,第四导电层1200、有机层1100以及第三导电层900构成有机发光二极管O5,此有机发光二极管O5即为图1中的有机发光二极管OLED。又,第四导电层1200的材质可为一透光或不透光的导电材质。
基于上述实施例可知,像素结构中的储存电容器C5可由第一子储存电容器C51、第二子储存电容器C52、第三子储存电容器C53以及第四子储存电容器C54彼此堆叠的方式实现,故可在具有良好的开口率的情况下有效提升储存电容器C5的电容值。
图12是本发明又一实施例的像素结构的剖面示意图。请参考图12,本实施例的像素结构与图8的像素结构相似,其类似的构件以相同的标号表示,且具有类似的功能,因此不再重复说明。图8与图12二者主要差别之处在于:图12的实施例的保护层600f为一有机平坦层。
详细来说,保护层600f的材料例如为聚酯类(PET)、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类或其它合适的材料等,但不以此为限。第一电极722可经由保护层600f的开口602f与第一半导体图案220的第一掺杂区222电性连接,第二电极724可经由保护层600f的开口602f与第一半导体图案220的第二掺杂区224电性连接。第三导电层900、第二半导体图案240的电极区244、导电图案1300、电极图案540b以及第二电极延伸区742b构成储存电容器C6,此储存电容器C6即为图1中的储存电容器Cst。储存电容器C6由电极图案540b与导电图案1300形成的第一子储存电容器C61、导电图案1300与电极区244形成的第二子储存电容器C62、第二电极延伸区742b与导电图案1300形成的第三子储存电容器C63以及第三导电层900与导电图案1300形成的第四子储存电容器C64并联而成。
于形成图12的像素结构之后,若欲将此像素结构应用在有机发光显示面板,则可参考图13。请同时参照图12以及图13,在图12的像素结构上形成保护层1000、有机层1100以及第四导电层1200。第四导电层1200、有机层1100以及第三导电层900构成有机发光二极管O6,此有机发光二极管O6即为图1中的有机发光二极管OLED。又,第四导电层1200的材质可为一透光或不透光的导电材质。
基于上述实施例可知,像素结构中的储存电容器C6可由第一子储存电容器C61、第二子储存电容器C62、第三子储存电容器C63以及第四子储存电容器C64彼此堆叠的方式实现,故可在具有良好的开口率的情况下有效提升储存电容器C6的电容值。
图14是本发明再一实施例的像素结构的剖面示意图。请参考图14,本实施例的像素结构与图12的像素结构相似,其类似的构件以相同的标号表示,且具有类似的功能,因此不再重复说明。图14与图12二者主要差别之处在于:图14的实施例的连接部744g与电极图案540b重叠设置,且第三导电层900与连接部744g重叠设置。
详细来说,第三导电层900、第二电极742b、电极图案540b以及第二半导体图案240的电极区244重叠设置,且第三导电层900、第二电极延伸区742b、电极图案540b以及第二半导体图案240的电极区244具有相同电压。又,连接部744g与导电图案1300具有相同电压且与电极区244、第二电极延伸区742b以及电极图案540b具有不同的电压。如此一来,第三导电层900、连接部744g、电极图案540b、导电图案1300以及第二半导体图案240的电极区244构成储存电容器C7,此储存电容器C7即为图1中的储存电容器Cst。储存电容器C7由电极图案540b与导电图案1300形成的第一子储存电容器C71、导电图案1300与电极区244形成的第二子储存电容器C72、连接部744g与电极图案540b形成的第三子储存电容器C73以及第三导电层900与连接部744g形成的第四子储存电容器C74并联而成。值得一提的是,本实施例的储存电容器C7的堆叠方式为具有相同电压的第三导电层900、电极图案540b以及第二半导体图案240的电极区244,与具有另一相同电压的连接部744g与导电图案1300交错配置。
于形成图14的像素结构之后,若欲将此像素结构应用在有机发光显示面板,则可参考图15。请同时参照图14以及图15,在图14的像素结构上形成保护层1000、有机层1100以及第四导电层1200。保护层1000的开口1002中配置有机发光二极管的有机层1100。第四导电层1200配置在有机层1100以及保护层1000上。如此一来,第四导电层1200、有机层1100以及第三导电层900构成有机发光二极管O7,此有机发光二极管O7即为图1中的有机发光二极管OLED。又,第四导电层1200的材质可为一透光或不透光的导电材质。
基于上述实施例可知,像素结构中的储存电容器C7可由第一子储存电容器C71、第二子储存电容器C72、第三子储存电容器C73以及第四子储存电容器C74彼此堆叠的方式实现,故可在具有良好的开口率的情况下有效提升储存电容器C7的电容值。
综上所述,本发明的像素结构的储存电容器是由多个电极或导电图案以彼此堆叠的方式实现,故可在具有良好的开口率的情况下有效提升储存电容器的电容值。再者,本发明的像素结构的储存电容器与主动元件可以相同膜层实现,故在不增加制程步骤的情况下,即可达到有效提升储存电容器的电容值的目的。进一步而言,当增加配置一导电图案于第一电容介电图案以及第二电容介电图案之间、增加配置保护层第四导电层于第二导电层上、或使具有相同电压的第四导电层、第一电极以及第二半导体图案的电极区与具有另一相同电压的连接部与导电图案交错配置,则可达到增加储存电容器的电容值的目的。
虽然本发明已以实施例公开如上,但其并非用以限定本发明,任何所属技术领域的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与修改,故本发明的保护范围当视后附的权利要求书保护范围所界定者为准。

Claims (11)

1.一种像素结构,其特征在于,包括:
一金属氧化物半导体层,包括一第一半导体图案以及一第二半导体图案,其中该第一半导体图案包括一第一掺杂区、一第二掺杂区以及一通道区,其中该第一掺杂区及该第二掺杂区分别位于该通道区的两侧,该第二半导体图案包含一接触区及一电极区;
一第一绝缘层,包括一第一栅极绝缘图案以及一第一电容介电图案,该第一栅极绝缘图案位于该第一半导体图案上,该第一电容介电图案位于该第二半导体图案上;
一第二绝缘层,包括一第二栅极绝缘图案以及一第二电容介电图案,该第二栅极绝缘图案位于该第一栅极绝缘图案上,该第二电容介电图案位于该第一电容介电图案上;
一第一导电层,包括一栅极以及一电极图案,该栅极位于该第二栅极绝缘图案上,该电极图案位于该第二电容介电图案上,其中该第一半导体图案的该第一电极第一掺杂区及该第二电极第二掺杂区被裸露出,该第二半导体层的该接触区被裸露出;
一保护层,覆盖该金属氧化半导体层以及该第一导电层,且该保护层具有一第一开口暴露出第二电极、一第二开口暴露出该第一电极、一第三开口暴露出该接触区及一第四开口暴露出该电极图案;
一第二导电层,位于该保护层上,该第二导电层包括一第一电极、一第二电极以及与该第二电极连接的一第二电极,该第一电极透过该第一开口与该第一半导体图案的该第一掺杂区电性连接,该第二电极透过该第二开口与该第一半导体图案的该第二掺杂区电性连接,该第二电极透过该第三开口与该第二半导体图案的该接触区电性连接,且该第二电极与该电极图案部分重叠设置,其中该栅极、该第一半导体图案、该第一电极以及该第二电极构成一主动元件,且该第二半导体图案与该电极图案部分重叠且耦合而成一第一储存电容,以及该电极图案与该第二电极部分重叠且耦合而成一第二储存电容器;以及
一像素电极,与该第二电极电性连接。
2.如权利要求1所述的像素结构,其特征在于,该保护层为一无机介电层。
3.如权利要求1所述的像素结构,其特征在于,该第二导电层还包括一连接部,该连接部经由该保护层的该第四开口与该电极图案电性连接。
4.如权利要求1所述的像素结构,其特征在于,还包括一导电图案,设置在该第二半导体图案上方,且夹于该第一电容介电图案以及该第二电容介电图案之间,该第二半导体图案和该导电图案部分重叠且耦合而成一第三储存电容;以及该导电图案和该电极图案部分重叠且耦合而成一第四储存电容器。
5.如权利要求1所述的像素结构,其特征在于,该保护层为一无机介电层。
6.如权利要求1所述的像素结构,其特征在于,该保护层为一有机平坦层。
7.一种像素结构,其特征在于,包括:
一金属氧化物半导体层,包括一第一半导体图案以及一第二半导体图案,其中该第一半导体图案包括一第一掺杂区、一第二掺杂区以及一通道区,其中该第一掺杂区及该第二掺杂区分别位于该通道区的两侧,该第二半导体图案包含一接触区及一电极区;
一第一绝缘层,包括一第一栅极绝缘图案以及一第一电容介电图案,该第一栅极绝缘图案位于该第一半导体图案上,该第一电容介电图案位于该第二半导体图案上;
一第二绝缘层,包括一第二栅极绝缘图案以及一第二电容介电图案,该第二栅极绝缘图案位于该第一栅极绝缘图案上,该第二电容介电图案位于该第一电容介电图案上;
一导电图案,设置在该第二半导体图案上方,且夹于该第一电容介电图案以及该第二电容介电图案之间;
一第一导电层,包括一栅极以及一电极图案,该栅极位于该第二栅极绝缘图案上,该电极图案位于该第二电容介电图案上,其中,该第一半导体图案的该第一掺杂区及该第二掺杂区被裸露出,该第二半导体层的该接触区被裸露出;
一保护层,覆盖该金属氧化半导体层以及该第一导电层,且该保护层具有第一开口暴露出第二电极、第二开口暴露出该第一电极、第三开口暴露出该接触区及第四开口暴露出该第一电极;
一第二导电层,位于该保护层上,该第二导电层包括一第一电极、一第二电极,该第一电极透过该第一开口与该第一半导体图案的该第一掺杂区电性连接,该第二电极透过该第二开口与该第一半导体图案的该第二掺杂区电性连接,其中该栅极、该第一半导体图案、该第一电极以及该第二电极构成一主动元件,该第二电极透过该第三开口与该第二半导体图案的该接触区电性连接,且该第二半导体图案与该导电图案部分重叠且耦合而成一储存电容,以及该导电图案与该电极图案部分重叠且耦合成另一储存电容器;以及
一像素电极,与该第二电极电性连接。
8.如权利要求7所述的像素结构,其特征在于,该电极图案与该第二电极透过第三开口电性连接。
9.如权利要求7所述的像素结构,其特征在于,该第二导电层还包括一第二电极,该第二电极与该第二电极及该电极图案电性绝缘且与该电极图案部分重叠设计,并且该第二电极与该导电图案电性连接。
10.如权利要求7所述的像素结构,其特征在于,该保护层为一无机介电层。
11.如权利要求7所述的像素结构,其特征在于,该保护层为一有机平坦层。
CN201510594200.9A 2015-08-06 2015-09-17 像素结构 Active CN105161509B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104125616 2015-08-06
TW104125616A TWI552322B (zh) 2015-08-06 2015-08-06 畫素結構

Publications (2)

Publication Number Publication Date
CN105161509A CN105161509A (zh) 2015-12-16
CN105161509B true CN105161509B (zh) 2018-03-23

Family

ID=54802323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510594200.9A Active CN105161509B (zh) 2015-08-06 2015-09-17 像素结构

Country Status (3)

Country Link
US (1) US9728592B2 (zh)
CN (1) CN105161509B (zh)
TW (1) TWI552322B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018106101A (ja) * 2016-12-28 2018-07-05 株式会社ジャパンディスプレイ 表示装置
KR102490895B1 (ko) * 2017-12-14 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
JP7019459B2 (ja) * 2018-03-02 2022-02-15 株式会社ジャパンディスプレイ 表示装置
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
JP7204429B2 (ja) * 2018-11-06 2023-01-16 キヤノン株式会社 表示装置および電子機器
TWI680603B (zh) * 2018-11-12 2019-12-21 友達光電股份有限公司 畫素陣列基板
WO2020140228A1 (zh) * 2019-01-03 2020-07-09 京东方科技集团股份有限公司 显示背板及其制造方法、显示面板和显示装置
JP7166935B2 (ja) * 2019-01-08 2022-11-08 株式会社ジャパンディスプレイ 表示装置
CN111613610A (zh) * 2019-02-25 2020-09-01 昆山工研院新型平板显示技术中心有限公司 微发光二极管像素单元器件结构、制备方法及显示面板
CN112542543B (zh) * 2019-09-20 2023-04-07 云谷(固安)科技有限公司 一种电容器和显示面板
CN111816686B (zh) * 2020-07-24 2023-05-23 合肥京东方卓印科技有限公司 一种显示基板及其制作方法、显示面板
CN113097225B (zh) * 2021-03-19 2022-12-23 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373792A (zh) * 2007-08-22 2009-02-25 三星Sdi株式会社 薄膜晶体管、有机发光二极管显示装置及其制造方法
CN101789443A (zh) * 2010-03-08 2010-07-28 友达光电股份有限公司 像素结构及其制造方法以及电子装置的制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW415109B (en) * 1999-04-01 2000-12-11 Hannstar Display Corp Structure and fabrication of thin-film transistor (TFT) array
JP4700156B2 (ja) * 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
GB2381658B (en) * 2001-07-25 2004-03-03 Lg Philips Lcd Co Ltd Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof
KR100834346B1 (ko) * 2001-12-28 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자
US6835954B2 (en) * 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
JP2004151546A (ja) * 2002-10-31 2004-05-27 Sharp Corp アクティブマトリクス基板および表示装置
TWI226712B (en) 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
US7773139B2 (en) 2004-04-16 2010-08-10 Apple Inc. Image sensor with photosensitive thin film transistors
US20060065894A1 (en) * 2004-09-24 2006-03-30 Jin-Goo Jung Thin film transistor array panel and manufacturing method thereof
KR100689316B1 (ko) * 2004-10-29 2007-03-08 엘지.필립스 엘시디 주식회사 유기전계발광다이오드소자 및 그 제조방법
US7675582B2 (en) 2004-12-03 2010-03-09 Au Optronics Corporation Stacked storage capacitor structure for a thin film transistor liquid crystal display
TWI351764B (en) 2007-04-03 2011-11-01 Au Optronics Corp Pixel structure and method for forming the same
TWI339443B (en) * 2007-04-13 2011-03-21 Au Optronics Corp A pixel and a storage capacitor of the pixel and a method of forming thereof
TWI353063B (en) * 2007-07-27 2011-11-21 Au Optronics Corp Photo detector and method for fabricating the same
TWI334228B (en) * 2007-09-27 2010-12-01 Au Optronics Corp Array substrate for liquid crystal display and method for fabricating thereof
CN101656233B (zh) * 2008-08-22 2012-10-24 群康科技(深圳)有限公司 薄膜晶体管基板的制造方法
KR101309863B1 (ko) * 2009-12-14 2013-09-16 엘지디스플레이 주식회사 발광 표시 장치 및 그 제조 방법
KR101701212B1 (ko) * 2010-08-11 2017-02-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN102576711B (zh) * 2010-09-21 2015-12-16 株式会社日本有机雷特显示器 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
TWI453516B (zh) 2011-07-13 2014-09-21 Au Optronics Corp 畫素結構及其製作方法
KR20130111872A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN104335353B (zh) * 2012-06-06 2017-04-05 株式会社神户制钢所 薄膜晶体管
KR20140032155A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
TWI489191B (zh) * 2012-09-20 2015-06-21 Au Optronics Corp 畫素結構及薄膜電晶體
TWI518916B (zh) * 2013-03-25 2016-01-21 友達光電股份有限公司 畫素結構的製造方法及其結構
TWI523217B (zh) * 2013-09-12 2016-02-21 友達光電股份有限公司 畫素結構
TWI534993B (zh) * 2013-09-25 2016-05-21 友達光電股份有限公司 無機發光二極體之畫素結構
CN103728801A (zh) * 2013-12-27 2014-04-16 深圳市华星光电技术有限公司 像素结构及具有该像素结构的液晶显示面板
TWI535034B (zh) * 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
TWI539592B (zh) * 2014-05-22 2016-06-21 友達光電股份有限公司 畫素結構

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373792A (zh) * 2007-08-22 2009-02-25 三星Sdi株式会社 薄膜晶体管、有机发光二极管显示装置及其制造方法
CN101789443A (zh) * 2010-03-08 2010-07-28 友达光电股份有限公司 像素结构及其制造方法以及电子装置的制造方法

Also Published As

Publication number Publication date
CN105161509A (zh) 2015-12-16
US20170040394A1 (en) 2017-02-09
US9728592B2 (en) 2017-08-08
TW201707195A (zh) 2017-02-16
TWI552322B (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
CN105161509B (zh) 像素结构
US20220291776A1 (en) Flexible touch panel and flexible display device
CN106816457B (zh) 一种触控显示面板及其制作方法、触控显示装置
CN108400149A (zh) 显示装置
CN105280679B (zh) 有机电致发光装置
CN103258840B (zh) 显示面板及制造具有触摸感应界面的显示面板的方法
CN103811675B (zh) 柔性有机电致发光装置及其制造方法
CN104865762B (zh) 像素结构及显示面板
CN102820317B (zh) 有机电致发光显示器及其制造方法
CN109786430A (zh) 一种柔性显示面板及显示装置
CN106814912A (zh) 一种压力触控传感器、显示装置及其驱动方法
CN104679369A (zh) 包括触摸传感器的柔性显示装置
CN110034159A (zh) 显示装置
CN106057845A (zh) 显示装置
CN109087922A (zh) 阵列基板及其制作方法、显示面板
CN104750284A (zh) 一种触控显示装置及其制备方法
CN103579532A (zh) 有机发光二极管显示装置及其制造方法
KR20100007717A (ko) 유기 발광 디스플레이 장치
CN109725764A (zh) 具有触摸传感器的显示装置
CN102569665A (zh) 有机发光显示装置及其制造方法
CN102456696A (zh) 显示装置及其制造方法
CN107403817A (zh) 显示装置
CN104350533A (zh) 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法
CN105655378A (zh) 一种阵列基板和oled显示面板、制备方法及显示装置
CN104064679A (zh) 像素结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant