CN104900609B - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN104900609B
CN104900609B CN201410127108.7A CN201410127108A CN104900609B CN 104900609 B CN104900609 B CN 104900609B CN 201410127108 A CN201410127108 A CN 201410127108A CN 104900609 B CN104900609 B CN 104900609B
Authority
CN
China
Prior art keywords
conductive
hole
encapsulating structure
electronic building
conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410127108.7A
Other languages
English (en)
Other versions
CN104900609A (zh
Inventor
陈大容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Electronics International Singapore Pte Ltd
Original Assignee
Delta Electronics International Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics International Singapore Pte Ltd filed Critical Delta Electronics International Singapore Pte Ltd
Publication of CN104900609A publication Critical patent/CN104900609A/zh
Application granted granted Critical
Publication of CN104900609B publication Critical patent/CN104900609B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明关于一种封装结构，包含绝缘层、至少一电子组件、一第一导电层、一第二导电层及至少一导热部件。绝缘层具有至少一导电通孔及至少一第二导电通孔。第一导电层设置于绝缘层的顶面上且与至少一第一导电通孔连接而导通。第二导电层设置于绝缘层的底面上且与至少一第二导电通孔连接而导通。电子组件内埋于绝缘层内，且具有多个导接端，导接端通过至少一第一导电通孔及至少一第二导电通孔与第一导电层及第二导电层相导通。至少一导热部件部分内埋于绝缘层内且设置于电子组件的至少一侧边，用以传导电子组件产生的热能至封装结构的外部。

Description

封装结构
技术领域
本发明关于一种封装结构，尤指一种将导热部件部分内埋，以通过导热部件提升散热效率的封装结构。
背景技术
近年来随着可携式电子产品的蓬勃发展，各类相关产品逐渐朝向高密度、高性能以及轻、薄、短、小的趋势发展。再者，许多电子产品的内部电路已朝模块化发展，以使许多功能整合在一电路模块中。以常见的电路模块例如电源模块(power module)为例，其包括例如直流-直流转换器(DC to DC converter)、直流-交流转换器(DC to AC converter)或交流-直流转换器(AC to DC converter)等等，且通常将例如电容器、电阻器、电感、变压器、二极管、晶体管等电子组件整合为电源模块，进而可将电源模块安装于主板或系统电路板上。
目前电源模块的封装结构大致上分为三种，第一种即为单列插式(Single inLine)封装结构，其主要将所有的有源及无源组件设置于印刷电路板(PCB)或是类似的基板上，再利用导线架(Lead frame)于此封装结构的侧边构成引脚。此种单列插式封装结构虽然封装制程容易，只需将电子组件摆放上去再通过焊接即可完成，且由于单列插式封装结构面积较大，因此对热的耐受性及散热性较好，然而单列插式封装结构所设置的有源组件，都是已经封装后的组件，再加上所放置的印刷电路板或类似基板上须有线路的设计面积及各组件间的安全距离，导致整体面积相当大，因此占据了电子产品内极大的空间。此外，由于所有的有源组件都需封装制程，且单列插式封装结构所需的面积又大，故整体成本高。更甚者，单列插式封装结构需以人工方式将其插件于例如主板上，无法以自动机台进行放置，因此将花费许多人力成本。
第二种封装结构即为平面栅格阵列(Land Grid Array;LGA)封装结构，其将相关电子组件及线路先设计在印刷电路板上，而后再以封胶方式(Molding)封装，并于印刷电路板的背面设置许多接触垫(Contact Pad)，以提供对外的电性连接。此平面栅格阵列封装结构由于印刷电路板的背面任何位置都可设计成对外的信号连接点，因此可将信号连接线所需的设计面积减至最少，且印刷电路板上可进行高密度的电子组件摆放，所以整体体积相对较小，制程简单，成本较低，此外，还可以表面安装技术(Surface Mounting Technology，SMT)方式自动将平面栅格阵列封装结构安装于主板上。然而因电子组件摆放在印刷电路板的同一层，故组件与组件之间的线路连接距离仍然太长，导致线阻高，且较易产生寄生效应，进而影响电特性，此外，平面栅格阵列封装结构仅能进行单边散热，散热效率并不佳。
第三种封装结构则为球栅阵列(BALL GRID ARRAY;BGA)封装结构，其封装方式类似于平面栅格阵列封装，唯一不同为球栅阵列封装结构于信号的输出点加了焊接锡球的设计。而此球栅阵列封装结构因其封装结构上已有可焊接的锡球，因此不需印刷锡膏而只印助焊剂即可进行焊接，故相较于平面栅格阵列封装结构，还可避免焊接不良的情况产生。然由于锡球的制程较为繁琐且费用较高，导致球栅阵列封装结构的成本高于平面栅格阵列封装，且其散热效率也不佳。
因此，如何发展一种可改善上述现有技术缺陷的封装结构，实为相关技术领域者目前所迫切需要解决的问题。
发明内容
本发明的主目的为提供一种封装结构，以使电子组件运作时所产生的热能可分别通过导电层以及导热部件而以垂直及水平方向传导至封装结构的外部，以解决现有封装结构成本较高，且散热效率不佳等缺陷。
本发明的另一目的在于提供一种封装结构，其可以较低成本方式实现高积密度电子组件封装，可提升散热效率，且可应用于表面安装技术。
为达上述目的，本发明提供一种封装结构，包含绝缘层、至少一电子组件、一第一导电层、一第二导电层及至少一导热部件。绝缘层具有至少一第一导电通孔及至少一第二导电通孔。第一导电层设置于绝缘层的顶面上，且与对应的至少一第一导电通孔连接而导通。第二导电层设置于绝缘层的底面上，且与对应的至少一第二导电通孔连接而导通。电子组件内埋于绝缘层内，且具有多个导接端，其中导接端通过至少一第一导电通孔及至少一第二导电通孔与第一导电层及第二导电层相导通。至少一导热部件内埋于绝缘层内，且设置于电子组件的至少一侧边，其中至少一传导部件部分外露于绝缘层，用以传导电子组件产生的热能至封装结构的外部。
根据本发明的一种实施方式，其中该绝缘层具有一第一侧面及一第二侧面，该第一侧面与该第二侧面相对，且该至少一导热部件部分外露于该绝缘层的该第一侧面或该第二侧面。
根据本发明的另一种实施方式，其中该至少一第一导电通孔位于该绝缘层中，并暴露于该绝缘层的顶面且与该第一导电层相接触，且该至少一第二导电通孔位于该绝缘层中并暴露于该绝缘层的底面且与该第二导电层相接触。
根据本发明的另一种实施方式，其中该至少一电子组件位于该至少一第一导电通孔以及该至少一第二导电通孔之间。
根据本发明的另一种实施方式，其中该第一导电层包括至少一个第一导电图形，该第二导电层包括至少一个第二导电图形。
根据本发明的另一种实施方式，其中该至少一第一导电图形与该至少一第一导电通孔相连接而导通，且该至少一第二导电图形与该至少一第二导电通孔相连接而导通。
根据本发明的另一种实施方式，其中该电子组件具有一上表面及一下表面，其中位于该电子组件的该上表面的每一个该导接端通过对应的该第一导电通孔与对应的该第一导电图形导通，且位于该电子组件的该下表面的每一个该导接端通过对应的该第二导电通孔与对应的该第二导电图形的导通。
根据本发明的另一种实施方式，其中该绝缘层还具有一第三导电通孔，该第三导电通孔的一端与对应的该第一导电图形及对应的该第二导电图形其中的一相连接，该第三导电通孔的另一端与对应的该至少一导热部件相连接。
根据本发明的另一种实施方式，其中该至少一导热部件包括多个导热部件，该多个导热部件之间彼此独立而隔离。
根据本发明的另一种实施方式，其中该绝缘层还具有一第四导电通孔及一第五导电通孔，该第四导电通孔的一端与对应的该第一导电图形相连接，该第四导电通孔的另一端与对应的该至少一导热部件相连接，该第五导电通孔的一端与对应的该第二导电图形相连接，该第五导电通孔的另一端与对应的该至少一导热部件相连接。
根据本发明的另一种实施方式，其更包括至少一导脚，设置与连接于对应的该第一导电图形上。
根据本发明的另一种实施方式，其中该至少一电子组件包括多个电子组件，且该至少一导热部件包括多个导热部件，任两个相邻的该导热部件之间设置一个该电子组件。
根据本发明的另一种实施方式，其中该至少一导热部件由具导电及导热特性的一金属材质的导线架或具导热特性的一陶瓷基板所构成。
根据本发明的另一种实施方式，其还包括一散热装置，该散热装置与该第二导电层相邻地外接于该封装结构的一侧。
根据本发明的另一种实施方式，其中该散热装置为有源式散热装置或无源式散热装置。
根据本发明的另一种实施方式，其还包括一绝缘散热层，设置于该第二导电层与该散热装置之间。
根据本发明的另一种实施方式，其还包括一金属层，设置该绝缘散热层与该散热装置之间。
根据本发明的另一种实施方式，其中该电子组件为无源组件或有源组件。
根据本发明的另一种实施方式，其中该电子组件为芯片、整合性功率组件、金属氧化物半导体场效晶体管、绝缘栅双极性晶体管、二极管、电容、电阻、电感或保险丝。
附图说明
图1为本发明第一实施例的封装结构的剖面结构示意图。
图2A为本发明第二实施例的封装结构的剖面结构示意图。
图2B为图2A所示的封装结构的散热方向示意图。
图2C为图2A所示的封装结构的一变化例。
图3为本发明第三实施例的封装结构的剖面结构示意图。
图4为本发明第四实施例的封装结构的剖面结构示意图。
图5为本发明第五实施例的封装结构的剖面结构示意图。
图6为本发明第六实施例的封装结构的剖面结构示意图。
【符号说明】
1、2、3、4、5、6：封装结构
10：绝缘层
101：顶面
102：底面
103：第一导电通孔
104：第二导电通孔
105：第三导电通孔
106：第一侧面
107：第二侧面
108：第四导电通孔
109：第五导电通孔
11、11a、11b、11c：电子组件
110：导接端
111：上表面
112：下表面
12：第一导电层
120：第一导电图形
13：第二导电层
130：第二导电图形
14：导热部件
30：绝缘散热层
31：散热装置
40：金属层
60：导脚
具体实施方式
体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的方式上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当作说明的用，而非架构于限制本发明。
图1为本发明较佳实施例的封装结构的剖面结构示意图。如图1所示，本发明的封装结构1可应用于表面安装型的电子组件模块，且包含一绝缘层10、一电子组件11、一第一导电层12、一第二导电层13及至少一导热部件14。其中绝缘层10具有多个第一导电通孔(via)103及多个第二导电通孔104。第一导电层12设置于绝缘层10的顶面101上，且暴露部分的绝缘层10的顶面101。再者，第一导电层12与第一导电通孔103连接而导通。第二导电层13设置于绝缘层10的底面102上，且暴露部份的绝缘层10的底面102。再者，第二导电层13与第二导电通孔104连接而导通。电子组件11内埋于绝缘层10内，且具有多个导接端110，其中位于电子组件11的一上表面111的导接端110与第一导电通孔103相连接而导通且位于电子组件11的一下表面112的导接端110与第二导电通孔104相连接而导通。因此，通过多个导接端110、第一导电通孔103及第二导电通孔104，电子组件11与第一导电层12及第二导电层13相导通。导热部件14，例如图1所示的多个导热部件14，内埋于绝缘层10内，且设置于电子组件11的至少一侧边，其中每一导热部件14部分外露于绝缘层10，用以传导电子组件11产生的热能至封装结构1的外部。
于本实施例中，绝缘层10的材质(可为但不限于)例如是树脂或是其他具高热传导数的绝缘材料。再者，第一导电通孔103位于绝缘层10中，并暴露于绝缘层10的顶面101且与第一导电层12相接触;第二导电通孔104位于该绝缘层10中，并暴露于绝缘层10的底面102且与第二导电层13相接触。多个第一导电通孔103及多个第二导电通孔104的形成方式可先以例如但不限于激光钻孔、机械钻孔或是光刻(Photolithography)成孔方式于绝缘层10中形成多个孔洞，的后再于该多个孔洞中以例如但不限于填充或电镀方式将导电物质形成于该多个孔洞中，以形成多个第一导电通孔103及多个第二导电通孔104。
第一导电层12及第二导电层13可分别以例如蚀刻方式而形成一个或是多个彼此独立且隔离的第一导电图形120及第二导电图形130，例如图1所示，第一导电层12利用蚀刻方式而形成两个彼此独立且隔离的第一导电图形120，第二导电层13以蚀刻方式形成一个第二导电图形130，该第一导电图形120与对应的第一导电通孔103相连接而导通，第二导电图形130与对应的第二导电通孔104相连接而导通。
于一些实施例中，第一导电层12以及第二导电层13(可为但不限于)例如是由铜或其他导电材料所构成，并分别以例如电镀或沉积方式形成于绝缘层10的顶面101及底面102上。第一导电图形120以及第二导电图形130可分别作为封装结构1的接触垫，以使封装结构1可利用表面安装技术设置于一系统电路板(未图标)上。
于本实施例中，电子组件11可为有源组件或是无源组件，例如但不限于芯片、整合性功率组件、金属氧化物半导体场效晶体管(MOSFET)、绝缘栅双极性晶体管(Insulated-gate bipolar transistor，IGBT)、二极管(Diode)、电容、电阻、电感或保险丝等。电子组件11内埋于绝缘层10内，且位于多个第一导电通孔103以及多个第二导电通孔104之间。位于电子组件11的上表面111的导接端110通过第一导电通孔103而与对应的第一导电图形120相连接而导通。电子组件11的下表面112的导接端110通过第二导电通孔104与对应的第二导电图形130的相连接而导通。因此，第一导电图形120以及第二导电图形130可作为封装结构1的接触垫，借此使封装结构1可以表面安装技术安装于一系统电路板上，此时电子组件11的多个导接端110便可分别通过对应的第一导电图形120及第二导电图形130而与系统电路板上的线路或其它电子组件等电性连接。
于一实施例中，电子组件11以金属氧化物半导体场效晶体管为较佳，如图1所示，电子组件11具有三个导接端110，亦即分别为栅极、源极及漏极，其中栅极、源极及漏极的任二者设置于电子组件11的上表面111，栅极、源极及漏极的另一者设置于电子组件11的下表面112。
于本实施例中，两个导热部件14内埋于绝缘层10内，且分别设置于电子组件11的至少一侧边，例如图1所示，两个导热部件14(可为但不限于)例如是设置于电子组件11的水平相对两侧，两个导热部件14分别部分外露于绝缘层10的第一侧面106及第二侧面107，其中第一侧面106与第二侧面107相对，用以当电子组件11运作时，将电子组件11产生并传导至绝缘层10的热能传导至封装结构1的外部。于一些实施例中，多个导热部件14可由金属材质的同一导线架(Lead frame)所构成，借此多个导热部件14不但可具有导热特性，还可因金属材质而具有导电特性，又于电子组件11的四侧面上，可设置至少一个导热部件14，可将电子组件11的热以水平方向导出。此外，多个导热部件14并不局限于由导线架所构成，也可为具导热特性的陶瓷基板(ceramic substrate)所构成。当然导热部件14也可为其它导热特性佳的材质所构成。
于一些实施例中，多个导热部件14之间彼此独立而隔离，换言之，即多个导热部件14之间并不具有相互导通的关系。此外，导热部件14、第一导电层12及第二导电层13的厚度并不局限，可依内埋于绝缘层10内的电子组件11的厚度以及封装结构1的散热需求来改变。
当本实施例的封装结构1的电子组件11开始运作并产生热能时，由于电子组件11的导接端110通过对应的第一导电通孔103及/或第二导电通孔104而与对应的第一导电图形120及/或第二导电图形130相导通，因此电子组件11的导接端110、对应的第一导电通孔103及/或第二导电通孔104及对应的第一导电图形120及/或第二导电图形130之间可形成导电及导热路径，故电子组件11所产生的热能可由第一导电图形120、第二导电图形130而传导至封装结构1的外部的上方及下方。此外，由于电子组件11至少一侧边设置有导热部件14，例如图1所示的电子组件11，于其水平相对两侧各自设置一导热部件14，因此电子组件11运作时所产生的热能也可通过两导热部件14而传导至封装结构1的第一侧面106及第二侧面107外，如此一来，电子组件11的热能可以垂直及水平方向的具较低热阻的热传导路径传导至封装结构1的外部，故可大幅提升封装结构1的散热效率。此外，由于本发明的封装结构1具有分别设置于绝缘层10的顶面101的第一导电层12以及设置于绝缘层10的底面102的第二导电层13，使得封装结构1可利用第一导电层12及第二导电层13作为接触垫及热传导路径，借此使封装结构1具有双边电性连接及双边散热功能。更甚者，本发明的电子组件11直接内埋于绝缘层10内，并利用第一导电通孔103及第二导电通孔104使电子组件11的导接端110与第一导电图形120以及第二导电图形130相导通，并无需如一般封装结构必需利用黏晶(die attachment)步骤来封装电子组件，故本发明的封装结构1可降低成本并提升使用寿命。更甚者，由于本发明的封装结构1将导热部件14内埋于绝缘层10内，并通过例如导线架来构成导热部件14，因此也可加强封装结构1的整体机械强度，并防止封装结构1的变形。
以下将进一步说明本发明图1所示的封装结构的各种可能变化例，且由于以下图式中所示的封装结构的整体结构及组件特征相似于图1所示的封装结构，故仅以相同符号表示组件结构、连接关系及功用相同，而不再赘述。
图2A为本发明第二实施例的封装结构的剖面结构示意图，图2B为图2A所示的封装结构的散热方向示意图。相较于图1所示的第一实施例，本实施例的封装结构2的绝缘层10还具有至少一第三导电通孔105，第三导电通孔105的第一端与第一导电层12相连接，第三导电通孔105的第二端与对应的导热部件14相连接，用以当电子组件11所产生的热能传导至第一导电层12时，可通过第三导电通孔105进一步将热能传导至导热部件14，因此电子组件11的热能便如图2B中所标示的箭头方向传导至封装结构1的外部，以提升散热效率。当然，本实施例也可略作变化，如图2C所示，第三导电通孔105的第一端与第二导电层13相连接，第三导电通孔105的第二端与对应的导热部件14相连接，用以当电子组件11所产生的热能传导至第二导电层13时，可通过第三导电通孔105进一步将热能传导至导热部件14，以提升散热效率。另外，第三导电通孔105的形成方式相同于第一导电通孔103及第二导电通孔104，于此不再赘述。
于本实施例中，多个导热部件14由金属材料制成，且多个导热部件14之间彼此独立而隔离，换言之，多个导热部件14之间并不具有相互导通的关系。于本实施例中，封装结构2的绝缘层10还具有至少一第四导电通孔108及至少一第五导电通孔109。第四导电通孔108的第一端与对应的第一导电图形120相连接，第四导电通孔108的第二端与对应的导热部件14相连接，第五导电通孔109的第一端与对应的第二导电图形130相连接，第五导电通孔109的第二端与对应的导热部件14相连接。通过第四导电通孔108、第五导电通孔109及导热部件14所形成导热路径可有效提升散热效率，且可将第二导电图形130与对应的第一导电图形120导接，以利于双边或单边导接的应用。因此，本实施例的封装结构2具有双边电性连接及四边散热功能。第四导电通孔108与第五导电通孔109的形成方式相同于第一导电通孔103及第二导电通孔104，于此不再赘述。
图3为本发明第三实施例的封装结构的剖面结构示意图。相较于图1所示的第一实施例，本实施例的封装结构3还可具一绝缘散热层30以及外接的一散热装置31。散热装置31与第二导电层13相邻地外接于封装结构3的一侧，用以加强第二导电层13的散热效率。
于一些实施例中，散热装置31可为无源式散热装置，例如由金属或陶瓷等物质所构成散热鳍片(heat sink)，但不以此为限，也可为有源式散热装置，例如冷却水(coolingwater)散热装置或是热管(heat pipe)散热装置。
绝缘散热层30设置于第二导电层13的外部表面上而包覆第二导电层13，且与散热装置31相接，绝缘散热层30用以提供与第二导电层13相导通的电子组件11的导接端110及散热装置31之间的绝缘效果，且使第二导电层13所接收到的热能可传导至散热装置31。于一些实施例中，当封装结构3应用于高电压的场合时，绝缘散热层30还可防止漏电及跳火现象。
图4为本发明第四实施例的封装结构的剖面结构示意图。相较于图3所示的第三实施例，本实施例的封装结构4还可具有一金属层40，设置绝缘散热层30的外表面上且与外接的散热装置31相接，其可将由绝缘散热层30所传来的热能均匀传导至散热装置31上，以加强散热效果。
图5为本发明第五实施例的封装结构的剖面结构示意图。相较于图3所示的第三实施例，本实施例的封装结构5可包括多个相同或不同的电子组件11，例如图5中的个电子组件11a、11b、11c，且每一个电子组件11的导接端110的数量视该电子组件11的种类而有所不同，例如当电子组件11a为金氧半导体场效晶体管(MOSFET)时，则具有三个导接端110，亦即如图5所示的电子组件11a。当电子组件11为电容、电阻或二极管等，则具有两个导接端110，亦即如图5所示的为二极管的电子组件11b，及为电容或电阻的电子组件11c。当然，封装结构5内的多个电子组件11并不局限于图5所示，可依实际需求来搭配设置。
此外，由图5所示可知，为了使多个电子组件11中的每一电子组件11的水平相对两侧皆存在导热部件14，使每一电子组件11皆可通过水平相对两侧的导热部件14来进行散热，因此任两个相邻的导热部件14之间可设置一电子组件11。
图6为本发明第六实施例的封装结构的剖面结构示意图。相较于图5所示的第五实施例，本实施例的封装结构6还具有由金属所构成的至少一导脚(pin)60，该导脚60设置且连接于对应的第一导电层12的第一导电图形120上，其设置方式(可为但不限于)例如是焊锡焊接、超音波焊接、热压焊接、电热焊接或机械嵌入等，借此封装结构6便可利用导脚60插接于系统电路板上，而当导脚60插接于系统电路板上时，也可利用焊接方式固定于系统电路板上。
综上所述，本发明提供一种封装结构，其通过导电通孔分别连接内埋于绝缘层的电子组件的导接端以及设置于绝缘层的表面的导电层之间，而导热部件亦部分内埋于绝缘层并设置于电子组件的至少一侧边，例如设置于电子组件的水平相对两侧，使电子组件运作时所产生的热能可分别通过导电层以及导热部件而以垂直及水平方向的热传导路径传导至封装结构的外部，以提升封装结构的散热效率。此外，本发明的封装结构具有分别设置于绝缘层的顶面的第一导电层以及设置于绝缘层的底面及第二导电层，使得封装结构可具有双边电性连接功能及多边散热功能。更甚者，本发明的电子组件直接内埋于绝缘层内，并利用第一导电通孔及第二导电通孔使电子组件的导接端与第一导电图形以及第二导电图形相导通，故本发明的封装结构可降低成本并提升使用寿命。再者，本发明的封装结构将导热部件内埋于绝缘层内，并通过导线架来构成导热部件，因此也可加强封装结构的整体机械强度，并防止封装结构的变形。
本发明得由本领域技术人员任施匠思而为诸般修饰，然皆不脱如附权利要求请求保护的专利范围。

Claims (18)

1.一种封装结构，包含：
一绝缘层，具有至少一第一导电通孔及至少一第二导电通孔；
一第一导电层，设置于该绝缘层的一顶面上，且与该至少一第一导电通孔连接而导通，其中该第一导电层包括至少一个第一导电图形，该至少一第一导电图形与该至少一第一导电通孔相连接而导通，且该至少一第一导电图形用以作为该封装结构的一接触垫；
一第二导电层，设置于该绝缘层的一底面上，且与对该至少一第二导电通孔连接而导通；
至少一电子组件，内埋于该绝缘层内，且具有多个导接端，其中该多个导接端通过该至少一第一导电通孔及该至少一第二导电通孔而与该第一导电层及该第二导电层相导通；以及
至少一导热部件，内埋于该绝缘层内，且设置于该至少一电子组件的至少一侧边，该至少一导热部件部分外露于该绝缘层，以传导该至少一电子组件产生的热能至该封装结构的外部，其中该至少一导热部件包括多个导热部件，该多个导热部件之间彼此独立而隔离；
其中该电子组件具有一上表面及一下表面，其中位于该电子组件的该上表面的每一个该导接端通过该至少一第一导电通孔与该第一导电层相导通，位于该电子组件的该下表面的每一个该导接端通过该至少一第二导电通孔与该第二导电层相导通。
2.如权利要求1所述的封装结构，其中该绝缘层具有一第一侧面及一第二侧面，该第一侧面与该第二侧面相对，且该至少一导热部件部分外露于该绝缘层的该第一侧面或该第二侧面。
3.如权利要求1所述的封装结构，其中该至少一第一导电通孔位于该绝缘层中，并暴露于该绝缘层的顶面且与该第一导电层相接触，且该至少一第二导电通孔位于该绝缘层中并暴露于该绝缘层的底面且与该第二导电层相接触。
4.如权利要求3所述的封装结构，其中该至少一电子组件位于该至少一第一导电通孔以及该至少一第二导电通孔之间。
5.如权利要求3所述的封装结构，其中该第二导电层包括至少一个第二导电图形。
6.如权利要求5所述的封装结构，其中该至少一第二导电图形与该至少一第二导电通孔相连接而导通。
7.如权利要求6所述的封装结构，位于该电子组件的该上表面的每一个该导接端通过对应的该第一导电通孔与对应的该第一导电图形导通，且位于该电子组件的该下表面的每一个该导接端通过对应的该第二导电通孔与对应的该第二导电图形的导通。
8.如权利要求5所述的封装结构，其中该绝缘层还具有一第三导电通孔，该第三导电通孔的一端与对应的该第一导电图形及对应的该第二导电图形其中的一相连接，该第三导电通孔的另一端与对应的该至少一导热部件相连接。
9.如权利要求5所述的封装结构，其中该绝缘层还具有一第四导电通孔及一第五导电通孔，该第四导电通孔的一端与对应的该第一导电图形相连接，该第四导电通孔的另一端与对应的该至少一导热部件相连接，该第五导电通孔的一端与对应的该第二导电图形相连接，该第五导电通孔的另一端与对应的该至少一导热部件相连接。
10.如权利要求5所述的封装结构，其更包括至少一导脚，设置与连接于对应的该第一导电图形上。
11.如权利要求1所述的封装结构，其中该至少一电子组件包括多个电子组件，且该至少一导热部件包括多个导热部件，任两个相邻的该导热部件之间设置一个该电子组件。
12.如权利要求1所述的封装结构，其中该至少一导热部件由具导电及导热特性的一金属材质的导线架或具导热特性的一陶瓷基板所构成。
13.如权利要求1所述的封装结构，其还包括一散热装置，该散热装置与该第二导电层相邻地外接于该封装结构的一侧。
14.如权利要求13所述的封装结构，其中该散热装置为有源式散热装置或无源式散热装置。
15.如权利要求13所述的封装结构，其还包括一绝缘散热层，设置于该第二导电层与该散热装置之间。
16.如权利要求15所述的封装结构，其还包括一金属层，设置该绝缘散热层与该散热装置之间。
17.如权利要求1所述的封装结构，其中该电子组件为无源组件或有源组件。
18.如权利要求1所述的封装结构，其中该电子组件为芯片、整合性功率组件、金属氧化物半导体场效晶体管、绝缘栅双极性晶体管、二极管、电容、电阻、电感或保险丝。
CN201410127108.7A 2014-03-05 2014-03-31 封装结构 Active CN104900609B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG10201400390YA SG10201400390YA (en) 2014-03-05 2014-03-05 Package structure
SG10201400390Y 2014-03-05

Publications (2)

Publication Number Publication Date
CN104900609A CN104900609A (zh) 2015-09-09
CN104900609B true CN104900609B (zh) 2018-07-20

Family

ID=54018105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410127108.7A Active CN104900609B (zh) 2014-03-05 2014-03-31 封装结构

Country Status (3)

Country Link
US (1) US9425131B2 (zh)
CN (1) CN104900609B (zh)
SG (1) SG10201400390YA (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716128B (zh) 2013-12-16 2019-11-22 台达电子企业管理（上海）有限公司 功率模块、电源变换器以及功率模块的制造方法
US20150351218A1 (en) * 2014-05-27 2015-12-03 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
US9826646B2 (en) * 2014-05-27 2017-11-21 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
SG10201504271YA (en) * 2015-05-29 2016-12-29 Delta Electronics Int’L Singapore Pte Ltd Power module
TWI584420B (zh) * 2015-09-16 2017-05-21 旭德科技股份有限公司 封裝載板及其製作方法
EP3148300B1 (en) * 2015-09-24 2023-07-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Connection system for electronic components
SG10201508520PA (en) * 2015-10-14 2017-05-30 Delta Electronics Int’L Singapore Pte Ltd Power module
US10912186B2 (en) * 2015-12-03 2021-02-02 Mitsubishi Electric Corporation Semiconductor device
KR102059610B1 (ko) * 2015-12-18 2019-12-26 주식회사 엘지화학 고전도성 방열 패드를 이용한 인쇄회로기판의 방열 시스템
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
FR3060845B1 (fr) * 2016-12-19 2019-05-24 Institut Vedecom Circuits electroniques de puissance equipes de bus barres formant dissipateurs thermiques et procede d’integration
CN108346637B (zh) * 2017-01-24 2019-10-08 比亚迪股份有限公司 一种功率模块及其制造方法
CN108346645A (zh) * 2017-01-24 2018-07-31 比亚迪股份有限公司 一种功率模块及其制造方法
CN108346628B (zh) * 2017-01-24 2021-06-18 比亚迪半导体股份有限公司 一种功率模块及其制造方法
CN108346649B (zh) * 2017-01-24 2021-03-02 比亚迪半导体股份有限公司 一种半桥功率模块及其制造方法
EP3355349B1 (en) * 2017-01-26 2022-05-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Efficient heat removal from component carrier with embedded diode
US10242973B2 (en) * 2017-07-07 2019-03-26 Samsung Electro-Mechanics Co., Ltd. Fan-out-semiconductor package module
CN109727941A (zh) * 2017-10-31 2019-05-07 比亚迪股份有限公司 一种封装模组及其制备方法、电池保护模组
DE102017220417A1 (de) * 2017-11-16 2019-05-16 Continental Automotive Gmbh Elektronisches Modul
EP3534394A1 (en) 2018-02-28 2019-09-04 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package
TWI690031B (zh) * 2018-03-13 2020-04-01 鈺橋半導體股份有限公司 整合元件及導線架之線路板及其製法
SG10201802515PA (en) * 2018-03-27 2019-10-30 Delta Electronics Int’L Singapore Pte Ltd Packaging process
EP3547359A1 (en) 2018-03-30 2019-10-02 Mitsubishi Electric R&D Centre Europe B.V. Improved pre-packed power cell
IT201800004209A1 (it) * 2018-04-05 2019-10-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
EP3584833B1 (en) 2018-06-19 2021-09-01 Mitsubishi Electric R&D Centre Europe B.V. Power module with improved alignment
SG10201805356XA (en) * 2018-06-21 2020-01-30 Delta Electronics Int’L Singapore Pte Ltd Package structure
US11183460B2 (en) * 2018-09-17 2021-11-23 Texas Instruments Incorporated Embedded die packaging with integrated ceramic substrate
EP3648159B1 (en) 2018-10-31 2021-12-15 Infineon Technologies Austria AG Semiconductor package and method of fabricating a semiconductor package
SG10201809987YA (en) * 2018-11-09 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and packaging process
SG10201810052WA (en) * 2018-11-12 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Packaging process and packaging structure
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
SG10201810791TA (en) * 2018-11-30 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and power module using same
SG10201811582WA (en) * 2018-12-24 2020-07-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and manufacturing method thereof
IT201900013743A1 (it) 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
CN110838480B (zh) * 2019-11-09 2021-04-16 北京工业大学 一种碳化硅mosfet模块的封装结构和制作方法
EP3836208A1 (en) * 2019-11-19 2021-06-16 Mitsubishi Electric R & D Centre Europe B.V. Method and system for interconnecting a power device embedded in a substrate using conducting paste into cavities
EP3852132A1 (en) 2020-01-20 2021-07-21 Infineon Technologies Austria AG Additive manufacturing of a frontside or backside interconnect of a semiconductor die
US11532541B2 (en) * 2020-01-28 2022-12-20 Infineon Technologies Ag Semiconductor package having a solderable contact pad formed by a load terminal bond pad of a power semiconductor die
US11502012B2 (en) 2020-01-28 2022-11-15 Infineon Technologies Ag Semiconductor packages and methods of manufacturing thereof
EP3869923A1 (en) * 2020-02-20 2021-08-25 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Cooling profile integration for embedded power systems
CN113496958B (zh) * 2020-03-20 2024-05-10 无锡华润微电子有限公司 基板及封装结构
US11990384B2 (en) * 2020-04-17 2024-05-21 Nxp Usa, Inc. Amplifier modules with power transistor die and peripheral ground connections
US11990872B2 (en) 2020-04-17 2024-05-21 Nxp Usa, Inc. Power amplifier modules including topside cooling interfaces and methods for the fabrication thereof
IT202000016840A1 (it) 2020-07-10 2022-01-10 St Microelectronics Srl Dispositivo mosfet incapsulato ad alta tensione e dotato di clip di connessione e relativo procedimento di fabbricazione
DE102021101010A1 (de) * 2021-01-19 2022-07-21 Infineon Technologies Ag Vorgehäuster chip, verfahren zum herstellen eines vorgehäusten chips, halbleitergehäuse und verfahren zum herstellen eines halbleitergehäuses
US11770902B2 (en) 2021-01-27 2023-09-26 Wuxi Shennan Circuits Co., Ltd. Circuit board, preparation method thereof, and electronic device
CN114828398A (zh) * 2021-01-27 2022-07-29 无锡深南电路有限公司 一种电路板及其制造方法
US20220310475A1 (en) * 2021-03-24 2022-09-29 Navitas Semiconductor Limited Electronic packages with integral heat spreaders
US20230142729A1 (en) * 2021-11-08 2023-05-11 Analog Devices, Inc. Integrated device package with an integrated heat sink
JP2023079124A (ja) * 2021-11-26 2023-06-07 国立大学法人東北大学 パワー半導体素子及びパワー半導体モジュール
EP4216268A1 (en) * 2022-01-21 2023-07-26 Infineon Technologies Austria AG Chip-substrate composite semiconductor device
EP4216271A1 (en) * 2022-01-21 2023-07-26 Infineon Technologies Austria AG Semiconductor package including a chip-substrate composite semiconductor device
CN114664758A (zh) * 2022-03-20 2022-06-24 上海沛塬电子有限公司 一种高频大功率封装模组及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199927A (zh) * 1997-05-17 1998-11-25 现代电子产业株式会社 封装集成电路元件及其制造方法
CN101246861A (zh) * 2007-02-15 2008-08-20 三星电机株式会社 封装板及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024312A (ja) 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
JP2004056082A (ja) * 2002-05-31 2004-02-19 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US7268425B2 (en) * 2003-03-05 2007-09-11 Intel Corporation Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
WO2005001943A1 (en) * 2003-06-30 2005-01-06 Koninklijke Philips Electronics N.V. Light-emitting diode thermal management system
KR100543729B1 (ko) 2004-03-24 2006-01-20 아바고테크놀로지스코리아 주식회사 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
JP4800606B2 (ja) 2004-11-19 2011-10-26 Ｏｋｉセミコンダクタ株式会社 素子内蔵基板の製造方法
JP4535002B2 (ja) 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
CN101663926B (zh) 2007-05-02 2011-10-05 株式会社村田制作所 部件内置模块及其制造方法
KR101463075B1 (ko) * 2008-02-04 2014-11-20 페어차일드코리아반도체 주식회사 히트 싱크 패키지
KR100972431B1 (ko) * 2008-03-25 2010-07-26 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
CN201448798U (zh) * 2009-04-24 2010-05-05 东莞市星火机电设备工程有限公司 Led灯散热装置
US8810008B2 (en) * 2010-03-18 2014-08-19 Nec Corporation Semiconductor element-embedded substrate, and method of manufacturing the substrate
US9142426B2 (en) 2011-06-20 2015-09-22 Cyntec Co., Ltd. Stack frame for electrical connections and the method to fabricate thereof
KR20130014122A (ko) 2011-07-29 2013-02-07 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조방법
US8614502B2 (en) * 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
US10636735B2 (en) 2011-10-14 2020-04-28 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
JP6189015B2 (ja) * 2012-04-19 2017-08-30 昭和電工株式会社 放熱装置および放熱装置の製造方法
SG10201400396WA (en) * 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199927A (zh) * 1997-05-17 1998-11-25 现代电子产业株式会社 封装集成电路元件及其制造方法
CN101246861A (zh) * 2007-02-15 2008-08-20 三星电机株式会社 封装板及其制造方法

Also Published As

Publication number Publication date
US20150255380A1 (en) 2015-09-10
CN104900609A (zh) 2015-09-09
SG10201400390YA (en) 2015-10-29
US9425131B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
CN104900609B (zh) 封装结构
CN104900634B (zh) 封装结构及其所适用的堆栈式封装模块
CN105006453B (zh) 封装结构
CN106206483B (zh) 电源模块
US9202798B2 (en) Power module package and method for manufacturing the same
CN105914185B (zh) 一种碳化硅功率器件的封装结构及封装方法
TWI413221B (zh) 電子封裝結構
JP3804861B2 (ja) 電気装置および配線基板
CN101533834A (zh) 适用于智能功率模块的薄且紧凑的半导体管芯封装、其制造方法、及使用其的系统
KR20080052081A (ko) 고전력 반도체 패키지
CN108447827A (zh) 一种电力转换电路的封装模块
CN106098648B (zh) Igbt散热基板及其制造方法、igbt模组及其制造方法
CN106684076B (zh) 封装结构及其制造方法
CN201946588U (zh) 一种功率半导体器件的封装结构
CN101322450B (zh) 具有内部散热结构的ic封装
CN106098641B (zh) 一种散热的集成电路封装结构
CN108155172A (zh) 集成电路封装
TWI679734B (zh) 電子模組及其製造方法
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
WO2018018961A1 (zh) Pcb板、pcb板的制造方法及移动终端
CN203871315U (zh) 电子设备
CN210379025U (zh) 功率器件封装结构
CN217789992U (zh) 转接板及具有其的电路板
JP2017069352A (ja) 半導体装置
CN118234113A (zh) 一种半导体电路集成电控板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant