CN104347541A - 电路模块以及电路模块的制造方法 - Google Patents

电路模块以及电路模块的制造方法 Download PDF

Info

Publication number
CN104347541A
CN104347541A CN201410386750.7A CN201410386750A CN104347541A CN 104347541 A CN104347541 A CN 104347541A CN 201410386750 A CN201410386750 A CN 201410386750A CN 104347541 A CN104347541 A CN 104347541A
Authority
CN
China
Prior art keywords
groove
packaging body
circuit module
installed surface
installing component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410386750.7A
Other languages
English (en)
Other versions
CN104347541B (zh
Inventor
岛村雅哉
北崎健三
长井丰
中村浩
佐治哲夫
麦谷英儿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiahe Fuyiai Co ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN104347541A publication Critical patent/CN104347541A/zh
Application granted granted Critical
Publication of CN104347541B publication Critical patent/CN104347541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

本发明提供了一种难以变形的电路模块。电路模块具备基板、封装体、沟槽和屏蔽。上述基板具有安装面。上述封装体对上述安装部件进行封装，其具有与上述安装面将上述安装部件夹持于中间的主面，以及在上述安装面上围绕上述安装部件的外周面。上述沟槽形成为从上述封装体的上述主面向上述安装面凹下的槽状，并与上述外周面之间存在间隔。上述屏蔽被填充至上述沟槽内，且覆盖上述封装体的上述主面以及上述外周面。

Description

电路模块以及电路模块的制造方法
技术领域
本发明涉及电路模块以及电路模块的制造方法。
背景技术
对安装于电路基板上的安装部件的周围，通过由合成树脂等构成的封装体来进行封装的电路模块正在被使用。此处，在安装部件是无线通信元件的情况等中，则采用导电体覆盖封装体的表面，将其作为对抗电磁波的屏蔽来使用。通过此屏蔽，可以防止安装部件对电路模块外的电磁干扰，或者防止电路模块外对安装部件的电磁干扰。
进一步，在电路基板上安装有多个安装部件时，为了防止安装部件之间的电磁干扰，也开发了配设有将安装部件之间隔开的屏蔽的电路模块。由于安装部件被上述那样的封装体所覆盖，因此能够通过部分地去除封装体而形成沟槽(槽)，并在该沟槽内形成导电体，以作为安装部件之间的屏蔽。
在专利文献1中，公开了具有如下结构的电路模块：覆盖电子部件的模具树脂层被导电树脂层覆盖。在此电路模块中，在模具树脂层上形成了隔开电子部件的缝隙，并在缝隙内填充了导电树脂层。据此，导电树脂层发挥作为电子部件之间的屏蔽的作用。
专利文献1：日本特开2010-225620号公报
由于专利文献1所记载的电路模块，在模具树脂层的整幅上形成缝隙，因此，伴随以温度为首的周围环境的变化所导致的导电树脂层的膨胀、收缩，容易产生以此缝隙为中心的翘曲。
发明内容
鉴于如上所述的情况，本发明的目的在于提供难以变形的电路模块及其制造方法。
为了达到上述目的，本发明的一个方式所涉及的电路模块具备基板、封装体、沟槽和屏蔽。
上述基板具有安装面。
上述封装体对上述安装部件进行封装，具有与上述安装面将上述安装部件夹持于中间的主面，以及在所述安装面上围绕上述安装部件的外周面。
上述沟槽，其形成为从上述封装体的上述主面向上述安装面凹下的槽状，并与上述外周面之间存在间隔。
上述屏蔽，其被填充至上述沟槽内，且覆盖上述封装体的上述主面以及上述外周面。
另外，本发明的一个方式所涉及的电路模块的制造方法包含：将安装部件安装在基板的安装面上。
在上述安装面上设置封装体，其中，上述封装体对上述安装部件进行封装，且具有与上述安装面将上述安装部件夹持于中间的主面。
在设置在上述安装面上的上述封装体上，通过沿着上述封装体的轮廓切断以形成在上述安装面上围绕上述安装部件的外周面。
在设置在上述安装面上的上述封装体上，形成从上述主面向上述安装面凹下的槽状的沟槽，且上述沟槽与上述封装体的上述轮廓之间存在间隔。
在上述封装体上形成了上述外周面以及上述沟槽之后，在上述沟槽内填充屏蔽，通过上述屏蔽覆盖上述封装体的上述主面以及上述外周面。
附图说明
图1是本发明的实施方式所涉及的电路模块的立体图。
图2是该电路模块的平面图。
图3是沿图2中的A-A线的该电路模块的剖面图。
图4是沿图2中的B-B线的该电路模块的剖面图。
图5是沿图2中的C-C线的该电路模块的剖面图。
图6是示出该电路模块的制造方法的流程图。
图7是示出该电路模块的制造过程的剖面图。
图8是示出该电路模块的制造过程的平面图。
图9是示出该电路模块的制造过程的平面图。
图10是示出该电路模块的制造过程的平面图。
图11是变形例所涉及的电路模块的剖面图。
附图标记的说明
100：电路模块；101：电路基板；102：安装部件；103：封装体；103a：端壁部；103b：主面；103c：外周面；104：屏蔽；104a：外部屏蔽部；104b：内部屏蔽部；105：表层导体；106：沟槽；107：半切部。
具体实施方式
本发明的一个实施方式所涉及的电路模块具备基板、封装体、沟槽和屏蔽。
上述基板具有安装面。
上述封装体对上述安装部件进行封装，具有与上述安装面将上述安装部件夹持于中间的主面，以及在上述安装面上围绕上述安装部件的外周面。
上述沟槽形成为从上述封装体的上述主面向上述安装面凹下的槽状，并与上述外周面之间存在间隔。
上述屏蔽被填充至上述沟槽内，且覆盖上述封装体的上述主面以及上述外周面。
根据此结构，封装体不被沟槽分割而形成连续状态。因此，由于封装体保持其形状作为一个整体，因而能够抑制由于形成沟槽而导致的强度的降低。因此，此电路模块能够防止由于封装体或屏蔽的膨胀、收缩所伴随的膨胀、收缩的变形。
上述电路模块可以进一步具备沿着上述沟槽设置在上述安装面上的表层导体。
而且，上述沟槽可以从上述主面延伸到上述表层导体。
进一步，上述屏蔽可以与上述表层导体连接。
根据此结构，屏蔽的电位与表层导体的电位相等。换言之，在表层导体为接地电位时，屏蔽也为接地电位。
上述安装部件可以包含多个安装部件。
而且，上述沟槽可以隔开上述多个安装部件。
根据此结构，填充至沟槽的屏蔽被配置在多个安装部件之间。因此，通过屏蔽可以隔绝多个安装部件之间的电磁波。
上述沟槽可以具有在上述主面上的形状为圆弧状的多个端部。
根据此结构，即使从屏蔽对封装体附加应力，封装体也不易变形。
上述沟槽可以形成为具有多个端部，且该多个端部比其他部分浅。
根据此结构，能够防止加工沟槽时的激光对安装面所附加的损坏。
另外，本发明一个实施方式所涉及的电路模块的制造方法包含将安装部件安装在基板的安装面上。
在上述安装面上设置封装体，其中，该封装体对上述安装部件进行封装，具有与上述安装面将上述安装部件夹持于中间的主面。
在设置在上述安装面上的上述封装体上，通过沿着上述封装体的轮廓切断以形成在上述安装面上围绕上述安装部件的外周面。
在设置在上述安装面上的上述封装体上，形成从上述主面向上述安装面凹下的槽状的沟槽，且上述沟槽与上述封装体的上述轮廓之间存在间隔。
在上述封装体上形成了上述外周面以及上述沟槽之后，在上述沟槽内填充屏蔽，通过上述屏蔽覆盖上述封装体的上述主面以及上述外周面。
根据此结构，形成在封装体上的沟槽和外周面之间存在间隔。因此，例如，在形成沟槽之后形成外周面时，能够防止形成外周面时沟槽的角部分的缺失。
在上述安装面上设置上述封装体之前，可以在上述安装面上沿着上述沟槽形成表层导体。
根据此结构，例如，通过激光加工形成沟槽时，激光被表层导体隔离，因此沟槽的深度是一定的。
上述沟槽可以通过激光加工形成。
而且，将形成上述沟槽时的激光的输出可以设定为在上述沟槽的端部处的比其他部分处的小。
根据此结构，能够防止在加工沟槽时附加到安装面上的损坏。
下面，对关于本发明的一个实施方式所涉及的电路模块进行说明。
(电路模块100的结构)
图1是本实施方式所涉及的电路模块100的立体图，图2是电路模块100的平面图。另外，图3、图4以及图5是电路模块100的剖面图，图3是沿图2的A-A线的剖面图，图4是沿图2的B-B线的剖面图，图5是沿图2的C-C线的剖面图。而且，在各个图中，X方向、Y方向以及Z方向表示相互正交的方向。
如图1至图5所示，电路模块100具备电路基板101、安装部件102、封装体103以及屏蔽104。电路模块100的大小、形状未特别限定，例如可以为边长数十毫米、厚度几毫米的长方体形状。
电路基板101为安装有安装部件102等的基板。电路基板101，例如为将由环氧玻璃类材料、绝缘陶瓷材料等的绝缘材料构成的层层叠而成的多层基板，在此层内能够形成层内布线。以下将电路基板101的安装有安装部件102的一面(Z轴方向上的面)作为安装面101b。
在安装面101b上形成如图2、图4以及图5所示的表层导体105。表层导体105，在安装面101b上于Y轴方向延伸，且在Y轴方向(延伸方向)的中央部向X轴方向偏移。表层导体105，例如由铜等导电材料形成。表层导体105未与在安装面101b上的各安装部件102电连接，沿着多个安装部件102之间的区域而形成。
表层导体105，例如，与形成在电路基板101内的层内布线连接，介由这个层内布线与安装部件102电连接。具体地，表层导体105可以与电路模块100的接地端电连接。在这种情况下，表层导体105与电路模块100的接地电位为同一电位。
安装部件102为被安装在电路基板101的安装面101b上的部件，例如，集成电路(IC)、电容器、电感、电阻、晶体振荡器、双工器、滤波器、功率放大器等。安装部件102可以用焊锡H焊接的方式被安装到安装面101b上。如图2所示，电路基板101上安装有多个安装部件102。另外，安装部件102的数量、配置未被特别限定。
封装体103由封装材料构成，并覆盖安装面101b上的安装部件102。封装材料，例如为添加了二氧化硅、氧化铝的环氧树脂等绝缘树脂。
封装体103具有与安装面101b相对的、为Z轴方向上的面的主面103b，以及由在X轴方向上相对的两面以及在Y轴方向上相对的两面构成的外周面103c。在封装体103上，形成从主面103b向安装面101b凹下的槽部的沟槽106。
沟槽106，通过从主面103b凹状地除去封装体103而形成。如图2所示，沟槽106沿着表层导体105而形成。而且，如图4所示，沟槽106从主面103b延伸到表层导体105。沟槽106存在于多个安装部件102之间，将安装部件102隔开。
如图2以及图5所示，沟槽106的两端部停止在封装体103的外周面103c之前。也就是说，沟槽106的各端部与封装体103的外周面103c之间，作为封装体103的一部分的端壁部103a被留下。因此，如图2所示，通过沟槽106隔开的封装体103的左右各个部分由两个端壁部103a连接。端壁部103a的X轴方向的尺寸，例如，可以在100μ～300μ的范围内。
屏蔽104由为导电材料的屏蔽材料制成，发挥作为对抗电磁干扰的屏蔽的作用。屏蔽材料，例如可以为含有Ag、Cu等的导电粒子的环氧树脂等导电树脂，还可以是在封装体103上用电镀等方式形成的金属膜。
如图4所示，屏蔽104具有覆盖封装体103的主面103b以及外周面103c的外部屏蔽部104a，以及填充在沟槽106内的内部屏蔽部104b。内部屏蔽部104b与如图4所示的表层导体105接触。
外部屏蔽部104a与内部屏蔽部104b连接，介由内部屏蔽部104b与表层导体105电连接。上述的表层导体105可以作为电路模块100的接地，屏蔽104可以作为接地电位。
屏蔽104具有防止电路模块100的电磁干扰的功能。具体地，外部屏蔽部104a对来自电路模块100的外部对安装部件102的电磁波、来自安装部件102对电路模块100的外部的电磁波进行隔离。而且，内部屏蔽部104b对安装部件102相互之间的电磁波进行隔离。
如上所述，在电路模块100中，形成封装体103的材料和形成屏蔽104的材料不同。因此，对于封装体103和屏蔽104来说，例如由热所导致的膨胀以及收缩程度是不同的。在这样的情况下，为了抵消封装体103和屏蔽104的膨胀以及收缩的差异，在电路模块100中产生用于变形的应力。
此处，与本实施方式所涉及的电路模块100不同，假定电路模块的沟槽贯通到封装体的外周面。也就是说，这个电路模块没有本实施方式所涉及的端壁部103a，封装体被沟槽分割成两个。另外，此电路模块的其他结构与本实施方式所涉及的电路模块100相同。
在电路模块产生上述那样的应力时，存在产生翘曲的情况。在此电路模块中，由于封装体被沟槽分割成两个，因此应力集中在沟槽的附近，易于发生以沟槽为中心的翘曲。也就是说，此电路模块在图4所示的状态下易于形成上凸的形状或下凸的形状。
具体而言，在屏蔽比封装体膨胀得大的情况下，或，封装体比屏蔽收缩得大情况下，电路模块在图4所示的状态下易于形成上凸的形状。另外，在屏蔽比封装体收缩得大情况下，或，封装体比屏蔽膨胀得大情况下，电路模块在图4所示的状态下易于形成下凸的形状。
另一方面，如图2所示，在本实施方式所涉及的电路模块100中，封装体103未被沟槽106完全分割，封装体103通过端壁部103a连接。因此，在电路模块100中，即使产生上述那样的应力，由于封装体103保持其形状作为一体，因此难以发生以沟槽为中心的翘曲。
另外，在与封装体103的主面103b平行的面上的沟槽106的两端部的形状是任意的，优选为图2所示的半圆形(圆弧状)。换言之，端壁部103a在沟槽106的一侧面的形状优选为半圆形。在此情况下，随着屏蔽104的膨胀、收缩，来自屏蔽104施加给端壁部103a上的应力易于通过端壁部103a的半圆形的面来分散。因此，端壁部103a难以根据来自屏蔽104施加到端壁部103a的应力而发生变形。
如上所述，本实施方式所涉及的电路模块100，由于封装体103的端壁部103a的结构而难以变形。
(电路模块100的制造方法)
图6是表示本实施方式所涉及的电路模块100的制造方法的流程图。图7～图10表示电路模块100的制造过程的示意图，图7是剖面图，图8～图10是平面图。关于电路模块100的制造方法，将参照图6以及图7进行说明。
<步骤S-1>
如图7(a)所示，将安装部件102安装在电路基板101的安装面101b上，并形成表层导体105。对于安装部件102的安装而言，可以采用焊接等各种安装方法。表层导体105，例如可以通过在安装面101b上粘着铜箔或在安装面101b上施以镀铜而形成。另外，表层导体105，例如可以通过在安装面101b上涂布液态的金属糊，并对涂布的金属糊进行烘烤固化来形成。进一步，可以通过涂布液态的导电树脂膏，使涂布的导电树脂膏硬化而形成。
图8是步骤S-1的电路基板101的平面图。在图8中，封装体103的轮廓ο以一点划线来表示。换言之，通过后述的半切(S-4)在一点划线的位置形成封装体103的外周面103c。一点划线的间隔对应半切(S-4)所使用的切刀的厚度。表层导体105的两端部未延伸到封装体103的轮廓ο。换言之，表层导体105和封装体103的轮廓ο之间存在间隔。
另外，表层导体105可以延伸到封装体103的轮廓ο处，此种情况下，能够在表层导体105的端部使得表层导体105与屏蔽104导通。然而，如图8所示，由于表层导体105和封装体103的轮廓ο之间的间隔，因此能够防止在封装体103的外周面103c上产生表层导体105的毛刺。
详细而言，表层导体105用铜等导电材料形成，这样的导电材料通过切割等加工易于出现毛刺。然而，如图8所示，若表层导体105和封装体103的轮廓ο之间存在间隔，则半切(S-4)时的加工区域没有表层导体105，因此在封装体103的外周面103c处不会出现表层导体105的毛刺。
<步骤S-2>
如图7(b)所示，在电路基板101的安装面101b上形成封装体103。封装体103，例如，可以通过用流体状的封装材料覆盖安装部件102之后，使封装材料硬化而形成。与电路基板101的安装面101b相对的封装体103的主面103b(Z轴方向上的面)可以在比各安装部件102高的位置。
<步骤S-3>
如图7(c)所示，在封装体103上形成沟槽106。沟槽106通过从封装体103的主面103b侧照射激光的激光加工而形成。而且，作为形成沟槽106的方法，可以采用除激光加工以外的方法，从精密加工性的角度来看，优选激光加工。
可以适当决定激光加工所使用的介质，例如，可以采用固体激光器或气体激光器。激光加工中的激光的强度可以在贯穿封装体103、不损坏表层导体105的范围内适当地确定。
图9是步骤S-3的封装体103的平面图。在激光加工中，使激光从表层导体105的一端部扫描到另一端部。据此，沟槽106沿着表层导体105被形成。沟槽106的两端部，与表层导体105同样地未延伸到封装体103的轮廓ο。换言之，沟槽106和封装体103的轮廓ο之间存在间隔。
若沟槽106延伸到封装体103的轮廓ο，则进行半切(S-4)时会对沟槽106形成横切加工。在此情况下，会出现缺少沟槽106的角部分的情况。在缺少沟槽106的角部分时，会出现由于封装体103对安装部件102的封装不完整，安装部件102介由屏蔽104(参照图3～图5)发生短路的情况。
然而，在本实施方式中，沟槽106未延伸到封装体103的轮廓ο，没有必要对沟槽进行横切加工，因此不必担心缺少沟槽106的角部分。据此，可以通过封装体103提高安装部件102的封装的可靠性。
<步骤S-4>
如图7(d)所示形成半切部107。半切部107，从加工容易性的角度来看通过切割来形成。另外，对于形成半切部107的方法，也可以采用除切割以外的方法，例如可以采用激光加工。
在形成半切部107时，形成了封装体103的外周面103c。半切部107，例如，通过从封装体103的主面103b伸入到大约电路基板101的厚度的三分之一处切入而形成。另外，半切部107的Z轴方向的深度可以任意决定，为了使屏蔽104(参照图3～图5)的作用能够良好地发挥，优选该深度到达至电路基板101的安装面101b处。
图10是步骤S-4的封装体103的平面图。如上所述，由于表层导体105不从半切部107露出，在半切部107上不会出现表层导体105的毛刺。而且，由于沟槽106不与半切部107交叉，因此沟槽106的角部分不会缺失。
<步骤S-5>
如图7(e)所示，形成屏蔽104。屏蔽104，例如通过将液体的导电树脂从封装体103上涂布以充分地贯穿沟槽106以及半切部107，使涂布的导电树脂硬化而形成。
<步骤S-6>
如图7(f)所示，将各个电路模块100切开。具体而言，切断半切部107的中央部以保留其两侧的屏蔽104。可以适当决定切断方法。
而且，可以改变图6所示的步骤S-3和步骤S-4的顺序。换言之，图7(d)所示的半切部107在图7(c)所示的沟槽106之前形成也可以。
在此情况下，半切部107之后形成的沟槽106延伸到半切部107时，用于形成沟槽106的激光入射到半切部107处，使得半切部107的深度部分地变深。但是，在本实施方式中，由于沟槽106没有延伸到半切部107，因此可以防止半切部107的形状被损坏。
(变形例)
本实施方式的变形例所涉及的电路模块，在图6所示的制造过程中的沟槽形成过程(步骤S-3)与本实施方式不同。在上述实施方式中，形成沟槽106时，照射一定输出的激光。另一方面，在本变形例中，形成沟槽106时，将图9所示沟槽106的两端部(与端壁部103a邻接的位置)处的激光输出变小。换言之，将在激光的照射开始位置以及照射停止位置处的激光的输出变小。
在激光的照射开始位置以及照射停止位置中，激光的能量容易集中。因此，若激光的输出为一定时，照射开始位置以及照射停止位置处的电路基板101的层内布线容易受到来自激光的损坏。在本变形例中，由于在激光的照射开始位置以及照射停止位置处的激光输出变小，因此难以发生对电路基板101的层内布线的损坏。
在本变形例中，由于形成沟槽106时激光的照射开始位置以及照射停止位置处的激光的输出变小，因此在沟槽106的两端部，沟槽106不会贯穿到表层导体105。因此，封装体103的端壁部，与表层导体105邻接的位置处的X轴方向(激光的扫描方向)的尺寸变大。
具体而言，端壁部的X轴方向的尺寸形成为：端壁部的Z轴方向下部比Z轴方向上部大100μm～200μm。例如，若端壁部的Z轴方向上部的尺寸为100μ时，Z轴方向下部的尺寸为200μm～300μm，若端壁部的Z轴方向上部的尺寸为300μ时，Z轴方向下部的尺寸为400μm～500μm。
图11为本实施方式的变形例所涉及的电路模块的剖面图。图11示例地显示了用本变形例的制造方法制造出来的电路模块的端壁部的形状。但是，电路模块的端壁部的形状根据激光的输出等呈现各种各样的变化是自不必言的。
图11(a)所示的电路模块100m1的端壁部103a1具有阶梯形状。换言之，在电路模块100m1中，在沟槽106的端部，由于沟槽106被形成到封装体103的一定深度，因此，在沟槽106的底面保留一定高度的端壁部103a1。其结果是，端壁部103a1由沟槽106未形成的部分和沟槽106形成一定深度的部分构成阶梯形状。
图11(b)所示的电路模块100m2的端壁部103a2具有斜坡形状。换言之，在电路模块100m2中，在沟槽106的端部，由于沟槽106被形成为一定比例的深度，因此，在沟槽106的底面保留斜坡形状的端壁部103a2。
图11(c)所示的电路模块100m3的端壁部103a3具有圆弧形状。换言之，在电路模块100m3中，在沟槽106的端部，沟槽106逐渐变深，并且，端壁部103a3的形状形成圆弧形状。据此，由屏蔽104的膨胀、收缩施加到端壁部103a3的应力容易通过端壁部103a3的圆弧形状的面被分散。因此，端壁部103a3难以根据来自屏蔽104的所施加的应力而变形。
以上，说明了关于本发明的实施方式，但本发明并非限于上述实施方式，在不脱离本发明精神的范围内附加得到的各种变化均属于本发明。
例如，本实施方式所涉及的电路模块中设置了一个沟槽，但是电路模块上设置多个沟槽也可以。另外，本实施方式所涉及的电路模块上的沟槽被形成一个线状，沟槽被形成为在中途分支的形状也可以。

Claims (9)

1.一种电路模块，具备：
具有安装面的基板；
安装在所述安装面上的安装部件；
封装体，其对所述安装部件进行封装，具有与所述安装面将所述安装部件夹持于中间的主面，以及在所述安装面上围绕所述安装部件的外周面；
沟槽，其形成为从所述封装体的所述主面向所述安装面凹下的槽状，并与所述外周面之间存在间隔；
屏蔽，其被填充至所述沟槽内，且覆盖所述封装体的所述主面以及所述外周面。
2.根据权利要求1所述的电路模块，其特征在于，进一步具备沿着所述沟槽、设置在所述安装面上的表层导体，所述沟槽从所述主面延伸到所述表层导体，所述屏蔽与所述表层导体连接。
3.根据权利要求1或2所述的电路模块，其特征在于，
所述安装部件包含多个安装部件，所述沟槽隔开所述多个安装部件。
4.根据权利要求1至3中任一项所述的电路模块，其特征在于，
所述沟槽具有在所述主面上形状为圆弧状的多个端部。
5.根据权利要求1至4中任一项所述的电路模块，其特征在于，
所述沟槽形成为具有多个端部，且该多个端部比其他部分浅。
6.一种电路模块的制造方法，包括：
将安装部件安装在基板的安装面上；
在所述安装面上设置封装体，其中，所述封装体对所述安装部件进行封装，且具有与所述安装面将所述安装部件夹持于中间的主面；
在设置在所述安装面上的所述封装体上，通过沿着所述封装体的轮廓切断以形成在所述安装面上围绕所述安装部件的外周面；
在设置在所述安装面上的所述封装体上，形成从所述主面向所述安装面凹下的槽状的沟槽，且所述沟槽与所述封装体的所述轮廓之间存在间隔；
在所述封装体上形成了所述外周面以及所述沟槽之后，在所述沟槽内填充屏蔽，通过所述屏蔽覆盖所述封装体的所述主面以及所述外周面。
7.根据权利要求6所述的电路模块的制造方法，其特征在于，
在所述安装面上设置所述封装体之前，在所述安装面上沿着所述沟槽形成表层导体。
8.根据权利要求6或7所述的电路模块的制造方法，其特征在于，
通过激光加工形成所述沟槽。
9.根据权利要求8所述的电路模块的制造方法，其特征在于，
将形成所述沟槽时的激光的输出设定为在所述沟槽的端部处的比其他部分处的小。
CN201410386750.7A 2013-08-09 2014-08-07 电路模块以及电路模块的制造方法 Active CN104347541B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013167115 2013-08-09
JP2013-167115 2013-08-09

Publications (2)

Publication Number Publication Date
CN104347541A true CN104347541A (zh) 2015-02-11
CN104347541B CN104347541B (zh) 2017-09-15

Family

ID=51579041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410386750.7A Active CN104347541B (zh) 2013-08-09 2014-08-07 电路模块以及电路模块的制造方法

Country Status (4)

Country Link
US (1) US9101044B2 (zh)
JP (1) JP5576542B1 (zh)
CN (1) CN104347541B (zh)
HK (1) HK1206144A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811432B (zh) * 2012-11-12 2016-09-14 财团法人工业技术研究院 环境敏感电子元件封装体
JP5767268B2 (ja) * 2013-04-02 2015-08-19 太陽誘電株式会社 回路モジュール及びその製造方法
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
FR3020742B1 (fr) * 2014-05-05 2016-05-27 Valeo Systemes De Controle Moteur Systeme electrique avec blindage
JP6387278B2 (ja) 2014-09-30 2018-09-05 太陽誘電株式会社 回路モジュール及びその製造方法
JP6414637B2 (ja) * 2015-06-04 2018-10-31 株式会社村田製作所 高周波モジュール
WO2017047539A1 (ja) * 2015-09-14 2017-03-23 株式会社村田製作所 高周波モジュール
WO2017159531A1 (ja) * 2016-03-16 2017-09-21 株式会社ソニー・インタラクティブエンタテインメント 電子機器
CN110073488B (zh) 2016-12-14 2023-05-02 株式会社村田制作所 模块
JP7047904B2 (ja) 2018-05-08 2022-04-05 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール
JP2021072570A (ja) 2019-10-31 2021-05-06 株式会社村田製作所 高周波モジュールおよび通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090152688A1 (en) * 2007-12-13 2009-06-18 Byung Tai Do Integrated circuit package system for shielding electromagnetic interference
CN102315199A (zh) * 2010-07-08 2012-01-11 索尼公司 模块和便携式终端
US20120140423A1 (en) * 2010-12-01 2012-06-07 Fisher Jr Joseph Printed Circuit Board With Integral Radio-Frequency Shields

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567039U (ja) * 1992-02-21 1993-09-03 安藤電気株式会社 上面と下面の外周側面をめっきで導通させた両面プリント板
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5566055A (en) * 1995-03-03 1996-10-15 Parker-Hannifin Corporation Shieled enclosure for electronics
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
JP3654095B2 (ja) * 1999-11-05 2005-06-02 三菱電機株式会社 高周波プリント配線板及びその製造方法
JP3718131B2 (ja) * 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
DE10137619A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Abdeckelement für Baugruppen
US6649446B1 (en) * 2001-11-29 2003-11-18 Clarisay, Inc. Hermetic package for multiple contact-sensitive electronic devices and methods of manufacturing thereof
JP3988453B2 (ja) * 2001-12-07 2007-10-10 株式会社村田製作所 多層電子部品
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
WO2004060034A1 (ja) * 2002-12-24 2004-07-15 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュール
CN100454533C (zh) * 2003-04-15 2009-01-21 波零公司 用于电子元件封装的emi屏蔽
US7129422B2 (en) * 2003-06-19 2006-10-31 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
US6992400B2 (en) * 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
WO2005078796A1 (ja) * 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
DE602006012571D1 (de) * 2005-04-21 2010-04-15 St Microelectronics Sa Vorrichtung zum Schutz einer elektronischen Schaltung
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
US8062930B1 (en) * 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US8220145B2 (en) * 2007-06-27 2012-07-17 Rf Micro Devices, Inc. Isolated conformal shielding
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
US7468548B2 (en) * 2005-12-09 2008-12-23 Fairchild Semiconductor Corporation Thermal enhanced upper and dual heat sink exposed molded leadless package
US7445968B2 (en) * 2005-12-16 2008-11-04 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages
FR2903678B1 (fr) * 2006-07-13 2008-10-24 Commissariat Energie Atomique Microcomposant encapsule equipe d'au moins un getter
US7701040B2 (en) * 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8008753B1 (en) * 2008-04-22 2011-08-30 Amkor Technology, Inc. System and method to reduce shorting of radio frequency (RF) shielding
US8276268B2 (en) * 2008-11-03 2012-10-02 General Electric Company System and method of forming a patterned conformal structure
JP5549600B2 (ja) 2009-02-07 2014-07-16 株式会社村田製作所 平板状コイル付きモジュールの製造方法及び平板状コイル付きモジュール
JP2010225620A (ja) 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
US8115117B2 (en) * 2009-06-22 2012-02-14 General Electric Company System and method of forming isolated conformal shielding areas
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8093691B1 (en) * 2009-07-14 2012-01-10 Amkor Technology, Inc. System and method for RF shielding of a semiconductor package
TWI393239B (zh) * 2009-10-16 2013-04-11 Advanced Semiconductor Eng 具有內屏蔽體之封裝結構及其製造方法
JP2012019901A (ja) * 2010-07-13 2012-02-02 Sammy Corp パチンコ遊技機
TWI438885B (zh) * 2011-03-18 2014-05-21 矽品精密工業股份有限公司 半導體封裝件及其製法
JP2012243836A (ja) * 2011-05-17 2012-12-10 Hitachi Cable Ltd フレキシブル配線基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090152688A1 (en) * 2007-12-13 2009-06-18 Byung Tai Do Integrated circuit package system for shielding electromagnetic interference
CN102315199A (zh) * 2010-07-08 2012-01-11 索尼公司 模块和便携式终端
US20120140423A1 (en) * 2010-12-01 2012-06-07 Fisher Jr Joseph Printed Circuit Board With Integral Radio-Frequency Shields

Also Published As

Publication number Publication date
CN104347541B (zh) 2017-09-15
JP5576542B1 (ja) 2014-08-20
HK1206144A1 (zh) 2015-12-31
US9101044B2 (en) 2015-08-04
US20150043170A1 (en) 2015-02-12
JP2015057802A (ja) 2015-03-26

Similar Documents

Publication Publication Date Title
CN104347541A (zh) 电路模块以及电路模块的制造方法
CN104377176B (zh) 电路模块
US9055682B2 (en) Circuit module
KR20130117328A (ko) 회로 모듈 및 그 제조 방법
JP5517379B1 (ja) 回路モジュール
CN102223757B (zh) 布线板及布线板的制造方法
JP5622906B1 (ja) 回路モジュールの製造方法
JP4662324B2 (ja) 回路モジュール
US9456488B2 (en) Circuit module and method of producing circuit module
JP2010225620A (ja) 回路モジュール
CN104347540A (zh) 电路模块以及电路模块的制造方法
CN102610591A (zh) 半导体模块
JP2010010441A (ja) 回路モジュールの製造方法および回路モジュール
CN103021981A (zh) 集成电路及制造方法
CN104080280B (zh) 一种封装基板单元及其制作方法和基板组件
JP3842229B2 (ja) 回路モジュール
KR102391008B1 (ko) 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
KR20170092309A (ko) 양면 패키지 모듈 및 기판 스트립
CN104080274A (zh) 一种封装基板及其制作方法和基板组件
JP5884278B2 (ja) 回路モジュールの構造及びその製造方法
US8784121B2 (en) Control device for a motor vehicle and related method for mounting a control device for a motor vehicle
EP3327775B1 (en) High-frequency module
US20110169162A1 (en) Integrated Circuit Module and Multichip Circuit Module Comprising an Integrated Circuit Module of This Type
JP2007324246A (ja) 半導体装置とその製造方法
JPWO2013140663A1 (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1206144

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1206144

Country of ref document: HK

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220608

Address after: Kanagawa

Patentee after: Jiahe fuyiai Co.,Ltd.

Address before: Tokyo

Patentee before: TAIYO YUDEN Co.,Ltd.