JP3988453B2 - 多層電子部品 - Google Patents
多層電子部品 Download PDFInfo
- Publication number
- JP3988453B2 JP3988453B2 JP2001374894A JP2001374894A JP3988453B2 JP 3988453 B2 JP3988453 B2 JP 3988453B2 JP 2001374894 A JP2001374894 A JP 2001374894A JP 2001374894 A JP2001374894 A JP 2001374894A JP 3988453 B2 JP3988453 B2 JP 3988453B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- holes
- hole
- electrode
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Filters And Equalizers (AREA)
Description
【発明の属する技術分野】
本発明は多層電子部品、特に、積層型LCフィルタや多層基板などの多層電子部品に関する。
【0002】
【従来の技術】
この種の多層電子部品として、従来より、図6に示す構成のLCフィルタ40が知られている。このLCフィルタ40は、インダクタ用ビアホール21a〜21e,22a〜22e,23a〜23e、共振用コンデンサ電極24,25,26、結合用コンデンサ電極27,28、減衰極調整用コンデンサ電極29、入出力引出し電極33,34、折り返し電極14a〜17bおよびシールド電極30〜32をそれぞれ設けた絶縁シート1〜13などにて構成されている。
【0003】
絶縁シート1〜13は積み重ねられた後、圧着され、一体的に焼成されることにより、図7に示す積層体55とされる。積層体55には、入力端子56、出力端子57およびグランド端子Gが形成されている。入力端子56には入力引出し電極33が接続され、出力端子57には出力引出し電極34が接続されている。グランド端子Gにはシールド電極30〜32が接続されている。
【0004】
以上のLCフィルタ40は、インダクタ用ビアホール21a〜21e,22a〜22e,23a〜23eがそれぞれ絶縁シート1〜13の積み重ね方向に連接して柱状ビアインダクタL1,L2,L3を構成する。共振用コンデンサ電極24,25,26は、それぞれ絶縁シート8〜11を挟んでシールド電極32に対向することにより、共振用コンデンサC1,C2,C3を形成する。柱状ビアインダクタL1とコンデンサC1とでLC共振器Q1を構成し、柱状ビアインダクタL2とコンデンサC2とでLC共振器Q2を構成し、柱状ビアインダクタL3とコンデンサC3とでLC共振器Q3を構成している。結合用コンデンサ電極27,28は、絶縁シート8,9を挟んで共振用コンデンサ電極24〜26に対向することにより、結合用コンデンサCs1,Cs2を形成する。LC共振器Q1〜Q3は、結合用コンデンサCs1,Cs2を介して結合され、3段のバンドパスフィルタ回路を構成している。
【0005】
【発明が解決しようとする課題】
ところで、絶縁シート1〜13を積み重ねて圧着する際、積層体内部にエア溜まりを形成する場合がある。このようなエア溜まりが形成されている積層体を焼成すると、エア溜まりの部分で層間剥がれが起き易くなる。
【0006】
また、インダクタ用ビアホール21a〜21e,22a〜22e,23a〜23eの形成に使用される導電体材料は、通常、バインダの含有率が高い材料が使用される。インダクタ用の穴に充填される導電体材料の量が多すぎて過充填になると、焼成時の導電体材料の膨張収縮によって積層体に亀裂が生じることがあるので、過充填防止のためである。バインダは焼成時にガス化され、積層体の外に飛散する。しかし、焼成時間を短くするために急速に昇温すると、インダクタ用ビアホール21a〜23eの導電体材料から急激に発生するガスが積層体の外へ飛散することができず、インダクタ用ビアホール21a〜23eの周囲にガス溜まりが発生し、層間剥がれや電極剥離などの不具合が起きる。このため、昇温速度を抑えて焼成時間を長くし、ガスを徐々に発生させる必要があり、量産化を妨げる一つの要因となっていた。
【0007】
この対策として、絶縁シート1〜13を積み重ねて圧着した積層体にレーザやプレス等でガス抜き穴をあけた後、焼成する方法が提案されている。しかし、この方法では、絶縁シート1〜13を積み重ねて圧着する際に起きるエア溜まりを防ぐことができないし、高度の穴あけ加工技術や設備が必要であり、製造コストが高価である。
【0008】
そこで、本発明の目的は、焼成時に積層体内部のガスを効率良く外へ飛散させることができる多層電子部品を提供することにある。
【0009】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る多層電子部品は、絶縁層を積み重ねて構成した積層体内に、電気機能素子を形成した多層電子部品において、前記絶縁層に設けた長穴に導電体材料を充填したビアホールを実質的にλ/4の長さに連接したビアインダクタと、前記絶縁層に設けたガス抜き穴とを備え、前記ビアインダクタと前記ガス抜き穴が連接し、前記ガス抜き穴の開口部が前記ビアインダクタの直上であって前記積層体の表面に形成されており、少なくとも前記積層体の前記ガス抜き穴を形成した絶縁層に接する絶縁層に配置されている前記ビアホールがシールド電極に含まれていることを特徴とする。
【0010】
ここに、ビアホールは、絶縁層に設けた穴にスクリーン印刷等の方法で導電体材料を実質的に充填したものを意味する。また、ガス抜き穴は、絶縁層に設けた穴に導電体材料を充填していない空穴、あるいは、絶縁層に設けた穴の内周壁にめっき等の方法で導電体材料を付与したもので穴が塞がっていないものを意味する。また、ビア導体は、例えばビアホールを連接することによりインダクタを構成するビアインダクタであり、ビア導体を構成しているビアホールは例えば長穴である。
【0011】
以上の構成により、ガス抜き穴を通して、ビア導体と外界とが連通される。従って、ビア導体の導電体材料から発生するガスの抜け性が向上し、ビア導体の周囲にガスが溜まりにくくなる。
【0012】
また、ガス抜き穴の横断面積をビア導体の横断面積より小さく設定することにより、外部端子形成用めっき液がガス抜き穴に侵入しにくくなり、内部電極の劣化等を防止することができる。また、ガス抜き穴に接しているビアホールをシールド電極に含めるようにすると、たとえ外部端子形成用めっき液がガス抜き穴に侵入しても、シールド電極で堰き止められ、内部電極の劣化等を防止することができる。
【0013】
【発明の実施の形態】
以下、本発明に係る多層電子部品の実施形態について添付図面を参照して説明する。本実施形態は、図6および図7に示した従来の積層型LCフィルタ40に本発明を適用したものである。
【0014】
図1に積層型LCフィルタ40Aの構成を示し、図3および図4にそれぞれLCフィルタ40Aの外観斜視図および電気等価回路図を示す。LCフィルタ40AはLC共振器Q1,Q2,Q3を有する3段のバンドパスフィルタである。図1に示すように、積層型LCフィルタ40Aは、従来の積層型LCフィルタ40の絶縁シート1,2にそれぞれ空穴41a,41b,42a,42b,43a,43bを設けたものである。
【0015】
絶縁シート1〜13は、誘電体粉末や磁性体粉末を結合剤と一緒に混練したものをシート状にしたものである。絶縁シート5は厚みが880μm(焼成後の寸法、以下同様)であり、絶縁シート7は厚みが720μmである。これらのシート5,7は1枚で構成してもよいし、複数枚のシートを積層して(例えば厚み80μmのシートを11枚あるいは9枚積層して)構成してもよい。シート1〜4,6,8〜12は厚みが28μmである。さらに、シート13は積層体55の高さ寸法調整用ダミーシートであり、その厚みは約40μmである。
【0016】
電極14a〜17b,24〜32は、Ag,Pd,Cu,Ni,Au,Ag−Pd等からなり、スパッタリング法、蒸着法、フォトリソグラフィ法などの薄膜形成法、あるいはパターン印刷法により形成される。インダクタ用ビアホール21a〜21e,22a〜22e,23a〜23eは、絶縁シート3〜7に金型、レーザ等で長穴をあけ、Ag,Pd,Cu,Ni,Au,Ag−Pd等の導電体材料をこの長穴に充填することにより形成される。本実施形態の場合、長穴の長さを1000μm、幅を167μmに設定した。
【0017】
インダクタ用ビアホール21a〜21e,22a〜22e,23a〜23eは、それぞれ絶縁シート1〜13の積み重ね方向に連接して実質的にλ/4の長さの柱状ビアインダクタL1,L2,L3を形成する。本実施形態の場合、柱状ビアインダクタL1〜L3の長さを1712μmに設定した。この柱状ビアインダクタL1〜L3の軸方向はシート1〜13の表面に対して垂直である。ビアインダクタL1〜L3によってそれぞれ発生した磁界は、シート1〜13の表面に対して平行な面を周回する。ビアインダクタL1〜L3のそれぞれの上端部(ビアホール21a,21b,22a,22b,23a,23b)は、シールド電極30,31に接続され、短絡されている。絶縁シート6に設けたビアホール21d,23dにはそれぞれ、入力引出し電極33および出力引出し電極34が接続されている。
【0018】
一方、空穴41a,41b,42a,42b,43a,43bは、絶縁シート1,2に金型、レーザ等で穴をあけることにより形成される。必要であれば、空穴41a〜43bの内周壁に印刷やめっき等の方法でAg,Pd,Cu,Ni,Au,Ag−Pd等の導電体材料を付与する(ただし、穴は塞がっていない)。空穴41a,41b、42a,42b、43a,43bは、それぞれ絶縁シート1〜13の積み重ね方向に連接してガス抜き穴41,42,43を形成する。ガス抜き穴41,42,43の下端(空穴41b,42b,43b)は、ビアインダクタL1,L2,L3に連接している。
【0019】
なお、ビアインダクタL1〜L3やガス抜き穴41〜43は、それぞれインダクタ用ビアホールや空穴を連接させたものに限るものではなく、分厚い絶縁シートに一つのインダクタ用ビアホールや空穴を設けたものでもよい。
【0020】
絶縁シート8の表面に配設されている共振用コンデンサ電極24,25,26は、それぞれ絶縁シート8〜11を挟んでシールド電極32に対向し、共振用コンデンサC1,C2,C3を形成する。共振用コンデンサ電極24は、インダクタL1の下端(ビアホール21e)に接続し、インダクタL1とコンデンサC1とでLC共振器Q1を形成する。共振用コンデンサ電極25はインダクタL2の下端(ビアホール22e)に接続し、インダクタL2とコンデンサC2とでLC共振器Q2を形成する。 共振用コンデンサ電極26はインダクタL3の下端(ビアホール23e)に接続し、インダクタL3とコンデンサC3とでLC共振器Q3を形成する。インダクタL1とL2との間、並びにインダクタL2とL3との間には、それぞれ相互インダクタンスMが形成され、共振器Q1とQ2、並びに共振器Q2とQ3を磁気的に結合する。
【0021】
また、共振用コンデンサ電極24,25は、絶縁シート8を挟んで結合用コンデンサ電極27に対向し、LC共振器Q1とQ2間を結合するための結合用コンデンサCs1を形成する。共振用コンデンサ電極25,26は、絶縁シート8を挟んで結合用コンデンサ電極28に対向し、LC共振器Q2とQ3間を結合するための結合用コンデンサCs2を形成する。さらに、減衰極調整用コンデンサ電極29は、絶縁シート9を挟んで結合用コンデンサ電極27,28に対向し、減衰極調整用コンデンサCs3を形成する。
【0022】
絶縁シート1の上面の手前側および奥側の辺にはそれぞれグランド端子用折り返し電極14a,15aが形成され、左右の辺の中央部にはそれぞれ入力端子用折り返し電極16aおよび出力端子用折り返し電極17aが形成されている。グランド端子用折り返し電極14a,15aは略コ字形パターンであり、両端部分は絶縁シート1の左右の辺に露出している。同様に、絶縁シート13の下面の手前側および奥側の辺にはそれぞれグランド端子用折り返し電極14b,15bが形成され、左右の辺の中央部にはそれぞれ入力端子用折り返し電極16bおよび出力端子用折り返し電極17bが形成されている。
【0023】
シールド電極30〜32は、それぞれシ−ト3,4,12の表面に広面積に形成され、引出し部がシート3,4,12の四辺に露出している。シールド電極32と共振用コンデンサ電極24〜26との間には、結合用コンデンサ電極27,28および減衰極調整用コンデンサ電極29が配置されている。
【0024】
各シート1〜13は積み重ねられ、圧着されて図2に示すように積層体55とされる。ガス抜き穴41〜43の開口部(空穴41a,42a,43a)は積層体55の上面に形成されている。つまり、ガス抜き穴41〜43を通してビアインダクタL1〜L3と外界とが連通されている。この積層体55を焼成すると、ビアインダクタL1〜L3の導電体材料から発生するガスはガス抜き穴41〜43を通って効率良く外界へ飛散する。従って、ビアインダクタL1〜L3の周囲にガスが溜まりにくくなる。
【0025】
こうして、図3に示す積層体55(例えば、長さ5.0mm、幅4.0mm、高さ2.0mm)とされる。積層体55の左右の端面にはそれぞれ、ディップ法や薄膜形成法、フォトリソグラフィ法、パターン印刷法、転写印刷法などの方法で入力端子56、出力端子57が形成され、手前側および奥側の側面にはそれぞれグランド端子Gが形成されている。入力端子56には入力引出し電極33が接続され、出力端子57には出力引出し電極34が接続され、グランド端子Gにはシールド電極30〜32が接続されている。
【0026】
以上の構成からなる積層型LCフィルタ40Aは、ビアインダクタL1〜L3に連接したガス抜き穴41〜43を備えているので、ビアインダクタL1〜L3の周囲にガスが溜まりにくい。従って、焼成の際に急速昇温させて、絶縁シート1〜13や電極24〜32、および、ビアインダクタL1〜L3の導電体材料から急激にガスが発生しても、このガスはガス抜き穴41〜43を通って効率良く積層体55の外へ飛散される。特に、ビアインダクタL1〜L3の導電体材料は、金属成分とバインダ成分(溶剤を含む)の比率が例えば50:50の導電性ペーストであり、電極24〜32の形成に使用される導電性ペーストよりもバインダ成分の割合が高い。このため、ビアインダクタL1〜L3の部分から発生するガス量は、電極24〜32の部分から発生するガス量と比較して相対的に多く、ビアインダクタL1〜L3にガス抜き穴41〜43を連接させる効果は大きい。この結果、層間剥がれや電極剥離などの不具合を発生させることなく、焼成時間を短くすることができる。
【0027】
さらに、従来の積層型LCフィルタ40は、インダクタ用の穴に充填される導電体材料の量が多すぎて過充填になると、焼成後にビアインダクタL1〜L3の部分が隆起して絶縁シート1,2を押し上げ、積層体55の表面にクラックが発生することがあった。しかし、本実施形態の積層体LCフィルタ40Aは、ガス抜き穴41〜43が形成されているので、ガス抜き穴41〜43に余分な導電体材料が回り込んだり、ガス抜き穴41〜43から余分な導電体材料が突出する。従って、積層体55の表面のクラックを抑えることができる。
【0028】
また、ビアインダクタL1〜L3を備えたLCフィルタの場合、ビアインダクタL1〜L3の位置のばらつきが電気特性に大きく影響を及ぼす。例えば、LCフィルタを多数設けたマザー基板からLCフィルタを切り出す際、カット位置が左右いずれかにずれると、ビアインダクタL1と入力端子56間の距離が、ビアインダクタL3と出力端子57間の距離とは異なり、インダクタンス値が変化してしまう(前後も同じ)。しかし、本実施形態の積層体LCフィルタ40Aは、ガス抜き穴41〜43が形成されているので、積層体55の内部のビアインダクタL1〜L3の位置をガス抜き穴41〜43を通して確認できる。従って、イメージセンサ等でガス抜き穴41〜43、つまりビアインダクタL1〜L3の位置を検出して、ビアインダクタL1〜L3の位置に合わせてLCフィルタ40Aをマザー基板から切り出すことができるため、ビアインダクタL1〜L3の位置が安定し、電気特性ばらつきが低減する。
【0029】
さらに、積層体55の上面にガス抜き穴41〜43が形成されているため、積層体55の上面の確認ができ、方向性識別標識としてもガス抜き穴41〜43は機能する。
【0030】
さらに、絶縁シート1〜13を積み重ねて圧着する際に、積層体55内部に溜まったエアも、ガス抜き穴41〜43を通って積層体55の外へ放出することができ、層間剥がれや電極剥離などの不具合をより一層抑えることができる。
【0031】
また、ガス抜き穴41〜43の横断面積をビアインダクタL1〜L3の横断面積より小さく設定することにより、外部端子形成用めっき液がガス抜き穴41〜43に侵入しにくくなり、内部電極30等の劣化を防止することができる。ガス抜き穴41〜43をビアインダクタL1〜L3より小さくすることにより、絶縁シート1〜13のプレス圧着時の部分的な圧力ダウンを小さくすることができる。ビアインダクタL1〜L3の露出面を小さくでき、導電体材料のマイグレーションなどによる外部端子56,57などへの短絡を防止できる。さらに、ビアインダクタL1〜L3からの導電体材料の抜け、落下を防止できる。
【0032】
また、ガス抜き穴41〜43に接しているビアホール21a,21bをシールド電極30,31に含めるようにすると、たとえ外部端子形成用めっき液がガス抜き穴41〜43に侵入しても、シールド電極30,31で堰き止められ、内部電極30等の劣化を防止することができる。
【0033】
なお、本発明に係る多層電子部品は、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。前記実施形態は、3段のバンドパスフィルタを例にして説明しているが、2段、あるいは4段以上のバンドパスフィルタであってもよいし、ローパスフィルタ、ハイパスフィルタであってもよい。さらに、例えば、多層基板や、RFダイオードスイッチ、デュプレクサ、トリプレクサ、ダイプレクサなどの送受信デバイス、RFモジュールなどの高周波複合部品も含む。また、シールド電極が積層体の上部又は下部のいずれか一方にのみ配設されているものであってもよい。
【0034】
さらに、インダクタ用ビアホールの横断面形状は任意である。例えば、LCフィルタ40Aのように3段のバンドパスフィルタの場合、入出力端のLC共振器Q1,Q3の共振周波数を、残りの(中央の)LC共振器Q2の共振周波数より低くすることがある。そこで、図5に示すように、インダクタ用ビアホール21a〜21e,23a〜23eの横断面積を、インダクタ用ビアホール22a〜22eの横断面積より小さくしてもよい。インダクタ用ビアホール21a〜21e,23a〜23eの横断面の長さD1,D3を、インダクタ用ビアホール22a〜22eの横断面の長さD2より短くしている。あるいは、インダクタ用ビアホール22a〜22eの横断面の幅W2を、インダクタ用ビアホール21a〜21e,23a〜23eの横断面の幅W1,W3より広くしてもよい。
【0035】
また、ガス抜き穴も、その横断面形状、穴の深さ、数、位置などは任意である。全てのガス抜き穴の形状が同一である必要はない。さらに、ガス抜き穴の開口部は多層電子部品の上面、実装面(底面)や側面のいずれの面に形成されていてもよく、また、上面および実装面の両方の面に形成してもよい。さらに、ガス抜き穴は、部品内部で任意の方向に屈曲していてもよいし、途中で穴の形状が変わってもよい。ビアインダクタの上端下端両方にそれぞれに、ガス抜き穴を連接させてもよい。
【0036】
さらに、前記実施形態は、それぞれ電極やビアホールが形成された絶縁シートを積み重ねた後、一体的に焼成するものであるが、必ずしもこれに限定されない。絶縁シートは予め焼成されたものを用いてもよい。また、以下に説明する製法によって多層電子部品を製造してもよい。印刷等の方法によりペースト状の絶縁材料にて絶縁層を形成した後、その絶縁層の表面にペースト状の導電性材料を塗布して電極やビアホールを形成する。次にペースト状の絶縁材料を上から塗布して絶縁層とする。同様にして、順に重ね塗りすることにより積層構造を有する多層電子部品が得られる。
【0037】
【発明の効果】
以上の説明からも明らかなように、本発明によれば、ガス抜き穴を通して、ビア導体と外界とが連通される。従って、ビア導体の導電体材料から発生するガスの抜け性が向上し、ビア導体の周囲にガスが溜まりにくくなる。この結果、層間剥がれや電極剥離などの不具合を発生させることなく、焼成時間を短くすることができる。
【0038】
また、ガス抜き穴の横断面積をビア導体の横断面積より小さく設定することにより、外部端子形成用めっき液がガス抜き穴に侵入しにくくなり、内部電極の劣化等を防止することができる。また、ガス抜き穴に接しているビアホールをシールド電極に含めるようにすると、たとえ外部端子形成用めっき液がガス抜き穴に侵入しても、シールド電極で堰き止められ、内部電極の劣化等を防止することができる。
【図面の簡単な説明】
【図1】本発明に係る多層電子部品の一実施形態を示す分解斜視図。
【図2】図1のII−II断面図。
【図3】図1に示した多層電子部品の外観斜視図。
【図4】図3に示した多層電子部品の電気等価回路図。
【図5】ビアホールの変形例を示す横断面図。
【図6】従来の多層電子部品を示す分解斜視図。
【図7】図6に示した多層電子部品の外観斜視図。
【符号の説明】
40A…積層型LCフィルタ
1〜13…絶縁シート
21a〜21e,22a〜22e,23a〜23e…インダクタ用ビアホール
24,25,26…共振用コンデンサ電極
30,31,32…シールド電極
41,42,43…ガス抜き穴
41a,41b,42a,42b,43a,43b…空穴
L1〜L3…ビアインダクタ
C1〜C3…共振用コンデンサ
Q1〜Q3…LC共振器
Claims (2)
- 絶縁層を積み重ねて構成した積層体内に、電気機能素子を形成した多層電子部品において、
前記絶縁層に設けた長穴に導電体材料を充填したビアホールを実質的にλ/4の長さに連接したビアインダクタと、
前記絶縁層に設けたガス抜き穴とを備え、
前記ビアインダクタと前記ガス抜き穴が連接し、前記ガス抜き穴の開口部が前記ビアインダクタの直上であって前記積層体の表面に形成されており、
少なくとも前記積層体の前記ガス抜き穴を形成した絶縁層に接する絶縁層に配置されている前記ビアホールがシールド電極に含まれていること、
を特徴とする多層電子部品。 - 前記ガス抜き穴の横断面積が、前記ビアインダクタの横断面積より小さいことを特徴とする請求項1に記載の多層電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001374894A JP3988453B2 (ja) | 2001-12-07 | 2001-12-07 | 多層電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001374894A JP3988453B2 (ja) | 2001-12-07 | 2001-12-07 | 多層電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003174263A JP2003174263A (ja) | 2003-06-20 |
JP3988453B2 true JP3988453B2 (ja) | 2007-10-10 |
Family
ID=19183373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001374894A Expired - Fee Related JP3988453B2 (ja) | 2001-12-07 | 2001-12-07 | 多層電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3988453B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006085625A1 (ja) * | 2005-02-10 | 2006-08-17 | Soshin Electric Co., Ltd. | 電子部品 |
WO2007054355A1 (de) * | 2005-11-14 | 2007-05-18 | Vega Grieshaber Kg | Hohlleiterübergang |
DE102005054233A1 (de) * | 2005-11-14 | 2007-05-16 | Grieshaber Vega Kg | Hohlleiterübergang |
JP5100476B2 (ja) * | 2008-03-31 | 2012-12-19 | Tdk株式会社 | 積層型電子部品 |
JP5672266B2 (ja) | 2012-05-28 | 2015-02-18 | 株式会社村田製作所 | 電子部品 |
US9935166B2 (en) * | 2013-03-15 | 2018-04-03 | Qualcomm Incorporated | Capacitor with a dielectric between a via and a plate of the capacitor |
JP5576542B1 (ja) | 2013-08-09 | 2014-08-20 | 太陽誘電株式会社 | 回路モジュール及び回路モジュールの製造方法 |
-
2001
- 2001-12-07 JP JP2001374894A patent/JP3988453B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003174263A (ja) | 2003-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4458296B2 (ja) | 誘電体共振器、誘電体フィルタ及びその特性調整方法 | |
US6414567B2 (en) | Duplexer having laminated structure | |
US6529102B2 (en) | LC filter circuit and laminated type LC filter | |
JP2002057543A (ja) | 積層型lc部品 | |
US6521976B2 (en) | Multilayer LC composite component | |
JP2004180032A (ja) | 誘電体フィルタ | |
JP3988453B2 (ja) | 多層電子部品 | |
JP3948233B2 (ja) | 積層型電子部品及びその製造方法 | |
JP5100476B2 (ja) | 積層型電子部品 | |
JP3494120B2 (ja) | 積層型lc部品 | |
WO1995023438A1 (fr) | Resonateur et filtre dielectriques multicouches | |
KR100287646B1 (ko) | 스트립 라인 구조를 갖는 마이크로웨이브 소자 및 그의제조방법 | |
JP4245265B2 (ja) | 複数のフィルタを有する多層配線基板 | |
JP4900728B2 (ja) | 積層型電子部品 | |
WO2010106840A1 (ja) | 電子部品 | |
JP2007274283A (ja) | 積層型誘電体共振器およびその製造方法 | |
JP3852373B2 (ja) | 2ポート型非可逆回路素子および通信装置 | |
JP3750796B2 (ja) | 移動体通信機器用モジュール | |
KR100258661B1 (ko) | 스트립 라인 구조를 갖는 마이크로웨이브 소자 및 그의제조방법 | |
JP4280131B2 (ja) | 積層フィルタ | |
JP3667158B2 (ja) | ストリップライン共振器 | |
JP2004296927A (ja) | 電子部品収納用配線基板 | |
JP4582311B2 (ja) | 信号伝送線路、電子部品及び信号伝送線路の製造方法 | |
JP2003151830A (ja) | 積層型電子部品 | |
JP4706876B2 (ja) | 共振器、フィルタ、及び、共振器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |