CN104218091B - 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器 - Google Patents

薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器 Download PDF

Info

Publication number
CN104218091B
CN104218091B CN201310697891.6A CN201310697891A CN104218091B CN 104218091 B CN104218091 B CN 104218091B CN 201310697891 A CN201310697891 A CN 201310697891A CN 104218091 B CN104218091 B CN 104218091B
Authority
CN
China
Prior art keywords
gate electrode
insulating layer
semiconductor layer
tft
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310697891.6A
Other languages
English (en)
Other versions
CN104218091A (zh
Inventor
金正培
郑宝容
印海静
金东奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN104218091A publication Critical patent/CN104218091A/zh
Application granted granted Critical
Publication of CN104218091B publication Critical patent/CN104218091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开一种薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器。该薄膜晶体管包括：基板；位于基板上的半导体层；覆盖基板和半导体层的第一绝缘层；位于第一绝缘层上并与半导体层重叠的第一栅电极；覆盖第一栅电极和第一绝缘层的第二绝缘层；位于第二绝缘层上并与半导体层和第一栅电极重叠的第二栅电极；覆盖第二栅电极的第三绝缘层；被限定在第一绝缘层、第二绝缘层和第三绝缘层中并暴露半导体层的一部分的第一接触孔；以及通过第一接触孔连接至半导体层的源电极和漏电极。

Description

薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器
技术领域
本发明涉及一种薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器。
背景技术
有机发光二极管显示器包括两个电极和位于两个电极之间的有机发光层。从作为两个电极之一的阴极注入的电子与从作为两个电极中的另一个的阳极注入的空穴在有机发光层中彼此结合以形成激子。当激子释放能量时发射光。
有机发光二极管显示器包括多个像素，每个像素包括由阴极、阳极和有机发光层形成的有机发光二极管。在每个像素中布置用于驱动有机发光二极管的多个薄膜晶体管（“TFT”）和电容器。多个TFT包括开关TFT和驱动TFT。
发明内容
一个或多个示例性实施例提供一种使漏电流最小化的薄膜晶体管、以及包括该薄膜晶体管的有机发光二极管显示器。
一个示例性实施例提供一种包括基板的薄膜晶体管。半导体层位于所述基板上。第一绝缘层覆盖所述基板和所述半导体层。第一栅电极位于所述第一绝缘层上并与所述半导体层重叠。第二绝缘层覆盖所述第一栅电极和所述第一绝缘层。第二栅电极位于所述第二绝缘层上并与所述半导体层和所述第一栅电极重叠。第三绝缘层覆盖所述第二栅电极和所述第二绝缘层。第一接触孔被限定在所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中，并暴露所述半导体层的一部分。源电极和漏电极位于所述第三绝缘层上，并通过所述第一接触孔连接至所述半导体层。所述第二栅电极的总长度大于所述第一栅电极的总长度。
所述第一栅电极可以位于所述第二栅电极与所述基板之间。
所述薄膜晶体管可以进一步包括第二接触孔，所述第二接触孔被限定在所述第二绝缘层中，并且使所述第一栅电极的一部分暴露。所述第二栅电极可以通过所述第二接触孔连接至所述第一栅电极。
所述第二栅电极可以包括：与所述第一栅电极重叠的重叠第二栅极单元，以及被所述第一栅电极暴露的非重叠第二栅极单元。
所述半导体层可以包括与所述源电极接触的源极区、与所述漏电极接触的漏极区、位于所述源极区与所述漏极区之间的沟道区、以及与所述非重叠第二栅极单元重叠的弱电场区。
另一个示例性实施例提供一种包括基板的薄膜晶体管。半导体层位于所述基板上。第一绝缘层覆盖所述基板和所述半导体层。第一栅电极位于所述第一绝缘层上并与所述半导体层重叠。第二绝缘层覆盖所述第一栅电极和所述第一绝缘层。第二栅电极位于所述第二绝缘层上，并与所述半导体层和所述第一栅电极重叠。第三绝缘层覆盖所述第二栅电极和所述第二绝缘层。第一接触孔被限定在所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中，并暴露所述半导体层的一部分。源电极和漏电极位于所述第三绝缘层上，并通过所述第一接触孔连接至所述半导体层。所述第一栅电极包括彼此间隔开的第一子栅电极和第二子栅电极。所述第二栅电极的总长度小于所述第一栅电极的总长度。
所述半导体层可以包括与所述源电极接触的源极区、与所述漏电极接触的漏极区、位于所述源极区与所述漏极区之间的沟道区、以及在平面图中与所述第一子栅电极和所述第二子栅电极之间的间隔重叠的中央弱电场区。
再一个示例性实施例提供一种包括基板的有机发光二极管显示器。薄膜晶体管和电容器位于所述基板上。有机发光二极管连接至所述薄膜晶体管。
所述薄膜晶体管包括位于所述基板上的半导体层。第一绝缘层覆盖所述基板和所述半导体层。第一栅电极位于所述第一绝缘层上并与所述半导体层重叠。第二绝缘层覆盖所述第一栅电极和所述第一绝缘层。第二栅电极位于所述第二绝缘层上，并与所述半导体层和所述第一栅电极重叠。第三绝缘层覆盖所述第二栅电极。第一接触孔被限定在所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中，并暴露所述半导体层的一部分。源电极和漏电极位于所述第三绝缘层上，并通过所述第一接触孔连接至所述半导体层。所述第二栅电极的总长度大于所述第一栅电极的总长度。
所述薄膜晶体管可以进一步包括第二接触孔，所述第二接触孔被限定在所述第二绝缘层中，并使所述第一栅电极的一部分暴露，并且所述第二栅电极可以通过所述第二接触孔连接至所述第一栅电极。
所述第二栅电极可以包括：与所述第一栅电极重叠的重叠第二栅极单元、以及被所述第一栅电极暴露的非重叠第二栅极单元。
根据一个或多个示例性实施例，第二栅电极包括被第一栅电极暴露的部分，并且第二栅电极通过被限定在第二绝缘层中的接触孔连接至第一栅电极。因而，半导体层的与第二栅电极重叠的弱电场区呈现出与轻掺杂漏区（“LDD”）结构的效果类似的效果。因此，能够减少电流的泄漏和热电子效应，并能够提高击穿电压。
进一步，增大了薄膜晶体管的形成有强电场的沟道区中的导通电流。因此，能够对大面积显示设备的像素中的电容器进行充电。
进一步，根据一个或多个示例性实施例，在包括薄膜晶体管的有机发光二极管显示器的半导体层中包括弱电场区。因此，能够减少薄膜晶体管的电流泄漏，以在一帧期间保持被施加到连接至薄膜晶体管的电容器的电压。
附图说明
通过参照附图更详细地描述本公开的示例性实施例，本公开的上述和其它特征将会更明显，其中：
图1为根据本发明的薄膜晶体管的示例性实施例的剖视图。
图2为根据本发明的包括薄膜晶体管的有机发光二极管显示器的示例性实施例的剖视图。
图3为根据本发明的薄膜晶体管的另一示例性实施例的剖视图。
图4为根据本发明的薄膜晶体管的再一示例性实施例的剖视图。
图5为根据本发明的薄膜晶体管的又一示例性实施例的剖视图。
图6为根据本发明的薄膜晶体管的又一示例性实施例的剖视图。
具体实施方式
以下将参照附图详细地描述本发明的示例性实施例，以便本领域的技术人员可以容易地实施本发明。本领域的技术人员将认识到，在不脱离本发明的精神或范围的情况下，可以以多种方式修改所描述的实施例。
另外，在各个示例性实施例中，相同的附图标记用于具有相同构造的构成要素，并在一个示例性实施例中举例说明，在可替代的示例性实施例中，将仅说明与一个示例性实施例不同的要素。
在描述本公开时，将省略与描述不相关的部分。在整篇说明书中，相似的附图标记通常指代相似的要素。
另外，为了更好理解和便于描述，附图所示的每个要素的尺寸和厚度是任意示出的，本发明不限于此。本文中所使用的术语“和/或”包括所列的关联项中的一个或多个的任意组合和所有组合。
在附图中，为了清楚起见，对层、膜、面板、区域等的厚度进行了夸大。为了更好理解和便于描述，在附图中夸大了一些层和区域的厚度。应理解，当诸如层、膜、区域或基板的要素被称为在另一要素之“上”时，其可以直接位于该另一要素上，或也可以存在中间要素。
应理解，尽管术语第一、第二、第三等在本文中可以被用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区别开。因此，下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不脱离本发明的教导。
在本文中使用的术语仅仅用于描述具体实施例，并不旨在限制本发明。如在本文中所使用的，单数形式旨在也包含复数形式，除非在上下文中它具有明显不同的含义。还将理解，当在本申请文件中使用时，术语“包括”和/或“包含”指示所说明的特征、数量、步骤、操作、元件和/或部件的存在，但不排除存在或附加一个或多个其它特征、数量、步骤、操作、元件、部件或其组合。
在本文中，参照作为本发明的理想化实施例（和中间结构）的示意性示图的剖面示图来描述本发明的实施例。因此，可以预料因例如制造技术和/或公差引起的示图形状的变形。因此，本发明的实施例不应被解释为限于在本文中图示的区域的特定形状，而是包括例如由制造造成的形状偏差。
除非另外限定，否则在本文中使用的所有术语（包括技术和科学术语）具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还将理解，诸如那些在常用的词典中使用的术语应解释为具有与它们在相关领域的含义一致的含义，而不应以理想化的或过度正式意义解释，除非在本文中清楚地限定。
当有机发光二极管显示器被驱动时，电流泄漏与连接到开关薄膜晶体管（“TFT”）的电容器相关联，为了在一帧时间期间保持恒定电压，增大电容器的尺寸以增加电容器的电容量，或提高帧频以减少一帧的时间。由此，减轻由漏电流引起的电压变化。
然而，当增加电容器的电容量以在一帧时间期间保持恒定电压时，增加的电容量在电容器的充电或放电期间充当负载。因而，难以确保充电和放电时间，且像素的开口率降低。此外，当提高帧频以在一帧时间期间保持恒定电压时，由于连接到数据线和扫描线的负载，在预定时间内输入数据可能是困难的。
如在典型P型TFT的转移曲线中所示，当栅电压（VGS）以正数增大时，漏电流增大。当漏电压（VDS）以负数增大时，漏电流进一步增大。因而，在被布置在有机发光二极管显示器的像素中的开关TFT中，当栅电压（VGS）以正数增大，并且开关TFT处于截止状态时，漏电压（VDS）以负数增大。因此，在施加大的电压的条件下漏电流增大，并因此加剧被施加到电容器的电压变化。
为了减小漏电流，将其中轻掺杂区（n-）被插入在高掺杂的相对源极区和漏极区（n+）与沟道之间的轻掺杂漏区（“LDD”）结构应用到有机发光二极管显示器的TFT。在提供顶栅型TFT的工艺中，LDD结构包括根据自对准方法形成的栅电极。顶栅型TFT中提供的LDD结构减少漏电流和热电子效应，并提高击穿电压。
然而，当提供LDD结构时，电导通电流（Ion）减小，并且由于使用附加掩模而增加成本。
顶栅型TFT通常包括含多晶硅的半导体层、覆盖半导体层的栅绝缘层、布置在栅绝缘层上并与半导体层部分重叠的栅电极、覆盖栅电极和栅绝缘层的夹层绝缘层、以及通过被限定在夹层绝缘层和栅绝缘层中的接触孔连接至被暴露的半导体层的源电极和栅电极。在顶栅TFT中，当栅绝缘层的横截面厚度增大时，栅电极与源电极和漏电极之间的电场分别可以减弱，从而减小漏电流。然而，导通电流可能由于电阻的增大而减小，因此可能无法对在大面积显示设备的像素中的电容器进行充电。
在下文中，将参照附图详细描述本发明。
接着，将参照图1详细描述根据本发明的TFT。
图1为根据本发明的TFT的示例性实施例的剖视图。
如图1所示，在TFT中，半导体层130被布置在包括透明的玻璃或塑料的基板110上。半导体层130可以包括多晶硅（poly-Si）或氧化物半导体。氧化物半导体可以包括：以钛（Ti）、铪（Hf）、锆（Zr）、铝（Al）、钽（Ta）、锗（Ge）、锌（Zn）、镓（Ga）、锡（Sn）或铟（In）为基础的氧化物，以及它们的诸如氧化锌（“ZnO”）、铟镓锌氧化物（“In-Ga-Zn-O”）、铟锌氧化物（“Zn-In-O”）、锌锡氧化物（“Zn-Sn-O”）、铟镓氧化物（“In-Ga-O”）、铟锡氧化物（“In-Sn-O”）、铟锆氧化物（“In-Zr-O”）、铟锆锌氧化物（“In-Zr-Zn-O”）、铟锆锡氧化物（“In-Zr-Sn-O”）、铟锆镓氧化物（“In-Zr-Ga-O”）、铟铝氧化物（“In-Al-O”）、铟锌铝氧化物（“In-Zn-Al-O”）、铟锡铝氧化物（“In-Sn-Al-O”）、铟铝镓氧化物（“In-Al-Ga-O”）、铟钽氧化物（“In-Ta-O”）、铟钽锌氧化物（“In-Ta-Zn-O”）、铟钽锡氧化物（“In-Ta-Sn-O”）、铟钽镓氧化物（“In-Ta-Ga-O”）、铟锗氧化物（“In-Ge-O”）、铟锗锌氧化物（“In-Ge-Zn-O”）、铟锗锡氧化物（“In-Ge-Sn-O”）、铟锗镓氧化物（“In-Ge-Ga-O”）、钛铟锌氧化物（“Ti-In-Zn-O”）和铪铟锌氧化物（“Hf-In-Zn-O”）的复合氧化物。当半导体层130包括氧化物半导体时，可以添加单独的保护层（未示出），以保护易受诸如高温的外部环境影响的氧化物半导体。
半导体层130包括源极区131、漏极区132、位于源极区131与漏极区132之间的沟道区133、以及位于源极区131与沟道区133之间和漏极区132与沟道区133之间的弱电场区134和135。
弱电场区134和135分别将源极区131和沟道区133、以及漏极区132和沟道区133分离。如上所述，弱电场区134和135被布置在源极区131与沟道区133之间、以及漏极区132与沟道区133之间。因而，当TFT处于截止状态时，可以阻塞半导体层130中的电子移动路径，以减少或有效地防止电流泄漏的发生。
包括氮化硅（SiNx）或氧化硅（SiOx）的第一绝缘层141被布置在基板110和半导体层130上。第一栅电极125被布置在第一绝缘层141上。第一栅电极125被设置为与沟道区133重叠。第一栅电极125连接至用于传送栅极信号的栅极线（未示出）。
包括氮化硅（SiNx）或氧化硅（SiOx）的第二绝缘层142被布置在第一栅电极125和第一绝缘层141上。第二绝缘层142覆盖第一栅电极125，以使第一栅电极125与TFT的其它元件绝缘。
第二栅电极126被布置在第二绝缘层142上。在平面图中，第二栅电极126被设置为与第一栅电极125重叠。第二栅电极126的总长度L2可以大于第一栅电极125的总长度L1。第一栅电极125被布置在第二栅电极126的内侧，其中内侧指靠近基板110的一侧。第二栅电极126包括：在平面图中与第一栅电极125重叠的重叠第二栅极单元126a，以及在平面图中与第一栅电极125不重叠（例如，被第一栅电极125暴露）的非重叠第二栅极单元126b。半导体层130的弱电场区134和135分别被布置在与多个非重叠第二栅极单元126b对应的位置。接触孔43被限定在第二绝缘层142中并暴露第二栅电极125。第二栅电极126通过接触孔43物理连接和/或电连接至第一栅电极125，其中接触孔43延伸完全穿过第二绝缘层142的横截面厚度，并暴露第一栅电极125。
因而，当扫描信号被施加到第一栅电极125和第二栅电极126时，只有第一绝缘层141被布置在半导体层130的沟道区133和既与沟道区133重叠又与第二栅电极126的重叠第二栅极单元126a重叠的第一栅电极125之间。因此，在第一栅电极125与半导体层130的沟道区133之间形成相对强的电场。第一绝缘层141和第二绝缘层142被布置在第二栅电极126的非重叠第二栅极单元126b与半导体层130的弱电场区134、135之间。因此，在第二栅电极126的非重叠第二栅极单元126b与半导体层130的弱电场区134、135之间形成相对弱的电场。
如上所述，弱电场区134和135呈现与LDD结构的效果类似的效果。因而，当TFT处于截止状态时，半导体层130的电子移动路径被阻塞，以减少或有效地防止电流泄漏和热电子效应，并提高击穿电压。而且，在TFT的形成有强电场的沟道区133中，导通电流增大。因此，位于大面积显示设备的像素中的电容器能够被有效地充电。
如上所述，具有与第一栅电极125不重叠（例如，被第一栅电极125暴露）的一部分的第二栅电极126被布置在TFT中，且第二栅电极126通过延伸穿过第二绝缘层142的接触孔43连接至第一栅电极125。因而，弱电场区134和135可以被布置在半导体层130中，以呈现与LDD结构的效果类似的效果，因此减少漏电流和热电子效应，并提高击穿电压。
包括氮化硅（SiNx）或氧化硅（SiOx）的第三绝缘层143被布置在第二栅电极126和第二绝缘层142上。第三绝缘层143覆盖第二栅电极126，以使第二栅电极126与TFT的其它元件绝缘。
源电极176和漏电极177被布置在第三绝缘层143上。接触孔41和42被限定在第一绝缘层141、第二绝缘层142和第三绝缘层143中。源电极176和漏电极177分别通过延伸完全穿过第一绝缘层141、第二绝缘层142和第三绝缘层143中的每个的横截面厚度的、使半导体层130的源极区131和漏极区132暴露的接触孔41和42连接至半导体层130的源极区131和漏极区132。
下面，将参照图2详细描述根据本发明的包括TFT的有机发光二极管显示器。
图2为根据本发明的包括TFT的有机发光二极管显示器的示例性实施例的剖视图。
如图2所示，第一栅电极125和第一电容器极板25被布置在图1所示的TFT的第一绝缘层141上，但本发明不限于此。第一栅电极125和第一电容器极板25可以位于有机发光二极管显示器的相同层中和/或相同层上。第二绝缘层142被布置在第一栅电极125、第一电容器极板25和第一绝缘层141上。第二栅电极126和第二电容器极板26被布置在第二绝缘层142上。第二栅电极126和第二电容器极板26可以位于有机发光二极管显示器的相同层中和/或相同层上。第三绝缘层143被布置在第二栅电极126、第二电容器极板26和第二绝缘层142上。源电极176、漏电极177和第三电容器极板27被布置在第三绝缘层143上。源电极176、漏电极177和第三电容器极板27可以位于有机发光二极管显示器的相同层中和/或相同层上。第一电容器极板25、第二电容器极板26和第三电容器极板27彼此重叠，以共同形成电容器Cst。
如上所述，有机发光二极管显示器包括具有被布置在与第二栅电极126相同的层中和/或相同的层上的第二电容器极板26的电容器Cst。因而，可以增加电容器Cst的电容量，以保持一帧期间被施加到电容器Cst的电压。
保护层180被布置在源电极176、漏电极177、第三电容器极板27和第三绝缘层143上。接触孔81被限定在保护层180中。像素电极710被布置在保护层180上。像素电极710通过被布置为延伸完全穿过保护层180的接触孔81物理地连接和/或电连接至漏电极177，以成为有机发光二极管70的阳极。
像素限定层350被布置在保护层180上以及像素电极710的边缘上。像素开口351被限定在像素限定层350中并使像素电极710暴露。像素限定层350可以包括诸如聚丙烯酸酯或聚酰亚胺的树脂、和/或硅基无机材料。
有机发光层720被布置在像素限定层350的像素开口351中。有机发光层720可以为单层或多层结构。在一个示例性实施例中，例如，有机发光层720包括发光层、空穴注入层（“HIL”）、空穴传输层（“HTL”）、电子传输层（“ETL”）和电子注入层（“EIL”）中的一个或多个。当有机发光层720包括上述所有层时，HIL可以被设置在充当有机发光二极管70的阳极的像素电极710上。HTL、发光层、ETL和EIL可以依次层叠在HIL上。
公共电极730被布置在像素限定层350和有机发光层720上。公共电极730可以为包括反射层的单层或多层结构，反射层包括反射材料或半透层。公共电极730成为有机发光二极管70的阴极。像素电极710、有机发光层720和公共电极730共同形成有机发光二极管70。
在图1所示的示例性实施例中，只包括连接至第一栅电极的第二栅电极。然而，另外的示例性实施例是可行的，其中连接至第二栅电极的低电阻构件被布置在第三绝缘层上的与第二栅电极重叠的位置。
在下文中，将参照图3详细描述根据本发明的TFT的另一示例性实施例。
图3为根据本发明的TFT的另一示例性实施例的剖视图。
图3中的示例性实施例与图1所示的示例性实施例基本相同，除了进一步包括低电阻构件。因而，将省略其重复描述。
如图3所示，第三绝缘层143被布置在TFT的第二栅电极126和第二绝缘层142上。第三绝缘层143覆盖第二栅电极126，以使第二栅电极126与TFT的其它元件绝缘。
源电极176、漏电极177和低电阻构件175被布置在第三绝缘层143上。源电极176和漏电极177分别通过被布置为延伸穿过第一绝缘层141、第二绝缘层142和第三绝缘层143的、使半导体层130的源极区131和漏极区132暴露的接触孔41和42连接至半导体层130的源极区131和漏极区132。另外，低电阻构件175被布置在与第二栅电极126重叠的位置。接触孔44被限定在第三绝缘层143中。低电阻构件175通过被布置为延伸完全穿过第三绝缘层143的横截面厚度的接触孔44物理地连接和/或电连接至第二栅电极126。
因而，低电阻构件175、第二栅电极126和第一栅电极125可以彼此连接，以降低第一栅电极125的电阻，从而防止阻容（“RC”）延时。
另外的示例性实施例是可行的，其中第一栅电极被分成彼此间隔开的第一子栅电极和第二子栅电极。
在下文中，将参照图4详细描述根据本发明的TFT的再一示例性实施例。
图4为根据本发明的TFT的再一示例性实施例的剖视图。
图4中的示例性实施例与图1所示的示例性实施例基本相同，除了第一栅电极的结构不同。因而，将省略其重复描述。
如图4所示，TFT的半导体层130包括源极区131、漏极区132、被设置在源极区131与漏极区132之间的沟道区133、被设置在源极区131与沟道区133之间以及漏极区132与沟道区133之间的弱电场区134和135、以及被布置在沟道区133的相对部分的中央的中央弱电场区136。
弱电场区134和135分别将源极区131与沟道区133、以及漏极区132与沟道区133分离。附图标记133可以表示整个沟道区或可以表示整个沟道区的单个部分。中央弱电场区136将整个沟道区133分成两部分。如上所述，弱电场区134和135被布置在源极区131与沟道区133之间、漏极区132与沟道区133之间，并且中央弱电场区136被布置在整个沟道区133的中央。因而，当TFT处于截止状态时，可以阻塞半导体层130中的电子移动路径，以更有效地防止漏电流的发生。
包括氮化硅（SiNx）或氧化硅（SiOx）的第一绝缘层141被布置在基板110和半导体层130上。第一栅电极125被布置在第一绝缘层141上。第一栅电极125包括彼此间隔开且彼此电连接的第一子栅电极125a和第二子栅电极125b。图4没有示出第一子栅电极125a与第二子栅电极125b之间的、用于电连接第一子栅电极125a与第二子栅电极125b的连接部分。然而，第一子栅电极125a和第二子栅电极125b彼此物理地连接和/或电连接。
第一子栅电极125a和第二子栅电极125b被设置为分别与单个沟道区133重叠。在平面图中，中央弱电场区136被设置在与第一子栅电极125a和第二子栅电极125b之间的间隔对应的位置。
包括氮化硅（SiNx）或氧化硅（SiOx）的第二绝缘层142被布置在第一栅电极125和第一绝缘层141上。第二绝缘层142覆盖第一子栅电极125a和第二子栅电极125b，以使第一子栅电极125a和第二子栅电极125b绝缘。
第二栅电极126被布置在第二绝缘层142上。第二栅电极126被设置为与第一子栅电极125a和第二子栅电极125b这两者重叠。第二栅电极126的总长度L2可以大于第一栅电极125的总长度L1。第一子栅电极125a和第二子栅电极125b这两者都被布置在第二栅电极126的内侧。第二栅电极126包括：与第一子栅电极125a和第二子栅电极125b重叠的重叠第二栅极单元126a，以及与第一子栅电极125a和第二子栅电极125b不重叠（例如，被第一子栅电极125a和第二子栅电极125b暴露）的非重叠第二栅极单元126b。半导体层130的弱电场区134和135以及中央弱电场区136被布置在与非重叠第二栅极单元126b对应的位置。第二栅电极126通过被布置为延伸穿过第二绝缘层142的接触孔43连接至第一子栅电极125a和第二子栅电极125b。
因而，当扫描信号被施加到第一栅电极125和第二栅电极126时，只有第一绝缘层141被布置在连接至重叠第二栅极单元126a并与重叠第二栅极单元126a重叠的第一子栅电极125a和第二子栅电极125b与沟道区133之间。因此，在第一子栅电极125a和第二子栅电极125b与沟道区133之间分别形成强电场。第一绝缘层141和第二绝缘层142被布置在非重叠第二栅极单元126b与弱电场区134和135以及中央弱电场区136之间。因此，在非重叠第二栅极单元126b与弱电场区134和135以及中央弱电场区136之间形成弱电场。
如上所述，当TFT处于截止状态时，弱电场区134和135以及中央弱电场区136阻塞半导体层130的电子移动路径，以进一步减少电流泄漏和热电子效应，并提高击穿电压。
在图4的示例性实施例中，第二栅电极126的总长度L2大于第一栅电极125的总长度L1。然而，另外的示例性实施例是可行的，其中第二栅电极的总长度小于第一栅电极的总长度。
在下文中，将参照图5详细描述根据本发明的TFT的又一示例性实施例。
图5为根据本发明的TFT的又一示例性实施例的剖视图。
图5中的示例性实施例与图4所示的示例性实施例基本相同，除了第二栅电极的总长度小于第一栅电极的总长度。因而，将省略其重复描述。
如图5所示，TFT的半导体层130包括源极区131、漏极区132、被设置在源极区131与漏极区132之间的沟道区133、以及被布置在整个沟道区133的中央的中央弱电场区136。中央弱电场区136将整个沟道区133分成两个单个部分。如上所述，中央弱电场区136被布置在沟道区133的中央。因而，当TFT处于截止状态时，可以阻塞半导体层130中的电子移动路径，以减少或有效地防止电流泄漏的发生。
包括氮化硅（SiNx）或氧化硅（SiOx）的第一绝缘层141被布置在基板110和半导体层130上。第一栅电极125被布置在第一绝缘层141上。第一栅电极125包括彼此间隔开并且彼此电连接的第一子栅电极125a和第二子栅电极125b。图5没有示出第一子栅电极125a与第二子栅电极125b之间的用于将其电连接的连接部分。然而，第一子栅电极125a和第二子栅电极125b彼此物理地连接和/或电连接。
第一子栅电极125a和第二子栅电极125b被设置为与整个沟道区的单个沟道区133重叠。中央弱电场区136被设置在与第一子栅电极125a与第二子栅电极125b之间的间隔对应的位置。
包括氮化硅（SiNx）或氧化硅（SiOx）的第二绝缘层142被布置在第一栅电极125和第一绝缘层141上。第二绝缘层142覆盖第一子栅电极125a和第二子栅电极125b，以使第一子栅电极125a和第二子栅电极125b绝缘。
第二栅电极126被布置在第二绝缘层142上。第二栅电极126被设置为与第一子栅电极125a和第二子栅电极125b重叠。第二栅电极126的总长度L2可以小于第一栅电极125的总长度L1。第一子栅电极125a的一部分和第二子栅电极125b的一部分被布置在与第二栅电极126的外侧对应的位置，以使第二栅电极126暴露第一子栅电极125a的该部分和第二子栅电极125b的该部分。第二栅电极126包括：与第一子栅电极125a和第二子栅电极125b重叠的重叠第二栅极单元126a，以及与第一子栅电极125a和第二子栅电极125b不重叠（例如，被第一子栅电极125a和第二子栅电极125b暴露）的非重叠第二栅极单元126b。半导体层130的中央弱电场区136被布置在与非重叠第二栅极单元126b对应的位置。第二栅电极126通过被布置为延伸穿过第二绝缘层142的接触孔43连接至第一子栅电极125a和第二子栅电极125b。
因而，当扫描信号被施加到第一栅电极125和第二栅电极126时，只有第一绝缘层141被布置在连接至重叠第二栅极单元126a并与重叠第二栅极单元126a重叠的第一子栅电极125a和第二子栅电极126b与沟道区133之间。因此，在第一子栅电极125a和第二子栅电极125b与沟道区133之间形成强电场。第一绝缘层141和第二绝缘层142被布置在非重叠第二栅极单元126b与中央弱电场区136之间。因此，在非重叠第二栅极单元126b与中央弱电场区136之间形成弱电场。
如上所述，当TFT处于截止状态时，中央弱电场区136阻塞半导体层130的电子移动路径，以进一步减少电流泄漏和热电子效应，并提高击穿电压。
在图5所示的示例性实施例中只包括连接至第一栅电极的第二栅电极。然而，另外的示例性实施例是可行的，其中连接至第二栅电极的低电阻构件被布置在第三绝缘层上。
在下文中，将参照图6详细描述根据本发明的TFT的又一示例性实施例。
图6为根据本发明的TFT的又一示例性实施例的剖视图。
图6的示例性实施例与图5所示的示例性实施例基本相同，除了进一步包括低电阻构件。因而，将省略其重复描述。
如图6所示，第三绝缘层143被布置在TFT的第二栅电极126和第二绝缘层142上。第三绝缘层143覆盖第二栅电极126，以使第二栅电极126与TFT的其它元件绝缘。
源电极176、漏电极177和低电阻构件175被布置在第三绝缘层143上。源电极176和漏电极177分别通过被布置为延伸穿过第一绝缘层141、第二绝缘层142和第三绝缘层143的、使半导体层130的源极区131和漏极区132暴露的接触孔41和42连接至半导体层130的源极区131和漏极区132。另外，低电阻构件175被布置在与第二栅电极126重叠的位置。低电阻构件175通过被布置为延伸穿过第三绝缘层143的接触孔44连接至第二栅电极126。
因而，低电阻构件175、第二栅电极126和第一栅电极125可以彼此连接，以降低第一栅电极125的电阻，从而防止RC延时。
虽然结合目前被认为可行的示例性实施例对本发明进行了描述，但是应该理解，本发明不限于已公开的示例性实施例，而是相反，旨在覆盖包含于随附的权利要求的精神和范围中的各种修改和等同设置。

Claims (6)

1.一种薄膜晶体管，包括：
基板；
半导体层，位于所述基板上；
第一绝缘层，覆盖所述基板和所述半导体层；
第一栅电极，位于所述第一绝缘层上并且与所述半导体层重叠；
第二绝缘层，覆盖所述第一栅电极和所述第一绝缘层；
第二栅电极，位于所述第二绝缘层上并且与所述半导体层和所述第一栅电极重叠，所述第二栅电极包括与所述第一栅电极重叠的重叠第二栅极单元以及被所述第一栅电极暴露的非重叠第二栅极单元；
第三绝缘层，覆盖所述第二栅电极和所述第二绝缘层；
第一接触孔，被限定在所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中，并且使所述半导体层的一部分暴露；以及
源电极和漏电极，位于所述第三绝缘层上，并且通过所述第一接触孔连接至所述半导体层，
其中所述第二栅电极的总长度大于所述第一栅电极的总长度，并且
所述半导体层包括：
与所述源电极接触的源极区，所述源极区被布置为与所述第二栅电极的所述重叠第二栅极单元和所述非重叠第二栅极单元不重叠，
与所述漏电极接触的漏极区，所述漏极区被布置为与所述第二栅电极的所述重叠第二栅极单元和所述非重叠第二栅极单元不重叠，
位于所述源极区与所述漏极区之间的沟道区，和
与所述第二栅电极的所述非重叠第二栅极单元重叠的弱电场区，
其中所述第一绝缘层和所述第二绝缘层被布置在所述半导体层的所述弱电场区与所述第二栅电极的所述非重叠第二栅极单元之间。
2.如权利要求1所述的薄膜晶体管，其中所述第一栅电极位于所述第二栅电极与所述基板之间。
3.如权利要求2所述的薄膜晶体管，进一步包括第二接触孔，所述第二接触孔被限定在所述第二绝缘层中，并且使所述第一栅电极的一部分暴露，
其中所述第二栅电极通过所述第二接触孔连接至所述第一栅电极。
4.一种薄膜晶体管，包括：
基板；
半导体层，位于所述基板上；
第一绝缘层，覆盖所述基板和所述半导体层；
第一栅电极，位于所述第一绝缘层上并且与所述半导体层重叠；
第二绝缘层，覆盖所述第一栅电极和所述第一绝缘层；
第二栅电极，位于所述第二绝缘层上并且与所述半导体层和所述第一栅电极重叠，所述第二栅电极包括与所述第一栅电极重叠的重叠第二栅极单元以及被所述第一栅电极暴露的非重叠第二栅极单元；
第三绝缘层，覆盖所述第二栅电极和所述第二绝缘层；
第一接触孔，被限定在所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中，并且使所述半导体层的一部分暴露；以及
源电极和漏电极，位于所述第三绝缘层上，并且通过所述第一接触孔连接至所述半导体层，
其中所述第一栅电极包括彼此间隔开的第一子栅电极和第二子栅电极，并且
所述第二栅电极的总长度小于所述第一栅电极的总长度，并且
所述半导体层包括：
与所述源电极接触的源极区，
与所述漏电极接触的漏极区，
位于所述源极区与所述漏极区之间的沟道区，和
在平面图中与彼此间隔开的所述第一子栅电极和所述第二子栅电极之间的间隔完全重叠的中央弱电场区，
其中所述第一绝缘层和所述第二绝缘层被布置在所述半导体层的所述中央弱电场区与所述第二栅电极的所述非重叠第二栅极单元之间。
5.一种有机发光二极管显示器，包括：
基板；
位于所述基板上的薄膜晶体管和电容器；以及
连接至所述薄膜晶体管的有机发光二极管，
其中所述薄膜晶体管包括：
半导体层，位于所述基板上；
第一绝缘层，覆盖所述基板和所述半导体层；
第一栅电极，位于所述第一绝缘层上并且与所述半导体层重叠；
第二绝缘层，覆盖所述第一栅电极和所述第一绝缘层；
第二栅电极，位于所述第二绝缘层上，并且与所述半导体层和所述第一栅电极重叠，所述第二栅电极包括与所述第一栅电极重叠的重叠第二栅极单元以及被所述第一栅电极暴露的非重叠第二栅极单元；
第三绝缘层，覆盖所述第二栅电极；
第一接触孔，被限定在所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中，并且使所述半导体层的一部分暴露；以及
源电极和漏电极，位于所述第三绝缘层上，并且通过所述第一接触孔连接至所述半导体层，
其中所述第二栅电极的总长度大于所述第一栅电极的总长度，并且
所述半导体层包括：
与所述源电极接触的源极区，所述源极区被布置为与所述第二栅电极的所述重叠第二栅极单元和所述非重叠第二栅极单元不重叠，
与所述漏电极接触的漏极区，所述漏极区被布置为与所述第二栅电极的所述重叠第二栅极单元和所述非重叠第二栅极单元不重叠，
位于所述源极区与所述漏极区之间的沟道区，和
与所述第二栅电极的所述非重叠第二栅极单元重叠的弱电场区，
其中所述第一绝缘层和所述第二绝缘层被布置在所述半导体层的所述弱电场区与所述第二栅电极的所述非重叠第二栅极单元之间。
6.如权利要求5所述的有机发光二极管显示器，进一步包括第二接触孔，所述第二接触孔被限定在所述第二绝缘层中，并且使所述第一栅电极的一部分暴露，
其中所述第二栅电极通过所述第二接触孔连接至所述第一栅电极。
CN201310697891.6A 2013-05-31 2013-12-18 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器 Active CN104218091B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0062968 2013-05-31
KR1020130062968A KR102173707B1 (ko) 2013-05-31 2013-05-31 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
CN104218091A CN104218091A (zh) 2014-12-17
CN104218091B true CN104218091B (zh) 2019-09-10

Family

ID=51984087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310697891.6A Active CN104218091B (zh) 2013-05-31 2013-12-18 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器

Country Status (4)

Country Link
US (2) US9818766B2 (zh)
KR (1) KR102173707B1 (zh)
CN (1) CN104218091B (zh)
TW (1) TW201445709A (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704888B2 (en) * 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
KR20150087617A (ko) * 2014-01-22 2015-07-30 삼성디스플레이 주식회사 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법
KR102276118B1 (ko) * 2014-11-28 2021-07-13 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR102315527B1 (ko) * 2015-01-19 2021-10-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN104681628A (zh) * 2015-03-17 2015-06-03 京东方科技集团股份有限公司 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
CN104681629B (zh) 2015-03-18 2017-12-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
KR102433316B1 (ko) 2015-08-06 2022-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105070764A (zh) * 2015-08-31 2015-11-18 深圳市华星光电技术有限公司 Tft、阵列基板、显示装置及tft的制备方法
US10297694B2 (en) * 2015-10-14 2019-05-21 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
KR102518726B1 (ko) 2015-10-19 2023-04-10 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105374882A (zh) * 2015-12-21 2016-03-02 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制备方法
KR102566630B1 (ko) * 2015-12-30 2023-08-16 엘지디스플레이 주식회사 유기발광표시장치
KR102485707B1 (ko) * 2016-01-29 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI588971B (zh) 2016-04-15 2017-06-21 友達光電股份有限公司 主動元件
KR102514412B1 (ko) * 2016-05-02 2023-03-28 삼성디스플레이 주식회사 반도체소자 및 이를 채용하는 표시장치
KR102661120B1 (ko) * 2016-08-22 2024-04-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법, 및 이를 포함하는 표시 장치
CN107706209B (zh) * 2017-08-09 2019-06-25 武汉华星光电半导体显示技术有限公司 有机电致发光显示面板及其制作方法
CN107818988A (zh) * 2017-09-27 2018-03-20 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
KR102473303B1 (ko) * 2018-01-24 2022-12-05 삼성디스플레이 주식회사 표시 장치
US10566354B2 (en) * 2018-02-26 2020-02-18 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, touch display screen and manufacturing method of array substrate
KR20210008204A (ko) * 2019-07-10 2021-01-21 삼성디스플레이 주식회사 표시 장치
CN112563288B (zh) * 2019-09-26 2023-08-04 云谷（固安）科技有限公司 显示面板及其制作方法及电子设备
KR102651600B1 (ko) 2019-10-16 2024-03-26 삼성디스플레이 주식회사 표시 장치
CN111403488B (zh) * 2020-03-31 2024-03-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、显示用基板及显示装置
CN111916492B (zh) 2020-08-31 2021-12-24 武汉华星光电技术有限公司 Tft器件及其制备方法、阵列基板
CN112397562B (zh) * 2020-11-13 2023-09-22 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示装置
KR20220117971A (ko) * 2021-02-17 2022-08-25 삼성디스플레이 주식회사 표시 장치
TWI831682B (zh) * 2023-04-28 2024-02-01 友達光電股份有限公司 薄膜電晶體及其製作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101135791A (zh) * 2006-08-31 2008-03-05 株式会社半导体能源研究所 液晶显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0186090B1 (ko) 1995-10-06 1999-03-20 문정환 박막트랜지스터 제조방법
JP2720862B2 (ja) * 1995-12-08 1998-03-04 日本電気株式会社 薄膜トランジスタおよび薄膜トランジスタアレイ
KR19980023376A (ko) 1996-09-30 1998-07-06 엄길용 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
KR19980023377A (ko) 1996-09-30 1998-07-06 엄길용 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
KR19980023377U (ko) 1996-10-31 1998-07-25 양재신 자동차 스티커 보관함 구조
KR19980023376U (ko) 1996-10-31 1998-07-25 양재신 크립의 체결력 강화구조
WO1998036407A1 (en) 1997-02-17 1998-08-20 Seiko Epson Corporation Display device
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
TW480732B (en) * 2001-04-10 2002-03-21 Ind Tech Res Inst Polysilicon thin film transistor having gate-overlapped lightly doped drain
JP4673513B2 (ja) * 2001-08-01 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4454921B2 (ja) * 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7238963B2 (en) * 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
JP2005057242A (ja) 2003-07-18 2005-03-03 Seiko Epson Corp 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器
US7319236B2 (en) * 2004-05-21 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101131793B1 (ko) * 2005-05-31 2012-03-30 삼성전자주식회사 폴리 실리콘형 박막트랜지스터 및 이를 갖는 박막트랜지스터 기판 및 이의 제조 방법
KR20070002933A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
JP4876548B2 (ja) * 2005-11-22 2012-02-15 セイコーエプソン株式会社 電気光学装置の製造方法
JP5076550B2 (ja) * 2006-04-03 2012-11-21 セイコーエプソン株式会社 半導体装置
KR101117739B1 (ko) 2010-03-15 2012-02-24 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JPWO2011122352A1 (ja) 2010-03-29 2013-07-08 シャープ株式会社 表示装置、圧力検出装置および表示装置の製造方法
WO2012147657A1 (ja) * 2011-04-28 2012-11-01 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101135791A (zh) * 2006-08-31 2008-03-05 株式会社半导体能源研究所 液晶显示装置

Also Published As

Publication number Publication date
KR20140141333A (ko) 2014-12-10
CN104218091A (zh) 2014-12-17
US10580800B2 (en) 2020-03-03
TW201445709A (zh) 2014-12-01
KR102173707B1 (ko) 2020-11-04
US20140353605A1 (en) 2014-12-04
US9818766B2 (en) 2017-11-14
US20180061860A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
CN104218091B (zh) 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器
US9379249B2 (en) Thin-film transistor, method for manufacturing the same and display device comprising the same
CN105280679B (zh) 有机电致发光装置
CN103811675B (zh) 柔性有机电致发光装置及其制造方法
US9570527B2 (en) Organic light emitting diode display
CN103928491B (zh) 显示基板
CN109256396A (zh) 一种透明显示基板及透明显示面板
US9552998B2 (en) Thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor
CN104218060B (zh) 有机发光二极管显示器
CN104952879B (zh) 采用coa技术的双栅极tft基板结构
US10121830B1 (en) OLED display panel and manufacturing method thereof
US20150021591A1 (en) Thin film transistor and thin film transistor array panel including the same
CN104795447A (zh) 半导体结构
US20160093643A1 (en) Oxide semiconductor transistor used as pixel element of display device and manufacturing method therefor
US20230157089A1 (en) Display Apparatus
KR20190025789A (ko) 박막 트랜지스터 및 이를 포함하는 디스플레이 장치
KR102596361B1 (ko) 박막 트랜지스터 및 이를 포함하는 표시 장치
CN100502049C (zh) 具有双栅极结构的非晶硅薄膜晶体管及其制造方法
KR20140144566A (ko) 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법
CN206471332U (zh) 显示面板及显示装置
US9793302B1 (en) Active device
CN110534533A (zh) 显示面板
US20230172012A1 (en) Organic Light-Emitting Display Apparatus
KR20120072943A (ko) 박막 트랜지스터 및 평판 표시 장치
KR101506098B1 (ko) Ｎｂｉｓ에서 문턱전압의 변화가 없는 산화물 반도체 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant