KR102651600B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102651600B1
KR102651600B1 KR1020190128428A KR20190128428A KR102651600B1 KR 102651600 B1 KR102651600 B1 KR 102651600B1 KR 1020190128428 A KR1020190128428 A KR 1020190128428A KR 20190128428 A KR20190128428 A KR 20190128428A KR 102651600 B1 KR102651600 B1 KR 102651600B1
Authority
KR
South Korea
Prior art keywords
electrode
frame frequency
capacitor
voltage
capacitance
Prior art date
Application number
KR1020190128428A
Other languages
English (en)
Other versions
KR20210045553A (ko
Inventor
노상용
이창수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190128428A priority Critical patent/KR102651600B1/ko
Priority to US16/860,955 priority patent/US11183134B2/en
Priority to CN202010460207.2A priority patent/CN112666766A/zh
Publication of KR20210045553A publication Critical patent/KR20210045553A/ko
Application granted granted Critical
Publication of KR102651600B1 publication Critical patent/KR102651600B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

프레임 주파수가 가변하는 표시 장치는 게이트선 및 데이터선에 연결되어 있는 스위칭 소자, 상기 스위칭 소자에 연결되어 있는 화소 전극 및 공통 전압이 인가되는 공통 전극을 포함하는 액정 커패시터, 및 상기 스위칭 소자에 연결되어 있는 제1 전극 및 유지 전압이 인가되는 제2 전극을 포함하는 유지 커패시터를 포함하고, 상기 유지 커패시터의 커패시턴스는 최대 프레임 주파수와 최저 프레임 주파수의 차이에 따른 기준에 따라 설정되고, 상기 유지 전압은 상기 공통 전압보다 미리 정해진 레벨 이상의 전압일 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 프레임 주파수가 가변하는 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하는 복수의 화소, 복수의 화소에 연결된 복수의 게이트 라인과 복수의 데이터 라인을 포함한다. 신호 제어부의 제어에 따라 복수의 게이트 라인에 순차적으로 게이트 온 전압의 게이트 신호가 인가되고, 게이트 온 전압의 게이트 신호에 대응하여 복수의 데이터 라인에 데이터 전압이 인가되어 영상이 표시된다.
표시 장치는 1초당 프레임 주파수에 대응하는 개수의 프레임 영상을 표시한다. 표시 장치는 미리 정해진 프레임 주파수로 복수의 프레임 영상을 표시하거나, 또는 가변하는 프레임 주파수에 대응하여 복수의 프레임 영상을 표시할 수 있다.
신호 제어부는 외부의 그래픽 처리부로부터 인가받은 영상 신호 및 입력 제어 신호를 이용하여 복수의 화소에 영상을 표시한다. 그래픽 처리부는 원시 데이터를 렌더링하여 영상 신호를 생성하는데, 한 프레임에 대응하는 영상 신호를 생성하는 렌더링 시간이 영상의 종류나 특성에 따라 가변될 수 있다. 신호 제어부는 렌더링 시간에 대응하여 프레임 주파수를 가변할 수 있다. 한 프레임의 길이가 길어지는 경우, 화소에 충전된 화소 전압이 누설되어 영상의 휘도가 낮아지는 현상이 발생할 수 있다. 이러한 휘도 변동에 의해 화면이 깜빡거리는 것처럼 보이는 플리커(flicker)가 시인될 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 프레임 주파수가 가변함에 따라 발생할 수 있는 플리커를 방지하여 표시 품질을 향상시킬 수 있는 표시 장치를 제공함에 있다.
본 발명의 일 실시예에 따른 프레임 주파수가 가변하는 표시 장치는 게이트선 및 데이터선에 연결되어 있는 스위칭 소자, 상기 스위칭 소자에 연결되어 있는 화소 전극 및 공통 전압이 인가되는 공통 전극을 포함하는 액정 커패시터, 및 상기 스위칭 소자에 연결되어 있는 제1 전극 및 유지 전압이 인가되는 제2 전극을 포함하는 유지 커패시터를 포함하고, 상기 유지 커패시터의 커패시턴스는 최대 프레임 주파수와 최저 프레임 주파수의 차이에 따른 기준에 따라 설정되고, 상기 유지 전압은 상기 공통 전압보다 미리 정해진 레벨 이상의 전압일 수 있다.
상기 유지 커패시터의 커패시턴스는 상기 최대 프레임 주파수와 상기 최저 프레임 주파수의 차이가 커질수록 크게 설정될 수 있다.
상기 유지 커패시터의 커패시턴스는 상기 최대 프레임 주파수가 높을수록 크게 설정될 수 있다.
상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 120Hz일 때, 상기 유지 커패시터의 커패시턴스는 CLC/(CST+CLC)가 93% 미만이 되도록 설정되고, 상기 CLC는 상기 액정 커패시터의 커패시턴스이고, 상기 CST는 상기 유지 커패시터의 커패시턴스일 수 있다.
상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 144Hz일 때, 상기 유지 커패시터의 커패시턴스는 CLC/(CST+CLC)가 80% 미만이 되도록 설정되고, 상기 CLC는 상기 액정 커패시터의 커패시턴스이고, 상기 CST는 상기 유지 커패시터의 커패시턴스일 수 있다.
상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 165Hz일 때, 상기 유지 커패시터의 커패시턴스는 CLC/(CST+CLC)가 73% 미만이 되도록 설정되고, 상기 CLC는 상기 액정 커패시터의 커패시턴스이고, 상기 CST는 상기 유지 커패시터의 커패시턴스일 수 있다.
상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 240Hz일 때, 상기 유지 커패시터의 커패시턴스는 CLC/(CST+CLC)가 61% 미만이 되도록 설정되고, 상기 CLC는 상기 액정 커패시터의 커패시턴스이고, 상기 CST는 상기 유지 커패시터의 커패시턴스일 수 있다.
상기 유지 전압은 상기 공통 전압보다 3V 이상의 높은 전압일 수 있다.
상기 유지 커패시터는, 상기 제2 전극 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 반도체층, 및 상기 반도체층 위에 위치하는 N+ 도핑층을 더 포함하고, 상기 제1 전극은 상기 N+ 도핑층 위에 위치할 수 있다.
상기 스위칭 소자는, 상기 게이트선에 연결되어 있는 게이트 전극, 상기 데이터선에 연결되어 있는 소스 전극, 및 상기 화소 전극 및 상기 제1 전극에 연결되어 있는 드레인 전극을 포함하고, 상기 반도체층은 상기 데이터선, 상기 소스 전극, 상기 드레인 전극 및 상기 제1 전극과 동일한 패턴으로 형성되어 있을 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하는 게이트선, 게이트 전극 및 유지 전극선을 포함하는 게이트 도전층, 상기 게이트 도전층 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 반도체층, 상기 반도체층 위에 위치하는 데이터선, 소스 전극, 드레인 전극 및 커패시터 전극을 포함하는 데이터 도전층, 상기 데이터 도전층 위에 위치하고 상기 드레인 전극에 연결되어 있는 화소 전극, 및 상기 화소 전극과 마주하는 공통 전극을 포함하고, 상기 공통 전극에는 공통 전압이 인가되고, 상기 유지 전극선에는 상기 공통 전압보다 미리 정해진 레벨 이상의 전압인 유지 전압이 인가되고, 상기 유지 전극선, 상기 게이트 절연막, 상기 반도체층 및 상기 커패시터 전극이 중첩하여 형성하는 유지 커패시터의 커패시턴스는 최대 프레임 주파수와 최저 프레임 주파수의 차이에 따른 기준에 따라 설정된다.
유지 커패시터의 커패시턴스는 CLC/(CST+CLC)가 기준치 미만이 되도록 설정되고, 상기 CLC는 상기 화소 전극과 상기 공통 전극이 형성하는 액정 커패시터의 커패시턴스이고, 상기 CST는 상기 유지 커패시터의 커패시턴스일 수 있다.
상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 144Hz일 때, 상기 유지 커패시터의 커패시턴스는 상기 CLC/(CST+CLC)가 80% 미만이 되도록 설정될 수 있다.
상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 165Hz일 때, 상기 유지 커패시터의 커패시턴스는 상기 CLC/(CST+CLC)가 73% 미만이 되도록 설정될 수 있다.
상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 240Hz일 때, 상기 유지 커패시터의 커패시턴스는 상기 CLC/(CST+CLC)가 61% 미만이 되도록 설정될 수 있다.
상기 유지 전압은 상기 공통 전압보다 3V 이상의 높은 전압일 수 있다.
상기 유지 커패시터의 커패시턴스는 상기 최대 프레임 주파수와 상기 최저 프레임 주파수의 차이가 커질수록 크게 설정될 수 있다.
상기 유지 커패시터의 커패시턴스는 상기 최대 프레임 주파수가 높을수록 크게 설정될 수 있다.
상기 유지 커패시터는 상기 반도체층과 상기 커패시터 전극 사이에 위치하는 N+ 도핑층을 더 포함할 수 있다.
상기 반도체층은 상기 데이터 도전층과 동일한 패턴으로 형성되어 있을 수 있다.
프레임 주파수가 가변하는 표시 장치에서 발생할 수 있는 플리커를 방지하여 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 간략히 나타내는 블록도이다.
도 2는 도 1의 신호 제어부가 가변하는 프레임 주파수에 대응하여 영상 데이터 신호를 생성하는 방법을 나타내는 개념도이다.
도 3은 도 1의 표시 장치에 포함되는 화소의 회로도이다.
도 4는 도 1의 표시 장치에 포함되는 화소를 나타내는 평면도이다.
도 5는 도 4의 V-V' 선에 따른 단면을 나타내는 단면도이다.
도 6 및 7은 도 5의 유지 커패시터를 나타내는 개념도이다.
도 8은 도 5의 유지 커패시터의 캐패시턴스를 나타내는 그래프이다.
도 9는 유지 전압과 공통 전압의 차에 따른 G-값을 실험한 그래프이다.
도 10은 유지 전압과 공통 전압의 전압 차이를 기준치보다 작게 설정한 경우의 G-값을 실험한 비교예의 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 간략히 나타내는 블록도이다. 도 2는 도 1의 신호 제어부가 가변하는 프레임 주파수에 대응하여 영상 데이터 신호를 생성하는 방법을 나타내는 개념도이다.
도 1 및 2를 참조하면, 표시 장치는 신호 제어부(100), 게이트 구동부(200), 데이터 구동부(300), 전원 공급부(400) 및 표시부(600)를 포함한다. 표시 장치는 액정 표시 장치일 수 있으며, 액정 표시 장치는 표시부(600) 측으로 빛을 방출하는 백라이트부(미도시)를 더 포함할 수 있다.
신호 제어부(100)는 외부의 그래픽 처리부(800)로부터 입력되는 영상 신호(ImS) 및 입력 제어 신호를 수신한다. 그래픽 처리부(800)는 렌더링(rendering) 등과 같은 방법으로 원시 데이터를 처리하여 영상 신호(ImS)와 영상 신호(ImS)의 표시를 제어하는 입력 제어 신호를 생성한다. 영상 신호(ImS)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며, 휘도는 정해진 수효의 계조 레벨(gray level)을 포함한다. 입력 제어 신호는 수직 동기 신호(Vsync) 및 수평 동기 신호(Hsync)를 포함할 수 있다. 입력 제어 신호는 시간에 따라 가변하는 프레임 주파수 신호(FR)를 더 포함할 수 있다.
신호 제어부(100)는 영상 신호(ImS) 및 입력 제어 신호에 따라 제1 구동 제어신호(CONT1), 제2 구동 제어신호(CONT2) 및 영상 데이터 신호(DAT)를 생성한다. 신호 제어부(100)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(ImS)를 구분하고, 수평 동기 신호(Hsync)에 따라 게이트선 단위로 영상 신호(ImS)를 구분하고, 프레임 주파수 신호(FR)에 따라 영상 데이터 신호(DAT)를 생성할 수 있다. 신호 제어부(100)는 제1 구동 제어신호(CONT1)를 게이트 구동부(200)에 전달한다. 신호 제어부(100)는 영상 데이터 신호(DAT) 및 제2 구동 제어신호(CONT2)를 데이터 구동부(300)에 전달한다.
도 2에 예시한 바와 같이, 신호 제어부(100)는 그래픽 처리부(800)로부터 수신되는 프레임 주파수 신호(FR)에 따라 영상 신호(ImS)를 처리하여 가변하는 프레임 주파수로 영상 데이터 신호(DAT)를 생성할 수 있다. 영상 데이터 신호(DAT)는 액티브 구간(AC1, AC2, AC3) 및 블랭크 구간(BL1, BL2, BL3)을 포함할 수 있다. 액티브 구간(AC1, AC2, AC3)은 계조 데이터가 포함되어 있는 구간이고, 블랭크 구간(BL1, BL2, BL3)은 계조 데이터가 포함되어 있지 않은 구간이다. 액티브 구간(AC1, AC2, AC3)은 게이트 온 전압의 게이트 신호가 출력되어 복수의 화소(PX)에 데이터 전압이 입력되는 구간에 대응될 수 있다. 블랭크 구간(BL1, BL2, BL3)은 복수의 화소(PX)에 데이터 전압이 입력되지 않는 구간 또는 복수의 화소(PX)에 입력된 데이터 전압이 유지되는 구간에 대응될 수 있다.
프레임 주파수가 작은 경우에는 제2 프레임(FRM2)과 같이 블랭크 구간(BL2)이 길어지고, 프레임 주파수가 큰 경우에는 제3 프레임(FRM3)과 같이 블랭크 구간(BL3)이 짧아질 수 있다.
신호 제어부(100)는 수신된 프레임 주파수 신호(FR)에 따라 영상 데이터 신호(DAT)의 길이를 조절할 수 있다. 이때, 신호 제어부(100)는 액티브 구간(AC1, AC2, AC3)의 길이를 미리 정해진 길이로 일정하게 유지하고, 블랭크 구간(BL1, BL2, BL3)의 길이를 조절하여 영상 데이터 신호(DAT)의 길이를 조절할 수 있다. 신호 제어부(100)는 프레임 주파수가 가장 큰 경우를 기준으로 액티브 구간(AC1, AC2, AC3)의 길이를 설정할 수 있다.
표시부(600)는 복수의 화소(PX)를 포함하는 표시 영역이다. 표시부(600)는 복수의 화소(PX)에 연결되는 복수의 게이트선(121) 및 복수의 데이터선(171)을 포함한다. 복수의 게이트선(121)은 대략 행 방향으로 연장되어 서로가 거의 평행할 수 있다. 복수의 데이터선(171)은 대략 열 방향으로 연장되어 서로가 거의 평행할 수 있다. 행 방향은 제1 방향 또는 평면상의 가로 방향이고, 열 방향은 제2 방향 또는 평면상의 세로 방향일 수 있다. 제2 방향은 제1 방향에 교차하는 방향으로, 제1 방향에 수직일 수 있다. 표시부(600)는 대략 행 방향으로 연장되는 복수의 유지 전극선(도 4의 131 참조)을 더 포함할 수 있다. 유지 전극선(131)에 대해서는 도 4에서 후술한다.
복수의 화소(PX) 각각은 기본색(primary color) 중 하나의 빛을 낼 수 있다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있으며, 이들 삼원색의 공간적 합 또는 시간적 합으로 원하는 색상이 표시될 수 있다. 적색 화소, 녹색 화소 및 청색 화소에 의해 다양한 색상이 표시될 수 있으며, 적색 화소, 녹색 화소 및 청색 화소를 합쳐서 하나의 화소라고 부르기도 한다.
게이트 구동부(200)는 복수의 게이트선(121)에 연결된다. 게이트 구동부(200)는 제1 구동 제어신호(CONT1)에 따라 복수의 게이트 신호를 생성하고, 복수의 게이트선(121)에 게이트 온 전압의 게이트 신호를 순차적으로 인가할 수 있다. 게이트 구동부(200)는 표시 영역의 트랜지스터 등의 전기 소자와 함께 동일한 공정을 통해 주변 영역에 직접 형성될 수 있다. 주변 영역은 기판 상에서 복수의 화소(PX)가 형성된 표시 영역을 둘러싸는 나머지 영역일 수 있다. 실시예에 따라, 게이트 구동부(200)는 기판에 전기적으로 연결된 가요성 인쇄 회로막 또는 인쇄 회로 기판 위에 장착될 수도 있다.
데이터 구동부(300)는 복수의 데이터선(171)에 연결된다. 데이터 구동부(300)는 제2 구동 제어신호(CONT2)에 따라 영상 데이터 신호(DAT)를 샘플링 및 홀딩하고, 복수의 데이터선(171)에 데이터 전압을 인가한다. 데이터 구동부(300)는 복수의 게이트 신호 각각이 게이트 온 전압이 되는 시점에 동기되어 복수의 데이터선(171)에 영상 데이터 신호(DAT)에 따른 데이터 전압을 인가할 수 있다. 데이터 구동부(300)는 복수의 구동 칩 형태로 기판의 주변 영역에 장착되거나, 기판에 전기적으로 연결된 가요성 인쇄 회로막 또는 인쇄 회로 기판 위에 장착될 수 있다.
전원 공급부(400)는 복수의 화소(PX)에 공통 전압(Vcom) 및 유지 전압(Vcst)을 생성하고, 공통 전압(Vcom) 및 유지 전압(Vcst)을 복수의 화소(PX)에 공급한다. 전원 공급부(400)는 유지 전압(Vcst)을 공통 전압(Vcom)보다 미리 정해진 레벨 이상의 높은 전압으로 생성할 수 있다. 예를 들어, 유지 전압(Vcst)은 공통 전압(Vcom)보다 3V 이상 높은 전압일 수 있습니다. 복수의 화소(PX)에 인가된 데이터 전압과 공통 전압(Vcom)에 의해 액정 커패시터(도 3의 Clc 참조)가 충전되고, 데이터 전압과 유지 전압(Vcst)에 의해 유지 커패시터(도 3의 Cst 참조)가 충전될 수 있다. 이에 대하여 도 3을 참조하여 설명한다.
도 3은 도 1의 표시 장치에 포함되는 화소의 회로도이다.
도 3을 참조하면, 화소(PX)는 스위칭 소자(TR), 액정 커패시터(Clc) 및 유지 커패시터(Cst)를 포함한다.
스위칭 소자(TR)는 게이트선(121)에 연결되어 있는 게이트 전극, 데이터선(171)에 연결되어 있는 소스 전극 및 화소 전극에 연결되어 있는 드레인 전극을 포함한다. 스위칭 소자(TR)는 n-채널 전계 효과 트랜지스터일 수 있다. 다만, 스위치 소자(TR)의 타입은 제한되지 않으며, p-채널 전계 효과 트랜지스터일 수도 있다.
액정 커패시터(Clc)는 스위칭 소자(TR)의 드레인 전극에 연결되어 있는 화소 전극 및 공통 전압(Vcom)이 인가되는 공통 전극을 포함한다.
유지 커패시터(Cst)는 스위칭 소자(TR)의 드레인 전극에 연결되어 있는 제1 전극 및 유지 전압(Vcst)이 인가되는 제2 전극을 포함한다.
게이트선(121)에 게이트 온 전압의 게이트 신호가 인가될 때 데이터선(171)에 해당 화소(PX)에 대응하는 데이터 전압이 인가되고, 스위칭 소자(TR)를 통해 데이터 전압이 액정 커패시터(Clc)의 화소 전극 및 유지 커패시터(Cst)의 제1 전극에 전달된다. 해당 화소(PX)에 인가된 데이터 전압이 화소 전압(Vpx)이다. 액정 커패시터(Clc)에는 화소 전압(Vpx)과 공통 전압(Vcom)의 차이에 해당하는 전하가 충전될 수 있다. 유지 커패시터(Cst)에는 화소 전압(Vpx)과 유지 전압(Vcst)의 차이에 해당하는 전하가 충전될 수 있다.
유지 커패시터(Cst)는 표시 장치의 프레임 주파수에 따라 미리 설정된 커패시턴스를 갖도록 형성될 수 있다. 유지 커패시터(Cst)의 커패시턴스는 표시 장치의 최대 프레임 주파수가 높을수록 크게 설정될 수 있다. 유지 전압(Vcst)은 공통 전압(Vcom)보다 미리 정해진 레벨 이상의 전압으로 인가될 수 있다.
유지 커패시터(Cst)의 커패시턴스가 표시 장치의 최대 프레임 주파수가 높을수록 크게 설정되고, 유지 전압(Vcst)이 공통 전압(Vcom)보다 미리 정해진 레벨 이상의 전압으로 인가됨에 따라 프레임 주파수가 가변하는 표시 장치에서 발생할 수 있는 플리커가 방지될 수 있다. 이에 대하여, 도 4 내지 8을 참조하여 더욱 상세하게 설명한다.
도 4는 도 1의 표시 장치에 포함되는 화소를 나타내는 평면도이다. 도 5는 도 4의 V-V' 선에 따른 단면을 나타내는 단면도이다.
도 4 및 5를 참조하면, 표시 장치는 제1 기판(110), 제2 기판(210) 및 제1 기판(110)과 제2 기판(210) 사이에 위치하는 액정층(3)을 포함한다.
제1 기판(110) 위에는 게이트선(121), 게이트 전극(124) 및 유지 전극선(131)을 포함하는 게이트 도전층이 위치한다. 게이트 도전층은 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 이들의 합금을 포함할 수 있다.
게이트선(121)은 전반적으로 제1 방향으로 연장될 수 있고, 게이트선(121)에 게이트 전극(124)이 연결되어 있다. 게이트 전극(124)은 게이트선(121)으로부터 제2 방향으로 확장된 형태로 형성될 수 있다.
유지 전극선(131)은 게이트선(121) 및 게이트 전극(124)과 물리적으로 분리되어 있다. 유지 전극선(131)은 제1 기판(110) 위에 위치하며, 게이트선(121)과 동일한 물질로 동일한 층에 형성될 수 있다. 유지 전극선(131)은 전반적으로 게이트선(121)과 나란하게 제1 방향으로 연장될 수 있다. 유지 전극선(131)은 평면상에서 화소 전극(191)의 아래쪽에 인접하여 제1 방향으로 연장되는 가로부 및 평면상에서 화소 전극(191)의 좌우측에 인접하여 제2 방향으로 연장되는 세로부를 포함할 수 있다. 유지 전극선(131)의 가로부는 평면상에서 게이트선(1210과 화소 전극(191) 사이에 위치할 수 있다. 유지 전극선(131)의 세로부는 평면상에서 화소 전극(191)과 데이터선(171) 사이에 위치할 수 있다. 유지 전극선(131)의 세로부는 가로부로부터 제2 방향으로 연장되어 화소 전극(191)의 세로 줄기부와 중첩할 수 있다. 유지 전극선(131)이 도 3에서 상술한 유지 커패시터(Cst)의 제2 전극일 수 있다. 유지 전극선(131)에 유지 전압(Vcst)이 인가된다.
게이트 도전층 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 질화규소(SiNx) 또는 산화규소(SiOx) 등의 무기 절연 물질을 포함할 수 있다.
게이트 절연막(140) 위에는 반도체층(151)이 위치한다. 반도체층(151)은 비정질 규소, 다결정 규소, 또는 산화물 반도체를 포함할 수 있다. 반도체층(151)은 채널 반도체(154)를 포함한다. 채널 반도체(154)는 게이트 전극(124)과 서로 중첩할 수 있다.
반도체층(151) 위에는 데이터선(171), 소스 전극(173), 드레인 전극(175) 및 커패시터 전극(177)을 포함하는 데이터 도전층이 위치한다. 데이터 도전층은 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 이들의 합금 등을 포함할 수 있다.
데이터 도전층은 반도체층(151)과 동일한 마스크로 형성될 수 있다. 반도체층(151)은 데이터 도전층과 동일한 패턴으로 형성될 수 있다. 이에 따라, 데이터선(171), 소스 전극(173), 드레인 전극(175) 및 커패시터 전극(177)의 아래에는 반도체층(151)이 위치할 수 있다. 데이터 도전층과 반도체층(151)을 동일한 마스크로 형성하는 공정을 4 마스크 공정이라 한다.
데이터선(171)은 제2 방향으로 연장되어 게이트선(121) 및 유지 전극선(131)과 교차한다. 소스 전극(173)은 데이터선(171)으로부터 확장된 형태로 형성될 수 있다. 예를 들어, 소스 전극(173)은 데이터선(171)으로부터 제1 방향으로 확장된 후 대략 C자 형태로 형성될 수 있다. 다만, 소스 전극(173)의 형태는 다양하게 형성될 수 있으며, 상기의 모양에 한정되는 것은 아니다. 4 마스크 공정으로 형성되는 데이터선(171)과 소스 전극(173)은 반도체층(151)과 중첩하게 된다.
드레인 전극(175)은 데이터선(171) 및 소스 전극(173)과 물리적으로 이격되어 있다. 드레인 전극(175)은 게이트 전극(124)과 중첩하는 영역에서 소스 전극(173)과 마주한다. 서로 마주보는 소스 전극(173)과 드레인 전극(175) 사이의 영역은 채널 반도체(154)와 중첩할 수 있다. 커패시터 전극(177)은 드레인 전극(175)으로부터 확장되어 유지 전극선(131)과 중첩하는 부분이다. 커패시터 전극(177)은 유지 전극선(131)의 가로부와 중첩할 수 있다. 4 마스크 공정으로 형성되는 드레인 전극(175)과 커패시터 전극(177)은 반도체층(151)과 중첩하게 된다. 커패시터 전극(177)은 게이트 절연막(140) 및 반도체층(151)을 사이에 두고 유지 전극선(131)의 가로부와 중첩하여 유지 커패시터(Cst)를 형성할 수 있다. 커패시터 전극(177)이 도 3에서 상술한 유지 커패시터(Cst)의 제1 전극일 수 있다.
유지 커패시터(Cst)는 드레인 전극(175) 및 화소 전극(191)에 데이터 전압이 인가되지 않을 때에도 드레인 전극(175) 및 이에 연결된 화소 전극(191)에 인가된 화소 전압(Vpx)을 유지하는 역할을 할 수 있다.
게이트 전극(124), 소스 전극(173), 드레인 전극(175) 및 채널 반도체(154)는 도 3에서 예시한 스위칭 소자(TR)인 트랜지스터를 형성할 수 있다. 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 채널 반도체(154)에 형성된다.
데이터 도전층 위에 색필터층(230)이 위치할 수 있다. 색필터층(230)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 색필터층(230)은 기본색 중 하나를 고유하게 표시할 수 있다.
색필터층(230) 위에 평탄화층(240)이 위치할 수 있다. 평탄화층(240)은 유기 절연 물질을 포함할 수 있다. 평탄화층(240)은 커패시터 전극(177) 위에 위치하는 접촉 개구(contact opening)를 포함할 수 있다.
평탄화층(240) 위에 화소 전극(191)을 포함하는 화소 전극층이 위치할 수 있다. 화소 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide) 등의 투명한 도전 물질이나 알루미늄(Al), 은(Ag), 크롬(Cr) 또는 그 합금 등의 금속을 포함할 수 있다. 화소 전극(191)은 접촉 개구(185)를 통해 드레인 전극(175)에 연결된 커패시터 전극(177)과 물리적 및 전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받을 수 있다.
화소 전극(191)은 한 화소(PX)가 영상을 표시하는 화소 영역에 대응할 수 있으며, 화소 전극(191)의 전체적인 모양은 사각형일 수 있다. 화소 전극(191)은 일부가 제거된 패턴을 포함할 수 있다. 제거된 패턴에 따라 화소 전극(191)은 가로 줄기부, 세로 줄기부, 복수의 미세 가지부 및 확장부(196)를 포함할 수 있다. 가로 줄기부는 제1 방향으로 연장되고, 세로 줄기부는 제2 방향으로 연장되며, 가로 줄기부와 세로 줄기부는 플러스 기호(+) 형태를 이룰 수 있다. 화소 전극(191)은 가로 줄기부 및 세로 줄기부에 의해 4개의 부영역으로 구분되고, 각 부영역에는 가로 줄기부 또는 세로 줄기부에 연결되는 복수의 미세 가지부가 위치할 수 있다. 확장부(196)는 적어도 하나의 미세 가지부에 연결되어 드레인 전극(175)에 연결된 커패시터 전극(177)과 중첩하도록 확장된 부분이다. 화소 전극(191)의 확장부(196)는 접촉 개구(185)를 통해 드레인 전극(175)에 연결된 커패시터 전극(177)과 물리적 및 전기적으로 연결될 수 있다.
도시하지 않았으나, 화소 전극층은 차폐 전극을 더 포함할 수 있다. 차폐 전극은 화소 전극과 이격되어 있으며 게이트선(121) 및 데이터선(171)과 중첩할 수 있다. 차폐 전극에는 공통 전극(270)과 동일한 전압이 인가될 수 있다. 차폐 전극과 공통 전극(270) 사이에는 전계가 발생하지 않고, 그 사이의 액정 분자들(31)은 블랙 상태를 나타낼 수 있다. 이와 같이, 액정 분자들(31)이 블랙 상태를 나타내는 경우 액정 분자들(31) 자체가 화소 전극(191)을 제외한 부분을 가리는 차광부의 기능을 할 수 있다. 차광부는 이웃한 화소 전극(191) 사이의 빛샘을 차단하는 기능을 할 수 있다.
제1 기판(110)과 마주하는 제2 기판(210)의 면 위에 공통 전극(270)이 위치한다. 공통 전극(270)은 표시 영역(DA)에 대응하는 영역의 대부분에서 연속적으로 형성되어 화소 전극층과 마주할 수 있다. 공통 전극(270)도 화소 전극층과 마찬가지로 ITO, IZO 등의 투명한 도전 물질이나 알루미늄(Al), 은(Ag), 크롬(Cr) 또는 그 합금 등의 금속을 포함할 수 있다. 실시예에 따라, 공통 전극(270)은 슬릿이나 절개부 등을 포함하도록 패터닝되어 있을 수 있다.
앞서, 제1 기판(110) 위에 색필터층(230)이 위치하는 것으로 설명하였으나, 실시예에 따라 색필터층(230)이 제1 기판(110) 위에 위치하지 않고 제2 기판(210)과 공통 전극(270) 사이에 위치할 수도 있다.
액정층(3)은 음의 유전율 이방성을 가지는 액정 분자들(31)을 포함할 수 있다. 액정 분자들(31)은 액정층(3)에 전기장이 없는 상태에서 대체로 그 장축이 제1 기판(110)과 제2 기판(210)의 면에 대하여 수직 또는 수직에서 일정한 각도만큼 기울어져 있도록 배향되어 있을 수 있다.
데이터 전압이 인가된 화소 전극(191)은 공통 전극(270)과 함께 전기장을 생성한다. 전기장에 의해 화소 전극(191)과 공통 전극(270) 사이에 위치하는 액정 분자들(31)의 배열 방향이 결정되고, 결정된 액정 분자들(31)의 배열 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 제어될 수 있다.
도 4 및 5에서는 도시하지 않았으나, 4 마스크 공정으로 유지 전극선(131), 게이트 절연막(140), 반도체층(151) 및 커패시터 전극(177)이 순서대로 적층되어 유지 커패시터(Cst)가 형성되는 경우, 반도체층(151)과 커패시터 전극(177) 사이에 N+ 도핑층이 형성될 수 있다. N+ 도핑층에 의해 유지 커패시터(Cst)의 커패시턴스가 변동될 수 있다. 이에 대하여 도 6 및 7을 참조하여 설명한다.
도 6 및 7은 도 5의 유지 커패시터를 나타내는 개념도이다.
도 6 및 7을 참조하면, 유지 전극선(131) 위에 게이트 절연막(140)이 위치하고, 게이트 절연막(140) 위에 반도체층(151)이 위치하고, 반도체층(151) 위에 N+ 도핑층(NP)이 위치하며, N+ 도핑층(NP) 위에 커패시터 전극(177)이 위치한다.
유지 전압(Vcst)이 화소 전압(Vpx)보다 작은 경우에는 N+ 도핑층(NP)을 통한 전자 이동이 없으며, 도 6에 예시한 바와 같이 유지 전극선(131)과 반도체층(151) 사이에 제1 유지 커패시턴스(Csta)가 생성되고, 반도체층(151)과 커패시터 전극(177) 사이에 제2 유지 커패시턴스(Cstb)가 생성된다. 이러한 경우, 유지 커패시터(Cst)의 커패시턴스는 결핍(depletion) 커패시턴스가 된다.
유지 전압(Vcst)이 화소 전압(Vpx)보다 큰 경우에는 N+ 도핑층(NP)을 통한 전자 이동이 발생하며, 도 7에 예시한 바와 같이 유지 전극선(131)과 반도체층(151) 사이에 제1 유지 커패시턴스(Csta)가 생성되고, 반도체층(151)과 커패시터 전극(177) 사이에는 유지 커패시턴스가 생성되지 않는다. 이러한 경우, 유지 커패시터(Cst)의 커패시턴스는 축적(accumulation) 커패시턴스가 된다. 축적 커패시턴스가 결핍 커패시턴스보다 크다.
이와 같이, 유지 커패시터(Cst)의 커패시턴스는 유지 전압(Vcst)이 화소 전압(Vpx)보다 작은 경우와 유지 전압(Vcst)이 화소 전압(Vpx)보다 큰 경우에 따라 변동한다.
앞서 도 2에서 예시한 바와 같이, 제2 프레임(FRM2)과 같이 프레임 주파수가 작은 경우에는 블랭크 구간(BL2)이 길어지게 되고, 제3 프레임(FRM3)과 같이 프레임 주파수가 큰 경우에는 블랭크 구간(BL2)이 짧아지게 된다.
블랭크 구간이 짧은 경우에는 화소 전극(191)으로부터 공통 전극(270)으로 액정층(3)을 통해 누설되는 전류량은 많지 않다. 하지만, 블랭크 구간이 길어지는 경우에는 화소 전극(191)으로부터 공통 전극(270)으로 액정층(3)을 통해 누설되는 전류량이 많아지게 되고, 누설 전류에 의해 화소 전압(Vpx)이 낮아지고 화소의 휘도가 낮아지게 된다. 즉, 높은 프레임 주파수로 영상이 표시되는 경우에는 비하여 낮은 프레임 주파수로 영상이 표시되는 경우에 영상의 휘도가 낮아진다. 이에 따라, 높은 프레임 주파수와 낮은 프레임 주파수 간에 프레임 주파수가 변동될 때 영상의 휘도 차이가 발생하게 되어 영상이 깜빡이는 것처럼 보이는 플리커가 시인될 수 있다.
본원의 실시예에 따른 표시 장치는 이러한 플리커가 발생하지 않도록 유지 커패시터(Cst)의 커패시턴스가 충분히 크게 생성되도록 하며, 유지 전압(Vcst)이 공통 전압(Vcom)보다 미리 정해진 레벨 이상의 전압으로 생성되도록 한다.
먼저, 유지 커패시터(Cst)의 커패시턴스에 대하여 설명한다.
화소 전극(191)으로부터 공통 전극(270)으로 액정층(3)을 통해 누설되는 전류량은 아래의 수학식 1과 같이 나타낼 수 있다.
여기서, ΔQ는 누설 전류량, CLC는 액정 커패시터의 커패시턴스, CST는 유지 커패시터의 커패시턴스, ΔVpx는 화소 전압의 감소량이다.
동일한 누설 전류량(ΔQ)에 대하여 유지 커패시터의 커패시턴스(CST)가 증가하게 되면 화소 전압)의 감소량(ΔVpx)이 줄어들게 된다. 즉, 유지 커패시터(Cst)가 충분한 커패시턴스(CST)를 갖는 화소 전압의 감소량(ΔVpx)을 줄일 수 있고, 프레임 주파수의 변동에 따른 영상의 휘도 차이를 줄일 수 있다.
프레임 주파수가 가변하는 표시 장치에서 최고 프레임 주파수와 최저 프레임 주파수의 차이가 커질수록 프레임 주파수가 변동될 때 영상의 휘도 차이가 더욱 커지게 되므로, 유지 커패시터(Cst)의 커패시턴스(CST)는 표시 장치의 최대 프레임 주파수와 최저 프레임 주파수의 차이가 커질수록 크게 설정될 수 있다. 또는, 최저 프레임 주파수가 동일한 경우, 유지 커패시터(Cst)의 커패시턴스(CST)는 표시 장치의 최대 프레임 주파수가 커질수록 크게 설정될 수 있다.
표 1은 표시 장치의 최저 프레임 주파수와 최대 프레임 주파수에 따라 설정되는 유지 커패시터(Cst)의 커패시턴스(CST)의 일 예를 나타낸다. 유지 커패시터의 커패시턴스(CST)와 액정 커패시터의 커패시턴스(CLC)의 합에 대한 액정 커패시터의 커패시턴스(CLC)의 비율인 CLC/(CST+CLC)가 설정치를 만족하도록 유지 커패시터의 커패시턴스(CST)가 설정될 수 있다.
최대 프레임 주파수(Hz)
(가변 프레임 주파수) 		CLC/(CST+CLC)
120 (48-120) 93% 미만
144 (48-144) 80% 미만
165 (48-165) 73% 미만
240 (48-240) 61% 미만
프레임 주파수가 최저 48Hz에서 최대 120Hz로 가변하는 표시 장치에서는 CLC/(CST+CLC)가 93% 미만이 되도록 유지 커패시터(Cst)의 커패시턴스(CST)가 설정될 수 있다. 프레임 주파수가 최저 48Hz에서 최대 144Hz로 가변하는 표시 장치에서는 CLC/(CST+CLC)가 80% 미만이 되도록 유지 커패시터(Cst)의 커패시턴스(CST)가 설정될 수 있다. 프레임 주파수가 최저 48Hz에서 최대 165Hz로 가변하는 표시 장치에서는 CLC/(CST+CLC)가 73% 미만이 되도록 유지 커패시터(Cst)의 커패시턴스(CST)가 설정될 수 있다. 프레임 주파수가 최저 48Hz에서 최대 240Hz로 가변하는 표시 장치에서는 CLC/(CST+CLC)가 61% 미만이 되도록 유지 커패시터(Cst)의 커패시턴스(CST)가 설정될 수 있다. CLC/(CST+CLC)는 표시 장치의 최대 프레임 주파수와 최저 프레임 주파수의 차이가 커질수록 작아진다. CLC/(CST+CLC)는 표시 장치의 최대 프레임 주파수가 커질수록 작아질 수 있다.
표시 장치의 최저 프레임 주파수와 최대 프레임 주파수에 따라 유지 커패시터(Cst)의 커패시턴스(CST)를 설정함으로써 화소 전압(Vpx)의 감소량(ΔVpx)을 줄여서 프레임 주파수가 변동될 때 영상의 휘도 차이를 줄일 수 있다.
다만, 앞서 설명한 바와 같이 N+ 도핑층(NP)에 의해 유지 전압(Vcst)이 화소 전압(Vpx)보다 작은 경우와 유지 전압(Vcst)이 화소 전압(Vpx)보다 큰 경우에 따라 유지 커패시터(Cst)의 커패시턴스(CST)가 변동될 수 있다. 유지 커패시터(Cst)의 커패시턴스(CST)의 변동은 플리커 발생의 또 다른 원인이 될 수 있다.
하지만, 유지 전압(Vcst)을 공통 전압(Vcom)보다 미리 정해진 레벨 이상의 높은 전압으로 설정하여 유지 커패시터(Cst)의 동작 영역을 조정함으로써 유지 커패시터(Cst)의 커패시턴스(CST)의 변동을 줄일 수 있다. 이에 대하여 도 8을 참조하여 설명한다.
도 8은 도 5의 유지 커패시터의 캐패시턴스를 나타내는 그래프이다.
도 8을 참조하면, 유지 전극선(131)에 인가되는 유지 전압(Vcst) 및 커패시터 전극(177)에 인가되는 화소 전압(Vpx)의 차이에 대한 유지 커패시터(Cst)의 커패시턴스(CST)를 나타낸다. 유지 커패시터(Cst)의 커패시턴스(CST)는 유지 전압(Vcst)이 화소 전압(Vpx)보다 작은 경우에 결핍 커패시턴스가 되고 유지 전압(Vcst)이 화소 전압(Vpx)보다 큰 경우에 축적 커패시턴스가 되어 변동된다.
유지 전압(Vcst)과 공통 전압(Vcom)이 동일하거나, 또는 유지 전압(Vcst)과 공통 전압(Vcom)의 차이가 2V 이하인 경우에는 유지 커패시터(Cst)의 커패시턴스(CST)는 제1 동작 영역(A1)에서 변동할 수 있다. 즉, 유지 커패시터(Cst)의 커패시턴스(CST)는 유지 전압(Vcst)과 화소 전압(Vpx)의 차이에 따라 크게 변동할 수 있다. 예를 들어, 유지 전압(Vcst)과 공통 전압(Vcom)이 7V로 동일하게 설정되고 화소 전압(Vpx)이 4V 내지 10V의 범위로 인가되는 경우, 유지 커패시터(Cst)의 커패시턴스(CST)는 결핍 커패시턴스와 축적 커패시턴스 사이의 제1 동작 영역(A1)에서 변동하게 된다.
하지만, 본 발명의 실시예에 따라 유지 전압(Vcst)이 공통 전압(Vcom)보다 미리 정해진 레벨 이상의 높은 전압으로 설정되면 유지 커패시터(Cst)의 커패시턴스(CST)는 제2 동작 영역(A2)에서 변동할 수 있다. 유지 전압(Vcst)이 공통 전압(Vcom)보다 3V 이상 크게 설정될 수 있다. 예를 들어, 공통 전압(Vcom)이 7V로 설정되고 유지 전압(Vcst)이 12V로 설정되고 화소 전압(Vpx)이 4V 내지 10V의 범위로 인가되는 경우, 유지 커패시터(Cst)의 커패시턴스(CST)는 축적 커패시턴스에 해당하는 제2 동작 영역(A2)에서 변동하게 된다.
제1 동작 영역(A1)에서 유지 커패시터(Cst)의 커패시턴스(CST)의 변동이 큰 반면, 제2 동작 영역(A2)에서 유지 커패시터(Cst)의 커패시턴스(CST)의 변동은 매우 작다. 이에 따라, 프레임 주파수가 가변하는 표시 장치에서 유지 전압(Vcst)을 공통 전압(Vcom)보다 3V 이상의 높은 전압으로 설정함으로써 유지 커패시터(Cst)의 커패시턴스(CST)의 변동으로 인한 플리커 발생을 줄일 수 있다.
도 9는 유지 전압과 공통 전압의 차에 따른 G-값을 실험한 그래프이다.
도 9를 참조하면, 프레임 주파수가 최저 48Hz에서 최고 165Hz로 가변하는 표시 장치에서 CLC/(CST+CLC)가 70%일 때, 유지 전압(Vcst)과 공통 전압(Vcom)의 차이가 0V인 경우와 유지 전압(Vcst)이 공통 전압(Vcom)보다 4V 큰 경우의 G-값을 실험한 결과이다.
G-값은 프레임 주파수가 가변하는 표시 장치에서 프레임 주파수의 변동에 따른 영상의 휘도 차이에 의한 플리커를 제한하기 위한 지수이다. G-값은 아래의 수학식 2와 같이 정의될 수 있다.
여기서, Lmax는 표시 장치의 최대 프레임 주파수에서의 휘도, Lmin은 표시 장치의 최소 프레임 주파수에서의 휘도이다. G-값은 표시 장치의 전체 계조에 대하여 측정된다. 플리커를 제한하기 위하여 G-값이 4%보다 작아야 하는 것으로 표시 장치의 규격(spec)이 정해질 수 있다.
유지 전압(Vcst)과 공통 전압(Vcom)의 차이가 0V인 경우, 대부분의 계조에서 G-값이 4% 이상이 되고, 플리커 제한을 위한 표시 장치의 규격(spec)이 만족되지 않는다.
유지 전압(Vcst)과 공통 전압(Vcom)의 차이가 4V인 경우, 전체 계조에서 G-값이 4% 미만이 되고, 플리커 제한을 위한 표시 장치의 규격(spec)이 만족된다.
도 10은 유지 전압과 공통 전압의 전압 차이를 기준치보다 작게 설정한 경우의 G-값을 실험한 비교예의 그래프이다.
도 10을 참조하면, 프레임 주파수가 가변하는 표시 장치에서 유지 커패시터(Cst)의 커패시턴스(CST)가 충분히 크게 생성되도록 하면서 유지 전압(Vcst)과 공통 전압(Vcom)의 차이를 2V보다 작게 설정한 경우의 G-값을 실험한 결과이다.
CLC/(CST+CLC)가 45%보다 작아지는 정도로 유지 커패시터(Cst)의 커패시턴스(CST)를 충분히 크게 설정하였음에도 불구하고 G-값은 4% 이상이 된다.
유지 커패시터(Cst)의 커패시턴스(CST)가 충분히 크게 생성되도록 하면서, 유지 전압(Vcst)이 공통 전압(Vcom)보다 미리 정해진 레벨(예를 들어, 3V) 이상의 전압으로 생성되도록 하여야 프레임 주파수의 변동에 따른 플리커를 방지할 수 있고, 플리커 제한을 위한 표시 장치의 규격(spec)을 만족할 수 있다.
즉, 프레임 주파수가 가변하는 표시 장치는 표 1의 기준 및 유지 전압(Vcst)이 공통 전압(Vcom)보다 3V 이상 큰 기준을 만족하도록 설계되어야 한다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 신호 제어부 200: 게이트 구동부
300: 데이터 구동부 400: 전원 공급부
600: 표시부 800: 그래픽 처리부
131: 유지 전극선 140: 게이트 절연막
151: 반도체층 177: 커패시터 전극
NP: N+ 도핑층

Claims (20)

  1. 프레임 주파수가 가변하는 표시 장치로서,
    게이트선 및 데이터선에 연결되어 있는 스위칭 소자;
    상기 스위칭 소자에 연결되어 있는 화소 전극 및 공통 전압이 인가되는 공통 전극을 포함하는 액정 커패시터; 및
    상기 스위칭 소자에 연결되어 있는 제1 전극 및 유지 전압이 인가되는 제2 전극을 포함하는 유지 커패시터를 포함하고,
    상기 유지 커패시터의 커패시턴스는 최대 프레임 주파수와 최저 프레임 주파수의 차이에 따른 기준에 따라 설정되고,
    상기 유지 전압은 상기 공통 전압보다 미리 정해진 레벨 이상의 전압이고,
    상기 유지 커패시터의 커패시턴스는 CLC/(CST+CLC)가 기준 값 미만으로 설정되고, 상기 CLC는 상기 액정 커패시터의 커패시턴스이고, 상기 CST는 상기 유지 커패시터의 커패시턴스인 표시 장치.
  2. 제1 항에 있어서,
    상기 유지 커패시터의 커패시턴스는 상기 최대 프레임 주파수와 상기 최저 프레임 주파수의 차이가 커질수록 크게 설정되는 표시 장치.
  3. 제1 항에 있어서,
    상기 유지 커패시터의 커패시턴스는 상기 최대 프레임 주파수가 높을수록 크게 설정되는 표시 장치.
  4. 제1 항에 있어서,
    상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 120Hz일 때, 상기 기준값이 93%인 표시 장치.
  5. 제1 항에 있어서,
    상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 144Hz일 때, 상기 기준값이 80%인 표시 장치.
  6. 제1 항에 있어서,
    상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 165Hz일 때, 상기 기준값이 73%인 표시 장치.
  7. 제1 항에 있어서,
    상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 240Hz일 때, 상기 기준값이 61%인 표시 장치.
  8. 제1 항에 있어서,
    상기 유지 전압은 상기 공통 전압보다 3V 이상의 높은 전압인 표시 장치.
  9. 제1 항에 있어서,
    상기 유지 커패시터는,
    상기 제2 전극 위에 위치하는 게이트 절연막;
    상기 게이트 절연막 위에 위치하는 반도체층; 및
    상기 반도체층 위에 위치하는 N+ 도핑층을 더 포함하고,
    상기 제1 전극은 상기 N+ 도핑층 위에 위치하는 표시 장치.
  10. 제9 항에 있어서,
    상기 스위칭 소자는,
    상기 게이트선에 연결되어 있는 게이트 전극;
    상기 데이터선에 연결되어 있는 소스 전극; 및
    상기 화소 전극 및 상기 제1 전극에 연결되어 있는 드레인 전극을 포함하고,
    상기 반도체층은 상기 데이터선, 상기 소스 전극, 상기 드레인 전극 및 상기 제1 전극과 동일한 패턴으로 형성되어 있는 표시 장치.
  11. 제1 기판;
    상기 제1 기판 위에 위치하는 게이트선, 게이트 전극 및 유지 전극선을 포함하는 게이트 도전층;
    상기 게이트 도전층 위에 위치하는 게이트 절연막;
    상기 게이트 절연막 위에 위치하는 반도체층;
    상기 반도체층 위에 위치하는 데이터선, 소스 전극, 드레인 전극 및 커패시터 전극을 포함하는 데이터 도전층;
    상기 데이터 도전층 위에 위치하고 상기 드레인 전극에 연결되어 있는 화소 전극; 및
    상기 화소 전극과 마주하는 공통 전극을 포함하고,
    상기 공통 전극에는 공통 전압이 인가되고, 상기 유지 전극선에는 상기 공통 전압보다 미리 정해진 레벨 이상의 전압인 유지 전압이 인가되고,
    상기 유지 전극선, 상기 게이트 절연막, 상기 반도체층 및 상기 커패시터 전극이 중첩하여 형성하는 유지 커패시터의 커패시턴스는 최대 프레임 주파수와 최저 프레임 주파수의 차이에 따라 설정되고,
    상기 유지 커패시터의 커패시턴스는 CLC/(CST+CLC)가 기준치 미만이 되도록 설정되고, 상기 CLC는 상기 화소 전극과 상기 공통 전극이 형성하는 액정 커패시터의 커패시턴스이고, 상기 CST는 상기 유지 커패시터의 커패시턴스인 표시 장치.
  12. 삭제
  13. 제11 항에 있어서,
    상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 144Hz일 때, 상기 기준치는 80%인 표시 장치.
  14. 제11 항에 있어서,
    상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 165Hz일 때, 상기 기준치는 73%인 표시 장치.
  15. 제11 항에 있어서,
    상기 최저 프레임 주파수가 48Hz이고, 상기 최대 프레임 주파수가 240Hz일 때, 상기 기준치는 61%인 표시 장치.
  16. 제11 항에 있어서,
    상기 유지 전압은 상기 공통 전압보다 3V 이상의 높은 전압인 표시 장치.
  17. 제11 항에 있어서,
    상기 유지 커패시터의 커패시턴스는 상기 최대 프레임 주파수와 상기 최저 프레임 주파수의 차이가 커질수록 크게 설정되는 표시 장치.
  18. 제11 항에 있어서,
    상기 유지 커패시터의 커패시턴스는 상기 최대 프레임 주파수가 높을수록 크게 설정되는 표시 장치.
  19. 제11 항에 있어서,
    상기 유지 커패시터는 상기 반도체층과 상기 커패시터 전극 사이에 위치하는 N+ 도핑층을 더 포함하는 표시 장치.
  20. 제11 항에 있어서,
    상기 반도체층은 상기 데이터 도전층과 동일한 패턴으로 형성되어 있는 표시 장치.
KR1020190128428A 2019-10-16 2019-10-16 표시 장치 KR102651600B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190128428A KR102651600B1 (ko) 2019-10-16 2019-10-16 표시 장치
US16/860,955 US11183134B2 (en) 2019-10-16 2020-04-28 Display device with reduced flicker
CN202010460207.2A CN112666766A (zh) 2019-10-16 2020-05-27 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190128428A KR102651600B1 (ko) 2019-10-16 2019-10-16 표시 장치

Publications (2)

Publication Number Publication Date
KR20210045553A KR20210045553A (ko) 2021-04-27
KR102651600B1 true KR102651600B1 (ko) 2024-03-26

Family

ID=75403139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190128428A KR102651600B1 (ko) 2019-10-16 2019-10-16 표시 장치

Country Status (3)

Country Link
US (1) US11183134B2 (ko)
KR (1) KR102651600B1 (ko)
CN (1) CN112666766A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7386688B2 (ja) * 2019-12-13 2023-11-27 シャープ株式会社 表示制御装置、表示装置、表示制御装置の制御プログラムおよび制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140333673A1 (en) * 2013-05-10 2014-11-13 Lg Display Co., Ltd. Display apparatus and display apparatus control method
US20170139294A1 (en) * 2015-11-18 2017-05-18 Samsung Display Co., Ltd. Liquid crystal display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350645B1 (ko) 2000-01-17 2002-08-28 삼성전자 주식회사 플리커링을 줄이기 위한 액정 표시 장치
US8730226B2 (en) * 2010-11-04 2014-05-20 Scanvue Technologies, Llc Thin-film transistor liquid-crystal display with variable frame frequency
US9443485B2 (en) 2010-11-04 2016-09-13 Apple Inc. Thin-film transistor liquid-crystal display with variable frame frequency
KR102173707B1 (ko) 2013-05-31 2020-11-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
US9182643B1 (en) * 2014-05-27 2015-11-10 Apple Inc. Display having pixel circuits with adjustable storage capacitors
KR102278192B1 (ko) * 2014-09-05 2021-07-19 엘지디스플레이 주식회사 액정표시장치
CN104503173B (zh) * 2014-12-24 2017-06-13 深圳市华星光电技术有限公司 具有触控功能的显示面板、显示装置及控制方法
KR102466099B1 (ko) * 2017-12-29 2022-11-14 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140333673A1 (en) * 2013-05-10 2014-11-13 Lg Display Co., Ltd. Display apparatus and display apparatus control method
US20170139294A1 (en) * 2015-11-18 2017-05-18 Samsung Display Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
KR20210045553A (ko) 2021-04-27
US20210118386A1 (en) 2021-04-22
US11183134B2 (en) 2021-11-23
CN112666766A (zh) 2021-04-16

Similar Documents

Publication Publication Date Title
JP4571855B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
JP4969568B2 (ja) 表示装置
JP5090620B2 (ja) 液晶表示装置
US8531371B2 (en) Liquid crystal display and driving method thereof
US9780126B2 (en) Z-inversion type display device and method of manufacturing the same
US20190227392A1 (en) Display apparatus
CN102292669B (zh) 液晶显示装置
JP2014109702A (ja) 表示装置
US8421726B2 (en) Liquid crystal display device, active matrix substrate, and electronic device
JP2007199717A (ja) 薄膜トランジスタ表示板及び液晶表示装置
WO2020026954A1 (ja) 表示装置及びその駆動方法
KR102651600B1 (ko) 표시 장치
CN108445685B (zh) 显示装置及其形成方法
GB2427742A (en) Liquid crystal display device having uniform kickback voltage and fabrication method thereof
US10127880B2 (en) Liquid-crystal display device having control line groups
KR20070088949A (ko) 표시 장치
US10276721B2 (en) Liquid crystal display
US20200348553A1 (en) Liquid crystal display and method of manufacturing the same
JP2004151583A (ja) 画像表示装置
JP2006091288A (ja) 液晶表示パネル
WO2017037953A1 (ja) 液晶表示装置
KR20110076016A (ko) 액정 표시 패널 및 그 제조 방법
KR20070121112A (ko) 액정 표시 장치
JP2011008276A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant