CN103887063B - 多层陶瓷电子器件 - Google Patents
多层陶瓷电子器件 Download PDFInfo
- Publication number
- CN103887063B CN103887063B CN201310090682.5A CN201310090682A CN103887063B CN 103887063 B CN103887063 B CN 103887063B CN 201310090682 A CN201310090682 A CN 201310090682A CN 103887063 B CN103887063 B CN 103887063B
- Authority
- CN
- China
- Prior art keywords
- internal electrode
- electrode
- internal
- electronic component
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
Abstract
本发明提供了多层陶瓷电子器件,其包括:陶瓷本体;形成在所述陶瓷本体内部的多个第一内部电极;与所述第一内部电极交替层叠在一起的多个第二内部电极,电介质层置于其间,所述第二内部电极与所述第一内部电极绝缘,其中多个所述第一内部电极(121)和所述第二侧表面(2)之间的距离与多个所述第二内部电极(122)和所述第二侧表面(2)之间的距离不同,且当多个所述第一内部电极(121)和多个所述第二内部电极(122)中的最上面内部电极和最下面电极之间的最长距离为T1且其间的最短距离为T2时,满足0.76≤T2/T1≤0.97。
Description
相关申请的交叉引用
本申请主张2012年12月20日在韩国知识产权局提交的韩国专利申请No.10-2012-0149938的优先权的权益,该专利申请的公开内容通过引证方式结合于此。
技术领域
本发明涉及多层陶瓷电子器件(component),其中改善了内部电极之间的短路和分层缺陷(delamination defect)并降低了当施加电压时所形成的噪音。
背景技术
利用陶瓷材料的电子器件包括电容器、电感器、压电元件、变阻器、热敏电阻等等。
在利用陶瓷材料的陶瓷电子器件中,多层陶瓷电容器(MLCC)具有很多优势,例如,紧凑性、有保证的高容量以及安装简易性。
MLCC为芯片式电容器,通常安装在电脑、个人数字助理、移动电话等上,在充电和放电中具有重要作用。根据预期用途和其容量,MLCC可具有多种大小和叠层形式。
特别地,最近,由于电子产品尺寸缩小,用于电子产品的MLCC也需要更小并需要具有高容量。
因此,已制造出包括变薄的电介质层和内部电极(以降低尺寸)以及包括大量电介质层(以便具有高容量)的MLCC。
同时,引进了一种其中的所有外部电极都位于下部表面上的MLCC。虽然当切割陶瓷本体时,这种类型的MLCC具有优良的安装密度和容量以及低的等效串联电感(ESL),但是由于彼此相对的内部电极中的推力现象(由于切割应力),在内部电极之间很容易发生短路缺陷。
另外,虽然增加叠层量可获得高容量的MLCC,但是由于未形成内部电极的区域与形成内部电极的区域之间形成了梯级,所以产生了分层缺陷。
【相关的技术文献】
(专利文献1)日本专利公告公开No.2004-022859。
发明内容
根据本发明的一方面,其提供了多层陶瓷电子器件,其中改善了内部电极之间的短路和分层缺陷并降低了当施加电压时所形成的声学噪音。
根据本发明的一方面,提供了多层陶瓷电子器件,该器件包括:陶瓷本体,包括电介质层并具有彼此相对的第一和第二主表面、彼此相对的第一和第二侧表面、以及彼此相对的第一和第二端表面;多个第一内部电极,形成于陶瓷本体内,所述第一内部电极包括具有用以形成电容的重叠区域并暴露于所述第一侧表面、所述第一端表面和所述第二端表面的电容形成部分,所述第一内部电极还包括从所述电容形成部分延伸出以便暴露于所述第一侧表面的第一引出部分,并且所述第一内部电极形成为以预定间隔与所述第二侧表面间隔开;多个第二内部电极,与所述第一内部电极交替层叠在一起,其间置入所述电介质层,所述第二内部电极与所述第一内部电极绝缘,所述第二内部电极具有从所述电容形成部分延伸以便暴露于所述第一侧表面的第二引出部分,并且所述第二内部电极形成为以预定间隔与所述第二侧表面间隔开;第一外部电极和第二外部电极,分别与所述第一引出部分和所述第二引出部分相连;以及分别形成在所述陶瓷本体的所述第一侧表面、所述第一端表面以及所述第二端表面上的绝缘层,其中所述多个第一内部电极121和所述第二侧表面2之间的距离与所述多个第二内部电极122和所述第二侧表面2之间的距离不同,并且当所述多个第一和第二内部电极121和122中的最上面内部电极和最下面电极之间的最长距离为T1且其间的最短距离为T2时,满足0.76≤T2/T1≤0.97。
所述多个第一和第二内部电极中的三个或更多个电极可形成单一组块,且所述组块可以重复地(iteratively)层叠。
所述第一和第二内部电极图案可以设置成在相应组块中具有相同形状。
组块的数量可以为5个或更多。
当所述多个第一和第二内部电极121和122中的最上面内部电极和最下面电极之间的最长距离为T1且其间的最短距离为T2时,可以满足0.85≤T2/T1≤0.90。
所述第一和第二内部电极可以设置成相对于所述陶瓷本体的安装表面垂直。
所述第一外部电极可以延伸至所述陶瓷本体的所述第一主表面、所述第二主表面以及所述第二侧表面中的一个或多个。
所述第二外部电极可以延伸至所述陶瓷本体的所述第一主表面、所述第二主表面以及所述第二侧表面中的一个或多个。
所述绝缘层可以包括选自由环氧树脂、耐热聚合物、玻璃和陶瓷组成的组中的一个或多个。
在从所述陶瓷本体的所述第一侧表面测量的情况下,所述绝缘层可以低于所述第一和第二外部电极。
根据本发明的一方面,提供了一种多层陶瓷电子器件,该器件包括:陶瓷本体,包括电介质层并且具有彼此相对的第一和第二主表面、彼此相对的第一和第二侧表面以及彼此相对的第一和第二端表面;多个第一内部电极,形成于陶瓷本体内,所述第一内部电极包括具有用以形成电容的重叠区域并且暴露于所述第一侧表面、所述第一端表面和所述第二端表面的电容形成部分,以及从所述电容形成部分延伸以便暴露于所述第一侧表面的第一引出部分,并且所述第一内部电极形成为以预定间隔与所述第二侧表面间隔开;多个第二内部电极,与所述第一内部电极交替地层叠在一起,其间置入所述电介质层,所述多个第二内部电极与所述第一内部电极绝缘,且所述第二内部电极具有从所述电容形成部分延伸以便暴露于所述第一侧表面的第二引出部分,并且所述第二内部电极形成为以预定间隔与所述第二侧表面间隔开;分别与所述第一引出部分和所述第二引出部分相连的第一外部电极和第二外部电极;以及分别形成在所述陶瓷本体的所述第一侧表面、所述第一端表面以及所述第二端表面上的绝缘层,其中在所述陶瓷本体的长度方向上,所述第一引出部分的长度与所述第二引出部分的长度不同,且当所述多个第一和第二内部电极中的最上面内部电极和最下面电极之间的最长距离为T1且其间的最短距离为T2时,满足0.76≤T2/T1≤0.97。
所述多个第一和第二内部电极中的三个或更多个电极可以形成单一组块,且所述组块可重复地层叠。
所述第一和第二内部电极图案可以设置成在相应组块中具有相同形状。
组块的数量可以为5个或更多。
当所述多个第一和第二内部电极121和122中的最上面内部电极和最下面电极之间的最长距离为T1且其间的最短距离为T2时,可以满足0.85≤T2/T1≤0.90。
所述第一和第二内部电极可以设置成相对于所述陶瓷本体的安装表面垂直。
所述第一外部电极可以延伸至所述陶瓷本体的所述第一主表面、所述第二主表面以及所述第二侧表面中的一个或多个。
所述第二外部电极可以延伸至所述陶瓷本体的所述第一主表面、所述第二主表面以及所述第二侧表面中的一个或多个。
所述绝缘层可以包括选自由环氧树脂、耐热聚合物、玻璃和陶瓷组成的组中的一个或多个。
在从所述陶瓷本体的所述第一侧表面测量的情况下,所述绝缘层可以低于所述第一和第二外部电极。
附图说明
结合附图,根据以下详细描述可更加清楚地了解本发明的上述和其他方面、特征以及其他优势,附图中:
图1示出了根据本发明实施方式的多层陶瓷电容器(MLCC)的示意性结构的透视图;
图2示出了图1所示的MLCC的陶瓷本体的示意性透视图;
图3示出了沿着图2中的线A-A’剖开的截面图;
图4示出了图1中的第一内部电极的结构的截面图;
图5示出了图1中的第二内部电极的结构的截面图;
图6示出了图1中的不同第一内部电极的结构的截面图;
图7示出了图1中的第一和第二内部电极与第一和第二外部电极的耦接结构的示意图;
图8示出了根据本发明的另一个实施方式的多层陶瓷电容器(MLCC)的示意性结构的透视图;
图9示出了沿着图8中的线A-A’剖开的截面图;
图10示出了图8中的第一内部电极的结构的截面图;
图11示出了图8中的第二内部电极的结构的截面图;
图12示出了图8中的不同第一内部电极的结构的截面图;
图13示出了图8中的不同第二内部电极的结构的截面图;以及
图14示出了图8中的第一和第二内部电极与第一和第二外部电极的耦接结构的示意图。
具体实施方式
现参照附图,详细描述本发明的实施方式。然而,本发明可以通过许多不同形式体现且不应该视为限于本文阐述的实施方式。相反地,提供这些实施方式是为了使本公开更全面和完整,并向本领域内的那些技术人员充分传达本发明的保护范围。在图示中,为了清晰,可以放大元件的形状和尺寸,且通篇可以利用相同的参照标号指示相同或相似的器件。
图1示出了根据本发明实施方式的多层陶瓷电容器(MLCC)的示意性结构的透视图;
图2示出了图1所示的MLCC的陶瓷本体的示意性透视图;
图3示出了沿着图2中的线A-A’剖开的截面图;
图4示出了图1中的第一内部电极的结构的截面图;
图5示出了图1中的第二内部电极的结构的截面图;
图6示出了图1中的不同第一内部电极的结构的截面图;
图7示出了图1中的第一和第二内部电极与第一和第二外部电极的耦接结构的示意图。
根据本发明实施方式的多层陶瓷电容器(MLCC)可以为2端子垂直层叠电容器。在这里,“竖直层叠”(或“竖直多层”)指的是这样的构造,其中将层叠在电容器中的内部电极竖直地设置在电路板的安装区域表面上,且“2端子”指的是与电路板相连的两个端子(作为电容器的端子)。
参照图1至图7,根据本发明实施方式的MLCC100可以包括陶瓷本体110,形成在陶瓷本体110内的内部电极121和122,绝缘层141、143和144,以及外部电极131和132。
在本实施方式中,陶瓷本体110可以具有第一主表面5,第二主表面6,连接所述第一主表面和所述第二主表面的第一侧表面1,第二侧表面2,第一端表面3以及第二端表面4。如图所示,陶瓷本体110可以具有六面体形状,但是陶瓷本体110的形状不受特别限制。根据本发明实施方式,陶瓷本体110的第一侧表面1可以为设置在电路板安装区域中的安装表面。
根据本发明实施方式,x方向可以指所述第一和第二外部电极形成为以预定间隔彼此间隔开的方向,y方向可以指内部电极层叠且其间置入电介质层的方向,且z方向可以指将所述内部电极安装在电路板上的方向。
根据本发明实施方式,可以通过层叠多个电介质层来形成陶瓷本体110。构成陶瓷本体110的多个电介质层111处于烧结状态,其中将相邻的电介质层整合一起,使得其之间的边界不是很明显。
可以通过焙烧包含陶瓷粉末、有机溶剂和有机粘合剂的陶瓷基片(green sheet,陶瓷生片)来形成电介质层111。陶瓷粉末为具有高K-介电常数(或高电容率)的材料,且可以用例如钛酸钡(BaTiO3)基材料、钛酸锶(SrTiO3)基材料等作为陶瓷粉末,但是本发明不限制于此。
根据本发明实施方式,内部电极可以形成在陶瓷本体110的内部。
参照图3至图5,可以将具有第一极性的第一内部电极121和具有第二极性的第二内部电极122进行配对,且可以将第一内部电极121和第二内部电极122的对设置在y方向上,以使所述第一内部电极和第二内部电极彼此相对且其间置入一个电介质层111。
根据本发明实施方式,第一和第二内部电极121和122可以相对于MLCC的安装表面(即,在第一侧表面1上)竖直地设置。
在本发明实施方式中,“第一”和“第二”可以指不同的电荷极性。
根据本发明实施方式,可以用包含导电金属的导电膏(paste)来形成第一和第二内部电极121和122。
导电金属可以为镍(Ni)、铜(Cu)、钯(Pd),或其合金。
通过例如丝网印刷法或凹版印刷法的印刷方法,在构成电介质层的陶瓷基片上印刷导电膏,从而形成所述内部电极层。
其上印刷有内部电极层的陶瓷基片可以交替地层叠并焙烧,以形成陶瓷本体。
根据本发明实施方式的MLCC100可以包括:形成在陶瓷本体110内部的多个第一内部电极121,所述多个第一内部电极包括具有用以形成电容的重叠区域并暴露于第一侧表面1、第一端表面3和第二端表面4的电容形成部分120,并且所述第一内部电极还包括从电容形成部分120延伸以便暴露于第一侧表面1的第一引出部分121a,并且所述第一内部电极形成为以预定间隔与第二侧表面2间隔开;以及多个第二内部电极122,所述多个第二内部电极与第一内部电极121交替地层叠在一起且其间置入电介质层111,所述多个第二内部电极与第一内部电极121绝缘,且所述第二内部电极具有从电容形成部分120延伸以便暴露于第一侧表面1的第二引出部分122a,并且所述第二内部电极形成为以预定间隔与第二侧表面2间隔开。
为了连接至具有不同极性的外部电极,第一和第二内部电极121和122分别具有第一和第二引出部分121a和122a,且第一和第二引出部分121a和122a可以暴露于陶瓷本体110的第一侧表面1。
根据本发明实施方式,MLCC为竖直层叠的MLCC,且第一和第二引出部分121a和122a可以暴露于陶瓷本体110的相同表面。
根据本发明实施方式,内部电极121和122的引出部分121a和121b可以指具有增加的宽度W并暴露于陶瓷本体110的一个表面的导电图案区域。
第一和第二内部电极121和122在其重叠区域中形成电容,并且连接至具有不同极性的外部电极的第一和第二引出部分121a和122a不具有重叠区域。
由于第一和第二引出部分121a和122a是绝缘的(没有重叠),因此可以改善由于彼此面对的内部电极的推力现象(由于陶瓷本体110切割时的切割应力引起)而引起的内部电极之间的短路缺陷。
由于第一引出部分121a和第二引出部分122a不重叠,因此第一内部电极121和第二内部电极122可以绝缘。
根据本发明实施方式,多个第一内部电极121和第二侧表面2之间的距离与多个第二内部电极122和第二侧表面2之间的距离可以不同。
由于多个第一内部电极121和第二侧表面2之间的距离与多个第二内部电极122和第二侧表面2之间的距离不同,因此可以使形成有多个第一内部电极121和多个第二内部电极122的区域与没有形成第一内部电极和第二内部电极的区域之间的梯级的影响降至最低,从而防止分层缺陷。
也就是说,由于交替层叠的第一和第二内部电极121和122形成为使得第一内部电极121和第二侧表面2之间的距离与第二内部电极122和第二侧表面2之间的距离不同,因此相比于第一和第二内部电极121和122与所述第二侧表面之间的距离相等的情况,梯级的影响可以降至最低。
根据本发明实施方式,当多个第一和第二内部电极121和122中的最上面内部电极和最下面内部电极之间的最长距离为T1且其间的最短距离为T2时,可以满足0.76≤T2/T1≤0.97。
参照图3,多个第一和第二内部电极121和122中的最上面内部电极和最下面电极之间的最长距离T1可定义为层叠在陶瓷本体110内的多个第一和第二内部电极121和122中的最外面内部电极之间的在厚度方向上的最长距离。
多个第一和第二内部电极121和122在陶瓷本体110的厚度方向上是翘曲的,且在这种情况中,在陶瓷本体110的厚度方向上,所述最长距离和所述最短距离存在于多个第一和第二内部电极121和122中的最外面内部电极之间。
根据本发明实施方式,T1可以定义为在厚度方向上、在层叠在陶瓷本体110内的第一和第二内部电极121和122中的最外面内部电极之间的最长距离。
同时,由于在陶瓷本体110的厚度方向上多个第一和第二内部电极121和122是翘曲的,因此在陶瓷本体110的厚度方向上,所述最上面和最下面内部电极可以分别具有最高点和最低点。
根据本发明实施方式,在所述最上面和最下面内部电极中,将陶瓷本体110的厚度方向中的最低点之间的间隔定义为T2。
调节T2和T1以满足0.76≤T2/T1≤0.97的方法将在根据本发明另一个实施方式的多层陶瓷电容器(MLCC)(如下所述)的制造方法中详细描述。可以通过形成多个组块叠层物并在制造过程期间层叠所述组块层叠物,来实施根据本发明实施方式的MLCC。
可以通过将第一和第二内部电极121和122中的三个或更多个确定为单个组块,并层叠多个陶瓷基片(其上形成了具有不同宽度的第一和第二内部电极图案)中的三个或多个,来形成所述组块层叠物。
因此,根据本发明实施方式的MLCC可以满足0.76≤T2/T1≤0.97且可以防止分层,从而增强可靠性。
如果T2/T1的值小于0.76,那么多个第一和第二内部电极121和122中的所述最上面内部电极和所述最下面电极之间的最长距离T1和最短距离T2间的差别增加,从而导致分层等问题,进而降低了可靠性。
如果T2/T1的值超过0.97,那么多个第一和第二内部电极121和122中的所述最上面内部电极和所述最下面电极之间的最长距离T1和最短距离T2间的差别很小,从而导致分层等问题,进而降低了可靠性。
特别地,根据本发明实施方式,多个第一和第二内部电极121和122中的所述最上面内部电极和所述最下面电极之间的最长距离为T1且其间的最短距离为T2的情况下,当满足0.85≤T2/T1≤0.90时,可靠性可进一步提高。
虽然多个第一和第二内部电极121和122中的三个或更多个电极形成单一组块,但是本发明不限制于此且可将第一和第二内部电极121和122中的不同数量的电极设定为单一组块,以达到本发明的目的。
虽然组块的数量可以是5个或更多,但是本发明不限制于此,且组块的数量可以考虑MLCC的电容来确定。
而且,可以通过对所述组块进行重复地层叠来形成陶瓷本体110。
图3示出了将总共三个的第一和第二内部电极121和122设置成单部件的情况。
参照图3,当单一组块包括总共三个的第一和第二内部电极121和122时,所述第一内部电极、所述第二内部电极以及所述第一内部电极依次层叠,且在这种情况中,所述第二内部电极的宽度可以大于所述第一内部电极的宽度。
如此,可以将第一和第二内部电极121和122中的总共三个或更多个电极设定为单一组块,且可以层叠多个相同组块以形成陶瓷本体110,从而解决电介质层111和多个第一和第二内部电极121和122之间的梯级问题,从而实现具有出色可靠性的MLCC。
所述多个第一和第二内部电极的叠层量不受特别限制,并且例如可以为150个层或更多。
特别地,由于多个第一和第二内部电极121和122中的三个或更多个形成了单一组块,且所述单一组块重复地层叠,由此当多个第一和第二内部电极121和122中的所述最上面内部电极和所述最下面内部电极之间的最长距离为T1且其间的最短距离为T2时,可以满足0.76≤T2/T1≤0.97。
一般地,随着MLCC中的层叠量增加,在陶瓷本体110的宽度方向上,其中形成了多个第一内部电极121和第二内部电极122的区域与其中没有形成内部电极的区域之间的梯级增加。
当陶瓷本体110被切割时,所述梯级可以导致分层,从而显著降低可靠性。
根据本发明实施方式,当多个第一和第二内部电极121和122中的所述最上面内部电极和所述最下面内部电极之间的最长距离为T1且其间的最短距离为T2时,对T1和T2进行调整,使其满足0.76≤T2/T1≤0.97,由此降低其中形成了多个第一内部电极121和第二内部电极122的区域与其中没有形成内部电极的区域之间的梯级。
因此,可改善在切割陶瓷本体时所发生的分层,从而获得了具有出色可靠性的MLCC。
参照图7,第一外部电极131可以连接至第一内部电极121的第一引出部分121a(被引至陶瓷本体110的第一侧表面1),且第二外部电极132可以连接至第二内部电极122的第二引出部分122a(被引至陶瓷本体110的第一侧表面1)。
第一外部电极131可以形成在陶瓷本体110的第一侧表面1上以便连接至第一引出部分121a,并且可以延伸至陶瓷本体110的第一端表面3,但是本发明不限制于此。
并且,第二外部电极132可以形成在陶瓷本体110的第一侧表面1上以便连接至第二引出部分122a,并且可以延伸至陶瓷本体110的第二端表面4,但是本发明不限制于此。
换句话说,第一外部电极131可以延伸至陶瓷本体110的第一主表面5、第二主表面6以及第二侧表面2中的一个或多个。
并且,第二外部电极132可以延伸至陶瓷本体110的第一主表面5、第二主表面6以及第二侧表面2中的一个或多个。
因此,根据本发明实施方式,第一外部电极131可以连接至第一内部电极121的第一引出部分121a(其引出至陶瓷本体110的第一侧表面1),并且在陶瓷本体110的长度方向上包围陶瓷本体110的一个端部。
并且,第二外部电极132可以连接至第二内部电极122的第二引出部分122a(其引出至陶瓷本体110的第一侧表面1),并且在陶瓷本体110的长度方向上包围陶瓷本体110的另一个端部。
可以用包含导电金属的导电膏来形成第一和第二外部电极131和132。
所述导电金属可以为镍(Ni)、铜(Cu)、锡(Sn),或其合金,但是本发明不限制于此。
所述导电膏可以进一步包括绝缘材料,并且在这种情况下,所述绝缘材料可以为(例如)玻璃,但是本发明不限制于此。
用于形成第一和第二外部电极131和132的方法不受特别限制。可以通过浸渍陶瓷本体110来形成第一和第二外部电极131和132,或者还可利用任何其他方法来形成,例如电镀等等。
与此同时,根据本发明实施方式,如图7中所示,绝缘层141、143和144可以形成在陶瓷本体110的第一侧表面1、第一端表面3以及第二端表面4上。
在第一侧表面1上形成的绝缘层141可以在第一和第二外部电极131和132之间形成。
在第一侧表面1上形成的绝缘层141可以覆盖暴露于第一侧表面1的第一引出部分121a,且还可以覆盖第一和第二内部电极121和122的整个重叠区域。
根据本发明实施方式,如图7中所示,在第一侧表面1上形成的绝缘层141可以在陶瓷本体110的一个表面上、完全填充第一和第二外部电极131和132之间的部分。
而且,虽然未示出,但是根据本发明实施方式,在第一侧表面1上形成的第一绝缘层141可以仅覆盖第一引出部分121a,并且可以形成为以预定间隔与第一和第二外部电极131和132间隔开。
同时,绝缘层143和144可以覆盖第一内部电极121的整个暴露部分。
根据本发明实施方式,在第一侧表面1上形成的第一绝缘层141的高度可低于第一外部电极131或第二外部电极132。可以基于安装表面,即第一侧表面1,来测量绝缘层141和外部电极131和132的高度。
根据本发明实施方式,由于在第一侧表面1上形成的绝缘层141的高度低于第一和第二外部电极131和132的高度,因此MLCC100可以更稳定地安装在电路板上。
而且,第一和第二外部电极131和132可以形成在陶瓷本体110的第一侧表面1的某部分上。
绝缘层141、143和144可以包括(例如)选自由环氧树脂、耐热聚合物、玻璃和陶瓷组成的组中的一个或多个,但是本发明不限制于此。
根据本发明实施方式,可以用陶瓷料浆来形成绝缘层141、143和144。
可以通过调整陶瓷料浆的量和配置,来调整绝缘层141、143和144的形成位置和高度。
在通过烧成工艺形成陶瓷本体110后,可以通过在陶瓷本体110上涂覆陶瓷料浆并随后焙烧陶瓷浆料来形成绝缘层141、143和144。
可替换地,用于形成绝缘层的陶瓷料浆可以形成在形成陶瓷本体110的陶瓷基片上且与其一起焙烧,从而形成绝缘层141、143和144。
用于形成陶瓷料浆的方法不受特别限制。例如,可以根据喷涂法喷射陶瓷料浆或者可以利用滚筒来涂覆陶瓷浆料。
在第一侧表面1上形成的绝缘层141可以覆盖第一引出部分121a(暴露于陶瓷本体110的一个表面),以防止内部电极之间的短路以及诸如抗湿性降低等的内部缺陷。
图8示出了根据本发明另一个实施方式的多层陶瓷电容器(MLCC)的示意性结构的透视图;
图9示出了沿着图8中的线A-A’剖开的截面图;
图10示出了图8中的第一内部电极的结构的截面图;
图11示出了图8中的第二内部电极的结构的截面图;
图12示出了图8中的不同第一内部电极的结构的截面图;
图13示出了图8中的不同第二内部电极的结构的截面图;以及
图14示出了图8中的第一和第二内部电极与第一和第二外部电极的耦接结构的示意图。
参照图8至图14,根据本发明另一个实施方式的MLCC可以包括:陶瓷本体110,其包括电介质层111并具有彼此相对的第一和第二主表面5和6、彼此相对的第一和第二侧表面1和2以及彼此相对的第一和第二端表面3和4;形成在陶瓷本体110内部的多个第一内部电极121,所述多个第一内部电极包括具有用以形成电容的重叠区域并暴露于第一侧表面1、第一端表面3和第二端表面4的电容形成部分120,所述多个第一内部电极还包括从电容形成部分120延伸以便暴露于第一侧表面1出的第一引出部分121a',并且所述多个第一内部电极形成为以预定间隔与第二侧表面2间隔开;多个第二内部电极122,所述多个第二内部电极与第一内部电极121交替层叠在一起的,其间置入电介质层111,所述多个第二内部电极与所述第一内部电极121绝缘,所述多个第二内部电极具有从电容形成部分120延伸以便暴露于第一侧表面1的第二引出部分122a',所述多个第二内部电极形成为以预定间隔与第二侧表面2间隔开;分别与第一引出部分121a'和第二引出部分122a'相连的第一和第二外部电极131和132;以及分别形成在陶瓷本体110的第一侧表面1、第一端表面3以及第二端表面4上的绝缘层141、143和144,其中在陶瓷本体110的长度方向上、第一引出部分121a'的长度与第二引出部分122a'的长度不同,且当多个第一和第二内部电极121和122中的最上面内部电极和最下面电极之间的最长距离为T1且其间的最短距离为T2时,满足0.76≤T2/T1≤0.97。
所述第一和第二内部电极中的三个或更多个可以形成组块,且所述组块可以重复地层叠。
第一和第二内部电极图案可以设置成在相应组块中具有相同形状。
所述组块的数量可以为5个或更多。
当多个第一和第二内部电极121和122中的最上面内部电极和最下面电极之间的最长距离为T1且其间的最短距离为T2时,可以满足0.85≤T2/T1≤0.90。
第一和第二内部电极121和122可以设置为相对于陶瓷本体110的安装表面垂直。
第一外部电极131可以延伸至陶瓷本体110的第一主表面5、第二主表面6以及第二侧表面2中的一个或多个。
第二外部电极132可以延伸至陶瓷本体110的第一主表面5、第二主表面6以及第二侧表面2中的一个或多个。
绝缘层141、143和144可以包括选自由环氧树脂、耐热聚合物、玻璃和陶瓷组成的组中的一个或多个。
在从陶瓷本体110的第一侧表面1测量的情况下,绝缘层141、143和144可以低于第一和第二外部电极131和132。
将主要描述与本发明上述实施方式中的元件不同的元件,省略了有关相同元件的详细描述。
在根据本发明另一个实施方式的MLCC100中,在陶瓷本体110的长度方向上,第一引出部分121a'的长度和第二引出部分122a'的长度可以不同。
参照图8,当单一组块包括总共四个的第一和第二内部电极121和122时,所述第一内部电极、所述第二内部电极时,所述第一内部电极和所述第二内部电极依次层叠,且在这种情况中,在陶瓷本体110的长度方向上,相应第一引出部分121a'的长度与相应第二引出部分122a'的长度不同。
如此,由于在陶瓷本体110的长度方向上,多个第一内部电极121的第一引出部分121a'的长度和多个第二内部电极122的第二引出部分122a'的长度不同,因此其中形成多个第一引出部分121a'和多个第二引出部分122a'的区域与其中没有形成引出部分的区域之间的梯级的影响降至最低,从而防止发生分层。
也就是说,由于在陶瓷本体110的长度方向上,交替层叠的第一内部电极121和第二内部电极122的第一引出部分121a’的长度和第二引出部分122a’的长度不同,因此相比于第一引出部分121a’的长度和第二引出部分122a’的长度相等的情况,梯级的影响可以降至最低。
并且,由于第一引出部分121a'的长度和第二引出部分122a'的长度不同,当多个第一和第二内部电极121和122中的最上面内部电极和最下面电极之间的最长距离为T1且其间的最短距离为T2时,可以满足0.76≤T2/T1≤0.97。
以下将描述多层陶瓷电子器件的制造方法。在这种情况下,以MLCC为实例进行描述,但是本发明不限制于此。
根据制造MLCC的方法,首先,可以用包含陶瓷粉末的料浆来制备多个陶瓷基片。
所述陶瓷粉末不受特别限制,例如可以为钛酸钡(BaTiO3)。
接着,利用包含金属粉末的导电膏,在所述多个陶瓷基片上,第一和第二内部电极图案可以具有不同宽度。
所述金属粉末可以包括选自由钯(Pd)、钯-银(Pd-Ag)合金、镍(Ni)和铜(Cu)组成的组中的一个或多个。
可以通过层叠所述陶瓷基片中的三个或更多个来形成多个组块层叠物。
在所述多个陶瓷基片(构成所述多个组块层叠物)上形成的所述第一和第二内部电极图案的宽度可以不同。
而且,所述第一和第二内部电极图案可以分别设置成在所述多个组块层叠物中具有相同形状。
换句话说,当通过层叠三个陶瓷基片形成所述多个组块层叠物时,所述第一内部电极、所述第二内部电极以及所述第一内部电极依次层叠,且在这种情况中,所述第二内部电极的宽度可以大于上部和下部的第一内部电极的宽度。
同时,可以在所述多个组块层叠物形成后,压缩所述多个组块层叠物,但是本发明不限制于此。
分别压缩所述多个组块层叠物,然后进行层叠。因此,当在陶瓷本体内部、多个第一和第二内部电极121和122中的最上面内部电极和最下面电极之间的最长距离为T1且其间的最短距离为T2时,可以满足0.76≤T2/T1≤0.97。
换句话说,与陶瓷本体的多个第一和第二内部电极被完全层叠、压缩并焙烧的情况相比,当所述陶瓷基片(其上形成了具有不同宽度的第一和第二内部电极图案)被划分成三个或多个部分以形成组块层叠物并被压缩时,可以解决所述梯级问题。
此后,将所述多个组块层叠物进行层叠并焙烧,以形成包括多个第一和第二内部电极的陶瓷本体。
可以通过上述过程形成所述陶瓷本体,且在这种情况中,虽然所述多个第一和第二内部电极的叠层量可以为150层或更多,但是本发明不限制于此。
以下将更详细地描述本发明实施方式,但是本发明不限制于此。
根据本实施方式的MLCC的制造如下。
首先,将包含如钛酸钡(BaTiO3)等的粉末(平均的颗粒直径为0.1微米)的料浆施用至载体膜并进行干燥,以制备厚度范围在1.05微米至0.95微米的多个陶瓷基片,从而形成电介质层。
其次,制备用于内部电极的导电膏,包含平均粒径范围在0.1微米至0.2微米的镍粉末。
用于内部电极的所述导电膏制备为进一步包含除镍粉末之外的钛酸钡(BaTiO3)。
通过丝网印刷法,将用于内部电极的所述导电膏涂覆在所述基片上,以形成具有不同宽度的内部电极,随后将三个或更多个陶瓷基片层叠,以形成多个组块层叠物。
此后,对所述多个组块层叠物进行层叠,并且在此处,第一和第二内部电极的叠层数为300,且每个组块层叠物中的第一和第二内部电极的总层数为10。
然后,压缩所述陶瓷本体并对其进行切割,以形成0603-尺寸的芯片,然后在1,050至1,200℃的温度范围下,在H2为0.1%或更低的还原性气氛中,对该芯片进行焙烧。
之后,进行形成外部电极的过程、电镀过程等,以制造多层陶瓷电容器(MLCC)。
根据一般的MLCC制造工艺来制造一比较性示例。
对所述实施方式和所述比较性示例的分层测试结果表明,在本发明实施方式中,100个样品没有分层缺陷,而在比较性示例中,100个样品中有38个样品具有分层缺陷。
根据本发明实施方式,所述重叠区域甚至形成在第一和第二内部电极的暴露于所述侧表面的部分中,从而增加了MLCC的电容。
而且,由于所述第一和第二内部电极(被施加具有不同极性的电压)之间的距离缩短,因而减少了电流回路,并因此可降低等效串联电感(ESL)。
如上所述,根据本发明实施方式,所述第一内部电极和所述第二内部电极形成为使得其宽度和或其所述引出部分的长度不同,以便所述电介质层和所述内部电极之间的梯级降至最低,从而改善所述内部电极之间的短路和分层。
根据本发明实施方式,由于形成所述电容形成部分的所述第一和第二内部电极的重叠区域增加,所述多层陶瓷电容器的容量可增加。
此外,由于所述第一和第二内部电极(被施加具有不同极性的电压)之间的距离减小,因而缩短了电流回路,并因此可降低等效串联电感(ESL)。
另外,根据本发明实施方式,所述多层陶瓷电容器在印刷电路板上的安装区域可降至最低并且声学噪声可显著降低。
虽然已结合实施方式示出和描述了本发明,但是对本领域内的技术人员显而易见的是,在不偏离所附权利要求所限定的本发明精神和范围的情况下,可以做出修改和改变。
Claims (20)
1.一种多层陶瓷电子器件,包括:
陶瓷本体,包括电介质层,并具有彼此相对的第一主表面和第二主表面、彼此相对的第一侧表面和第二侧表面、以及彼此相对的第一端表面和第二端表面;
多个第一内部电极,形成在所述陶瓷本体内部,所述第一内部电极包括具有用以形成电容的重叠区域并暴露于所述第一侧表面、所述第一端表面和所述第二端表面的电容形成部分,所述第一内部电极还包括从所述电容形成部分延伸以便暴露于所述第一侧表面的第一引出部分,并且所述第一内部电极形成为以预定间隔与所述第二侧表面间隔开;
多个第二内部电极,与所述第一内部电极交替地层叠在一起,所述电介质层置于所述第二内部电极与所述第一内部电极之间,且所述第二内部电极与所述第一内部电极绝缘,所述第二内部电极具有从所述电容形成部分延伸以便暴露于所述第一侧表面的第二引出部分,并且所述第二内部电极形成为以预定间隔与所述第二侧表面间隔开;
分别与所述第一引出部分和所述第二引出部分相连的第一外部电极和第二外部电极;以及
分别形成在所述陶瓷本体的所述第一侧表面、所述第一端表面以及所述第二端表面上的绝缘层,
其中,所述多个第一内部电极(121)和所述第二侧表面(2)之间的距离与所述多个第二内部电极(122)和所述第二侧表面(2)之间的距离不同,并且当多个所述第一内部电极(121)和多个所述第二内部电极(122)中的最上面内部电极与最下面电极之间的最长距离为T1且所述最上面内部电极与所述最下面电极之间的最短距离为T2时,满足0.76≤T2/T1≤0.97。
2.根据权利要求1中所述的多层陶瓷电子器件,其中,所述多个第一内部电极和所述多个第二内部电极中的三个或更多个电极形成单一组块,所述三个或更多个是指形成所述单一组块的所述第一内部电极和第二内部电极的总数,所述组块重复地层叠。
3.根据权利要求2中所述的多层陶瓷电子器件,其中,所述第一内部电极的图案和所述第二内部电极的图案设置为在相应的组块内具有相同形状。
4.根据权利要求2中所述的多层陶瓷电子器件,其中,组块的数量为5个或更多。
5.根据权利要求1中所述的多层陶瓷电子器件,其中,当多个所述第一内部电极(121)和多个所述第二内部电极(122)中的最上面内部电极与最下面电极之间的最长距离为T1且所述最上面内部电极与所述最下面电极之间的最短距离为T2时,满足0.85≤T2/T1≤0.90。
6.根据权利要求1中所述的多层陶瓷电子器件,其中,所述第一内部电极和所述第二内部电极设置为相对于所述陶瓷本体的安装表面垂直。
7.根据权利要求1中所述的多层陶瓷电子器件,其中,所述第一外部电极延伸至所述陶瓷本体的所述第一主表面、所述第二主表面以及所述第二侧表面中的一个或多个。
8.根据权利要求1中所述的多层陶瓷电子器件,其中,所述第二外部电极延伸至所述陶瓷本体的所述第一主表面、所述第二主表面以及所述第二侧表面中的一个或多个。
9.根据权利要求1中所述的多层陶瓷电子器件,其中,所述绝缘层包括选自由环氧树脂、耐热聚合物、玻璃和陶瓷组成的组中的一个或多个。
10.根据权利要求1中所述的多层陶瓷电子器件,其中,在从所述陶瓷本体的所述第一侧表面测量的情况下,所述绝缘层低于所述第一外部电极和所述第二外部电极。
11.一种多层陶瓷电子器件,包括:
陶瓷本体,包括电介质层,并具有彼此相对的第一主表面和第二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端表面和第二端表面;
多个第一内部电极,形成在所述陶瓷本体内部,所述第一内部电极包括具有用以形成电容的重叠区域并暴露于所述第一侧表面、所述第一端表面和所述第二端表面的电容形成部分,并且所述第一内部电极包括从所述电容形成部分延伸以便暴露于所述第一侧表面的第一引出部分,并且所述第一内部电极形成为以预定间隔与所述第二侧表面间隔开;
多个第二内部电极,与所述第一内部电极交替地层叠在一起,所述电介质层置于所述第一内部电极与所述第二内部电极之间,且所述第二内部电极与所述第一内部电极绝缘,所述第二内部电极具有从所述电容形成部分延伸以便暴露于所述第一侧表面的第二引出部分,并且所述第二内部电极形成为以预定间隔与所述第二侧表面间隔开;
分别与所述第一引出部分和所述第二引出部分相连的第一外部电极和第二外部电极;以及
分别形成在所述陶瓷本体的所述第一侧表面、所述第一端表面以及所述第二端表面上的绝缘层,
其中,在所述陶瓷本体的长度方向上,所述第一引出部分的长度与所述第二引出部分的长度不同,且当多个所述第一内部电极和多个所述第二内部电极中的最上面内部电极与最下面电极之间的最长距离为T1且所述最上面内部电极与所述最下面电极之间的最短距离为T2时,满足0.76≤T2/T1≤0.97。
12.根据权利要求11中所述的多层陶瓷电子器件,其中,多个所述第一内部电极和多个所述第二内部电极中的三个或更多个电极形成单一组块,所述三个或更多个是指形成所述单一组块的所述第一内部电极和第二内部电极的总数,所述组块重复地层叠。
13.根据权利要求11中所述的多层陶瓷电子器件,其中,所述第一内部电极的图案和所述第二内部电极的图案设置为在相应的组块内具有相同形状。
14.根据权利要求12中所述的多层陶瓷电子器件,其中,组块的数量为5个或更多。
15.根据权利要求11中所述的多层陶瓷电子器件,其中,当多个所述第一内部电极(121)和多个所述第二内部电极(122)中的最上面内部电极与最下面电极之间的最长距离为T1且所述最上面内部电极与所述最下面电极之间的最短距离为T2时,满足0.85≤T2/T1≤0.90。
16.根据权利要求11中所述的多层陶瓷电子器件,其中,所述第一内部电极和所述第二内部电极设置为相对于所述陶瓷本体的安装表面垂直。
17.根据权利要求11中所述的多层陶瓷电子器件,其中,所述第一外部电极延伸至所述陶瓷本体的所述第一主表面、所述第二主表面以及所述第二侧表面中的一个或多个。
18.根据权利要求11中所述的多层陶瓷电子器件,其中,所述第二外部电极延伸至所述陶瓷本体的所述第一主表面、所述第二主表面以及所述第二侧表面中的一个或多个。
19.根据权利要求11中所述的多层陶瓷电子器件,其中,所述绝缘层包括选自由环氧树脂、耐热聚合物、玻璃和陶瓷组成的组中的一个或多个。
20.根据权利要求11中所述的多层陶瓷电子器件,其中,在从所述陶瓷本体的所述第一侧表面测量的情况下,所述绝缘层低于所述第一外部电极和所述第二外部电极。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2012-0149938 | 2012-12-20 | ||
KR1020120149938A KR101388690B1 (ko) | 2012-12-20 | 2012-12-20 | 적층 세라믹 전자부품 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103887063A CN103887063A (zh) | 2014-06-25 |
CN103887063B true CN103887063B (zh) | 2016-12-28 |
Family
ID=50658596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310090682.5A Active CN103887063B (zh) | 2012-12-20 | 2013-03-20 | 多层陶瓷电子器件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9230738B2 (zh) |
JP (2) | JP2014123694A (zh) |
KR (1) | KR101388690B1 (zh) |
CN (1) | CN103887063B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6076051B2 (ja) * | 2012-11-19 | 2017-02-08 | 日本碍子株式会社 | 圧電素子 |
KR101496814B1 (ko) * | 2013-07-29 | 2015-02-27 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 |
KR101543973B1 (ko) | 2014-12-18 | 2015-08-11 | 가부시키가이샤 무라타 세이사쿠쇼 | 3 단자형 콘덴서 |
JP6406191B2 (ja) * | 2015-09-15 | 2018-10-17 | Tdk株式会社 | 積層電子部品 |
KR101883049B1 (ko) * | 2016-06-03 | 2018-07-27 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
KR101823246B1 (ko) * | 2016-06-21 | 2018-01-29 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
TWI665691B (zh) * | 2017-01-25 | 2019-07-11 | 禾伸堂企業股份有限公司 | 積層陶瓷電容器及其製造方法 |
US10777359B2 (en) | 2017-01-25 | 2020-09-15 | Holy Stone Enterprise Co., Ltd. | Multilayer ceramic capacitor |
CN110326072B (zh) | 2017-03-03 | 2021-10-29 | 株式会社村田制作所 | 层叠陶瓷电容器及其制造方法 |
JP7136638B2 (ja) * | 2018-09-11 | 2022-09-13 | 太陽誘電株式会社 | 積層セラミックコンデンサ、その包装体、および部品実装回路基板 |
KR20190116169A (ko) * | 2019-09-09 | 2019-10-14 | 삼성전기주식회사 | 적층형 전자 부품 및 그 실장 기판 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102810397A (zh) * | 2011-05-31 | 2012-12-05 | 三星电机株式会社 | 多层陶瓷电子元件和多层陶瓷电容器 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02306608A (ja) * | 1989-05-22 | 1990-12-20 | Tdk Corp | 磁器コンデンサ及びその製造方法 |
JPH0445509A (ja) * | 1990-06-12 | 1992-02-14 | Rohm Co Ltd | コンデンサ |
JPH04171708A (ja) * | 1990-11-02 | 1992-06-18 | Tdk Corp | 磁器コンデンサ |
JPH08279436A (ja) * | 1991-05-15 | 1996-10-22 | Ceratec Co Ltd | 電子素子用セラミック積層体 |
JP2784863B2 (ja) * | 1992-08-31 | 1998-08-06 | 太陽誘電株式会社 | 積層コンデンサ |
JP2784862B2 (ja) * | 1992-08-31 | 1998-08-06 | 太陽誘電株式会社 | 積層コンデンサ |
JPH08335528A (ja) * | 1995-06-07 | 1996-12-17 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JPH09129486A (ja) | 1995-10-30 | 1997-05-16 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
JPH10289837A (ja) * | 1997-04-15 | 1998-10-27 | Murata Mfg Co Ltd | 積層電子部品 |
JPH11297566A (ja) | 1998-04-07 | 1999-10-29 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2000124057A (ja) | 1998-10-12 | 2000-04-28 | Tdk Corp | 積層型セラミックコンデンサ |
JP2003051423A (ja) * | 2001-08-03 | 2003-02-21 | Tdk Corp | 電子部品 |
EP1950776B1 (en) * | 1998-12-28 | 2010-05-19 | Murata Manufacturing Co. Ltd. | Monolithic ceramic electronic component |
JP4577951B2 (ja) * | 2000-06-29 | 2010-11-10 | 京セラ株式会社 | 積層型電子部品 |
JP4573956B2 (ja) * | 2000-06-30 | 2010-11-04 | 京セラ株式会社 | 積層型電子部品およびその製法 |
JP2002260950A (ja) * | 2000-12-28 | 2002-09-13 | Denso Corp | 積層型誘電素子の製造方法,並びに電極用ペースト材料 |
US6627509B2 (en) * | 2001-11-26 | 2003-09-30 | Delaware Capital Formation, Inc. | Surface flashover resistant capacitors and method for producing same |
JP2004022859A (ja) | 2002-06-18 | 2004-01-22 | Murata Mfg Co Ltd | 積層セラミックコンデンサおよびその製造方法 |
JP4305808B2 (ja) * | 2002-07-03 | 2009-07-29 | 太陽誘電株式会社 | 積層コンデンサ |
JP4864271B2 (ja) * | 2002-10-17 | 2012-02-01 | 株式会社村田製作所 | 積層コンデンサ |
JP2004179436A (ja) | 2002-11-27 | 2004-06-24 | Kyocera Corp | 積層セラミックコンデンサ |
JP4108650B2 (ja) * | 2004-06-29 | 2008-06-25 | Tdk株式会社 | 積層コンデンサ |
KR100587006B1 (ko) | 2004-12-23 | 2006-06-08 | 삼성전기주식회사 | 적층형 칩 커패시터 및 그 제조 방법 |
JP5023069B2 (ja) * | 2006-10-06 | 2012-09-12 | 三洋電機株式会社 | 電気素子 |
JP2008103448A (ja) * | 2006-10-18 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 積層電子部品とその製造方法 |
DE102007007113A1 (de) * | 2007-02-13 | 2008-08-28 | Epcos Ag | Vielschicht-Bauelement |
JP2009026872A (ja) * | 2007-07-18 | 2009-02-05 | Taiyo Yuden Co Ltd | 積層コンデンサ |
JP4953988B2 (ja) * | 2007-08-29 | 2012-06-13 | 京セラ株式会社 | 積層コンデンサおよびコンデンサ実装基板 |
DE102007044604A1 (de) * | 2007-09-19 | 2009-04-09 | Epcos Ag | Elektrisches Vielschichtbauelement |
KR101141369B1 (ko) * | 2010-12-13 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조방법 |
-
2012
- 2012-12-20 KR KR1020120149938A patent/KR101388690B1/ko active IP Right Grant
-
2013
- 2013-02-26 JP JP2013035408A patent/JP2014123694A/ja active Pending
- 2013-02-27 US US13/779,662 patent/US9230738B2/en active Active
- 2013-03-20 CN CN201310090682.5A patent/CN103887063B/zh active Active
-
2014
- 2014-11-07 JP JP2014227169A patent/JP5932946B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102810397A (zh) * | 2011-05-31 | 2012-12-05 | 三星电机株式会社 | 多层陶瓷电子元件和多层陶瓷电容器 |
Also Published As
Publication number | Publication date |
---|---|
JP5932946B2 (ja) | 2016-06-08 |
KR101388690B1 (ko) | 2014-04-24 |
US9230738B2 (en) | 2016-01-05 |
JP2015062244A (ja) | 2015-04-02 |
JP2014123694A (ja) | 2014-07-03 |
US20140177128A1 (en) | 2014-06-26 |
CN103887063A (zh) | 2014-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103887063B (zh) | 多层陶瓷电子器件 | |
US10347421B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
CN112117126B (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
US9685272B2 (en) | Multilayer ceramic capacitor having multilayer external electrodes and board having the same | |
US9251957B2 (en) | Multilayer ceramic condenser and method of manufacturing the same | |
CN103811181B (zh) | 多层陶瓷电子部件 | |
KR101474138B1 (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
US8879238B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
CN103854856B (zh) | 多层陶瓷电子元件 | |
US9484153B2 (en) | Multilayer ceramic electronic component having a plurality of internal electrodes and method for manufacturing the same | |
JP2021010000A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
TWI479521B (zh) | 多層陶瓷電子組件 | |
US20140063684A1 (en) | Conductive paste composition for external electrode, multilayered ceramic component including the same and manufacturing method thereof | |
US11581145B2 (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
WO2018217463A1 (en) | Multilayer ceramic capacitor structures for use at high power | |
CN103854857A (zh) | 多层陶瓷电子部件 | |
CN116153666A (zh) | 多层陶瓷电容器及其制造方法 | |
KR101532116B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
US20140098454A1 (en) | Multilayered ceramic electronic component and method of manufacturing the same | |
JP6940371B2 (ja) | チップ型電子部品およびモジュール | |
US11664162B2 (en) | Multilayer electronic component | |
US11164702B2 (en) | Multi-layered ceramic electronic component having step absorption layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |