JP2002260950A - 積層型誘電素子の製造方法,並びに電極用ペースト材料 - Google Patents

積層型誘電素子の製造方法,並びに電極用ペースト材料

Info

Publication number
JP2002260950A
JP2002260950A JP2001358312A JP2001358312A JP2002260950A JP 2002260950 A JP2002260950 A JP 2002260950A JP 2001358312 A JP2001358312 A JP 2001358312A JP 2001358312 A JP2001358312 A JP 2001358312A JP 2002260950 A JP2002260950 A JP 2002260950A
Authority
JP
Japan
Prior art keywords
electrode
cuo
ceramic layer
content
electrode paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001358312A
Other languages
English (en)
Inventor
Hitoshi Shindo
仁志 進藤
Etsuro Yasuda
悦郎 安田
Atsuhiro Sumiya
篤宏 角谷
Takashi Yamamoto
孝史 山本
Toshiatsu Nagaya
年厚 長屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Soken Inc
Original Assignee
Denso Corp
Nippon Soken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Nippon Soken Inc filed Critical Denso Corp
Priority to JP2001358312A priority Critical patent/JP2002260950A/ja
Priority to DE2001164314 priority patent/DE10164314A1/de
Priority to US10/029,006 priority patent/US7083745B2/en
Publication of JP2002260950A publication Critical patent/JP2002260950A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

(57)【要約】 【課題】 電極層とセラミック層等の剥がれが生じず,
また,電極層及びセラミック層に空洞部が生じない積層
型誘電素子の製造方法,並びに電極用ペースト材料を提
供すること。 【解決手段】 構成成分として鉛元素を含むセラミック
層11と電極層2とを交互に積層した後,脱脂する工程
と焼成する工程とを少なくとも有して製造する積層型誘
電素子1における電極層2を構成するための電極用ペー
スト材料である。電極用ペースト材料は,導電物質の出
発原料の主成分としてのCuOと,溶剤と,バインダー
とを含有すると共に,セラミック層11を構成する主成
分の少なくとも一種よりなる共材を含有してなる。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は,例えば積層型セラミックコンデ
ンサ,積層型圧電アクチュエータ等の,積層型誘電素子
の製造方法,並びにその電極層を形成するための電極用
ペースト材料に関する。
【0002】
【従来技術】従来より,各種の誘電特性を有するセラミ
ック層と電極層とを交互に積層してなる積層型誘電素子
が広く利用されている。これらの電極層を構成する電極
材料としては,Pt,Pd,Ag,Ni,Cuあるいは
これらの混合物,合金などが存在し知られている。しか
し,これら電極材料の電極作製上の問題点はそれぞれ異
なる。例えば,Agは導電率が高く比較的安価である
が,融点が980℃と低くまたマイグレーションが生じ
易いため信頼性に劣るという欠点がある。
【0003】これに対しPdは高価ではあるが融点が高
いため,Ag−Pd系金属材料とすることによりマイグ
レーションの抑制,電極材料の高融点化を目的として使
用されている(特開平5−304043号公報中に記
載)。しかしPd添加によりマイグレーションを抑制す
るとは言うものの,電極材料とセラミックス材料間の接
合は十分ではなく,このための対策として,特開平5−
304043号公報,特開平8−255509号公報他
に開示されているごとく,さまざまな対策が取られてい
る。
【0004】またNiについては,過焼結(もしくは1
000℃を超えた温度でのNiの急速な焼結)が要因と
なりクラック,変形の発生,電極の島状化等が問題とな
っている。その対策の一例として,特開平5−5507
7号では,NiとNiOを混ぜることがなされ,特開平
6−290985号では希土類の酸化物を添加すること
がなされている。
【0005】上記のうちAgは,Agが持つ融点に起因
する問題点を解決しようとするものであり,Niは,N
i特有の過焼結に起因する問題を解決しようとしている
が,いずれも高価な材料であり,これらの材料を使用す
る限りは,多用される積層型誘電素子の低価格化要求に
応えることは困難と考えられる。また,Ag,Niでの
技術はCuに容易に転用できるものではない。
【0006】一方,低価格の電極材料として有望な卑金
属としてはCuがある。Cuを含有するペースト材料ま
たは電極については,CuとCu2Oを適当な割合で混
ぜることにより,Cuの酸化膨張によるクラック発生を
抑制するもの(特開平5−283274号)他,有機リ
ン化合物と金属(Cu)イオンで錯体を形成させて焼成
しセラミックの焼結を助けて膜厚を均一にするもの(特
開平5−242724号)がある。また,Cu含有量を
40〜70wt%にすることにより塗布厚みを薄くし素
子の反りやクラック(割れ)の発生を抑制するもの(特
開平5−234414号)もある。
【0007】さらに,平均粒径0.5〜2μm,粒度分
布0.3〜4μmのCu粉を40〜60wt%含有する
ペースト材料を使用し1〜3μmの膜厚で焼成すること
により,(1)素子・電極間や電極中でのボイド発生の
抑制(2)内外部電極の反りに伴う電極切れ発生の抑制
(3)セラミック部品自体の変形防止(4)内部電極と
外部電極の接触不良防止を図るもの(特開平5−190
375号)などがある。このようにCuを使用する電極
としては,方法・目的ともに多種多様なものが開示され
ている。
【0008】セラミック層の主成分の少なくとも一種ま
たはセラミック層と略同一組成の材料(以下,セラミッ
ク層の生地もしくは共材と記す)の添加については,C
u電極又はCu系ペースト材料に関わる例として特開平
5−275263号公報に示されたものがある。この例
では,指定されている共材は電極用金属粉末と同質の金
属で表面を被覆した無機質粉末を添加するという,言わ
ば特殊な加工処理を施したものである。かつ目的も金属
の焼結を阻害することにより電極の不連続や抵抗増大防
止を狙いとしている。そして,この例では,Cuの焼結
がセラミック材料の焼結よりも急速に進むという根本的
問題を解決するにあたり,金属の焼結を阻害する事によ
る焼結の遅延を図り,これにより電極の不連続の回避を
試みている。
【0009】また,同じくセラミック層の共材を添加す
る事例として特開昭64−89311号がある。積層セ
ラミック体用内部電極ペーストに関するもので,積層セ
ラミック体におけるセラミック材料と同一の化合物等の
添加が記述されている。しかしこの電極用ペースト材料
の構成は,後述する本発明のようなCuOではなく,C
2Oからなる。
【0010】その理由は,焼成又は還元処理工程におい
て,CuOからなるペースト材料では,CuOを金属銅
に還元する際に大きな体積収縮を生じ焼結体にクラック
が発生したりセラミック層と電極層との間に空洞が生じ
るデラミネーションが発生することを問題としており,
その解決策としてCu2Oの代用を記述している。そし
て,セラミック層の共材は,内部電極層とセラミック層
との接着性を向上するために利用されている。すなわ
ち,この例では,電極用ペースト材料中のCu酸化物の
収縮に関する問題を,CuOからCu2Oへの代用とい
う手段により解決すると共にセラミック層と電極層との
接着性向上にためにセラミック層の共材を利用してい
る。
【0011】同じくセラミック層の共材を使用する事例
として,積層セラミックコンデンサに関わる特開平2−
22806号がある。この積層セラミックコンデンサの
事例においても,セラミック層の共材は耐デラミネーシ
ョン性の付与のためとの記載がある。この例において
は,その実施形態例において,銅ペースト(金属ペース
ト)が使用されており,CuOは使用していない。また
セラミック層の共材を添加することの有意性は示されて
いない。
【0012】上記公開特許で使用されている銅(金属)
ペーストでは,積層型誘電素子の作製が容易でない。即
ち,ペースト材料を塗布して積層品を作製する工程に
は,(1)脱脂,(2)メタライズ:CuOペースト材
料を使用して作製するときに,電極材料をCuOからC
uに還元する工程,(3)焼成がある。電極用ペースト
材料として銅(金属)ペーストを使用して積層品を作製
するには,銅の酸化(膨張を伴う)による剥離を回避す
るために,還元雰囲気で脱脂する必要が生ずる。脱脂と
はバインダー等を分解・除去する工程であり,化学的に
表現すると炭素等を酸化反応させる工程である。よって
還元雰囲気で脱脂をすると酸素量が少ないために通常の
空気中での脱脂よりも長い処理時間を要する。
【0013】十分な脱脂がなされていないと,後工程の
焼成の還元雰囲気での焼成において,残存した炭素等が
酸素と反応し悪影響を及ぼす。例えば,炭素等は積層品
の中心部に残存しやすいため,同一の積層型誘電素子内
でも還元焼成時に外周部と中心部とに雰囲気の違いが生
じ,電極の酸化に伴う拡散もしくはセラミック層の還元
に伴う変位性能低下等が部分的に生ずる。一方,完全に
脱脂することは,所要時間が長いため実用性に欠ける。
以上の理由により,鉛元素を構成成分として含むセラミ
ック層と電極層とを交互に積層した誘電素子の電極層を
構成するための電極用ペースト材料には酸化雰囲気でも
脱脂可能な酸化銅のペースト材料が有用である。
【0014】
【解決しようとする課題】実際,セラミック材料にCu
Oペースト材料を塗布して積層し,脱脂・メタライズ
(電極材料のCuOをCuへ還元)・焼成すると,電極
部とセラミック層の間での剥がれは生じないものの,電
極部に空洞ができる。また,上記問題を解決するために
CuOペースト材料中のCuO含有量を増加させると,
電極部の空洞はなくなり連続な電極層が形成できるが,
一方でセラミック層に空洞が生ずる。
【0015】本発明はかかる従来の問題点に鑑みてなさ
れたもので,電極層とセラミック層等の剥がれが生じ
ず,また,電極層及びセラミック層に空洞部が生じない
積層型誘電素子の製造方法,並びに電極用ペースト材料
を提供しようとするものである。
【0016】
【課題の解決手段】請求項1の発明は,構成成分として
鉛元素を含むセラミック層と電極層とを交互に積層した
後,脱脂する工程と焼成する工程とを少なくとも有して
製造する積層型誘電素子における上記電極層を構成する
ための電極用ペースト材料であって,該電極用ペースト
材料は,導電物質の出発原料の主成分としてのCuO
と,溶剤と,バインダーとを含有すると共に,上記セラ
ミック層を構成する主成分の少なくとも一種よりなる共
材を含有してなることを特徴とする電極用ペースト材料
にある。
【0017】次に,本発明の作用効果につき説明する。
本発明の電極用ペースト材料は,上記のごとくCuOを
主成分とすると共に,上記共材を含有している。そのた
め,上記電極用ペースト材料中におけるCuO含有量の
調整を容易にすることができる。
【0018】即ち,上記共材を含有させていない場合に
おいても,焼成後に空洞や剥がれが生じない,最適なC
uO含有量を有する電極用ペースト材料をえることは可
能ではある。しかしながら,共材を含有していない場合
には,CuO含有量が最適な状態から少しでもずれれば
たちまち亀裂,空洞あるいは剥離といった不具合を発生
させる電極用ペースト材料となってしまう。したがっ
て,CuO含有量の調整が非常に困難である。
【0019】これに対し,本発明では上記のごとく共材
を含有させるので,電極用ペースト材料中におけるCu
O含有量の調整を容易に行うことができる。即ち,共材
の共存によって,CuO含有量の最適範囲の幅を大幅に
広げることができ,CuO含有量の変動による影響を小
さくすることができる。
【0020】そのため,品質に優れた電極用ペースト材
料を調整することができ,この電極用ペースト材料を用
いれば,亀裂,空洞,あるいは剥離といった上記不具合
のない優れた積層型誘電素子を容易に製造することがで
きる。また,この電極用ペースト材料は,導電物質とし
てCuを主体とするので,従来の貴金属を電極層に用い
た場合よりも安価にすることができる。
【0021】構成成分としてPb元素を含むセラミック
材料とCu電極材料による積層品を作製し,高性能を得
るためにはCu電極用ペースト材料を十分還元し,Cu
金属のように導電性の良好な電極層を形成する必要があ
り,このため,還元雰囲気での処理が必要となる。一
方,セラミック材料が還元されると,Cuとの共晶反応
等により溶融が発生するため,還元雰囲気は,セラミッ
ク材料を還元せず,電極用ペースト材料中のCu系材料
を還元するように雰囲気調整する必要がある。
【0022】上記工程において積層品中にバインダーが
残存していると,バインダーから発生するカーボンが酸
素と反応して雰囲気調整を阻害する。雰囲気調整を阻害
されると,一部のセラミック材料の還元が生じ,Cuと
の共晶反応等により溶融してしまう。よって還元雰囲気
調整をする工程においては,十分な脱脂(脱バインダ
ー)をしたサンプルが必要となる。
【0023】また,セラミック材料の一部の還元生成物
とCuとの共晶反応が遅く起こるのであれば(共晶点が
高ければ),不完全な脱脂も多少は許容される。例え
ば,脱脂条件の最高温度よりも,還元生成物とCuとの
共晶点が高ければ,後工程の共晶点以下の温度では実質
的に再度脱脂をしていることになり,脱脂工程でバイン
ダーが多少残存していても問題なく気化される。
【0024】一方セラミック材料の一部に,Pb元素を
構成成分として有していると,還元されて生成されるP
bとCuとの溶融は,共晶点:326℃という低温で起
こるため,脱脂工程で脱脂がより完全に終了している必
要がある。より完全な脱脂を行うには,脱脂がバインダ
ーの酸化であるため,十分な酸素をもつ雰囲気が必要と
なる。十分な酸素を持つ雰囲気で,電極用ペースト材料
を塗布した積層品を問題なく脱脂するには,電極用ペー
スト材料中の電極用材料の酸化にともなう膨張を抑制す
る必要があり,その対策としてペースト材料の主成分の
少なくとも1つに酸化物,例えばCuOを入れることが
挙げられる。
【0025】さらに,上記共材を含有する際の作用を詳
説する。セラミック層形成用のグリーンシート上に上記
電極用ペースト材料を塗布し,これを積層して一体焼成
する際には,セラミック層及び電極層のそれぞれの焼結
と,これらの境界部の焼結という3つの部位での焼結も
しくは反応が起こる。このうち,電極・セラミック層境
界部の焼結は,例えばCu電極の材料又はCuの酸化被
膜等として存在するCuOもしくはCuOが一部還元さ
れたCu2Oとセラミック層に含まれる酸化物との共晶
点での反応により,最も早く,低温で焼結が進むと考え
られる。そのため,この部位での剥がれは生じにくいと
考えられる。
【0026】よって,電極部(電極層)とセラミック層
それぞれの焼結の進行度合い・収縮度合いが問題となり
得る。通常,セラミック層よりも電極部の焼結が早い
(速い)ので,電極部の収縮(溶剤,バインダーの気化
による空間発生消滅も含めた広義の収縮を意味する。以
下同様)がセラミック層の収縮に比べ大きく電極部に空
洞が発生しやすくなる。一方,電極用ペースト材料中の
CuO含有量を増加させると電極は空洞がなくなり連続
に形成できるが,セラミック層に亀裂(空洞)が生じ
る。この時は電極部の焼結による収縮が小さくなり,セ
ラミック層の収縮率が相対的に大きくなっている。
【0027】電極用CuO系ペースト材料中のCuO含
有量を,適度な特有の含有量とすると,電極・セラミッ
ク層双方ともに空洞のない積層品が形成できる。この
時,セラミック層の共材を予め電極用CuO系ペースト
材料に添加すると,共材を添加しないときに電極・セラ
ミック層双方ともに空洞のない積層品を形成できたCu
O含有量でも同様に積層品を形成できるだけでなく,C
uO含有量が数wt%多くなっても積層品の形成が可能
となる。即ち,共材を添加しないとセラミック層に空洞
が生ずるような含有量でも,形成が可能となる。
【0028】上記の現象は以下のように解釈できる。電
極用CuOペースト材料にセラミック層の共材を添加し
ておくと,電極層とセラミック層それぞれの焼結の進行
度合い・収縮度合いがフィットしていれば,電極部内も
しくは電極部とセラミック層の境界部に,添加したセラ
ミック層の共材が残ったまま焼結を終え,電極・セラミ
ック層双方ともに空洞のない積層品を形成する。即ち,
セラミック層の共材を添加しないときと同量のCuO含
有量で積層品を形成できる。
【0029】上記の場合よりもCuO含有量が数wt%
多いペースト材料にセラミック層の共材が添加されてい
ると,セラミック層の共材が添加されていない場合にお
いて温度上昇に伴いセラミック層が相対的に収縮度合い
が大きくなる時点,もしくはその周辺の温度域で,電極
部内に添加されていたセラミック層の共材がセラミック
層に移動して収縮度合いの調整をし,セラミック層での
空洞の発生を抑制する。
【0030】次に,請求項6の発明は,構成成分として
鉛元素を含むセラミック層と電極層とを交互に積層した
後,脱脂する工程と焼成する工程とを少なくとも有する
積層型誘電素子の製造方法において,セラミック材料を
シート状に成形してなるグリーンシートと,導電物質の
出発原料の主成分としてのCuOと,溶剤と,バインダ
ーとを含有すると共に,上記セラミック材料の主成分の
少なくとも一種よりなる共材を含有する電極用ペースト
材料とを準備し,複数のグリーンシートの少なくとも一
方の面に上記電極用ペースト材料を塗布し,次いで,上
記グリーンシートを積層し,その後脱脂,焼成すること
を特徴とする積層型誘電素子の製造方法にある。
【0031】本製造方法において注目すべきことは,C
uOを主成分とすると共に共材を含有してなる上記電極
用ペースト材料を用いることである。この電極用ペース
ト材料を用いることによって,上記のごとくCuOの含
有量の調整が非常に容易となる。それ故,電極層とセラ
ミック層等の剥がれがなく,また,電極層及びセラミッ
ク層に空洞部がない,優れた積層型誘電素子を容易に得
ることができる。
【0032】次に,請求項7の発明のように,上記電極
用ペースト材料の塗布は上記グリーンシートの両面に行
い,上記積層においては,上記電極用ペースト材料同士
を当接させることもできる。この場合には,上記グリー
ンシートの積層時に電極用ペースト材料同士を接触させ
ることができ,その後の焼成時に急速な反応を得ること
ができる。
【0033】また,請求項8の発明のように,上記電極
用ペースト材料同士の間には,導電性を有する金属箔を
介在させることもできる。この場合には,上記電極用ペ
ースト材料の成分構成が,焼成後に電極層が消失しやす
いような場合であっても,上記金属箔により導通部分を
確実に確保することができる。
【0034】次に,請求項2又は9の発明のように,上
記共材は上記セラミック層と略同一組成であることが好
ましい。これにより,セラミック層と電極層との密着性
をさらに向上させることができる。
【0035】また,請求項3又は10の発明のように,
上記CuOの含有量は30wt%より多く82.5wt
%未満であり,上記共材の含有量は0.5wt%より多
く25wt%未満であることが好ましい。さらには,請
求項4又は11の発明のように,上記CuOの含有量は
40wt%以上77.5wt%以下であることがより好
ましい。そしてまた,請求項5又は12の発明のよう
に,上記共材の含有量は1wt%以上15wt%以下で
あることがより好ましい。
【0036】上記CuOの含有量が30wt%以下の場
合には,焼成後の電極層に空洞が生ずるという問題があ
る。それ故,より好ましくは40wt%以上がよい。一
方,上記CuOの含有量が82.5wt%以上の場合に
は,セラミック層に亀裂(空洞)が生ずるという問題が
ある。それ故,より好ましくは77.5wt%以下がよ
い。また,上記共材の含有量が25wt%以上の場合に
は,電極層が途切れ導通しないという問題がある。それ
故,より好ましくは15wt%以下がよい。また,上記
共材の含有量が0.5wt%以下の場合には,セラミッ
ク層での亀裂の発生を抑制する効果はなく,それ故,よ
り好ましくは1wt%以上がよい。
【0037】また,請求項13の発明のように,上記セ
ラミック層は,主にPb(Zr,Ti)O3系のペロブ
スカイト構造の酸化物よりなるPZTを採用することが
できる。このPZTは誘電体として非常に優れた特性を
示す。
【0038】次に,請求項14の発明は,構成成分とし
て鉛元素を含むセラミック層と電極層とを交互に積層し
た後,脱脂する工程と焼成する工程とを少なくとも有し
て製造する積層型誘電素子における上記電極層を構成す
るための電極用ペースト材料であって,該電極用ペース
ト材料は,導電物質の出発原料の主成分としてのCuO
及びCuと,溶剤と,バインダーとを含有すると共に,
上記セラミック層を構成する主成分の少なくとも一種よ
りなる共材を含有してなることを特徴とする電極用ペー
スト材料にある。
【0039】本発明では,上記導電物質の出発原料の主
成分として,上記CuOに加えてCuを有している。そ
のため,脱脂工程におけるCuの酸化に伴う膨張が抑制
され,かつ,例えば還元焼成時のCuOの金属化に伴う
収縮をも抑制するという作用効果が得られる。その他
は,上述した請求項1の発明と同様の作用効果が得られ
る。
【0040】次に,請求項19の発明は,構成成分とし
て鉛元素を含むセラミック層と電極層とを交互に積層し
た後,脱脂する工程と焼成する工程とを少なくとも有す
る積層型誘電素子の製造方法において,セラミック材料
をシート状に成形してなるグリーンシートと,導電物質
の出発原料の主成分としてのCuO及びCuと,溶剤
と,バインダーとを含有すると共に,上記セラミック材
料の主成分の少なくとも一種よりなる共材を含有する電
極用ペースト材料とを準備し,複数のグリーンシートの
少なくとも一方の面に上記電極用ペースト材料を塗布
し,次いで,上記グリーンシートを積層し,その後脱
脂,焼成することを特徴とする積層型誘電素子の製造方
法にある。
【0041】本発明でも,上記導電物質の出発原料の主
成分として,上記CuOに加えてCuを有している。そ
のため,脱脂工程におけるCuの酸化に伴う膨張が抑制
され,かつ,例えば還元焼成時のCuOの金属化に伴う
収縮をも抑制する。焼成前に金属化していれば問題なく
作製できるが,焼成前での金属化が不十分であると高温
で(焼成時もしくは焼成後に)収縮が起こり,電極層に
空洞を発生する。よって主成分をCuとCuOにするこ
とにより,金属化の必要量を少なくし,容易に電極層の
空洞発生率を抑制する。その他は,上述した請求項6の
発明と同様の作用効果が得られる。
【0042】次に,請求項20の発明のように,上記電
極用ペースト材料の塗布は上記グリーンシートの両面に
行い,上記積層においては,上記電極用ペースト材料同
士を当接させることもできる。この場合には,上記グリ
ーンシートの積層時に電極用ペースト材料同士を接触さ
せることができ,その後の焼成時に急速な反応を得るこ
とができる。
【0043】また,請求項21の発明のように,上記電
極用ペースト材料同士の間には,導電性を有する金属箔
を介在させることもできる。この場合には,上記電極用
ペースト材料の成分構成が,焼成後に電極層が消失しや
すいような場合であっても,上記金属箔により導通部分
を確実に確保することができる。
【0044】次に,請求項15又は22の発明のよう
に,上記共材は上記セラミック層と略同一組成であるこ
とが好ましい。これにより,セラミック層と電極層との
密着性をさらに向上させることができる。
【0045】また,請求項16又は23の発明のよう
に,上記CuO及びCuの総含有量は30wt%より多
く82.5wt%未満であり,上記共材の含有量は0.
5wt%より多く25wt%未満であることが好まし
い。ただし,以下に表記するCuO及びCuの総含有量
は,分子量の比率により,CuOに換算した量を表す。
以下同様である。さらには,請求項17又は24の発明
のように,上記CuO及びCuの総含有量は40wt%
以上77.5wt%以下であることがより好ましい。そ
してまた,請求項18又は25の発明のように,上記共
材の含有量は1wt%以上15wt%以下であることが
より好ましい。
【0046】上記CuO及びCuの総含有量が30wt
%以下の場合には,焼成後の電極層に空洞が生ずるとい
う問題がある。それ故,より好ましくは40wt%以上
がよい。一方,上記CuO及びCuの総含有量が82.
5wt%以上の場合には,セラミック層に亀裂(空洞)
が生ずるという問題がある。それ故,より好ましくは7
7.5wt%以下がよい。また,上記共材の含有量が2
5wt%以上の場合には,電極層が途切れ導通しないと
いう問題がある。それ故,より好ましくは15wt%以
下がよい。また,上記共材の含有量が0.5wt%以下
の場合には,セラミック層での亀裂の発生を抑制する効
果はなく,それ故,より好ましくは1wt%以上がよ
い。
【0047】また,請求項26の発明のように,上記セ
ラミック層は,主にPb(Zr,Ti)O3系のペロブ
スカイト構造の酸化物よりなるPZTを採用することが
できる。このPZTは誘電体として非常に優れた特性を
示す。
【0048】
【発明の実施の形態】実施形態例1 本発明の実施形態例にかかる積層型誘電素子の製造方
法,並びに電極用ペースト材料につき,図1〜図12を
用いて説明する。本例では,まず,表1に示すごとく,
電極用ペースト材料として,16種類の試料1〜16を
準備した。
【0049】
【表1】
【0050】試料1〜6は,いずれも,導電物質の出発
原料の主成分としてのCuOと,溶剤と,バインダーと
を含有すると共に,上記セラミック層を構成する主成分
の少なくとも一種よりなる共材を含有してなる。さら
に,これらのCuOの含有量は61〜69wt%の範囲
内にあり,共材の含有量は8wt%以下である。試料7
〜試料10は,共材の添加を行っていないものである。
試料11,12,13は,CuOの含有量を50wt%
に制限し,かつ,試料11では共材を添加せず,試料1
2,13では共材を異なる割合で添加した。試料14〜
16は,CuO含有量を高い割合としたものである。な
お,上記試料1〜13においては,CuOとして平均粒
径が0.5〜2μmの粉末を用い,試料14〜16にお
いては,平均粒径が8μmの粉末を用いた。
【0051】具体的には,エチルセルロースをテルピネ
オールで溶解してなる有機ビヒクルと樹脂剤(アクリル
系樹脂,アラキド樹脂,エドセル系樹脂他)に,CuO
粉(平均粒径:0.5〜2μm又は8μm)及びセラミ
ック層の原料よりなる共材を,表1に示すような配合割
合で混練することによりCuO含有量の異なるペースト
材料を作製した。
【0052】次に,これらの電極用ペースト材料用い,
以下に示す手順で積層型誘電素子を作製した。但し,本
例では,積層型誘電素子の断面観察を容易にするため,
セラミック層の積層数は3層とした。まず,セラミック
材料をシート状に成形してなるグリーンシートを,ドク
ターブレード法を用いて作製した。
【0053】セラミック層の主原料となる酸化鉛,酸化
ジルコニウム,酸化チタン,酸化ニオブ,炭酸ストロン
チウム等の粉末を所望の組成となるように秤量する。ま
た,鉛の蒸発を考慮して,上記混合比組成の化学量論比
よりも1〜2%リッチになるように調合する。これを混
合機にて乾式混合し,その後800〜900℃(焼成温
度より低温)で仮焼する。
【0054】次いで,仮焼粉に純水,分散剤を加えてス
ラリーとし,パールミルにより湿式粉砕する。この粉砕
物を乾燥,粉脱脂した後,溶剤,バインダー,可塑剤,
分散剤等を加えてボールミルにより混合する。その後,
このスラリーを真空装置内で攪拌機により攪拌しながら
真空脱泡,粘度調整をする。
【0055】次いで,スラリーをドクターブレード装置
により一定厚みのグリーンシートに成形する。回収した
グリーンシートはプレス機で打ち抜くか,切断機により
切断し,所定の大きさの矩形体に成形する。
【0056】次いで,図1に示すごとく,上記各試料1
〜16の電極用ペースト材料2を,成形後の2枚のグリ
ーンシート11の一方の表面にスクリーン印刷により成
形する。なお,本例では,印刷厚みは15μmとした。
同図には,パターン印刷後のグリーンシート11の一例
を示す。
【0057】次に,同図に示すごとく,電極用ペースト
材料2を印刷していないグリーンシート11を加えて3
枚のグリーンシート11を積層する。このとき,電極用
ペースト材料2が交互に左右の側面に到達するようにし
た。そして,この積層品を圧着させた後,所定寸法にカ
ットした。次に,この積層品を空気中で500℃まで昇
温し,5時間保持するという条件で脱脂した後,メタラ
イズ工程を行った。
【0058】メタライズ工程は,比較的低温の還元雰囲
気で,電極用ペースト材料中のCuOをCuへ還元する
工程である。本例では,セラミック材料が少なくとも化
学式上鉛を含む酸化物であるため,鉛と銅の共晶点:3
26℃直下で雰囲気調整し還元した。
【0059】次に,上記積層品を一体的に焼成する焼成
工程を行った。この温度はセラミック層を構成するセラ
ミック材料の種類によって変更しうるが,本例では,9
50℃とした。この調整雰囲気はCuが極力酸化され
ず,素子部の酸化物が極力還元されない雰囲気に調整し
た。メタライズ工程に比べると還元性は弱く,また酸素
分圧は焼成温度により異なる。本例では950℃におい
て酸素分圧を10-6atm程度に調整した。なお,製品
の種類においては,側面電極や外部電極の配設等を行
う。
【0060】次に,本例では,図2に示すごとく得られ
た一体焼成された積層品(積層型誘電素子1)を用い
て,その断面観察を行った。観察位置は,図2における
A−A線矢視断面の中央部分である。観察結果をスケッ
チした模式図を図3〜図12に示す。
【0061】図3は試料1の観察結果を示す。試料2〜
6の場合は試料1と同様であるので省略する。同図に示
すごとく,試料1〜6は,いずれも電極層2,セラミッ
ク層11共に空洞や亀裂がなく,また,両者の境界部に
おいても剥離はなく良好な接合状態が得られていた。こ
こで考察すると,試料1〜4は,表1に示すごとく,C
uO粉及び共材の総添加重を69wt%に固定し,共材
の添加量を1〜8wt%の範囲で変化させたものであ
る。このような広い範囲でCuOと共材の添加割合を変
化させても良好である。さらに試料2,5,6は,表1
に示すごとく,共材の添加量を4wt%に固定し,Cu
O粉の含有量を65〜69wt%の範囲で変化させたも
のである。このような広い範囲でCuOの添加割合を変
化させても良好である。
【0062】一方,図4〜図7に示すごとく,試料7〜
10は共材を含有していない場合であるが,この場合に
は,空洞81や亀裂82等が生じやすくなる。図5に示
すごとく,試料8の場合には,共材を入れなくても良好
な積層型誘電素子が得られるが,これと少しでもCuO
の含有量が変化すれば不具合が生じてしまう。即ち,図
4に示す試料7の場合には,CuOの含有量が1wt%
減るだけで電極層2に空洞81が生じ,図6示す試料9
の場合にはCuOの含有量が1.5wt%増えるだけで
セラミック層に亀裂82が生じてしまう。そして,試料
10のようにCuO含有量が4wt%増えると,図7に
示すごとく,亀裂82の発生が多くなる。
【0063】上記試料1〜6と試料7〜10の比較によ
り,共材を含有させる場合には,CuOの含有量変化を
4wt%以上とっても良好な状態で積層型誘電素子を得
ることができるのに対し,共材を含有しない場合には,
わずか1wt%のCuO含有量の変化により悪影響が出
てくることがわかる。
【0064】次に,試料11は,CuO含有量を50w
t%に減らし,共材の添加を無くしたものである。この
場合には,図8(a)に示すごとく,多くの空洞81が
見られた。これに対し,試料12は,CuO含有量を5
0wt%で共材を6wt%加えたものである。この場合
には,図8(b)に示すごとく,共材を加えない場合の
電極層2よりも厚みが薄くなっており,その結果空洞8
1は少なくなった。しかし,試料13のようにさらに共
材の含有量をさらに増加させると,図9に示すごとく,
電極層2が消滅する部分85も生じた。この結果より,
共材の添加だけでは問題解決できないことが示された。
【0065】次に試料14及び試料15は,表1に示す
ごとく,共材添加量:3wt%,有機ビヒクルと樹脂を
19.5wt%,CuO粉(8μm)を77.5wt%
として混ぜ合わせたペースト材料と,共材添加量:3w
t%,有機ビヒクルと樹脂を14.5wt%,CuO粉
(8μm)を82.5wt%として混ぜ合わせたもので
ある。
【0066】試料14では,図10に示すごとく,セラ
ミック層11に大きな亀裂は見られない。一方,図11
に示すごとく,試料15では一部亀裂82が見られる。
このことから,試料14のCuO含有量が,CuO含有
量の違いによる変化でみられた,電極部での空洞形成か
らセラミック層での亀裂発生に転じるCuO含有量の境
目付近であると考えられる。しかし,試料14は電極部
が連続でありかつセラミック層に亀裂はないものの,図
10に示すごとく,電極部とセラミック層の境界部で剥
離83が生じている。
【0067】また,図12に示すごとく,共材を添加せ
ずに,有機ビヒクルと樹脂を17.5wt%,CuO粉
(8μm)を82.5wt%として混ぜ合わせた,試料
16の電極用ペースト材料で作製した場合も,さらに大
きな剥離83が生じた。なお,上記試料1〜3との違い
は含有されるCuOの粒径と調整されたCuO含有量で
あり,CuO含有量は電極部の空洞形成及びセラミック
層の亀裂発生を防止するために調整されているので,本
実施形態例に示した作製工程では,粒径は8μm未満が
好ましい。
【0068】実施形態例2 本例では,実施形態例1の試料14の材料{共材添加
量:3材%,有機ビヒクルと樹脂を19.5wt%,C
uO粉(8μm)を77.5wt%として混ぜ合わせた
ペースト材料}を用い,実施形態例1の製造工程からメ
タライズ工程だけをなくした工程で積層型誘電素子を作
製した。そして,実施形態例1と同様にその断面を観察
した結果を模式図として図13に示す。
【0069】同図より知られるごとく,電極・セラミッ
ク層間の剥離はなく,また,電極部の空洞もかなり抑制
されている。本例の結果から,製造工程次第で,粒径の
違いにより生ずる剥離の問題は解決できるといえる。但
し,粒径が電極層の厚みに比べ極めて大きいと電極層を
平坦に作製できないことが類推されるため,粒径の束縛
条件としては,目的の電極層よりもかけ離れて大きくな
ければよい。
【0070】また,試料14,15,16での剥離は,
電極部とセラミック層との反応開始温度は従来どおり低
いものの,電極材料の比表面積が低下したことにより,
セラミック層と電極部の境界面(特に印刷していない境
界面)全体での反応の促進が遅くなったためと考えられ
る。よって剥離回避の方法としては,焼結挙動が遅いセ
ラミック層と電極材料との境界部は予め接合しやすい状
態にしておき,熱伝導がよく反応が速い電極材料同士の
性質を利用する方法もある。例えば,電極材料をセラミ
ック層の裏表両面に印刷しておいて積層し,脱脂・メタ
ライズ・焼成すれば,積層時に接触するのは,印刷され
た電極材料同士となり加熱時に急速に反応する。一方,
電極材料とセラミック層の境界部の一方は印刷時の接触
状態を保って脱脂・メタライズ・焼成されるので,比較
的接合しやすい。
【0071】実施形態例3 本例では,実施形態例1において,電極,セラミック層
ともに空洞,剥離なく形成することができなかったペー
スト材料の構成で,印刷を複数回実施することにより,
問題(空洞,剥離)を克服した。ペースト材料の構成
は,有機ビヒクルと樹脂:45wt%,CuO(平均粒
径0.5〜2μm):40wt%,共材:15wt%で
実施した(試料17)。
【0072】実施形態例1,2では印刷後,80℃:1
0分の乾燥をさせていたのに対し,本例では80℃:1
0分の乾燥後,再度電極用ペースト材料を塗布し100
℃:20分の乾燥を実施した。以降の工程は実施形態例
1,2と同じである。その結果,図3の試料1と同様
に,電極,セラミック層双方ともに空洞や剥離のない積
層型誘電素子が得られた。
【0073】下記の構成の試料18,19において,試
料17と同様に複数回塗布・乾燥したが,電極層での空
洞発生もしくは電極層の消失(途切れ:図9と同様)は
さけることができなかった。 試料18, 有機ビヒクルと樹脂:55wt%,CuO(平均粒径
0.5〜2μm):30wt%,共材:15wt%, 試料19 有機ビヒクルと樹脂:35wt%,CuO(平均粒径
0.5〜2μm):40wt%,共材:25wt%,
【0074】試料17に対して試料18は,CuO含有
量が40wt%に対して30wt%と少なくなってい
る。即ち,CuO含有量の下限は30wt%ないし40
wt%である。また試料17に対して試料19は共材が
15wt%に対して25wt%と多くなっている。すな
わち,共材の上限は15wt%ないし25wt%であ
る。
【0075】実施形態例4 本例では,上記実施形態例1で示した電極用ペースト材
料を用いて作製した圧電アクチュエータ10の一例を示
す。この圧電アクチュエータ10は,図14に示すごと
く,圧電層(セラミック層)11の層間に内部電極層
(電極層)21,22を交互に正負となるように形成し
てなる。同図に示すごとく,一方の内部電極層21は一
方の側面101に露出するように配設され,他方の内部
電極層22は他方の側面102に露出するように配設さ
れている。そして,圧電体素子10の側面101,10
2には,露出した内部電極層21,22の端部を導通さ
せるように焼きつけ銀よりなる側面電極31,32をそ
れぞれ形成した。側面電極31,32を構成する焼きつ
け銀は,後述するごとくAgペーストを焼きつけること
により作製した電極でAg(97%)とガラスフリット
成分(3%)という組成である。
【0076】上記側面電極31,32上には,外部電極
を樹脂銀を用いて接合する(図示略)。外部電極を接合
する樹脂銀の組成は,Ag80%,エポキシ系樹脂20
%である。また,圧電体素子10においては,積層方向
の中央部分を駆動部111,これを挟持するように配置
された部分をバッファー部112,さらにこのバッファ
ー部112を挟持するように配置された部分をダミー部
113とした。
【0077】ここで,注目すべきことは,上記内部電極
層21,22を形成する電極用ペースト材料として,実
施形態例1の試料2を用いた点である。これにより,一
体焼成後に得られた圧電アクチュエータ10は,セラミ
ック層と電極層とに空洞や亀裂が無く,また両者の間に
剥離のない品質の優れたものとなった。ただし,上記の
側面電極材料はAgに限らず,Cu,Pt,Ni,Pd
いずれか1つを含めばよい。
【0078】なお,本例では,圧電アクチュエータを示
したが,積層型セラミックコンデンサにおいても,上記
の優れた電極用ペースト材料を用いて高い品質の製品を
得ることができる。
【0079】実施形態例5 本例では,表1に示す試料20を準備した。試料20
は,実施形態例1における試料1〜4と同様にCuO粉
(平均粒径0.5〜2μm)と共材の総重量が69wt
%一定となるようにし,CuO粉を68.5wt%,共
材を0.5wt%とした。そしてこの試料20に対して
も,実施形態例1と同様に断面観察を行った。その結
果,亀裂の大きさや個数が,図7に示すごとく,前述し
た試料10と同様であった。即ち,共材を0.5wt%
程度加えても改善効果が認められなかった。したがっ
て,共材は0.5wt%より多く添加することが好まし
い。
【0080】実施形態例6 本例では,電極用ペースト材料にCuO粉だけではなく
Cu粉をも含有させた例を示す。本例では,表2に示す
ごとく,20種類の試料(試料21〜40)を準備し
た。各試料は,それぞれ実施形態例1,5における試料
1〜20におけるCuO粉のおよそ半分をCu粉に置き
換えた構成にした。出発原料を構成している物質の性状
は,試料1〜20を構成している物質と同一のものを使
用した。
【0081】試料21〜33及び試料37〜40に含有
されるCu粉としては,平均粒径0.5μmの粒子をつ
ぶして板状にした粉末を用いた。また,試料34〜36
においては,平均粒径2.0μmの球形粒子を用いた。
また,各試料の製造条件は,メタライズ工程以外は実施
形態例1と同様とした。メタライズ工程の条件は,実施
形態例1では温度326℃直下で10時間保持とした
が,本例では,326℃直下で5時間保持とした。得ら
れた三層積層品(試料21〜40)に対して,実施形態
例1と同様の断面観察を実施した。
【0082】試料21〜26の観察結果は,図3に示し
た試料1と同様である。同図に示すごとく,試料21〜
26は,いずれも電極層2,セラミック層11共に空洞
や亀裂がなく,また,両者の境界部においても剥離はな
く良好な接合状態が得られていた。ここで考察すると,
試料21〜24は,表2に示すごとく,CuO粉とCu
粉及び共材の総添加重を69wt%に固定し(Cu粉量
は,CuO粉量への分子量の比による換算後の数値にて
表す。以下すべて同様),共材の添加量を1〜8wt%
の範囲で変化させたものである。このような広い範囲で
CuO及びCuと共材の添加割合を変化させても良好で
ある。さらに試料22,25,26は,表2に示すごと
く,共材の添加量を4wt%に固定し,CuO粉及びC
u粉の含有量を合計65〜69wt%の範囲で変化させ
たものである。このような広い範囲でCuO及びCuの
添加割合を変化させても良好である。
【0083】一方,図4〜図7に示した試料7〜10
(実施形態例1)と同様に,本例の試料27〜30は共
材を含有していない場合であるが,この場合には,空洞
81や亀裂82等が生じやすくなる。図5に示した試料
8(実施形態例1)の場合と同様に,試料28は,共材
を入れなくても良好な積層型誘電素子が得られるが,こ
れと少しでもCuOとCuのの合計含有量が変化すれば
不具合が生じてしまう。即ち,上記試料27の場合に
は,CuOとCuの合計含有量が1wt%減るだけで電
極層2に空洞81が生じ(図4参照),試料29場合に
はCuOとCuの合計含有量が1.5wt%増えるだけ
でセラミック層に亀裂82が生じてしまう(図6参
照)。そして,試料30のようにCuOとCuの合計含
有量が4wt%増えると,図7と同様に,亀裂82の発
生が多くなる。
【0084】上記試料21〜26と試料27〜30の比
較により,共材を含有させる場合には,CuOとCuの
合計含有量変化を4wt%以上とっても良好な状態で積
層型誘電素子を得ることができるのに対し,共材を含有
しない場合には,わずか1wt%のCuOとCuの合計
含有量の変化により悪影響が出てくることがわかる。
【0085】次に,試料31は,CuOとCuの合計含
有量を50wt%に減らし,共材の添加を無くしたもの
である。この場合には,前述した図8(a)に示す例と
同様に,多くの空洞81が見られた。これに対し,試料
32は,CuOとCuの合計含有量を50wt%で共材
を6wt%加えたものである。この場合には,前述した
図8(b)に示す例と同様に,共材を加えない場合の電
極層2よりも厚みが薄くなっており,その結果空洞81
は少なくなった。しかし,試料33のようにさらに共材
の含有量をさらに増加させると,前述した図9に示す例
と同様に,電極層2が消滅する部分85も生じた。この
結果より,共材の添加だけでは問題解決できないことが
示された。
【0086】次に試料34及び試料35は,表2に示す
ごとく,共材添加量:3wt%,有機ビヒクルと樹脂を
19.5wt%,CuO粉(8μm)を35wt%と,
Cu粉(2μm)をCuO換算で42.5wt%相当と
して混ぜ合わせたペースト材料と,共材添加量:3wt
%,有機ビヒクルと樹脂を14.5wt%,CuO粉
(8μm)を40wt%とCu粉(2μm)をCuO換
算で42.5wt%相当として混ぜ合わせたものであ
る。
【0087】試料34では,前述した図10に示す例と
同様に,セラミック層11に大きな亀裂は見られない。
一方,前述した図11に示す例と同様に,試料35では
一部亀裂82が見られる。このことから,試料34のC
uOとCuの合計含有量が,CuOとCuの合計含有量
の違いによる変化でみられた,電極部での空洞形成から
セラミック層での亀裂発生に転じるCuOとCuの合計
含有量の境目付近であると考えられる。しかし,試料3
4は電極部が連続でありかつセラミック層に亀裂はない
ものの,前述した図10に示すごとく,電極部とセラミ
ック層の境界部で剥離83が生じている。
【0088】また,前述した図12に示す例と同様に,
共材を添加せずに,有機ビヒクルと樹脂を17.5wt
%,CuO粉とCu粉を分子量に基づきCuO粉量に換
算した値で82.5wt%として混ぜ合わせた,試料3
6の電極用ペースト材料で作製した場合も,さらに大き
な剥離83が生じた。なお,上記試料21〜23との違
いは含有されるCuO及びCuの粒径と調整されたCu
O及びCuの合計含有量であり,CuO及びCuの合計
含有量は電極部の空洞形成及びセラミック層の亀裂発生
を防止するために調整されているので,本実施形態例に
示した作製工程では,粒径は8μm未満が好ましい。
【0089】
【表2】
【0090】実施形態例7 本例では,実施形態例6の試料34の材料{共材添加
量:3材%,有機ビヒクルと樹脂を19.5wt%,C
uO粉及びCu粉を77.5wt%として混ぜ合わせた
ペースト材料}を用い,実施形態例6の製造工程からメ
タライズ工程だけをなくした工程で積層型誘電素子を作
製した。
【0091】前述した図13に示す例と同様に,電極・
セラミック層間の剥離はなく,また,電極部の空洞もか
なり抑制されている。本例の結果から,製造工程次第
で,粒径の違いにより生ずる剥離の問題は解決できると
いえる。但し,粒径が電極層の厚みに比べ極めて大きい
と電極層を平坦に作製できないことが類推されるため,
粒径の束縛条件としては,目的の電極層よりもかけ離れ
て大きくなければよい。
【0092】また,試料34,35,36での剥離は,
電極部とセラミック層との反応開始温度は従来どおり低
いものの,電極材料の比表面積が低下したことにより,
セラミック層と電極部の境界面(特に印刷していない境
界面)全体での反応の促進が遅くなったためと考えられ
る。よって剥離回避の方法としては,焼結挙動が遅いセ
ラミック層と電極材料との境界部は予め接合しやすい状
態にしておき,熱伝導がよく反応が速い電極材料同士の
性質を利用する方法もある。例えば,電極材料をセラミ
ック層の裏表両面に印刷しておいて積層し,脱脂・メタ
ライズ・焼成すれば,積層時に接触するのは,印刷され
た電極材料同士となり加熱時に急速に反応する。一方,
電極材料とセラミック層の境界部の一方は印刷時の接触
状態を保って脱脂・メタライズ・焼成されるので,比較
的接合しやすい。
【0093】実施形態例8 本例では,実施形態例6において,電極,セラミック層
ともに空洞,剥離なく形成することができなかったペー
スト材料の構成で,印刷を複数回実施することにより,
問題(空洞,剥離)を克服した。ペースト材料の構成
は,有機ビヒクルと樹脂:45wt%,CuO及びC
u:40wt%,共材:15wt%で実施した(試料3
7)。
【0094】実施形態例6,7では印刷後,80℃:1
0分の乾燥をさせていたのに対し,本例では80℃:1
0分の乾燥後,再度電極用ペースト材料を塗布し100
℃:20分の乾燥を実施した。以降の工程は実施形態例
5,6と同じである。その結果,前述した図3の試料1
と同様に,電極,セラミック層双方ともに空洞や剥離の
ない積層型誘電素子が得られた。
【0095】下記の構成の試料38,39において,試
料37と同様に複数回塗布・乾燥したが,電極層での空
洞発生もしくは電極層の消失(途切れ:図9と同様)は
さけることができなかった。 試料38, 有機ビヒクルと樹脂:55wt%,CuO及びCu:3
0wt%,共材:15wt%, 試料39 有機ビヒクルと樹脂:35wt%,CuO及びCu:4
0wt%,共材:25wt%,
【0096】試料37に対して試料38は,Cu及びC
uO含有量が40wt%に対して30wt%と少なくな
っている。即ち,Cu及びCuO含有量の下限は30w
t%ないし40wt%である。また試料37に対して試
料39は共材が15wt%に対して25wt%と多くな
っている。すなわち,共材の上限は15wt%ないし2
5wt%である。
【0097】実施形態例9 本例では,表2に示す試料40に対して,実施形態例6
と同様に断面観察を行った。試料40は,実施形態例6
における試料21〜24と同様にCuO粉及びCu粉と
共材の総重量が69wt%一定となるようにし,CuO
粉及びCu粉を68.5wt%,共材を0.5wt%と
した。そしてこの試料40の断面観察の結果,亀裂の大
きさや個数が,前述した図7に示すごとく,前述した試
料10と同様であった。即ち,CuO粉とCu粉を含有
する場合でも,共材を0.5wt%程度加えても改善効
果が認められなかった。したがって,共材は0.5wt
%より多く添加することが好ましい。
【図面の簡単な説明】
【図1】実施形態例1における,積層型誘電素子の製造
工程を示す説明図。
【図2】実施形態例1における,積層型誘電素子を示す
斜視図。
【図3】実施形態例1における,試料1の断面観察結果
を示す説明図。
【図4】実施形態例1における,試料7の断面観察結果
を示す説明図。
【図5】実施形態例1における,試料8の断面観察結果
を示す説明図。
【図6】実施形態例1における,試料9の断面観察結果
を示す説明図。
【図7】実施形態例1における,試料10の断面観察結
果を示す説明図。
【図8】実施形態例1における,(a)試料11,
(b)試料12の断面観察結果を示す説明図。
【図9】実施形態例1における,試料13の断面観察結
果を示す説明図。
【図10】実施形態例1における,試料14の断面観察
結果を示す説明図。
【図11】実施形態例1における,試料15の断面観察
結果を示す説明図。
【図12】実施形態例1における,試料16の断面観察
結果を示す説明図。
【図13】実施形態例2における,試料14の断面観察
結果を示す説明図。
【図14】実施形態例3における,圧電アクチュエータ
を示す斜視図。
【符号の説明】
1...積層型誘電素子, 10...圧電アクチュエータ, 11...セラミック層(圧電層), 2...電極層, 21,22...内部電極(電極層), 81...空洞, 82...亀裂, 83...剥離, 85...電極層消滅部分,
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安田 悦郎 愛知県西尾市下羽角町岩谷14番地 株式会 社日本自動車部品総合研究所内 (72)発明者 角谷 篤宏 愛知県西尾市下羽角町岩谷14番地 株式会 社日本自動車部品総合研究所内 (72)発明者 山本 孝史 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 長屋 年厚 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 4G031 AA11 AA12 AA25 AA32 AA39 BA09 BA10 CA03 CA08 GA06 5E001 AB03 AE02 AH01 AH09 AJ01 5E082 AB03 EE04 EE23 EE35 FF05 FG26

Claims (26)

    【特許請求の範囲】
  1. 【請求項1】 構成成分として鉛元素を含むセラミック
    層と電極層とを交互に積層した後,脱脂する工程と焼成
    する工程とを少なくとも有して製造する積層型誘電素子
    における上記電極層を構成するための電極用ペースト材
    料であって,該電極用ペースト材料は,導電物質の出発
    原料の主成分としてのCuOと,溶剤と,バインダーと
    を含有すると共に,上記セラミック層を構成する主成分
    の少なくとも一種よりなる共材を含有してなることを特
    徴とする電極用ペースト材料。
  2. 【請求項2】 請求項1において,上記共材は上記セラ
    ミック層と略同一組成であることを特徴とする電極用ペ
    ースト材料。
  3. 【請求項3】 請求項1又は2において,上記CuOの
    含有量は30wt%より多く82.5wt%未満であ
    り,上記共材の含有量は0.5wt%より多く25wt
    %未満であることを特徴とする電極用ペースト材料。
  4. 【請求項4】 請求項3において,上記CuOの含有量
    は40wt%以上77.5wt%以下であることを特徴
    とする電極用ペースト材料。
  5. 【請求項5】 請求項3又は4において,上記共材の含
    有量は1wt%以上15wt%以下であることを特徴と
    する電極用ペースト材料。
  6. 【請求項6】 構成成分として鉛元素を含むセラミック
    層と電極層とを交互に積層した後,脱脂する工程と焼成
    する工程とを少なくとも有する積層型誘電素子の製造方
    法において,セラミック材料をシート状に成形してなる
    グリーンシートと,導電物質の出発原料の主成分として
    のCuOと,溶剤と,バインダーとを含有すると共に,
    上記セラミック材料の主成分の少なくとも一種よりなる
    共材を含有する電極用ペースト材料とを準備し,複数の
    グリーンシートの少なくとも一方の面に上記電極用ペー
    スト材料を塗布し,次いで,上記グリーンシートを積層
    し,その後脱脂,焼成することを特徴とする積層型誘電
    素子の製造方法。
  7. 【請求項7】 請求項6において,上記電極用ペースト
    材料の塗布は上記グリーンシートの両面に行い,上記積
    層においては,上記電極用ペースト材料同士を当接させ
    ることを特徴とする積層型誘電素子の製造方法。
  8. 【請求項8】 請求項7において,上記電極用ペースト
    材料同士の間には,導電性を有する金属箔を介在させる
    ことを特徴とする積層型誘電素子の製造方法。
  9. 【請求項9】 請求項6〜8のいずれか1項において,
    上記共材は上記セラミック層と略同一組成であることを
    特徴とする積層型誘電素子の製造方法。
  10. 【請求項10】 請求項6〜9のいずれか1項におい
    て,上記CuOの含有量は30wt%より多く82.5
    wt%未満であり,上記共材の含有量は0.5wt%よ
    り多く25wt%未満であることを特徴とする積層型誘
    電素子の製造方法。
  11. 【請求項11】 請求項10において,上記CuOの含
    有量は40wt%以上77.5wt%以下であることを
    特徴とする積層型誘電素子の製造方法。
  12. 【請求項12】 請求項10又は11において,上記共
    材の含有量は1wt%以上15wt%以下であることを
    特徴とする積層型誘電素子の製造方法。
  13. 【請求項13】 請求項6〜12のいずれか1項におい
    て,上記セラミック層は,主にPb(Zr,Ti)O3
    系のペロブスカイト構造の酸化物であることを特徴とす
    る積層型誘電素子の製造方法。
  14. 【請求項14】 構成成分として鉛元素を含むセラミッ
    ク層と電極層とを交互に積層した後,脱脂する工程と焼
    成する工程とを少なくとも有して製造する積層型誘電素
    子における上記電極層を構成するための電極用ペースト
    材料であって,該電極用ペースト材料は,導電物質の出
    発原料の主成分としてのCuO及びCuと,溶剤と,バ
    インダーとを含有すると共に,上記セラミック層を構成
    する主成分の少なくとも一種よりなる共材を含有してな
    ることを特徴とする電極用ペースト材料。
  15. 【請求項15】 請求項14において,上記共材は上記
    セラミック層と略同一組成であることを特徴とする電極
    用ペースト材料。
  16. 【請求項16】 請求項14又は15において,上記C
    uO及びCuの総含有量は,分子量の比率によりCuO
    に換算した量で,30wt%より多く82.5wt%未
    満であり,上記共材の含有量は0.5wt%より多く2
    5wt%未満であることを特徴とする電極用ペースト材
    料。
  17. 【請求項17】 請求項16において,上記CuO及び
    Cuの総含有量は,分子量の比率によりCuOに換算し
    た量で,40wt%以上77.5wt%以下であること
    を特徴とする電極用ペースト材料。
  18. 【請求項18】 請求項16又は17において,上記共
    材の含有量は1wt%以上15wt%以下であることを
    特徴とする電極用ペースト材料。
  19. 【請求項19】 構成成分として鉛元素を含むセラミッ
    ク層と電極層とを交互に積層した後,脱脂する工程と焼
    成する工程とを少なくとも有する積層型誘電素子の製造
    方法において,セラミック材料をシート状に成形してな
    るグリーンシートと,導電物質の出発原料の主成分とし
    てのCuO及びCuと,溶剤と,バインダーとを含有す
    ると共に,上記セラミック材料の主成分の少なくとも一
    種よりなる共材を含有する電極用ペースト材料とを準備
    し,複数のグリーンシートの少なくとも一方の面に上記
    電極用ペースト材料を塗布し,次いで,上記グリーンシ
    ートを積層し,その後脱脂,焼成することを特徴とする
    積層型誘電素子の製造方法。
  20. 【請求項20】 請求項19において,上記電極用ペー
    スト材料の塗布は上記グリーンシートの両面に行い,上
    記積層においては,上記電極用ペースト材料同士を当接
    させることを特徴とする積層型誘電素子の製造方法。
  21. 【請求項21】 請求項20において,上記電極用ペー
    スト材料同士の間には,導電性を有する金属箔を介在さ
    せることを特徴とする積層型誘電素子の製造方法。
  22. 【請求項22】 請求項19〜21のいずれか1項にお
    いて,上記共材は上記セラミック層と略同一組成である
    ことを特徴とする積層型誘電素子の製造方法。
  23. 【請求項23】 請求項19〜22のいずれか1項にお
    いて,上記CuO及びCuの総含有量は,分子量の比率
    によりCuOに換算した量で,30wt%より多く8
    2.5wt%未満であり,上記共材の含有量は0.5w
    t%より多く25wt%未満であることを特徴とする積
    層型誘電素子の製造方法。
  24. 【請求項24】 請求項23において,上記CuO及び
    Cuの総含有量は,分子量の比率によりCuOに換算し
    た量で,40wt%以上77.5wt%以下であること
    を特徴とする積層型誘電素子の製造方法。
  25. 【請求項25】 請求項23又は24において,上記共
    材の含有量は1wt%以上15wt%以下であることを
    特徴とする積層型誘電素子の製造方法。
  26. 【請求項26】 請求項19〜25のいずれか1項にお
    いて,上記セラミック層は,主にPb(Zr,Ti)O
    3系のペロブスカイト構造の酸化物であることを特徴と
    する積層型誘電素子の製造方法。
JP2001358312A 2000-12-28 2001-11-22 積層型誘電素子の製造方法,並びに電極用ペースト材料 Pending JP2002260950A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001358312A JP2002260950A (ja) 2000-12-28 2001-11-22 積層型誘電素子の製造方法,並びに電極用ペースト材料
DE2001164314 DE10164314A1 (de) 2000-12-28 2001-12-28 Herstellungsverfahren für eine dielektrische Vorrichtung in Schichtbauweise und ein Elektrodenpastenmaterial
US10/029,006 US7083745B2 (en) 2000-12-28 2001-12-28 Production method for laminate type dielectric device and electrode paste material

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000400208 2000-12-28
JP2000-400208 2000-12-28
JP2001358312A JP2002260950A (ja) 2000-12-28 2001-11-22 積層型誘電素子の製造方法,並びに電極用ペースト材料

Publications (1)

Publication Number Publication Date
JP2002260950A true JP2002260950A (ja) 2002-09-13

Family

ID=26607006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001358312A Pending JP2002260950A (ja) 2000-12-28 2001-11-22 積層型誘電素子の製造方法,並びに電極用ペースト材料

Country Status (3)

Country Link
US (1) US7083745B2 (ja)
JP (1) JP2002260950A (ja)
DE (1) DE10164314A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013437A (ja) * 2004-05-27 2006-01-12 Kyocera Corp 積層型圧電素子およびその製造方法ならびにこれを用いた噴射装置
JP2010507222A (ja) * 2006-10-20 2010-03-04 京セラ株式会社 圧電アクチュエータユニット及びその製造方法
JP2014527712A (ja) * 2011-07-29 2014-10-16 エプコス アクチエンゲゼルシャフトEpcos Ag 多層圧電デバイスの製造方法、助剤を含む多層圧電デバイス、および多層圧電デバイスの破壊応力抑制のための助剤の使用

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3884669B2 (ja) * 2002-04-05 2007-02-21 株式会社デンソー セラミック積層体の製造方法
DE10351377A1 (de) 2002-11-05 2004-10-28 Nippon Soken, Inc., Nishio Laminiertes dielektrisches Element und Verfahren zu seiner Herstellung
JP2005286014A (ja) * 2004-03-29 2005-10-13 Denso Corp 導電ペースト
DE102012103994A1 (de) * 2012-05-07 2013-11-21 Epcos Ag Verfahren zur Herstellung eines Vielschichtbauelements und durch das Verfahren hergestelltes Vielschichtbauelement
KR101388690B1 (ko) * 2012-12-20 2014-04-24 삼성전기주식회사 적층 세라믹 전자부품
KR101994723B1 (ko) * 2013-10-30 2019-07-01 삼성전기주식회사 외부전극용 도전성 페이스트 조성물, 이를 이용한 적층 세라믹 전자부품 및 그 제조방법
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US11594668B2 (en) * 2018-12-28 2023-02-28 Tdk Corporation Thin film laminate, thin film device and multilayer substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63295491A (ja) * 1987-05-26 1988-12-01 Ngk Spark Plug Co Ltd メタライズ組成物
US4837408A (en) * 1987-05-21 1989-06-06 Ngk Spark Plug Co., Ltd. High density multilayer wiring board and the manufacturing thereof
US4985376A (en) * 1989-01-31 1991-01-15 Asahi Glass Company, Ltd. Conductive paste compositions and ceramic substrates
JPH0650703B2 (ja) * 1989-07-17 1994-06-29 松下電器産業株式会社 ペースト組成物および積層セラミックコンデンサの製造方法
JP2531023B2 (ja) * 1990-01-08 1996-09-04 株式会社村田製作所 導電性ペ―スト
JPH05174612A (ja) * 1991-12-24 1993-07-13 Matsushita Electric Ind Co Ltd 電極ペースト組成物
JPH06223621A (ja) * 1993-01-29 1994-08-12 Matsushita Electric Ind Co Ltd 導体ペースト組成物

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013437A (ja) * 2004-05-27 2006-01-12 Kyocera Corp 積層型圧電素子およびその製造方法ならびにこれを用いた噴射装置
JP2010507222A (ja) * 2006-10-20 2010-03-04 京セラ株式会社 圧電アクチュエータユニット及びその製造方法
JP2014527712A (ja) * 2011-07-29 2014-10-16 エプコス アクチエンゲゼルシャフトEpcos Ag 多層圧電デバイスの製造方法、助剤を含む多層圧電デバイス、および多層圧電デバイスの破壊応力抑制のための助剤の使用
US10374141B2 (en) 2011-07-29 2019-08-06 Epcos Ag Method for producing a piezoelectric multilayer component, piezoelectric multilayer component containing an auxiliary material, and use of an auxiliary material for setting the breaking stress of a piezoelectric multilayer component

Also Published As

Publication number Publication date
US7083745B2 (en) 2006-08-01
DE10164314A1 (de) 2002-08-08
US20020121329A1 (en) 2002-09-05

Similar Documents

Publication Publication Date Title
CN111564311B (zh) 层叠陶瓷电容器及其制造方法
JP2002260951A (ja) 積層型誘電素子及びその製造方法,並びに電極用ペースト材料
US20120162856A1 (en) Conductive paste composition for termination electrode and multilayer ceramic capacitor including the same and manufacturing method thereof
WO2003036666A1 (fr) Composant electronique ceramique stratifie et son procede de fabrication
JP2002260950A (ja) 積層型誘電素子の製造方法,並びに電極用ペースト材料
JP2010045209A (ja) 積層セラミック電子部品の製造方法
WO2006068245A1 (ja) 積層型圧電セラミック部品、及び積層型圧電セラミック部品の製造方法
US7014725B2 (en) Multilayer ceramic electronic component manufacturing method including a sintered adhesive layer with a resin and inorganic powder
JP4590868B2 (ja) 積層型圧電体素子及びその製造方法
JP4635439B2 (ja) 積層型圧電体素子及びその製造方法
CN115910605A (zh) 陶瓷电子部件及其制造方法
JP3767543B2 (ja) 積層セラミックコンデンサの製造方法
JP2007188963A (ja) 導電ペースト及びそれを用いた積層型セラミック素子の製造方法
JP2005524226A (ja) Ptc構成素子及びその製造方法
JP2006156587A (ja) 積層型圧電素子
KR0168894B1 (ko) 적층 세라믹 캐패시터 제조 방법
JP2005286014A (ja) 導電ペースト
JP2756745B2 (ja) 積層セラミックコンデンサの製造方法
JP3279721B2 (ja) 積層型圧電アクチュエータおよびその製造方法
JP2006196717A (ja) 積層型圧電セラミックス素子およびその製造方法
JP4192523B2 (ja) 積層セラミック電子部品の製造方法
JP2006108546A (ja) 積層型圧電セラミックス素子およびその製造方法
JP2001101926A (ja) 導電性ペースト、ならびに積層セラミックコンデンサおよびその製造方法
JP2006156586A (ja) 積層型圧電素子及びその製造方法
JP2003133165A (ja) 積層セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060116

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060217