CN103563232B - 多相谐振转换器 - Google Patents

Abstract

一种谐振功率转换器从提供供应电流的源汲取电流。交织多个准谐振转换器，并且每个准谐振转换器接收供应电流并且根据控制器供应的驱动信号形成移相电流。每个移相电流包括死区时间延迟并且相对于其它移相电流被移相。确定死区时间延迟为在具有死区时间延迟最小值和死区时间延迟最大值的计算的死区时间延迟范围内的时间值。每个准谐振转换器的输出相加在一起、由此减少电流的AC分量。可以交织两个、三个或者四个准谐振功率转换器，每个准谐振功率转换器形成相对于其它移相电流被移相的移相电流。

Description

多相谐振转换器

技术领域

本发明涉及功率转换器。更具体而言，本发明涉及一种被配置用于减少高频脉动的多相谐振功率转换器。

背景技术

功率供应是向输出负载或者负载组供应电能或者其它类型的能量的设备或者系统。术语功率供应能够指代主要功率分布系统和其它初级或者次级能量源。功率转换指代将一种形式的电功率转换成另一期望的形式和电压、例如将电业公司供应的115或者230伏特交流（AC）转换成用于电子设备的调节的更低直流（DC），这称为AC到DC功率转换。

被开关模式功率供应、开关模式功率供应或者SMPS是结合开关调节器的功率供应。尽管线性调节器使用在其有源区域中偏置的晶体管以指定输出电压，但是SMPS在高速率在全饱和与全截止之间有源地开关晶体管。然后所得矩形波形被传递经过通常为电感器和电容器（LC）电路的低通滤波器以实现近似的输出电压。

常规串联调节线性功率供应通过变化它们的电阻以应对输入电压改变或者负载电流需求改变来维持恒定电压。线性调节器趋于低效。然而开关模式功率供应使用高频开关、晶体管具有可变占空比以维持输出电压。开关引起的输出电压变化由LC滤波器过滤掉。

线性功率供应和SMPS二者可以用来逐步降低功率电压。然而不同于线性功率供应，SMPS也可以提供逐步升高功能和逆变输出功能。SMPS通过暂时存储输入能量、然后向在不同电压的输出释放能量来将输入电压电平转换成另一电平。存储可以是在诸如电感器和/或变压器的电磁部件或者诸如电容器的静电部件中。

一般而言，将SMPS各自根据输入和输出波形分类为整流器、电压转换器、频率转换器或者逆变器。整流器具有AC输入和DC输出。频率转换器具有AC输入和AC输出。逆变器具有DC输入和AC输出。也称为电流转换器或者DC到DC转换器的电压转换器具有DC输入和DC输出。

SMPS较线性功率供应而言的优点包括更小的尺寸、更佳的功率效率和更低的热生成。缺点包括如下事实，该事实为SMPS一般比线性功率供应更复杂、生成可能需要仔细抑制的高频电噪声并且在开关频率处具有特征脉动电压。

高频脉动在经过晶体管开关传递电流、然后用无源部件过滤电流时产生。脉动的频率分量依赖于半导体开关的开关频率和开关速度。高频脉动生成不想要的电磁干扰（EMI）并且必须在高程度上被去除以便转换器通过标准EMI要求。

常规功率转换器通过减少输入和输出脉动来通过EMI要求。以下方法实现减少：大滤波器、减少开关频率和/或减少开关速度。在几乎所有常规功率转换器中普遍实行这样的技术。然而使用这些技术中的每种技术伴随有具体缺点。使用大滤波器增加空间和成本。减少开关频率增加无源部件尺寸和成本。减少开关速度减少效率。

目前使用多种不同DC到DC功率转换器配置，这些配置中的多数配置是降压转换器、升压转换器和降压-升压转换器的变化。降压转换器的一些变化包括推挽转换器、正向转换器、半桥转换器和全桥转换器。谐振功率转换器包括用于对跨晶体管开关的电压和穿过晶体管开关的电流进行整形的LC电路，从而晶体管在电压或者电流为零时开关。

使用推挽转换器的配置除了推挽转换器配置中心分接初级变压器之外与半桥转换器配置相似。使用全桥转换器的配置除了全桥转换器包括耦合到变压器初级的每端（与如在半桥转换器中的一端相反）的两个晶体管开关之外与半桥转换器配置相似。

另一常规功率转换器使用两个交织的硬开关转换器级以减少脉动。在示例配置中，通过交织在临界传导模式中操作的两个升压转换器功率因子校正级来减少脉动。然而这些转换器的交织仅产生在转换器的输入处的脉动中的近似倍率为4的减少。在硬开关转换器、比如临界传导模式PFC（功率因子校正）转换器中，经由占空比而不是频率控制输出。对开关频率的改变对输出无影响。因此相对易于交织具有略微不同部件值的两个硬开关转换器。在另一方面，由于两个谐振转换器中的部件的容差，如果并非不可能也极难以匹配那些两个转换器的谐振频率从而使得在与每个谐振转换器的谐振频率相等的频率操作两个谐振转换器。

美国专利号4,695,933涉及一种多相纯正弦谐振转换器，使得对输出求和。未提及如何保证所有转换器具有相同谐振频率。美国专利号6,583,999描述一种具有串联谐振半桥的升压预调节器，并且也描述跟随有两相串联谐振转换器的升压预调节器。美国专利号6,970,366描述一种使用正弦波形的通用多相谐振转换器。未提及如何匹配每个节段的谐振频率。这些三篇专利中的每篇专利共有相同缺陷。转换器的谐振频率由形成谐振回路的电感器和电容器的值确定。在实践中，电感和电容的值以通常为5%或者10%级的容差围绕标称值变化。每个转换器的谐振频率将因此变化。例如在典型情况下，转换器的谐振频率等于从而电容和电感二者的+5%变化将造成谐振频率的值的-5%变化。在以上引用的三篇专利中的每篇专利中，除非对于每个单元手工选择一个或者两个谐振回路部件（电感器和电容器）或者除非针对每个单元调整开关频率，否则就不能确保被设计用于在预定开关频率操作的转换器在谐振处操作。

美国专利号6,487,095涉及一种多相谐振转换器，该多相谐振转换器具有使用可调谐电感器的可变谐振回路和耦合到输出的同步整流器。为了使电感器可调谐，它必须在相对高通量密度处操作。这不是用于电感器操作的高效区域，因此用于调谐电感的能力出现以转换器效率为代价。

发明内容

谐振功率转换器从提供供应电流的源汲取电流。交织多个准谐振转换器，并且每个准谐振转换器根据由控制器供应的驱动信号形成移相电流。每个移相电流包括死区时间延迟并且相对于其它移相电流被移相。确定死区时间延迟为在具有死区时间延迟最小值和死区时间延迟最大值的计算的死区时间延迟范围内的时间值。在一些实施例中，选择死区时间延迟为死区时间延迟范围的中点值。每个准谐振转换器的输出相加在一起、由此减少电流的AC分量。在一些实施例中，交织两个准谐振功率转换器、每个准谐振功率转换器形成相对于其它移相电流被移相90度的移相电流。在其它实施例中，交织四个准谐振功率转换器，每个准谐振功率转换器移相45度。在更多其它实施例中，交织三个准谐振功率转换器，每个准谐振功率转换器移相60度。

按照这样的大倍率减少输入脉动明显减少电磁干扰（EMI）滤波器的大小。消除输出脉动既减少EMI并且显著减少在转换器的输出的大电容器中的脉动电流。

在一些实施例中，用于多个交织的功率转换器的变压器缠绕于相同变压器芯上，因为来自所有功率转换器的通量之和明显低于来自任何单个功率转换器的通量。所得多相变压器小于多个个别变压器，因为在大小上减少返回通量路径。这减少变压器大小、成本和损耗。

在一个方面中，公开一种功率转换器，该功率转换器包括：输入功率供应，被配置用于提供供应电流；多个准谐振转换器，并联耦合到输入功率供应，从而向每个准谐振转换器输入供应电流；控制器，耦合到多个准谐振转换器，其中控制器被配置用于用死区时间延迟操作并且生成包括延迟时间延迟的独立驱动信号，驱动信号是向每个准谐振转换器有选择地输出的，其中每个准谐振转换器被配置用于接收驱动信号中的一个或者多个驱动信号并且响应于所接收的一个或者多个驱动信号形成修正的供应电流、由此形成多个修正的供应电流，其中每个准谐振转换器的修正的供应电流包括死区时间延迟并且相对于每个其它修正的供应电流被移相，另外其中多个准谐振转换器被配置用于对多个修正的供应电流执行功率转换功能，另外其中死区时间延迟落入在16L_MC_ossf_s与之间的范围中；以及输出电容器，耦合到多个准谐振转换器中的每个准谐振转换器的输出侧。

在一些实施例中，死区时间延迟的值是死区时间延迟范围的中点。在一些实施例中，多个准谐振转换器中的每个准谐振转换器被配置用于在相同开关频率操作。在一些实施例中，多个准谐振转换器中的每个准谐振转换器包括准谐振回路和变压器。在一些实施例中，每个变压器的至少一个支柱由所有变压器共享。在一些实施例中，多个准谐振转换器中的每个准谐振转换器还包括耦合于变压器的输出侧与输出电容器之间的整流器电路。在一些实施例中，功率转换器还包括耦合到输入功率供应的滤波器，其中滤波器被配置用于接收功率供应信号并且向多个准谐振转换器中的每个准谐振转换器输出供应电流。在一些实施例中，每个准谐振转换器包括由串联准谐振电路、并联准谐振电路和串联-并联准谐振电路构成的组中的一个准谐振电路。在一些实施例中，每个准谐振转换器包括由半桥准谐振转换器、全桥准谐振转换器和推挽准谐振转换器构成的组中的一个准谐振转换器。在一些实施例中，配置每个准谐振转换器为降压型转换器。

在一些实施例中，多个准谐振转换器包括三个准谐振转换器，并且多个修正的供应电流包括由第一准谐振转换器形成的第一修正的供应电流、由第二准谐振转换器形成的并且相对于第一修正的供应电流被移相基本上60度的第二修正的供应电流、以及由第三准谐振转换器形成的并且相对于第一修正的供应电流被移相基本上120度的第三修正的供应电流。在一些实施例中，多个准谐振转换器包括四个准谐振转换器，并且多个修正的供应电流包括由第一准谐振转换器形成的第一修正的供应电流、由第二准谐振转换器形成的并且相对于第一修正的供应电流被移相基本上45度的第二修正的供应电流、由第三准谐振转换器形成的并且相对于第一修正的供应电流被移相基本上90度的第三修正的供应电流、以及由第四准谐振转换器形成的并且相对于第一修正的供应电流被移相基本上135度的第四修正的供应电流。在一些实施例中，多个准谐振转换器包括两个准谐振转换器，并且多个修正的供应电流包括两个供应电流，该两个供应电流包括由第一准谐振转换器形成的第一修正的供应电流、以及由第二准谐振转换器形成的并且相对于第一供应电流被移相基本上90度的第二修正的供应电流。

附图说明

图1图示耦合到输入功率供应和滤波器的功率转换器的第一实施例的示例性示意图。

图2A图示流入图1的半桥功率转换器中的示例性供应电流的曲线。

图2B图示经过功率转换器10的电感器L1和电容器C1的示例性电流。

图3图示LLCZVS单级转换器的仿真示意。

图4图示在接通和关断晶体管Q1和Q2时如与图3的转换器有关的示例性波形。

图5图示图1中的转换器在时间段t0与t1之间的电路等效。

图6图示图1中的转换器在时间段t1与t2之间的电路等效。

图7图示两相准谐振功率转换器的一个实施例的示例性示意图。

图8图示具有共享支柱的两个变压器芯的示例性配置。

图9图示三相准谐振功率转换器的一个实施例的示例性示意图。

图10图示四相准谐振功率转换器的一个实施例的示例性示意图。

图11图示全桥准谐振功率转换器的一个实施例的示例性示意图。

相对于附图的若干视图描述功率转换器的实施例。在适当时并且仅在多于一副附图中公开和示出相同元件时，相同的附图标记将用来代表这样的相同元件。

具体实施方式

功率转换器的实施例涉及一种多相准谐振功率转换器。本领域普通技术人员将认识功率转换器的以下具体描述仅为举例说明而未旨在于以任何方式限制。功率转换器的其它实施例将容易为受益于本公开内容的这样的技术人员所想到。

现在将具体参照如附图中所图示功率转换器的实现方式。将贯穿附图和以下具体描述使用相同附图标记指代相同或者相似部分。为了清楚，未示出和描述这里描述的实现方式的所有例行特征。当然将理解，在开发任何这样的实现方式时，必须做出许多为实施方式所特有的决定以便实现开发者的具体目标、比如服从与应用和业务有关的约束，并且这些具体目标将从一个实现方式到另一个实现方式以及从一个开发者到另一个开发者所变化。另外将理解，这样的开发工作可能复杂而耗时、但是对于受益于本公开内容的普通技术人员仍将是工程的例行任务。

图1图示耦合到输入功率供应和滤波器的功率转换器的第一实施例的示例性示意图。配置功率转换器10为耦合到功率供应12的半桥串联准谐振功率转换器。功率供应12生成输入AC功率供应电压Vin。滤波器14耦合于功率供应12与半桥功率转换器10之间并且被配置用于平滑来自功率供应的固有脉冲电流输出。电感器L1、电容器C1、晶体管Q1、晶体管Q2、电容器C4、电容器C5、隔离变压器TX1、二极管D1和二极管D2形成准谐振半桥转换器10。晶体管Q1和Q2用作开关。晶体管Q1包括体二极管DQ1，并且晶体管Q2包括体二极管DQ2。电容器C4和电容器C5形成半桥中心抽头以及输入线滤波两者。电容器C4和电容器C5为电容器C1提供DC阻断。半桥转换器的准谐振电容是电容C1与电容C4和电容C5的并联组合串联。

示出电容器C1和电感器L1与隔离变压器TX1串联。然而其它配置是用于操作谐振转换器的已建立好的实践，比如跨变压器TX1放置电容器C1以形成并联谐振电路、或者留下电容器C1与电感器L1串联并且跨变压器TX1放置另一电容器以形成串联-并联谐振电路。也设想其它熟知的配置。

在一些实施例中，电感器L1是外部电感器和变压器TX1的漏电感器的组合。在其它实施例中，电感器L1简单地是外部电感器或者变压器TX1的漏电感器。在一些实施例中，外部电感器是可调谐电感器。可以例如通过在E-E芯电感器的两个支柱上添加绕组并且反串联驱动那些绕组来产生可调谐电感器。

变压器TX1是具有中心分接输出的隔离变压器。二极管D1和D2提供从变压器TX1输出的准谐振电流的整流。在其它实施例中，配置变压器TX1为单个输出绕组而不是中心分接绕组。在这一情况下，全桥整流器耦合到变压器TX1的输出。尽管这样的配置是可能的，但是在实践中，跨全桥整流器中的二极管的电压降引起太多功率损耗以至于除非用同步MOSFET替换那些二极管否则对于多数高效率应用不实用。在一些实施例中，二极管D1和D2各自用金属氧化物半导体场效应晶体管（MOSFET）替换。

控制器耦合到每个晶体管Q1和Q2并且向每个晶体管的栅极提供驱动信号。驱动信号包括死区时间延迟。在一些实施例中，死区时间延迟由控制器计算。在其它实施例中，在设计阶段期间计算死去时间延迟并且在控制器中实施死区时间延迟为固定值。在一些实施例中，以互补方式操作晶体管Q1和晶体管Q2，每个晶体管用50%方形占空比减去死区时间延迟来驱动。要求死区时间延迟防止直冲以及实现软开关。定义直冲为在完全或者部分接通晶体管Q1和Q2二者、由此提供用于电流从输入供应电压Vin向接地“直通”的路径时的条件。也称为零电压开关的软开关使用电路谐振以保证功率晶体管在零电压电平或者零电压电平附近开关。这减少晶体管部件的应力并且也减少另外将作为功率损耗而燃烧的高频能量。

从滤波器14流入转换器10中的电流具有在转换器的驱动频率的整流正弦波的形式。这样，来自滤波器14的供应电流输出具有高脉动分量。图1中的滤波器14可以为大的，因为高频脉动分量极高。

图2A图示流入图1的半桥功率转换器10中的示例性供应电流的曲线。示例性供应电流是整流的正弦波。

通过将死区时间延迟实施到向晶体管Q1和Q2施加的驱动信号中来操作功率转换器10作为准谐振功率转换器。通过示例描述准谐振操作。向晶体管Q1和Q2施加的栅极驱动信号是具有在50%以下一点的占空比的方波。在示例应用中，占空比是46%。在这一情况下，对于8%的时间未驱动晶体管Q1也未驱动晶体管Q2。通过使栅极驱动信号中的死区时间延迟足够长，经过全桥功率转换器10的电流降至零并且保持于零或者零附近直至接通相反晶体管。也设置栅极驱动信号的时段足够长，从而晶体管电流具有足够时间升至它的峰值、降至零、然后在零或者零附近保持短时间段。

在准谐振操作与谐振操作之间的差异是经过晶体管Q1和Q2的电流不再是纯正弦波。在谐振转换器中，经过晶体管Q1和Q2的电流是纯正弦波。在准谐振转换器中，经过晶体管Q1和Q2的电流是正弦波在过零点期间在零或者零附近保持短时间段的部分。有效地，准谐振转换器利用谐振回路以在每个半正弦波结束时接通和关断晶体管Q1和Q2、由此生成死区时间延迟。准谐振转换器操作接近于准谐振开关元件Q1和Q2的谐振频率。

图1中的功率转换器10具有与变压器初级P1串联的谐振回路部件L1和C1。为了讨论的目的，在电容器C4与电容器C5之间的连结点被近似为与母线电压Vbus的一半相等的固定电压，其中母线电压Vbus是跨滤波器14的输出端子的电压。

在晶体管Q1接通并且晶体管Q2关断时，与母线电压Vbus的一半相等的电压在L1、C1和P1的串联组合两端出现。在晶体管Q2接通并且晶体管Q1关断时，在L1、C1和P1的串联组合两端的电压相同、但是极性相反。

在功率转换器10达到它的准稳态操作点时，将输出电容器C8充电成恒定值Vout。功率供应对于固定输入源和输出负载在电路中的电流和电压的模式从一个开关周期到下一开关周期相同时达到准谐振稳态操作。在晶体管Q1接通并且晶体管Q2关断时，电压Vbus-NVout在L1+C1两端出现，其中N等于变压器TX1的匝数比。这一电压使经过电感器L1和电容器C1的电流从零增加至某个峰值、然后降回至零从而看似半正弦波。经过二极管D1的电流看起来与按照N缩放的经过电感器L1和电容器C1的电流相同。

图2B图示经过功率转换器10的电感器L1和电容器C1的示例性电流IpriA。节段B示出在晶体管Q1接通并且晶体管Q2关断之时的电流。节段C示出在关断晶体管Q1并且晶体管Q2已经关断之后的电流，并且迫使电流经过体二极管DQ2。与节段C对应的时间段等于死区时间延迟。节段D示出在晶体管Q1关断并且晶体管Q2接通之时的电流。节段E示出在关断晶体管Q2并且晶体管Q2已经关断之后的电流，并且迫使电流经过体二极管DQ1。与节段E对应的时间段等于死区时间延迟。节段A与节段E相同。

在经过电感器L1和电容器C1的电流减少至等于在变压器中流动的磁化电流时（在节段B向节段C的转变或者节段D向节段E的转变），流入次级的净电流为零，并且次级二极管D1和D2关断。在这一点，变压器的相对大的磁化电感维持在电感器L1和电容器C1中流通的电流的接近恒定电平直至接通相反的开关（节段A、C和E中所示）。因此，只要在经过电感器L1和电容器C1的电流已经达到零之后关断晶体管Q1，在电流已经变成零之后多久的定时并不关键。经过电感器L1和电容器C1的电流因此看似半正弦波，该半正弦波跟随有电流接近零的短时间段。恰在经过电感器L1和电容器C1的电流变成零之后关断转换器开关（晶体管Q1或者晶体管Q2）的事实使电流看来略微如图2B中所示偏斜。

对照而言，真正谐振转换器产生具有纯正弦波形的经过电感器L1和电容器C1的电流。这通常通过在比谐振更高的频率驱动开关以确保相反的开关截至电流已经谐振降至零的时间关断。随着频率增加进一步偏离谐振，输出电压Vout下降。假如转换器开关偏离谐振回路频率足够远操作，在交织的转换器中的电感器或者电容器之间的少幅值差异将关系不大。电路的增益在偏离谐振足够远操作时相对低。

备选是确切地在电感器L1和电容器C1的谐振频率驱动开关。在实践中实现这一点是一旦确切地已知电感器L1和电容器C1就调整频率（因为所有部件值具有一些容差）或者选择各种电感器或者电容器以与开关驱动频率匹配。在单个转换器的情况下，任一方式起作用，但是二者成本高。在交织的转换器的情况下，选择电感器和电容器，从而交织的转换器中的每个转换器具有确切相同谐振频率。

通过计算由死区时间延迟最小值和死区时间延迟最大值定义的死区时间延迟范围来确定死区时间延迟。死区时间延迟是在关断向半桥开关中的一个半桥开关的栅极驱动与接通相反的开关之间的时间。死区时间延迟必须落在由死区时间延迟最小值和死区时间延迟最大值定义的具体限制内以获得晶体管Q1和Q2的ZVS（零电压开关）。ZVS在晶体管两端的电压在接通晶体管之前为零（或者由于在晶体管的体二极管两端的电压降而近似为零、比如0.6V或者-0.6V）时出现。ZVS是有益的，因为它消除开关损耗、因此允许高效率操作。在关断准谐振转换器中的晶体管时，在主要电流路径中的电感通过使去往相反的晶体管的体二极管的电流换向来防止电流瞬时改变。如果相反的晶体管接通而它的体二极管已经传导电流，则获得ZVS。由于系统中的电容，电流在已经被转换至相反的晶体管之后最终谐振回到初始晶体管的体二极管。如果相反的晶体管在电流已经谐振回到初始晶体管之后切换，则有大量开关损耗。

最小可允许死区时间是使得在先前关断的晶体管两端的电压已经在接通该晶体管之前降至零的死区时间。换言之，死区时间延迟最小值t_off,min代表为了获得ZVS而需要的在关断一个晶体管与接通相反的晶体管之间的最小等待时间。最大可允许死区时间是如下时间，在先前关断的晶体管两端的电压在该时间之后已经降至零、然后再次开始上升。换而言之，死区时间延迟最大值t_off,max代表仍然允许用ZVS操作的在关断一个晶体管与接通相反的晶体管之间的最大等待时间。

死区时间延迟最小值和死区时间延迟最大值基于电路操作值（母线电压、开关频率、最大负载功率）和部件值（变压器磁化电感、谐振电感、谐振电容和晶体管输出电容）。用于变更最小和最大可允许死区时间的仅有方式是设计具有其它部件或者具有不同开关频率的半桥转换器，因为输出功率依赖于应用而不是变量。借助可允许死区时间延迟是值范围而不是单个值的事实来考虑部件容差。由于有死区时间可允许范围与单个值不同，所以这实现在部件值之间的略微差异的补偿。在交织多个准谐振功率转换器的多相转换器的情况下，如以下描述的那样，这实现在交织的转换器的部件值之间的略微差异的补偿。

例如基于标称部件值，假设确定死区时间延迟最小值t_off,min为300ns并且死区时间延迟最大值t_off,max为500ns。在这一情况下，设置控制器以产生400ns的死区时间延迟。现在如果部件上的容差使t_off,min的实际值为250ns并且t_off,max为425ns，则被设置用于400ns的控制器仍将在死区时间可允许范围内操作转换器。如果部件容差使t_off,min的值为375ns并且t_off,max为585ns，则被设置用于400ns的控制器仍将在死区时间可允许范围内操作转换器。

以下示出用于确定LLCZVS单级转换器的死区时间延迟范围的一个实施例。图3图示LLCZVS单级转换器的仿真示意图。图3中所示半桥转换器除了配置图3的转换器为串联-并联谐振电路之外与图1中所示半桥转换器相似。图1和3二者中的转换器是LLC转换器。在图3的仿真示意图中，变压器是理想变压器，并且L_M对变压器的磁化电感进行建模。在图1中，所示变压器是具有并联（磁化）电感的实际变压器。在示例应用中，在27,322kHz以及与15.8μs接通时间和2.5μs关断时间对应的43%占空比操作栅极驱动

图4图示在接通和关断晶体管Q1和Q2时如与图3的转换器有关的示例波形。如图4中所示，波形遵循以下进度：

1.在时间t₀，驱动B恰在次级电流Isec1变成0之前关断。如果驱动B确切地在次级电流Isec1变成零0的时间关断，则理想操作出现；然而考虑各种部件的容差需要有可能略微在次级电流Isec1变成0之前关断。如果驱动B在次级电流Isec1变成0之后关断，则将为直通，其中半桥晶体管Q1和Q2二者同时导通。

2.紧接跟随晶体管Q2的栅极驱动关断发生三件事：

a.电压V_SW（在晶体管Q2两端的电压）开始在由变压器TX1中的磁化电流Imag以及两个晶体管Q1和Q2的有效电容Coss1和Coss2确定的速率下降，这些有效电容也包括位于晶体管Q1和Q2两端的任何寄生电容或者外部电容。

b.次级侧电流Isec1快速降至零，因为驱动电压V_SW也快速减少。（t₀到t₁）

c.在初级侧上的谐振电流Ires的幅值快速减少直至它等于变压器中的磁化电流。（t₀到t₁）。例如在t0时磁化电流Imag=-230mA并且谐振电流Ires=-260mA，并且在t0之后谐振电流Ires的幅值减少至-230mA。

3.在次级侧电流Isec1达到零（在t0之后不久）时，（也对应于谐振电容器电流Ires减少至磁化电流Imag的值），次级侧二极管D1关断从而有效从电路的其余部分断开次级侧。

4.在次级侧变成从初级侧断开时，在初级两端的电压Vpri（如由差动电压监视器测量的）迅速减少直至它等于HB减去母线电压Vbus的一半。

5.在电压V_SW达到0V（在t₁）时，相反的晶体管Q1的体二极管接通，并且谐振电容器电流Ires的幅值从磁化电流Imag的电平减少至零（在t₂）。

6.图4示出谐振电容器电流Ires在t2穿过0A，在这一点，电压V_SW再次开始上升，因为相反的晶体管Q2的体二极管已变成反向偏置，并且Coss1和Coss2提供用于反向电流的路径。这个操作应当被避免，因为期望跨相反的晶体管Q1两端的电压在栅极驱动接通时接近0V以消除任何开关损耗。

死区时间限制由电压V_SW降至零的时间（t₁）直至电压V_SW开始上升的时间（t₂）的定义。图5图示图1中的转换器在时间段t0与t1之间的电路等效。图6图示图1中的转换器在时间段t1与t2之间的电路等效。

死区时间延迟最小值等于为了晶体管Q2的漏极V_half_bridge从在母线两端的电压Vbus的幅值降至0V而需要的时间。电压V_half_bridge由流过晶体管的输出电容、电容器Coss1和Coss2的并联组合的磁化电流Imag（近似为恒定值）驱动。注意忽略谐振电容器Cres的电容，因为它通常比晶体管的输出电容高2至4个数量级。在以下等式中使用的晶体管输出电容Coss的值是用于与在晶体管两端的任何外部电容并联的在电压范围0V至Vbus内的晶体管开关的时间平均值。在图4中所示仿真结果中，添加比晶体管的自然输出电容高得多的电容器的外部值以主导总电容值并且由此提供可预测模型。

由于变压器TX1的磁化电感Imag通常很大，所以在电流从一个晶体管向另一晶体管换向的时间期间可以将流过晶体管输出电容的电流建模为常数。为了使电流从一个晶体管向另一晶体管换向而需要的、也与死区时间延迟最小值t_off,min相等的时间因此满足以下等式，在以下等式中在换向时间经过变压器的电流等于峰值磁化电流Imag,pk，并且Coss代表在两个晶体管Q1与Q2之间平均的并且随时间平均的输出晶体管电容（包括任何外部并联电容）。

$I_{\mathrm{mag},\mathrm{pk}}=2C_{\mathrm{oss}}\frac{V_{\mathrm{bus}}}{t_{\mathrm{off},\min }}---\left(1\right)$

磁化电流也由峰值磁化电感LM、开关频率f_S和母线电压Vbus确定：

$\frac{\frac{V_{\mathrm{bus}}}{2}}{L_M}=\frac{{2I}_{\mathrm{mag},\mathrm{pk}}}{\frac{1}{2f_s}}---\left(2\right)$

$I_{\mathrm{mag},\mathrm{pk}}=\frac{V_{\mathrm{bus}}}{8L_M{f}_s}---\left(3\right)$

组合等式（1）和（3）给出：

$2C_{\mathrm{oss}}\frac{V_{\mathrm{bus}}}{t_{\mathrm{off},\min }}=\frac{V_{\mathrm{bus}}}{8L_M{f}_s}---\left(4\right)$

$t_{\mathrm{off},\min }=16L_M{C}_{\mathrm{oss}}{f}_s---\left(5\right)$

死区时间延迟最小值t_off,min对应于图4中的t1并且代表从t0到t1的时间。

死区时间延迟最大值与死区时间延迟最小值之差由谐振电流Ires在相反的晶体管Q2的体二极管已经接通之后变成0A而需要的时间确定。在相反的晶体管的体二极管接通（在t1处）之后，相反的次级二极管D2也接通。在谐振电感器Lres两端的电压现在是谐振电容器DC电压电平与反射的输出电压Vpri之差。如果谐振电容器Cres的DC电压确切地保持于Vbus/2，则在谐振电感器Lres两端的电压在这一点将已经是0；然而由于谐振电容器Cres的有限大小，在谐振电容器Cres两端存在一些脉动电压、因此在谐振电感器Lres两端存在一些驱动电压。

能够通过使由于脉动所致的能量改变与输入功率相等来计算在谐振电容器Cres上的脉动电压。谐振电容器Cres中的从它的峰值电压Vcmax到它的最小电压Vcmin_n的能量改变ΔE如以下所示是谐振电容Cres和输入功率Pin的函数：

$\mathrm{\ΔE}=\frac{1}{2}{C}_{\mathrm{res}}(V_{C\max }^2-V_{C\min }^2)=\frac{P_{\mathrm{in}}}{2f_s}---\left(6\right)$

$\mathrm{\ΔE}=C_{\mathrm{res}}(V_{C\max }+V_{C\min })\frac{(V_{C\max }-V_{C\min })}{2}=\frac{P_{\mathrm{in}}}{2f_s}---\left(7\right)$

由于平均电容器电压Vc等于母线电压Vbus的一半，所以等式7变成：

$\mathrm{\ΔE}=C_{\mathrm{res}}{V}_{\mathrm{bus}}\frac{(V_{C\max }-V_{C\min })}{2}=\frac{P_{\mathrm{in}}}{2f_s}---\left(8\right)$

$\frac{(V_{C\max }-V_{C\min })}{2}=\frac{P_{\mathrm{in}}}{2f_s{C}_{\mathrm{res}}{V}_{\mathrm{bus}}}---\left(9\right)$

在时间t2处的驱动电压是按照等式9已知的峰峰电容器脉动电压的一半。这一电压将电感器电流Imag从它的初始值Imag,pk驱动成0A。

$\frac{(V_{C\max }-V_{C\min })}{2}=\frac{P_{\mathrm{in}}}{2f_s{C}_{\mathrm{res}}{V}_{\mathrm{bus}}}=L_{\mathrm{res}}\frac{I_{\mathrm{mag},\mathrm{pk}}}{t_2-t_1}---\left(10\right)$

$t_2-t_1=L_{\mathrm{res}}\frac{I_{\mathrm{mag},\mathrm{pk}}}{\left(\frac{P_{\mathrm{in}}}{2f_s{C}_{\mathrm{res}}{V}_{\mathrm{bus}}}\right)}---\left(11\right)$

$t_2-t_1=\frac{2f_s{L}_{\mathrm{res}}{C}_{\mathrm{res}}{V}_{\mathrm{bus}}{I}_{\mathrm{mag},\mathrm{pk}}}{P_{\mathrm{in}}}---\left(12\right)$

组合等式12和3产生：

$t_2-t_1=\frac{2f_s{L}_{\mathrm{res}}{C}_{\mathrm{res}}{V}_{\mathrm{bus}}\left(\frac{V_{\mathrm{bus}}}{8L_M{f}_s}\right)}{P_{\mathrm{in}}}---\left(13\right)$

$t_2-t_1=\frac{L_{\mathrm{res}}{C}_{\mathrm{res}}{V}_{\mathrm{bus}}^2}{4P_{\mathrm{in}}{L}_M}---\left(14\right)$

为了获得ZVS，来自等式5的也与图4中的t1对应的死区时间延迟最小值是：

t_off,min＝16L_MC_ossf_s（5）

其中L_M代表变压器的磁化电感，该电感包括在变压器两端添加的任何并联电感，f_S是开关频率，并且Coss代表在初级侧半导体开关两端的平均电容。注意尽管在大多数情况下，Coss的值将以初级侧半导体开关的寄生输出电容为主，但是它也将包括由于在初级侧半导体开关两端放置的任何外部电容器所致的电容、次级侧开关的反射电容、变压器的寄生电容和电路中的与初级侧半导体开关并联出现的任何其它寄生电容。

死区时间延迟最大值对应于图4中的t2。根据等式5和14，死区时间延迟最大值是：

$t_{\mathrm{off},\max }=16L_M{C}_{\mathrm{oss}}{f}_s+\frac{L_{\mathrm{res}}{C}_{\mathrm{res}}{V}_{\mathrm{bus}}^2}{4P_{\mathrm{in}}{L}_M}---\left(15\right)$

其中在前段中描述Coss、fs和LM，Vbus代表驱动转换器的初级侧的DC电压，Pin代表进入单个转换器节段的功率（例如如果有两个并联转换器则为净输入功率的一半），并且LresCres等于1/(2πf_res)，其中f_res等于谐振回路元件的谐振频率。具有全功率负载的死区时间延迟范围的中点是用于设置向转换器应用的死区时间延迟的优选的位置以提供部件容差不会将关断区域移出ZVS操作区域以外的最大可能性。死区时间延迟范围的中点出现于以下点：

$t_{\mathrm{off},\mathrm{mid}}=16L_M{C}_{\mathrm{oss}}{f}_s+\frac{L_{\mathrm{res}}{C}_{\mathrm{res}}{V}_{\mathrm{bus}}^2}{8P_{\mathrm{in},\max }{L}_M}---\left(16\right)$

多相准谐振功率转换器包括在输入处并联耦合的并且向在输出的公共电容器整流的多个准谐振转换器。每个准谐振转换器包括变压器。在一些实施例中，多个变压器中的每个变压器公共地缠绕于多相变压器的芯上。向多个转换器中的每个转换器的输入提供的供应电流根据向每个转换器供应的驱动信号来移相、由此形成多个移相电流，每个电流相对于其它多个移相电流被移相。多个移相电流在输出处相互相加回、由此减少功率转换器内的电流脉动。通过减少电流脉动并且通过使用多相变压器来减少功率转换器内的无源滤波器部件和磁部件的大小。

图7图示本发明的两相准谐振功率转换器的第一实施例的示例性示意图。图7中所示两相准谐振功率转换器100包括在输入处并联耦合的并且向在输出的公共电容器整流的两个半桥准谐振转换器。两个半桥准谐振转换器中的每个半桥准谐振转换器除了第二半桥准谐振转换器耦合到第一半桥准谐振转换器的电容器C4和C5之外与图1的功率转换器10相同。可以独立或者作为更大转换器的一部分使用功率转换器。

功率供应12生成输入供应电压Vin。滤波器14耦合于功率供应12与功率转换器100之间并且被配置用于平滑功率供应的固有脉冲输出。功率转换器100包括两个半桥准谐振转换器。第一准谐振转换器包括电容器C1、C4、C5、电感器L1、晶体管开关Q1、Q2、变压器TX1A和二极管D1、D2。第二准谐振转换器包括电容器C2、C4、C5、电感器L2、晶体管开关Q3、Q4、变压器TX1B和二极管D3、D4。两个准谐振转换器中的每个准谐振转换器的输出相加在一起并且并联耦合到输出电容器C8。在一些实施例中，晶体管Q1-Q4中的每个晶体管是金属氧化物半导体场效应晶体管（MOSFET）。在其它实施例中，晶体管Q1-Q4可以是任何其它类型的常规半导体晶体管。控制器供应用于晶体管Q1-Q4中的每个晶体管的栅极驱动信号。图7示出耦合到晶体管Q1-Q4的单个控制器。这仅为示例。一个或者多个控制器可以用来提供向个别晶体管中的每个晶体管发送的独立驱动信号。

如图7中所示，变压器TX1A的第一次级绕组的第一端子耦合到二极管D2的正极。第一次级绕组的第二端子耦合到第二次级绕组的第一端子、由此形成次级绕组的中心抽头。中心抽头耦合到接地。第二次级绕组的第二端子耦合到二极管D1的正极。变压器TX1B的第一次级绕组的第一端子耦合到二极管D4的正极。第一次级绕组的第二端子耦合到第二次级绕组的第一端子、由此形成次级绕组的中心抽头。中心抽头耦合到接地。第二次级绕组的第二端子耦合到二极管D3的正极。二极管D1-D4中的每个二极管的负极各自耦合到输出电容器C8的第一端子。输出电容器C8的第二端子耦合到接地。

电感器L1、电容器C1和隔离变压器TX1A的并联电感形成第一准谐振转换器内的准谐振回路电路。类似地，电感器L2、电容器C2和隔离变压器TX1B的并联电感形成第二准谐振转换器内的准谐振回路电路。在每个准谐振回路电路内，电感电抗和电容电抗相等、由此建立准谐振条件。电容器C4和电容器C5为电容器C1和C2提供DC阻断。第一准谐振转换器的准谐振电容是与电容C4和电容C5的并联组合串联的电容C1。类似地，第二准谐振转换器的准谐振电容是与电容C4和电容C5的并联组合串联的电容C2。在一些实施例中，电感器L1是变压器TX1A的漏电感，并且电感器L2是变压器TX1B的漏电感。

经过变压器TX1A和TX1B的通量相加成零，因为每个变压器具有从每个相邻耦合的变压器移相90度的正弦通量。因此有可能在单个的两相变压器芯上缠绕两个变压器TX1A和TX1B、因此减少变压器的大小。图8图示具有共享支柱的两个变压器芯的示例性配置。共享支柱在图8中加阴影。如果两个变压器未共享，则共享支柱大于每个独立对应的支柱。第一芯和第二芯中的通量之和具有与每个个别芯支柱的峰值相同的峰值。

经过图7中的滤波器10的电流具有比经过图1中的滤波器10的电流低得多的脉动分量。另外，图7中的滤波器10中的脉动电流具有比图1中的滤波器10的基频分量高得多的基频分量。图7中的滤波器10的大小因此显著小于图1中的滤波器大小。另外，输出电容器C8中的脉动电流在图7的功率转换器中与图1的功率转换器比较显著减少、因此实现使用小得多的电容值并且产生电容器的更高寿命。电容器C4和C5也在图7中具有与图1比较的减少的脉动电流。

向功率转换器100的两个半桥准谐振转换器中的每个半桥准谐振转换器供应比如图2A中所示电流20这样的供应电流。第一半桥准谐振转换器形成流过变压器TX1A的初级的第一移相电流、比如图2B中的电流IpriA，并且第二半桥准谐振转换器形成流过变压器TX1A的初级的第二移相电流、比如图2B中的电流IpriB。第一移相电流相对于第二移相电流被移相90度。第一移相电流和第二移相电流二者包括死区时间延迟。控制器提供的栅极驱动信号包括形成移相电流的死区时间延迟和如果有的相移。在实践中，第一准谐振转换器可以不相对于向转换器100输入的供应电流被移相，并且标注“移相”用来指示已经对供应电流完成的某种修正方式、比如引入死区时间延迟。

一般而言，可以在除了谐振频率之外的频率操作谐振转换器。改变频率偏离谐振减少功率传送，并且提供一种跨越整个负载范围调节输出的方法。在功率转换器100的操作中，在谐振附近操作准谐振转换器中的每个谐振转换器从而有效创建“DC变压器”，其中输出和输入相互隔离，但是输出电压与输入电压之比固定。功率转换器使用作为DC变压器操作的多个交织的LLC准谐振转换器以及死区时间延迟以克服在相同开关频率操作具有不同谐振频率的多个转换器时产生的容差问题。

关于图7描述的多相准谐振功率转换器是两相准谐振功率转换器。在其它实施例中，配置多相准谐振功率转换器为三相准谐振功率转换器或者四相准谐振功率转换器。

图9图示三相准谐振功率转换器的一个实施例的示例性示意图。三相准谐振功率转换器140除了使用三个半桥准谐振转换器之外与图7中的两相准谐振功率转换器100配置相似。在三相准谐振功率转换器140中，在第二准谐振转换器中形成的移相电流相对于在第一准谐振转换器中形成的移相电流被移相60度，并且在第三准谐振转换器中形成的移相电流相对于在第二准谐振转换器中形成的移相电流被移相60度而相对于在第一准谐振转换器中形成的移相电流被移相120度。

图10图示四相准谐振功率转换器的一个实施例的示例性示意图。四相准谐振功率转换器110除了使用四个半桥准谐振转换器之外与图7中的两相准谐振功率转换器100配置相似。在四相准谐振功率转换器110中，在准谐振转换器中形成的移相电流相对于彼此被移相90度。

以上描述的概念已经应用于半桥转换器。可替代地，概念可以应用于可替代类型的转换器。使用推挽转换器的配置除了推挽转换器配置中心分接初级变压器之外与图1的半桥转换器配置相似。使用全桥转换器的配置除了全桥转换器具有耦合到变压器初级的每端的两个晶体管开关之外与图1的半桥转换器配置相似。

图11图示全桥准谐振功率转换器的一个实施例的示例性示意图。全桥准谐振功率转换器70除了用晶体管Q3替换电容器C4并且用晶体管Q4替换电容器C5之外与图1中的半桥准谐振功率转换器10相似地被配置。向图11的准谐振电容器C1res中结合两个电容器C4和C5（图1）的功能。因此，向准谐振电容器C1res添加由电容器C4和C5（图3）阻断的DC偏置以及AC分量。理解可以使用图11中的全桥准谐振转换器70来配置以上描述的多相准谐振功率转换器中的每个多相准谐振功率转换器。

虽然以上描述准谐振转换器为并联准谐振拓扑，但是设想可以使用并联准谐振、串联-并联准谐振、LLC准谐振或者任何其它类型的全准谐振拓扑来配置拓扑。

在操作中，功率转换器可以被配置用于在更小负载关断相以便增加效率。实际关断点从一个转换器到另一个转换器变化以在整个负载范围内最大化效率。在一些实施例中，关断点是40%负载。许多效率标准要求在某些负载点、比如100%负载、50%负载和20%负载满足具体效率目标。其它标准取用在25%、50%、75%和100%负载的平均效率。针对效率的转换器设计通常在20%、25%、50%、75%和100%负载点使效率最大，因为这提供最佳平均效率以及满足用于要求具体目标点的标准的具体效率目标。关断两个交织的转换器之一增加电阻性损耗而减少间接操作损耗（例如晶体管的栅极驱动）和一些开关损耗。最佳效率平衡通常出现于在25%与50%负载之间的某处而对于高功率转换器（例如1kW）在更小百分比负载（近似25%）关断并且对于低功率转换器（例如200W）在更大百分比负载（近似50%）关断。

在一些实施例中，在例如在1千瓦或者更高功率电平的高功率电平应用中使用多相准谐振功率转换器。理解可以在任何功率电平的应用中使用多相准谐振功率转换器。

已经在结合细节的具体实施例方面描述本发明以有助于理解本发明的构造和操作原理。关于各种模块和在它们之间的互连而示出的具体配置和描述的方法仅用于示例目的。这里对具体实施例及其细节的这样的引用未旨在于限制所附权利要求的范围。本领域技术人员将理解可以在为了示例而选择的实施例中进行修改而未脱离本发明的精神实质和范围。

Claims (12)

1.一种功率转换器，包括：

a.输入功率供应，被配置用于提供供应电流；

b.多个准谐振转换器，每个准谐振转换器包括多个开关并且并联耦合到所述输入功率供应，使得所述供应电流被输入至所述多个准谐振转换器中的每个准谐振转换器；

c.控制器，耦合到所述多个准谐振转换器中的每个准谐振转换器的所述多个开关，其中所述控制器被配置用于用死区时间延迟操作并且生成包括所述死区时间延迟的独立驱动信号，所述驱动信号是向所述多个准谐振转换器中的每个准谐振转换器的所述多个开关有选择地输出的，其中所述多个准谐振转换器中的每个准谐振转换器被配置用于接收所述驱动信号中的一个或者多个驱动信号并且响应于所述接收的一个或者多个驱动信号形成修正的供应电流、由此形成多个修正的供应电流，其中所述多个准谐振转换器中的每个准谐振转换器的所述修正的供应电流包括所述死区时间延迟并且相对于多个所述修正的供应电流中的每个其它修正的供应电流被移相，进一步其中所述多个准谐振转换器被配置用于对所述多个修正的供应电流执行功率转换功能，进一步其中所述死区时间延迟基本在仍使能所述多个开关的零电压切换的最小死区时间和仍使能所述多个开关的零电压切换的最大死区时间之间的中点；以及

d.输出电容器，耦合到所述多个准谐振转换器中的每个准谐振转换器的输出侧。

2.根据权利要求1所述的功率转换器，其中所述多个准谐振转换器中的每个准谐振转换器被配置用于在相同开关频率操作。

3.根据权利要求1所述的功率转换器，其中所述多个准谐振转换器中的每个准谐振转换器包括准谐振回路和变压器。

4.根据权利要求3所述的功率转换器，其中每个变压器的至少一个支柱由所有变压器共享。

5.根据权利要求3所述的功率转换器，其中所述多个准谐振转换器中的每个准谐振转换器进一步包括耦合于所述变压器的输出侧与所述输出电容器之间的整流器电路。

6.根据权利要求1所述的功率转换器，进一步包括耦合到所述输入功率供应的滤波器，其中所述滤波器被配置用于接收功率供应信号并且向所述多个准谐振转换器中的每个准谐振转换器输出所述供应电流。

7.根据权利要求1所述的功率转换器，其中所述多个准谐振转换器中的每个准谐振转换器包括由串联准谐振电路、并联准谐振电路和串联-并联准谐振电路构成的组中的一个准谐振电路。

8.根据权利要求1所述的功率转换器，其中所述多个准谐振转换器中的每个准谐振转换器包括由半桥准谐振转换器、全桥准谐振转换器和推挽准谐振转换器构成的组中的一个准谐振转换器。

9.根据权利要求1所述的功率转换器，其中所述多个准谐振转换器中的每个准谐振转换器被配置为降压型转换器。

10.根据权利要求1所述的功率转换器，其中所述多个准谐振转换器包括三个准谐振转换器，并且所述多个修正的供应电流包括由第一准谐振转换器形成的第一修正的供应电流、由第二准谐振转换器形成的并且相对于所述第一修正的供应电流被移相基本上60度的第二修正的供应电流、以及由第三准谐振转换器形成的并且相对于所述第一修正的供应电流被移相基本上120度的第三修正的供应电流。

11.一种功率转换器，包括：

a.输入功率供应，被配置用于提供供应电流；

b.多个准谐振转换器，并联耦合到所述输入功率供应，使得所述供应电流被输入至所述多个准谐振转换器中的每个准谐振转换器；

c.控制器，耦合到所述多个准谐振转换器，其中所述控制器被配置用于用死区时间延迟操作并且生成包括所述死区时间延迟的独立驱动信号，所述驱动信号是向所述多个准谐振转换器中的每个准谐振转换器有选择地输出的，其中所述多个准谐振转换器中的每个准谐振转换器被配置用于接收所述驱动信号中的一个或者多个驱动信号并且响应于所述接收的一个或者多个驱动信号形成修正的供应电流、由此形成多个修正的供应电流，其中所述多个准谐振转换器中的每个准谐振转换器的所述修正的供应电流包括所述死区时间延迟并且相对于每个其它修正的供应电流被移相，进一步其中所述多个准谐振转换器被配置用于对所述多个修正的供应电流执行功率转换功能，进一步其中所述死区时间基本在使能过零点的最大时间延迟和使能过零点的最小时间延迟之间的中点；以及

d.输出电容器，耦合到所述多个准谐振转换器中的每个准谐振转换器的输出侧；

其中所述多个准谐振转换器包括四个准谐振转换器，并且所述多个修正的供应电流包括由第一准谐振转换器形成的第一修正的供应电流、由第二准谐振转换器形成的并且相对于所述第一修正的供应电流被移相基本上45度的第二修正的供应电流、由第三准谐振转换器形成的并且相对于所述第一修正的供应电流被移相基本上90度的第三修正的供应电流、以及由第四准谐振转换器形成的并且相对于所述第一修正的供应电流被移相基本上135度的第四修正的供应电流。

12.根据权利要求1所述的功率转换器，其中所述多个准谐振转换器包括两个准谐振转换器，并且所述多个修正的供应电流包括两个修正的供应电流，所述两个修正的供应电流包括由第一准谐振转换器形成的第一修正的供应电流、以及由第二准谐振转换器形成的并且相对于所述第一修正的供应电流被移相基本上90度的第二修正的供应电流。