JP2009017714A - スイッチング電源回路 - Google Patents

スイッチング電源回路 Download PDF

Info

Publication number
JP2009017714A
JP2009017714A JP2007178077A JP2007178077A JP2009017714A JP 2009017714 A JP2009017714 A JP 2009017714A JP 2007178077 A JP2007178077 A JP 2007178077A JP 2007178077 A JP2007178077 A JP 2007178077A JP 2009017714 A JP2009017714 A JP 2009017714A
Authority
JP
Japan
Prior art keywords
voltage
winding
circuit
primary
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007178077A
Other languages
English (en)
Inventor
Masayuki Yasumura
昌之 安村
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP2007178077A priority Critical patent/JP2009017714A/ja
Publication of JP2009017714A publication Critical patent/JP2009017714A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】構成部品の点数を少なくし、直流出力電圧に含まれるリップル成分およびスパイク成分を小さなものとするスイッチング電源回路を提供する
【解決手段】1次側回路は、制御回路1および発振・ドライブ回路2によってスイッチング周波数が制御されるスイッチング素子Q1とスイッチング素子Q2を有してプッシュプル電圧共振型コンバータとされる。リーケージインダクタL1と1次側電圧共振コンデンサC1、および、リーケージインダクタL1’と1次側電圧共振コンデンサC1’とで形成される1次側電圧共振回路を有する。2次側回路は、リーケージインダクタL2と2次側電圧共振コンデンサC3とで形成される2次側電圧共振回路およびリーケージインダクタL2と2次側電流共振コンデンサC4とで形成される2次側電流共振回路を有するものとする。また、2次側の高速ダイオードDoとインダクタLoと2次側平滑コンデンサCoとが降圧コンバータとして機能するように構成した。
【選択図】図1

Description

本発明は、各種電子機器の電源として備えられるスイッチング電源回路に関する。
直流電圧を昇圧および降圧させるコンバータである昇降圧コンバータの一例として、図26に示すような、インダクタL11、インダクタL12、コンデンサC11、コンデンサCo11、高速ダイオードDo11およびスイッチング素子Q11を備え、入力の電圧Eiを変換して負荷Rに電圧Eoを供給するチューク(Cuk)コンバータが知られている。チュークコンバータは、昇降圧コンバータとしての機能を有するのみならず、直流出力電圧に含まれるリップル電圧をゼロとする、所謂、ゼロリップルDC―DCコンバータである。以下、図面を引用して、チュークコンバータの動作原理の概要を説明する。
図26に示すチュークコンバータの等価回路を図27と図28に分けて示す。チュークコンバータは、図27に示すようにインダクタL11、コンデンサCo11、高速ダイオードDo12およびスイッチング素子Q12を備え、入力の電圧Eiを昇圧して負荷Rに供給する電圧昇圧コンバータと、図28に示すようにインダクタL12、コンデンサCo11、高速ダイオードDo13およびスイッチング素子Q13を備え、入力の電圧Eiを降圧して負荷Rに供給する降圧コンバータとを組み合わせたものと考えることができる。すなわち、コンデンサC11によって昇圧コンバータと降圧コンバータとを結合したものと考えることができる。ここで、図27に示す昇圧コンバータ、および、図28に示す降圧コンバータの各々は、いずれも、周知のコンバータとしての回路技術である。
また、図26に示すチュークコンバータは、これと等価な回路であるトランスを有するコンバータに変形することができる。図29に示す回路は、等価な回路であるトランスを有するコンバータを最終的に導くために、図26に示す回路を書き換えたものであり、コンデンサC11をコンデンサC21とコンデンサC22との直列接続回路で置き換えるものである。さらに、図30に示す回路は、図29に示す回路におけるコンデンサC21とコンデンサC22との接続点のフローティング電位をインダクタL13によって固定するものである。図31に示す回路は、図30に示す回路におけるインダクタL13を1次巻線N1と2次巻線N2とを有するトランスによって構成するものである。図32に示す回路は、図31に示す回路における、1次巻線N1と2次巻線N2とが有する機能を電圧変換機能とインダクタンス機能とに分離した、図31と等価なる回路である。図32に示す回路における、リーケージインダクタL1のインダクタンスは1次巻線N1に生じるインダクタンスに対応し、リーケージインダクタL2のインダクタンスは2次巻線N2に生じるインダクタンスに対応する。また、図32に示す回路における、1次巻線N1および2次巻線N2を巻回して形成されるトランスは、巻線比のみが意味を有する理想トランスである。
図32に示す回路における、負荷Rの両端に生じるリップル電圧を零とする、ゼロリップル条件は、1次巻線N1の巻数/2次巻線N2の巻数として得られる巻数の比である巻数比nと、トランスの1次巻線N1と2次巻線N2との磁気的な結合係数kとの関係を、巻数比n=磁気的な結合係数kの関係とすることである。この条件を満たす場合における、1次側の電流i1(図32を参照)のスイッチング周期における電流波形を図33に示す。ここで、電流i1が増加する領域はスイッチング素子Q11がオン(導通)となる期間に対応し、電流i1が減少する領域はスイッチング素子Q11がオフ(切断)となる期間に対応するものである。また、図34に2次側の電流i2(図32を参照)を示すが、図示されるように電流i2は直流電流であり、負荷Rの両端に印加される電圧にはリップルが発生しない。しかしながら、このような条件を満たす巻数比nを有し、このような条件を満たすリーケージインダクタL1とリーケージインダクタL2と有するようにして形成される複合トランス(インテグレーテッドマグネテックストランス)の設計、製造は困難であった。この結果、直流の電圧Ei、負荷Rの変化に対して、ゼロリップルで動作する範囲は、狭いものであった。また、スイッチング素子Q11と高速ダイオードDo11は、いずれも、所謂、ハードスイッチング動作をしており、ノイズの発生レベルも高いものであった。このように、ゼロリップルで動作する範囲が狭いことと、ノイズ対策の困難なことから、図32に示す回路の実用化は困難視されていた。近年においては、チューク博士は、このチュークコンバータを改良したテスラコンバータ(図示せず)の開発に成功している(例えば、特許文献1を参照)。このテスラコンバータは、図31に示す回路における1次巻線N1と並列にアクテイブクランプ回路を付加し、高速ダイオードDo11をMOS―FETを用いる同期整流回路とし、ソフトスイッチング動作をさせるものである。
また、従来から知られている別の回路としては、図35に示すスイッチング電源回路がある。このスイッチング電源回路は、1次側には、インダクタLp1として機能するチョークコイルPCC、スイッチング素子Q1(ボディダイオードDD1を内蔵する)、1次側電圧共振コンデンサC1、1次側直列共振コンデンサC2およびコンバータトランスPITの1次巻線N1を備え、電圧共振回路と電流共振回路とを形成する。2次側には、コンバータトランスの2次巻線N2、2次側電流共振コンデンサC4、高速ダイオードDo1、高速ダイオードDo2、第1の2次側平滑コンデンサCo1、第2の2次側平滑コンデンサCo2、インダクタLoを備え、電流共振回路を形成するとともに、倍圧半波整流回路を形成するものとした多重共振形コンバータである。ここで、1次巻線N1と2次巻線N2とは磁気的に疎結合とされ、1次巻線N1はリーケージインダクタL1として機能し、2次巻線N2はリーケージインダクタL2として機能する。また、制御回路1および発振・ドライブ回路2は制御手段として機能し、2次側の電圧Eo2の電圧値を一定とする。
図36は、図35に示す回路の主要な部分の電圧と電流とを示して、その動作を示すものである。図面の上段より、電流IQ1(図35を参照)、電流ID2(図35を参照)、電流ID1(図35を参照)、電圧Eo1(図35を参照)および電圧Eo2(図35を参照)の各々を示している。
また、従来から知られているさらに別の回路としては、図37に示すスイッチング電源回路がある。図37に示す回路は電圧共振シングルエンデッドのコンバータであり、2次側は倍電圧整流回路とされている多重共振コンバータである。コンバータトランスの1次巻線と2次巻線との結合係数kは0.85として構成されている。図38は、このスイッチング電源回路の各部波形を示すものである。電圧V1(図37を参照)は正弦波状であるが、高速ダイオードDo1、高速ダイオードDo2のスイッチングのターンオフ時の逆回復時間の影響で図38の電圧ΔEoとして示すように、スパイク電圧が生じる。
また、従来から知られている別の回路としては、図39に示すスイッチング電源回路がある。図39に示す回路は、このようなスパイク電圧を防止するために効果がある回路である。電圧共振コンデンサC3とチョークコイルLo1との直列回路が、スパイク電圧を吸収する効果がある。
図40は、図39に示す回路の各部の波形を示すものである。上段の4つの波形である。電圧VAC(図39を参照)、電流IAC(図39を参照)、電圧V2(図39を参照)、電圧ΔEo1(図39を参照)は商用交流電圧の周期の波形図を示すものである。また、電圧V1(図39を参照)、電流IQ1(図39を参照)、電流I23(図39を参照)、電圧ΔEは2次側出力電圧に含まれるリップル電圧を示すものであり、各々の波形はスイッチング周期の波形を示すものである。
米国特許第6462962号明細書 特開平6−169568号公報
しかしながら、図32に示すチュークコンバータにおいては、上述したように、良好な特性を有する複合トランスを設計、製造することが困難である。また、これを改良したテスラコンバータにおいては、3個のMOS−FETと高速ダイオードが必要とされ、構成部品の点数が増大するとともに、依然として複合トランスの入手が困難であるという点についての根本的な解決はされていない。また、図35に示すコンバータ回路においては、倍圧半波整流回路を形成する高速ダイオードDo1および高速ダイオードDo2の逆回復時間(trr)によって、高速ダイオードのターンオフ時に、電圧Eo1に、スイッチング周期で発生するリップル電圧の大きさの5倍程度の大きさを有するスパイク電圧が発生する。また、このスパイク電圧の抑制対策としての図35に示すコンバータ回路においては、スパイク電圧は抑圧されるものの、図40の電圧ΔEoとして示すように、平滑コンデンサCo1のESR(等価内部抵抗)の影響により、1V(p−p値)程度発生し、その電圧も低い電圧と高い電圧とが交互に発生する非対称性を有している。このように、図32に示す回路ではリップル電圧等は発生しないものの回路部品が多く、その設計には困難をともない、図35、図39に示すいずれの回路も、スパイク電圧、リップル電圧の抑制が十分できなかった。
本発は、上述の課題を解決し、構成部品の点数を少なくし、構成が困難な複合トランスを用いることなく、直流出力電圧に含まれるリップル成分およびスパイク成分を小さなものとするスイッチング電源回路を提供するものである。
本発明のスイッチング電源回路は、直流電力を入力して交流電力を発生する1次側回路と、前記交流電力を2次側回路に伝送するため、センタータップで相互に接続される第1の1次巻線および第2の1次巻線と、2次巻線と、がコアに巻装され、前記第1の1次巻線および前記第2の1次巻線と前記2次巻線とが磁気的に疎結合とされて形成されるコンバータトランスと、前記2次側回路から負荷に供給される2次側直流出力電圧が定電圧となるように1次側回路を制御する定電圧制御手段と、を備えるスイッチング電源回路であって、前記1次側回路は、前記定電圧制御手段によってスイッチング周波数が制御される前記第1の1次巻線に接続される第1のスイッチング素子および前記第2の1次巻線に接続される第2のスイッチング素子と、前記第1の1次巻線に生じる漏洩インダクタンス成分と前記第1のスイッチング素子に並列接続される第1の1次側電圧共振コンデンサのキャパシタンスとで、第1の1次側電圧共振周波数が支配されるようにして形成される第1の1次側電圧共振回路と、前記第2の1次巻線に生じる漏洩インダクタンス成分と前記第2のスイッチング素子に並列接続される第2の1次側電圧共振コンデンサのキャパシタンスとで、前記第1の1次側電圧共振周波数と略等しい周波数とされる第2の1次側電圧共振周波数が支配されるようにして形成される第2の1次側電圧共振回路と、を具備し、前記2次側回路は、前記コンバータトランスの2次巻線に生じる漏洩インダクタンス成分と、前記2次巻線に直接または交流的に並列接続される2次側電圧共振コンデンサのキャパシタンスとで2次側電圧共振周波数が支配されるようにして形成される2次側電圧共振回路と、前記コンバータトランスの2次巻線に生じる漏洩インダクタンス成分と、前記2次巻線に直接または交流的に直列接続される2次側電流共振コンデンサのキャパシタンスとで2次側電流共振周波数が支配されるようにして形成される2次側電流共振回路と、前記2次巻線に得られる交流電力を整流する2次側直流出力電圧生成手段と、を具備し、前記2次側直流出力電圧生成手段は、前記2次側電流共振コンデンサと前記2次巻線との直列接続回路に並列に接続されるダイオードと、前記ダイオードに一端が接続されるインダクタと、前記インダクタの他端に接続される2次側平滑コンデンサと、を有して、前記2次巻線に生ずる電圧を降圧するように形成される。
このスイッチング電源回路では、1次側に第1の1次側電圧共振回路と第2の1次側電圧共振回路とを備え、第1の1次側電圧共振回路の共振周波数と第2の1次側電圧共振回路の共振周波数とは略等しく設定される。ここで、第1の1次側電圧共振周波数は、第1の1次巻線に生じる漏洩インダクタンス成分と第1のスイッチング素子に並列接続される第1の1次側電圧共振コンデンサのキャパシタンスとで支配されるようにされ、第2の1次側電圧共振周波数は、第2の1次巻線に生じる漏洩インダクタンス成分と第2のスイッチング素子に並列接続される第2の1次側電圧共振コンデンサのキャパシタンスとで支配されるようにされる。支配されるとは、これらの漏れ漏洩インダクタンス成分とキャパシタンスとで共振周波数が大きく影響を受けることを言うものである。また、漏れインダクタンス成分を発生させるために、第1の1次巻線および第2の1次巻線と2次巻線とが磁気的に疎結合とされて形成される。ここで、疎結合とは磁気的な結合係数が0.8以下であることを言うものである。また、2次側に2次側電圧共振回路と2次側電流共振回路と2次側直流出力電圧生成手段と、負荷に供給される2次側直流出力電圧が定電圧となるように1次側回路を制御する定電圧制御手段とを備える。そして、2次側直流出力電圧生成手段は2次巻線に生ずる電圧を降圧するように形成されることによって、2次側直流出力電圧に含まれるリップル電圧とスパイク電圧の大きさを小さなものとする。
本発明によれば、構成部品の点数を少なくし、構成が困難な複合トランスを用いることなく、直流出力電圧のリップル成分を低減するスイッチング電源回路を提供することができる。
「第1実施形態」
図1に示す第1実施形態のスイッチング電源回路は、交流電源からの交流電力を整流平滑して得られる直流電力を入力して高周波の交流電力を発生する1次側回路と、この交流電力を2次側回路に伝送するための1次巻線N1、1次巻線N1’および2次巻線N2がコアに巻装されて形成されるコンバータトランスPITと、2次側回路から負荷(図示せず)に供給される2次側直流出力電圧Eoが定電圧となるように1次側回路を制御する定電圧制御手段として機能する制御回路1および発振・ドライブ回路2と、を備えるスイッチング電源回路である。ここで、1次側回路と2次側回路とはコンバータトランスの1次巻線N1および1次巻線N1’と、2次巻線N2と、で分離され、1次巻線N1および1次巻線N1’を含めて交流電源ACの側に配された回路部が1次側回路であり、2次巻線N2を含めて2次側平滑コンデンサCoの側に配された回路部が2次側回路である。第1実施形態のスイッチング電源回路は、1次側は電圧共振プッシュプルコンバータによる多重共振コンバータであり、2次側は、2次巻線N2と並列に電圧共振コンデンサを接続し、2次巻線N2と直列に電流共振コンデンサを有する多重共振コンバータである。
そして、1次側回路は、発振・ドライブ回路2によってスイッチング周波数fsが制御されるスイッチング素子Q1と、コンバータトランスPITの1次巻線N1および1次巻線N1’に生じる漏洩インダクタンス成分であるリーケージインダクタL1およびスイッチング素子Q1に並列接続される1次側電圧共振コンデンサC1のキャパシタンスとによって1次側電圧共振周波数fpo1が支配されるようにして形成され、リーケージインダクタL1’およびスイッチング素子Q2に並列接続される1次側電圧共振コンデンサC1’のキャパシタンスによって1次側電圧共振周波数fpo1’が支配されるようにして形成され、1次側回路の動作を電圧共振形とする1次側電圧共振回路を具備している。ここで、1次側電圧共振周波数が支配されるとは、リーケージインダクタL1と1次側電圧共振コンデンサC1とが1次側電圧共振周波数fpo1を定める主要因となることを言うものであり、リーケージインダクタL1’と1次側電圧共振コンデンサC1’とが1次側電圧共振周波数fpo1’を定める主要因となることを言うものである。1次側電圧共振周波数fpo1と1次側電圧共振周波数fpo1’とは等しく定められている。例えば、1次側平滑コンデンサCiも1次側電圧共振周波数に影響を与えるが、1次側平滑コンデンサCiのキャパシタンスの値は1次側電圧共振コンデンサC1、1次側電圧共振コンデンサC1’のキャパシタンスの値に較べて、例えば、1万倍以上大きいので、1次側平滑コンデンサCiは交流的には短絡と見なせて、1次側電圧共振周波数を支配するものではない。
また、2次側回路は、2次巻線N2に生じる漏れインダクタであるリーケージインダクタL2と2次巻線N2の両端に接続される2次側電圧共振コンデンサC3とで2次側電圧共振周波数fpo2が支配されるようにして形成される2次側電圧共振回路を具備する。また、2次側回路は、リーケージインダクタL2と2次巻線N2に直列に接続される2次側電流共振コンデンサC4とで2次側電流共振周波数fso2が支配されるようにして形成される2次側電流共振回路を具備する。ここで、2次側電圧共振周波数が支配されるとは、リーケージインダクタL2と2次側電圧共振コンデンサC3とが2次側電圧共振周波数fpo2を定める主要因となることを言うものであり、2次側電流共振周波数が支配されるとは、リーケージインダクタL2と2次側電流共振コンデンサC4とが2次側電流共振周波数fso2を定める主要因となることを言うものである。例えば、2次側平滑コンデンサCoも2次側電圧共振周波数および2次側電流共振周波数に影響を与えるが、2次側平滑コンデンサCoのキャパシタンスの値は2次側電圧共振コンデンサC3のキャパシタンスの値および2次側電流共振コンデンサC4のキャパシタンスの値に較べて、例えば、1万倍以上大きいので、2次側平滑コンデンサCoは交流的には短絡と見なせて、2次側電圧共振周波数および2次側電流共振周波数のいずれをも支配するものではない。
また、2次側回路は、降圧コンバータとして機能させるための高速ダイオードDoとインダクタLoと2次側平滑コンデンサCoとを具備している。
ここで、図1に示す回路と図29に示す回路との原理的な対応関係は、図1に示す回路における2次側電流共振コンデンサC4を、図29に示す昇圧コンバータ回路における電源Eiとスイッチング素子Q11とに置き換えたものと考えることができる。
図1に示すスイッチング電源回路について、入力側から出力側に至る電力経路についてさらに詳細に順に説明する。まず、商用の交流電源ACに対しては、2個のフィルタコンデンサCLおよびコモンモードチョークコイルCMCによるコモンモードノイズフィルタが形成されている。
そして、コモンモードノイズフィルタの出力側にはブリッジ接続とされる1次側整流素子Diおよび1次側平滑コンデンサCiから成る全波整流回路が接続される。この全波整流回路が商用の交流電源ACからの交流電力を入力して全波整流動作を行うことによって、1次側平滑コンデンサCiの両端には整流平滑された直流電圧が得られ、1次側平滑コンデンサCiの両端から直流電力が供給される。この場合の直流の電圧Eiの値は、交流入力電圧VACの等倍に対応したレベルとなる。
1次側平滑コンデンサCiの一端とコンバータトランスPITの1次巻線N1の中間タップとが、インダクタLo1を介して接続され、1次巻線N1の他端にはスイッチング素子Q1が接続され、1次巻線N1’の他端にはスイッチング素子Q2が接続され、直流の電圧が、1次巻線N1を介して1次巻線N1の他端に接続されるスイッチング素子Q1に供給され、1次巻線N1’を介して1次巻線N1’の他端に接続されるスイッチング素子Q2に供給される。スイッチング素子Q1のドレイン−ソース間に対しては、ボディダイオードDD1が並列に接続され、スイッチング素子Q2のドレイン−ソース間に対しては、ボディダイオードDD2が並列に接続される。ボディダイオードDD1およびボディダイオードDD2は、MOS−FETの製造プロセス上、付随して形成される素子である。
また、スイッチング素子Q1およびスイッチング素子Q2をスイッチング駆動するために、発振・ドライブ回路2が設けられる。この発振・ドライブ回路2は、発振回路、駆動(ドライブ)回路を有しており、例えばこの場合には、汎用のICを用いることができる。発振・ドライブ回路2の発振回路は、所要周波数の発振信号を発生させ、駆動回路は、発振信号を利用して、例えば、スイッチング素子Q1およびスイッチング素子Q2としてのMOS−FETをスイッチング駆動するためのゲート電圧であるスイッチング駆動信号を生成して、ゲートに印加するようにされる。これにより、スイッチング素子Q1およびスイッチング素子Q2は、スイッチング駆動信号の周期(スイッチング周波数fsの逆数)で、連続的にスイッチング動作を行う。
制御回路1は、2次側直流出力電圧Eoをスイッチング周波数制御方式により安定化するために設けられる。この場合の制御回路1は、検出入力である2次側直流出力電圧Eoと、安定化するべき基準の電圧との差として得られる誤差電圧のレベル変化に応じた検出出力を発振・ドライブ回路2に供給する。発振・ドライブ回路2では、入力された制御回路1の検出出力に応じてスイッチング周波数fsが可変されるようにしてスイッチング素子Q1およびスイッチング素子Q2を駆動する。このためには、内部の発振回路により生成する発振信号の周波数を可変することになる。スイッチング素子Q1およびスイッチング素子Q2のスイッチング周波数fsが可変されることで、1次側電圧共振回路の共振インピーダンスが変化し、コンバータトランスPITの1次巻線N1から2次巻線N2側に伝送される電力量が変化するが、これにより2次側直流出力電圧Eoのレベルを安定化させるように動作する。なお、スイッチング素子Q1とスイッチング素子Q2とは相補的に駆動される。
コンバータトランスPITは、直流電力をスイッチング素子Q1およびスイッチング素子Q2でスイッチングすることによって、再び交流電力とされたスイッチング出力を2次側に伝送するために設けられる。ここで、再び交流電力とされたスイッチング出力の周波数は、例えば、商用の交流電源ACの周波数の1000倍以上に選ばれるので、コンバータトランスPITのサイズは小さなものとできる。このコンバータトランスPITは、図2に断面図を示す構造を有して構成されている。コンバータトランスPITは、フェライトコアとされている、E字形状コア(図2に示す断面方向およびこれと直交する断面のいずれもが矩形であるコア、または、図2に示す断面方向は矩形であり、これと直交する断面は円形であるコア)を有している。コンバータトランスPITは、このように、フェライト材によるE字形状コアであるコアCR1およびコアCR2を組合せたEE型コア(コア断面のいずれもが矩形である上述したコアを組み合わせたコア)またはEER型コア(コア断面の一方が円形である上述したコアを組み合わせたコア)を備え、1次側と2次側とで巻装部位を分割したうえで、1次巻線N1および1次巻線N1’と、2次巻線N2を、EE型コアまたはEER型コアの中央磁脚を覆うボビンBの上に巻装している。ここで、1次巻線N1および1次巻線N1’と2次巻線N2とは、磁気的に疎結合とされている。磁気的に疎結合とは、1次巻線N1および1次巻線N1’に鎖交する磁束と2次巻線N2に鎖交する磁束とのすべてが共通するものではなく、1次巻線N1および1次巻線N1’または2次巻線N2のいずれかにのみ鎖交する磁束が存在することをいうものである。このように、疎結合とすることによって、上述したように、1次巻線N1はリーケージインダクタL1として機能し、1次巻線N1’はリーケージインダクタL1’として機能し、2次巻線N2はリーケージインダクタL2として機能することとなる。ここで、1次巻線N1および1次巻線N1’と2次巻線N2との磁気的な結合を疎結合とするためのコンバータトランスPITは、図2に示すコアCR1、コアCR2の内磁脚を、2本の外磁脚よりも短くすることで実現することができる。
ここで、第1実施形態では、コンバータトランスPITのフェライトコアとしては、EER型コアを用い、EER型コアのコアサイズとしてはEER−40(コアの型番)を用いた。EER型コアの内磁脚のギャップとしては、ギャップ長1.4mmに設定し、これによって1次巻線N1および1次巻線N1’と2次巻線N2との磁気的な結合係数kの値としては、0.73の疎結合の状態を得るようにしている。コンバータトランスPITは、このような構造によって1次巻線N1に所定のリーケージインダクタL1を生じさせ、1次巻線N1’に所定のリーケージインダクタL1’を生じさせ、2次巻線N2に所定のリーケージインダクタL2を生じさせる。
そして、スイッチング素子Q1およびスイッチング素子Q2がスイッチングするスイッチング周波数fsにおいては、1次側平滑コンデンサCoは短絡とみなせるので、スイッチング素子Q1と並列に接続される1次側電圧共振コンデンサC1は、交流的には1次巻線N1と並列に接続されているとみなせ、スイッチング素子Q2と並列に接続される1次側電圧共振コンデンサC1’、は、交流的には1次巻線N1’と並列に接続されているとみなせる。従って、1次巻線N1のリーケージインダクタL1と1次側電圧共振コンデンサC1のキャパシタンスおよび1次巻線N1のリーケージインダクタL1’と1次側電圧共振コンデンサC1’のキャパシタンスとで1次側電圧共振回路が形成されることになる。ここで、1次巻線N1の巻数は45T(ターン)、1次巻線N1’の巻数は45T、1次側電圧共振コンデンサC1のキャパシタンスは4700pF(ピコ・ファラッド)とし、1次側電圧共振コンデンサC1’のキャパシタンスは4700pFとした。このようにして、図1に示す第1実施形態のスイッチング電源回路の1次側は、1次巻線N1に発生するリーケージインダクタL1と1次側電圧共振コンデンサC1とで形成される第1の1次側電圧共振回路、および、1次巻線N1’に発生するリーケージインダクタL1’と1次側電圧共振コンデンサC1’とで形成される第2の1次側電圧共振回路の2系統の電圧共振回路が形成され、電圧共振型プッシュプルコンバータとして機能する。ここで、第1の1次側電圧共振回路の共振周波数である第1の1次側電圧共振周波数と第2の1次側電圧共振回路の共振周波数である第2の1次側電圧共振周波数の周波数は略同一の周波数に設定される。
1次側平滑コンデンサCiと1次側巻線のセンタータップとの間に接続されるインダクタLo1は、EE−25フェライト磁芯を用いており、ギャップは0.8mm、インダクタLo1のインダクタンス値は400μH(マイクロヘンリ)である。インダクタLo1は図2に示すコンバータトランスと同様の構造を有し、巻線としては、1の巻線のみがボビンBに巻装されている。
次に、第1実施形態のスイッチング電源回路の2次側について説明をする。コンバータトランスPITの2次巻線N2には、並列に2次側電圧共振コンデンサC3が接続され、リーケージインダクタL2と2次側電圧共振コンデンサC3とで電圧共振回路が形成される。2次巻線N2の巻き数は35Tとされ、2次側電圧共振コンデンサC3のキャパシタンスの値は0.015μFとしている。
また、スイッチング電源回路の2次側には、電流共振回路として作用する2次側電流共振回路が設けられており、この2次側共振回路は、リーケージインダクタL2のインダクタンスの値と2次側電流共振コンデンサC4のキャパシタンスの値とで2次側電流共振周波数fso2が支配されるようにして形成される。2次側電流共振コンデンサC4のキャパシタンスの値は0.022μFである。
また、スイッチング電源回路の2次側には、高速ダイオードDoとローパスフィルタとして機能するインダクタLo2および2次側平滑コンデンサCoを備える。また、インダクタLo2のインダクタンスの値は400μHであり、EE−25フェライト磁芯を用いており、ギャップは0.8mmである。インダクタLo2は図2に示すコンバータトランスと同様の構造を有し、巻線としては、1の巻線のみがボビンBに巻装されている。
上述したような1次側回路と2次側回路とは、コンバータトランスPITを介して磁気的に結合されているが、1次巻線N1および1次巻線N1’と2次巻線N2とのまき方向は加極性となるようにして巻回されている。図1においては、1次巻線N1および1次巻線N1’と2次巻線N2とのまき方向は、各々について、巻端の付近に配した黒丸の印で巻線のまき方向を示している。
2次巻線N2に生じる電圧V2(図1を参照)が正であるときには、2次巻線N2、2次側電流共振コンデンサC4、インダクタLo2、2次側平滑コンデンサCo、2次巻線N2の順で、矢印(→)で電流方向を示す電流I4(図1を参照)が流れる。また、2次巻線N2に生じる電圧V2が負であるときには、2次巻線N2、高速ダイオードDo、2次側電流共振コンデンサC4、2次巻線N2の順で、電流が流れるとともに、インダクタLo2、2次側平滑コンデンサCo、高速ダイオードDoの順で、電流I4が流れる。また、2次側電圧共振コンデンサC3には、高速ダイオードDoがオフのときのみ、充放電電流が流れる。
ここで、インダクタLo2のインダクタンスの値をリーケージインダクタL2のインダクタンスの値よりも大きく選定すると、インダクタLo2に流れる電流I4の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、2次側平滑コンデンサCoの両端の2次側直流出力電圧Eoに生じるリップル電圧である電圧ΔEoの大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードDo1の逆回復時間(trr)の影響によって生じるスパイク電圧の大きさも大幅に減少させることができる。
図3ないし図5は、図1に示した電源回路の各部の動作波形を示している。これらの図において、図3では、最大の負荷電力である負荷電力Po=300Wにおける動作波形を示し、図4では、無負荷の電力である負荷電力Po=0Wにおける動作波形を示している。なお、これらの図では、交流入力電圧VAC=100Vとした場合の実験結果を示している。
これら図3、図4において、電圧V1(図1を参照)は、スイッチング素子Q1の両端電圧であり、スイッチング素子Q1のオンまたはオフに応じた変化を示すものとなる。つまり、電圧V1が0レベルとなる期間には、図示するスイッチング素子Q1の電流IQ1(図1を参照)が流れる。また、電圧V2が0レベルとなる期間には、図示するスイッチング素子Q2の電流IQ2(図1を参照)が流れる。電圧V1および電圧V2は、ピーク値として700Vが得られている。
1次巻線N1および1次巻線N1’に共振電流が流れることにより、コンバータトランスPITの2次巻線N2には、図示する電圧V3(図1を参照)が励起される。このような交流の電圧V3が得られることで、電流I3(図1を参照)、電流I4(図1を参照)の各々が流れ、2次側直流出力電圧Eoとして175Vの直流電圧が得られる。電圧ΔEoは、2次側直流出力電圧Eoのリップル電圧を示すものである。電圧V3は、ピーク値として500Vが得られており、高速ダイオードDoとインダクタLoと2次側平滑コンデンサCoとが、降圧コンバータの構成部品として機能して、2次側直流出力電圧Eoとして175Vが得られていることが分かる。なお、第1実施形態のスイッチング電源回路では、交流電源ACが出力する交流入力電圧VACの範囲は85Vから144Vの範囲とした。
図5は、図1に示す第1実施形態のスイッチング電源回路の、負荷電力Poを横軸にして、負荷電力Poの値が0Wから300Wまでの範囲における、スイッチング周波数fs、電力変換効率ηAC→DC、スイッチング素子Q1およびスイッチング素子Q2のドレインとソースとがオン(導通)となる期間である期間TON、スイッチング素子Q1およびスイッチング素子Q2のドレインとソースとがオフ(切断)となる期間である期間TOFFの各々を示している。
図3ないし図5に示す、実験結果から得られた事実から以下のことが分かる。図3と図35とに示す各々の回路におけるリップル電圧の値を比較する。図35に示す回路においては、フィルタ回路を簡単なものとして電圧Eo1を出力直流電圧とする場合には、図36に示す電圧Eo1から見て取れるように0.5V程度であるが、図1に示す回路においては、図3に示す電圧ΔEoから見て取れるように0.08V程度と小さなものとなっている。またスパイク電圧の大きさは、図36に示す電圧Eo1から見て取れるように2.5V程度であるが、図3に示す電圧ΔEoから見て取れるように、0Vとなっている。このことは、図35に示すようなパイ型(π型)のフィルタを用いなくても、良好なるリップル特性とスパイク特性とが得られることを示し、第1実施形態のフィルタは、部品点数が少なく、良好なる特性を呈することを示している。
第1実施形態として示すスイッチング電源回路では、1次側は、電圧共振プッシュプルコンバータ、2次側は、電圧共振回路と電流共振回路とを組み合わせ、さらに、降圧形コンバータとして構成し、1次側と2次側とで、多重共振コンバータを構成している。このように構成することによって、2次側直流出力電圧Eoに含まれるスイッチング周期のリップル電圧である電圧ΔEoの大きさは、背景技術における電圧Eo1に含まれるリップル電圧と比較して、1/6以下とできる。また、2次側直流出力電圧Eoに含まれるスパイク電圧の大きさは、背景技術における電圧Eo1に含まれるスパイク電圧が2.5Vであるのに対して、0Vとできる。したがって、背景技術における2次側平滑コンデンサCo2は不要となる。
また、チュークコンバータおよびテスラコンバータでは、2次側直流出力電圧の定電圧化はPWM制御としているので、コンバータに入力される直流電圧の値、負荷に供給される負荷電力の大きさに応じて、2次側直流出力電圧に含まれるリップル電圧の大きさが大きなものとなるが、第1実施形態として示すスイッチング電源回路では、PFM制御を用いているので、コンバータに入力される直流電圧の値が変動する場合でも、2次側直流出力電圧に含まれるリップル電圧の大きさは殆ど変化することがなく、また、負荷電力の減少とともに、2次側直流出力電圧に含まれるスパイク電圧の大きさは減少する。
また、テスラコンバータでは、アクテイブクランプ回路として機能させ、同期整流回路として機能させる目的のために、例えば、MOS―FETが3個、一組の高速ダイオードが必要とされ、回路構成が複雑となるが、第1実施形態として示すスイッチング電源回路では、簡単な回路構成でありながら、リップル電圧の値が小さいスイッチング電源回路を構成できる。
また、第1実施形態では、1次側平滑コンデンサCiに流れるスイッチング周期の電流はインダクタLo1によって平滑され、直流電流に近づいており、2次側平滑コンデンサCoに流れるスイッチング周期の電流は、降圧コンバータとして構成するために、インダクタンス値を大きくされたインダクタLo2によって平滑され、直流電流に近づいており、1次側平滑コンデンサCiおよび2次側平滑コンデンサCoのいずれに対しても電流ストレスは小さなものとなり、1次側平滑コンデンサCiおよび2次側平滑コンデンサCoの信頼性を向上させることができる。
「第1実施形態の変形例」
第1実施形態のスイッチング電源回路の種々の変形例を以下に示す。図6に示すのは、図1の回路図に示す回路の一部を置き換える回路である。図6では、コンバータトランスPITの1次巻線N1および1次巻線N1’と2次巻線N2との極性の関係が、図1におけるものとは、異なっている。すなわち、図1においては、1次巻線N1および1次巻線N1’と2次巻線N2との極性の関係は加極性とされたが、図6においては、1次巻線N1および1次巻線N1’と2次巻線N2との極性の関係は減極性とされている。
図7に示すのは、図1の回路図に示す回路の一部を置き換える別の回路の回路図の一部である。図7では、2次側電圧共振コンデンサC3を高速ダイオードDoに並列に接続するものである。すなわち、2次側電圧共振コンデンサC3を2次巻線に直接に並列接続することなく、2次側電流共振コンデンサC4を介して、2次側電圧共振コンデンサC3を2次巻線に交流的に並列接続している。
「第2実施形態」
図8に示す第2実施形態のスイッチング電源回路は、1次側の接続態様については、第1実施形態のスイッチング電源回路と同様であり、2次側の接続態様が第1実施形態とは異なるものである。以下、第2実施形態の説明においては、第1実施形態におけると同様の部分については、第1実施形態と同一の符号を付して説明を省略する。
1次側回路は、第1実施形態と同様に、発振・ドライブ回路2によってスイッチング周波数fsが制御されるスイッチング素子Q1と、コンバータトランスPITの1次巻線N1に生じる漏洩インダクタンス成分であるリーケージインダクタL1およびスイッチング素子Q1に並列接続される1次側電圧共振コンデンサC1のキャパシタンスによって1次側電圧共振周波数fpo1が支配されるようにして形成され、発振・ドライブ回路2によってスイッチング周波数fsが制御されるスイッチング素子Q2と、コンバータトランスPITの1次巻線N1’に生じる漏洩インダクタンス成分であるリーケージインダクタL1’およびスイッチング素子Q2に並列接続される1次側電圧共振コンデンサC1’のキャパシタンスによって1次側電圧共振周波数fpo1’が支配されるようにして形成され、1次側回路の動作を電圧共振形とするプッシュプル電圧共振回路を具備している。
また、コンバータトランスPITはセンタータップによって各々の巻線が接続される2次巻線N2(第1の2次巻線N2)と2次巻線N2’(第2の2次巻線N2’)とを有して形成されている。この2次巻線N2および2次巻線N2’の各々は、1次巻線N1と疎結合とされており、この結果として、2次側回路は、2次巻線N2に生じるリーケージインダクタL2および2次巻線N2’生じるリーケージインダクタL2’を有するものとなされる。
2次側回路は、上述した、2次巻線N2と2次巻線N2’の直列接続の両端に接続される2次側電圧共振コンデンサC3とで2次側電圧共振周波数fpo2が支配されるようにして形成される2次側電圧共振回路を具備する。ここで、2次側電圧共振回路を形成するインダクタンスの値は、リーケージインダクタL2およびリーケージインダクタL2’に加えて、2次巻線N2と2次巻線N2’によって生じる相互インダクタンスが加算されるものとなり、2次巻線N2と2次巻線N2’との接続点がセンタータップとして形成されることによって、2次巻線N2と2次巻線N2’とは加極性接続とされる。すなわち、上述した相互インダクタンスの値は正の値となる。
また、2次側回路は、リーケージインダクタL2(第1のリーケージインダクタ)と2次巻線N2(第1の2次巻線)に直列に接続される2次側電流共振コンデンサC4(第1の2次側電流共振コンデンサ)とで2次側電流共振周波数fso21(第1の2次側電流共振周波数fso21)が支配されるようにして形成される2次側電流共振回路(第1の2次側電流共振回路)を具備し、リーケージインダクタL2’(第2のリーケージインダクタ)と2次巻線N2’(第2の2次巻線)に直列に接続される2次側電流共振コンデンサC4’(第2の2次側電流共振コンデンサ)とで2次側電流共振周波数fso22(第2の2次側電流共振周波数fso22)が支配されるようにして形成される2次側電流共振回路(第2の2次側電流共振回路)を具備する。
また、2次側回路は、降圧コンバータ(第2の降圧コンバータ)として機能させるための高速ダイオードDo’(第2のダイオード)とインダクタLo’(第2のインダクタ)と2次側平滑コンデンサCoとを具備し、また、降圧コンバータ(第1の降圧コンバータ)として機能させるための高速ダイオードDo(第1のダイオード)とインダクタLo(第1のインダクタ)と上述の2次側平滑コンデンサCoとを具備している。ここで、2次側平滑コンデンサCoを2つの降圧コンバータ(第1の降圧コンバータと第2の降圧コンバータ)で共用しているので、各々の降圧コンバータは並列接続されていることと等価な作用をする。
このようにして、第2実施形態のスイッチング電源回路は、1次側は、電圧共振形シングルエンデッドコンバータとして形成され、2次側は、センタータップによって直列接続される2つの2次巻線の両端に電圧共振コンデンサを接続し、各々の2次巻線と直列に電流共振コンデンサを接続して、多重共振形コンバータとして構成されている。また、この多重共振形コンバータは、2次側には、高速ダイオードとインダクタと2次側平滑コンデンサとから構成される2組の降圧形コンバータを有して形成されている。
1次側回路については、第1実施形態と同様の接続態様を有し、その作用についても同様であるので作用の説明を省略し、具体的な諸定数について説明する。
第2実施形態では、コンバータトランスPITのフェライトコアとしては、EER型コアを用い、EER型コアのコアサイズとしてはEER−40(コアの型番)を用いた。EER型コアの内磁脚のギャップとしては、ギャップ長1.4mmに設定し、これによって1次巻線N1と2次巻線N2との磁気的な結合係数kの値、1次巻線N1と2次巻線N2’との磁気的な結合係数kの値の各々としては、0.73の疎結合の状態を得るようにしている。コンバータトランスPITは、このような構造によって1次巻線N1に所定のリーケージインダクタL1を生じさせ、2次巻線N2に所定のリーケージインダクタL2を生じさせ、2次巻線N2’に所定のリーケージインダクタL2’を生じさせる。
ここで、1次巻線N1の巻数は45Tとし、1次巻線N1’の巻数は45Tとし、1次側電圧共振コンデンサC1の容量は4700pFとし、1次側電圧共振コンデンサC1’の容量は4700pFとした。このようにして、図8に示す第2実施形態のスイッチング電源回路の1次側は、1次巻線N1に発生するリーケージインダクタL1と1次側電圧共振コンデンサC1とで電圧共振回路が形成される。
第2実施形態のスイッチング電源回路の2次側について説明をする。コンバータトランスPITの2次巻線N2と2次巻線N2’の直列接続回路には、並列に2次側電圧共振コンデンサC3が接続され、リーケージインダクタL2とリーケージインダクタL2’と2次巻線N2と2次巻線N2’とに間の相互インダクタと2次側電圧共振コンデンサC3とで電圧共振回路が形成される。2次巻線N2の巻き数は30T、2次巻線N2’の巻き数は35Tとされ、2次側電圧共振コンデンサC3のキャパシタンスの値は0.01μFとしている。
また、スイッチング電源回路の2次側には、電流共振回路として作用する2次側電流共振回路が2組(第1の2次側電流共振回路、第2の2次側電流共振回路)設けられており、この2次側共振回路は、リーケージインダクタL2のインダクタンスの値と2次側電流共振コンデンサC4のキャパシタンスの値とで2次側電流共振周波数fso21が支配され、リーケージインダクタL2’のインダクタンスの値と2次側電流共振コンデンサC4’のキャパシタンスの値とで2次側電流共振周波数fso22が支配される。2次側電流共振コンデンサC4のキャパシタンスおよび2次側電流共振コンデンサC4’の各々のキャパシタンスの値は0.033μFである。
また、スイッチング電源回路の2次側には、高速ダイオードDo’とローパスフィルタ(第2のローパスフィルタ)として機能するインダクタLo’および2次側平滑コンデンサCoを備え、高速ダイオードDo2とローパスフィルタ(第1のローパスフィルタ)として機能するインダクタLoおよび上述の2次側平滑コンデンサCoを備える。インダクタLoおよびインダクタLo’の各々のインダクタンスの値は、400μHとした。インダクタLoおよびインダクタLo’の各々は、図2に示すコンバータトランスと同様の構造を有し、巻線としては、1種類の巻線のみがボビンBに巻装されている。フェライトコア材としては、EE−25(コア材の型番)を用い、内磁脚のギャップとしては、ギャップ長0.8mmに設定した。ここで、第1のローパスフィルタおよび第2のローパスフィルタの各々は上述した第1の降圧コンバータおよび第2の降圧コンバータを構成する部材としても機能し、そのローパス特性によって、リップル成分とスパイク成分とを抑制する。また、上述したように、2次側平滑コンデンサCoを第1の降圧コンバータと第2の降圧コンバータとで共用することによって、第1のローパスフィルタの出力と第2のローパスフィルタの出力とを加算する。
上述したような1次側回路と2次側回路とは、コンバータトランスPITを介して磁気的に結合されているが、1次巻線N1と2次巻線N2および2次巻線N2’とのまき方向は加極性となるようにして巻回されている。図8においては、1次巻線N1と2次巻線N2および2次巻線N2’とのまき方向は、各々について、巻端の付近に配した黒丸の印で巻線のまき方向を示している。
2次巻線N2’に生じる電圧V2(図8を参照)が正であるときには、2次巻線N2から高速ダイオードDo、2次側電流共振コンデンサC4に対して、電流が流れるとともに、2次巻線N2から2次巻線N2’、2次側電圧共振コンデンサC3に電流が流れ、さらに、2次巻線N2’から2次側電流共振コンデンサC4’、インダクタLo’、2次側平滑コンデンサCo、2次巻線N2の順で電流が流れる。
また、2次巻線N2に生じる電圧V2が負であるときには、2次巻線N2’から高速ダイオードDo1、2次側電流共振コンデンサC4’に対して、電流が流れるとともに、2次巻線N2’、2次巻線N2、2次側電圧共振コンデンサC3に電流が流れ、さらに、2次巻線N2、2次側電流共振コンデンサC4、インダクタLo、2次側平滑コンデンサCo、2次巻線N2の順に電流が流れる。
ここで、インダクタLoおよびインダクタLo’の各々のインダクタンスの値をリーケージインダクタL2およびリーケージインダクタL2’の各々のインダクタンスの値よりも大きく選定すると、インダクタLoおよびインダクタLo’に流れる電流の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、2次側平滑コンデンサCoの両端の2次側直流出力電圧Eoに生じるリップル電圧である電圧ΔEoの大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードDo1および高速ダイオードDo2の逆回復時間(trr)の影響によって生じるスパイク電圧の値も大幅に減少させることができる。
図9、図10は、図8に示した電源回路の各部の動作波形を示している。これらの図において、図9では、最大の負荷電力である負荷電力Po=300Wにおける動作波形を示し、図10では、無負荷の電力である負荷電力Po=0Wにおける動作波形を示している。なお、これらの図では、交流入力電圧VAC=100Vとした場合の実験結果を示している。
これら図9、図10において、電圧V1(図8を参照)は、スイッチング素子Q1の両端電圧であり、電圧V1が0レベルとなる期間には、図示するスイッチング素子Q1の電流IQ1(図8を参照)が流れる。また、電圧V2(図8を参照)は、スイッチング素子Q2の両端電圧であり、電圧V2が0レベルとなる期間には、図示するスイッチング素子Q2の電流IQ2(図8を参照)が流れる。
1次巻線N1に共振電流が流れることにより、コンバータトランスPITの2次巻線N2には、図示する電圧V3(図8を参照)が励起される。このような交流の電圧V3が得られることで、電流I3(図8を参照)、電流I4(図8を参照)の各々が流れ、2次側直流出力電圧Eoとして175Vの直流電圧が得られる。電圧ΔEoは、2次側直流出力電圧Eoのリップル電圧を示すものである。電圧V3は、ピーク値として500Vが得られており、高速ダイオードDoとインダクタLo’と2次側平滑コンデンサCoおよび高速ダイオードDoとインダクタLoと2次側平滑コンデンサCoの各々が、降圧コンバータの構成部品として機能して、2次側直流出力電圧Eoとして175Vが得られていることが分かる。なお、第2実施形態のスイッチング電源回路では、交流電源ACが出力する交流入力電圧VACの範囲は85Vから144Vの範囲とした。
図11は、図8に示す第2実施形態のスイッチング電源回路の、負荷電力Poを横軸にして、負荷電力Poの値が0Wから300Wまでの範囲における、スイッチング周波数fs、電力変換効率ηAC→DC、スイッチング素子Q1およびスイッチング素子Q2のドレインとソースとがオン(導通)となる期間である期間TON、スイッチング素子Q1およびスイッチング素子Q2のドレインとソースとがオフ(切断)となる期間である期間TOFFの各々を示している。
図9ないし図11に示す、実験結果から得られた事実から以下のことが分かる。図9と図35とに示す各々の回路におけるリップル電圧の値を比較する。図35に示す回路においては、フィルタ回路を簡単なものとする場合には、図36に示す電圧Eo1から見て取れるように0.5V程度であるが、図9に示す回路においては、図9に示す電圧ΔEoから見て取れるように、0.05V程度の小さなものとなっている。またスパイク電圧の大きさは、図36に示す電圧Eo1から見て取れるように2.5V程度であるが、図10に示す電圧ΔEoから見て取れるように0Vとなっている。このことは、図35に示すようなパイ型(π型)のフィルタを用いなくても、良好なるリップル特性とスパイク特性とが得られることを示し、第2実施形態のフィルタは、部品点数が少なく、良好なる特性を呈することを示している。
第2実施形態として示すスイッチング電源回路では、1次側は、電圧共振プッシュプルコンバータ、2次側は、電圧共振回路と第1の電流共振回路および第2の電流共振回路とを組み合わせ、さらに、降圧形コンバータとして構成し、1次側と2次側とで、多重共振コンバータを構成している。このように構成することによって、2次側直流出力電圧Eoに含まれるスイッチング周期のリップル電圧である電圧ΔEoの大きさは、背景技術における電圧Eo1に含まれるリップル電圧と比較して、1/8以下とできる。また、2次側直流出力電圧Eoに含まれるスパイク電圧0Vとできる。したがって、背景技術における2次側平滑コンデンサCo2は不要となる。
また、チュークコンバータおよびテスラコンバータでは、2次側直流出力電圧の定電圧化はPWM制御としているので、コンバータに入力される直流電圧の値、負荷に供給される負荷電力の大きさに応じて、2次側直流出力電圧に含まれるリップル電圧の大きさが大きなものとなるが、第2実施形態として示すスイッチング電源回路では、PFM制御を用いているので、コンバータに入力される直流電圧の値が変動する場合でも、2次側直流出力電圧に含まれるリップル電圧の大きさは殆ど変化することがなく、また、負荷電力の減少とともに、2次側直流出力電圧に含まれるスパイク電圧の大きさは減少する。
また、テスラコンバータでは、アクテイブクランプ回路として機能させ、同期整流回路として機能させる目的のために、例えば、MOS―FETが3個、一組の高速ダイオードが必要とされ、回路構成が複雑となるが、第2実施形態として示すスイッチング電源回路では、簡単な回路構成でありながら、リップル電圧の値が小さいスイッチング電源回路を構成できる。
また、第1実施形態では、1次側平滑コンデンサCiに流れるスイッチング周期の電流はインダクタLo1によって平滑され、直流電流に近づいており、2次側平滑コンデンサCoに流れるスイッチング周期の電流は、降圧コンバータとして構成するために、インダクタンス値を大きくされたインダクタLo2によって平滑され、直流電流に近づいており、1次側平滑コンデンサCiおよび2次側平滑コンデンサCoのいずれに対しても電流ストレスは小さなものとなり、1次側平滑コンデンサCiおよび2次側平滑コンデンサCoの信頼性を向上させることができる。
「第2実施形態の変形例」
第2実施形態のスイッチング電源回路の種々の変形例を以下に示す。図12に示すのは、図8の回路図に示す回路の一部を置き換える回路である。図12では、2次側電圧共振コンデンサC3、2次側電流共振コンデンサC4および2次側電流共振コンデンサC4’の接続態様が、図8におけるものとは、異なっている。すなわち、図12においては、2次巻線N2に2次側電流共振コンデンサC4の一端を接続し、2次巻線N2’に2次側電流共振コンデンサC4’の一端を接続し、2次側電流共振コンデンサC4の他端と2次側電流共振コンデンサC4’の他端との間に2次側電圧共振コンデンサC3を接続するようにしている。すなわち、2次側電圧共振コンデンサC3は、2次側電流共振コンデンサC4および2次側電流共振コンデンサC4’を介して交流的に2次巻線N2と2次巻線N2’に並列に接続されている。
図13に示すのは、図8の回路図に示す回路の一部を置き換える別の回路の回路図の一部である。図13では、インダクタLo2とインダクタLo2’と個別の部品として構成することなく、複合チョークコイルとして同一コアに2つの巻線を施して2つのインダクタとして機能させるものである。
なお、第2実施形態および第2実施形態の変形例として示すスイッチング電源回路では、1次側整流素子Diおよび1次側平滑コンデンサCiから成る全波整流回路を備え、交流電源ACからの電力を直流電力に変換する構成を採用したが、このような全波整流回路を備えることなく、例えば、蓄電池、太陽電池等の直流電力を発生する直流電力供給手段からの直流電力をコンバータトランスPITの1次巻線N1に直接、供給することによっても上述した効果を生じさせることができるものである。
「第3実施形態」
図14に示す第3実施形態のスイッチング電源回路は、1次側の接続態様については、第1実施形態のスイッチング電源回路と同様であり、2次側の接続態様が第1実施形態とは異なるものである。以下、第3実施形態の説明においては、第1実施形態におけると同様の部分については、第1実施形態と同一の符号を付して説明を省略する。
1次側回路は、第1実施形態と同様に、発振・ドライブ回路2によってスイッチング周波数fsが制御されるスイッチング素子Q1およびスイッチング素子Q2と、コンバータトランスPITの1次巻線N1に生じる漏洩インダクタンス成分であるリーケージインダクタL1およびスイッチング素子Q1に並列接続される1次側電圧共振コンデンサC1のキャパシタンスによって1次側電圧共振周波数fpo1が支配されるようにして形成され、コンバータトランスPITの1次巻線N1’に生じる漏洩インダクタンス成分であるリーケージインダクタL1’およびスイッチング素子Q2に並列接続される1次側電圧共振コンデンサC1’のキャパシタンスによって1次側電圧共振周波数fpo1’が支配されるようにして形成され、1次側回路の動作を電圧共振形とする1次側電圧共振回路を具備している。
また、1次側回路は、高速ダイオードD、インダクタLo1’、コンデンサCNとで構成される力率改善回路を備えており、この力率改善回路と1次巻線のセンタータップとの間にインダクタLo1が接続されて、力率改善回路を介して電力がプッシュプル型コンバータに供給されている。この力率改善回路は電圧帰還方式力率改善回路として構成されている。ここで、インダクタLo1とインダクタLo1’とのインダクタンスは最大負荷時における力率が0.9以上となるように選定されている。インダクタLo1のインダクタンスとインダクタLo1’のインダクタンスとの和は、力率改善回路を設けることがない、図8として第2実施形態に示すインダクタLo1のインダクタンスの値と等しくなるように選択されている。すなわち、インダクタLo1のインダクタンスとインダクタLo1’のインダクタンスとは、各々200μHとした。また、インダクタLo1とインダクタLo1’とを構成するフェライトコア材としては、EE−22(コア材の型番)を用い、内磁脚のギャップとしては、ギャップ長0.8mmに設定した。なお、1次側平滑コンデンサCiのキャパシタンスの値は1000μFとした。また、コンデンサCNのキャパシタンス値は1μFとした。
また、2次側回路は、図8に示すものと同様であるので、説明を省略する。
このようにして、第3実施形態のスイッチング電源回路は、1次側は、電圧共振形プッシュプルコンバータとして形成され、2次巻線と並列に電圧共振コンデンサを接続し、2次巻線と直列に電流共振コンデンサを接続して、多重共振形コンバータとして構成されている。また、この多重共振形コンバータは、2次側には、高速ダイオードとインダクタと2次側平滑コンデンサとから構成される降圧形コンバータを有して形成されている。
1次側回路については、第1実施形態と同様の接続態様を有し、その作用についても同様であるので作用の説明を省略し、具体的な諸定数について説明する。
第3実施形態では、コンバータトランスPITのフェライトコアとしては、EER型コアを用い、EER型コアのコアサイズとしてはEER−40(コアの型番)を用いた。EER型コアの内磁脚のギャップとしては、ギャップ長1.4mmに設定し、これによって1次巻線N1および1次巻線N1’と2次巻線N2との磁気的な結合係数kの値としては、0.73の疎結合の状態を得るようにしている。コンバータトランスPITは、このような構造によって1次巻線N1および1次巻線N1’に所定のリーケージインダクタL1およびリーケージインダクタL1’を生じさせ、2次巻線N2に所定のリーケージインダクタL2を生じさせる。
ここで、1次巻線N1および1次巻線N1’の巻数は各々45Tとし、1次側電圧共振コンデンサC1の容量および1次側電圧共振コンデンサC1’の容量は各々4700pFとした。
第3実施形態のスイッチング電源回路の2次側について説明をする。コンバータトランスPITの2次巻線N2、2次巻線N2’の巻き数は、各々35Tとされ、2次側電圧共振コンデンサC3のキャパシタンス値は0.01μF、2次側電流共振コンデンサC4のキャパシタンス値、および2次側電流共振コンデンサC4’のキャパシタンス値は、各々0.033μF、としている。
また、スイッチング電源回路の2次側には、高速ダイオードDo1とローパスフィルタとして機能するインダクタLoおよび2次側平滑コンデンサCoを備えている。インダクタLo2およびインダクタLo2’の各々のインダクタンスの値は、400μHとし、2次側平滑コンデンサCoのキャパシタンスの値は1000μFとした。インダクタLo2およびインダクタLo2’は、図2に示すコンバータトランスと同様の構造を有し、巻線としては、1種類の巻線のみがボビンBに巻装されている。フェライトコア材としては、EE−25(コア材の型番)を用い、内磁脚のギャップとしては、ギャップ長0.8mmに設定した。
図15、図16は、図14に示した電源回路の各部の動作波形を示している。これらの図において、図15では、最大の負荷電力である負荷電力Po=250Wにおける動作波形を示し、図16では、無負荷の電力である負荷電力Po=0Wにおける動作波形を示している。なお、これらの図では、交流入力電圧VAC=100Vとした場合の実験結果を示している。
これら図15、図16において、電圧VQ1(図14を参照)は、スイッチング素子Q1の両端電圧であり、電圧VQ1が0レベルとなる期間には、図示するスイッチング素子Q1の電流IQ1(図14を参照)が流れる。また、電圧VQ2(図14を参照)は、スイッチング素子Q2の両端電圧であり、電圧VQ2が0レベルとなる期間には、図示するスイッチング素子Q2の電流IQ2(図14を参照)が流れる。電圧V3(図14を参照)は1次巻線の中間タップの電圧である。
1次巻線N1に共振電流が流れることにより、コンバータトランスPITの2次巻線N2には、図示する電圧V4(図14を参照)が励起される。このような交流の電圧V4が得られることで、電流Io(図14を参照)が流れ、2次側直流出力電圧Eoとして175Vの直流電圧が得られる。電圧ΔEoは、2次側直流出力電圧Eoのリップル電圧を示すものである。電圧V3は、ピーク値として350Vが得られており、高速ダイオードDoとインダクタLo’と2次側平滑コンデンサCoおよび高速ダイオードDoとインダクタLoと2次側平滑コンデンサCoの各々が、降圧コンバータの構成部品として機能して、2次側直流出力電圧Eoとして175Vが得られていることが分かる。なお、第2実施形態のスイッチング電源回路では、交流電源ACが出力する交流入力電圧VACの範囲は85Vから144Vの範囲とした。
図16は、交流入力電圧VACの周期で各部の波形を示す図である。交流入力電圧VAC(図14を参照)と交流入力電流IAC(図14を参照)とは近似した波形となっており力率改善回路の効果が見て取れる。電圧V1(図14を参照)は1次整流素子の出力端の電圧であり、電流I1(図14を参照)は高速ダイオードDに流れる電流である。電圧V2(図14を参照)は力率改善回路の出力側の電圧であり、電圧ΔEは、2次側直流出力電圧Eoに含まれる交流入力電圧VACの周期のリップル電圧である。
図17は、図14に示す第3実施形態のスイッチング電源回路の、負荷電力Poを横軸にして、負荷電力Poの値が0Wから300Wまでの範囲における、スイッチング周波数fs、電力変換効率ηAC→DC、スイッチング素子Q1およびスイッチング素子Q2のドレインとソースとがオン(導通)となる期間である期間TON、スイッチング素子Q1およびスイッチング素子Q2のドレインとソースとがオフ(切断)となる期間である期間TOFF、力率PFの各々を示している。
図15ないし図17に示す、実験結果から得られた事実から以下のことが分かる。図15と図35とに示す各々の回路におけるリップル電圧の値を比較する。図35に示す回路においては、フィルタ回路を簡単なものとする場合には、図36に示す電圧Eo1から見て取れるように0.5V程度であるが、図14に示す回路においては、図15に示す電圧ΔEoから見て取れるように、スイッチング周期および電源周期のいずれのリップルも0.1V程度の小さなものとなっている。またスパイク電圧の大きさは、図36に示す電圧Eo1から見て取れるように2.5Vであるが、図15に示す回路では、0Vである。このことは、図35に示すようなパイ型(π型)のフィルタを用いなくても、良好なるリップル特性とスパイク特性とが得られることを示し、第3実施形態では、部品点数が少なく、良好なる特性を呈することを示している。
図17から見てとれるように、最大出力電力=300Wにおいて、電力変換効率ηAC→DCは91.2%、力率PFは0.94と良好なるものである。
第3実施形態として示すスイッチング電源回路では、1次側は、電圧共振プッシュプルコンバータ、2次側は、電圧共振回路と電流共振回路とを組み合わせ、さらに、降圧形コンバータとして構成し、1次側と2次側とで、多重共振コンバータを構成している。このように構成することによって、2次側直流出力電圧Eoに含まれるスイッチング周期のリップル電圧である電圧ΔEoの大きさは、背景技術における電圧Eo1に含まれるリップル電圧と比較して、1/5以下とできる。また、2次側直流出力電圧Eoに含まれるスパイク電圧を消滅させることができる。したがって、背景技術における2次側平滑コンデンサCo2は不要となる。
「第3実施形態の変形例」
第3実施形態のスイッチング電源回路の種々の変形例を以下に示す。図18に示すのは、図14の回路図に示す回路の一部を置き換える回路の回路図である。図18においては、コンバータトランスPITにさらに、3次巻線N3が付加されている。この3次巻線からの電圧を帰還する電圧帰還方式の力率改善回路として力率改善回路は構成されている。
図19に示すのは、図14の回路図に示す回路の一部を置き換える別の回路の回路図である。図20では、コンバータトランスPITの1次巻線の中間タップと力率改善トランスVFTの1次巻線(インダクタLo1)とが接続され、力率改善トランスVFTの2次巻線(インダクタLo1’)に高速ダイオードDが接続されている。
「第4実施形態」
図20に示す第4実施形態のスイッチング電源回路は、1次側の接続態様については、図14に示す第1実施形態のスイッチング電源回路と同様であり、2次側の接続態様については図1に示す第1実施形態と同様であるので、詳細なる説明は省略する。
各部の所定数について説明をする。インダクタLo1とインダクタLo1’とのインダクタンスは最大負荷時における力率が0.9以上となるように選定されている。インダクタLo1のインダクタンスとインダクタLo1’のインダクタンスとの和は、力率改善回路を設けることがない、図8として第2実施形態に示すインダクタLo1のインダクタンスの値と等しくなるように選択されている。すなわち、インダクタLo1のインダクタンスとインダクタLo1’のインダクタンスとは、各々200μHとした。また、インダクタLo1とインダクタLo1’とを構成するフェライトコア材としては、EE−22(コア材の型番)を用い、内磁脚のギャップとしては、ギャップ長0.8mmに設定した。なお、1次側平滑コンデンサCiのキャパシタンスの値は1000μFとした。また、コンデンサCNのキャパシタンス値は1μFとした。
コンバータトランスPITのフェライトコアとしては、EER型コアを用い、EER型コアのコアサイズとしてはEER−40(コアの型番)を用いた。EER型コアの内磁脚のギャップとしては、ギャップ長1.4mmに設定し、これによって1次巻線N1および1次巻線N1’と2次巻線N2との磁気的な結合係数kの値としては、0.73の疎結合の状態を得るようにしている。コンバータトランスPITは、このような構造によって1次巻線N1および1次巻線N1’に所定のリーケージインダクタL1およびリーケージインダクタL1’を生じさせ、2次巻線N2に所定のリーケージインダクタL2を生じさせる。
ここで、1次巻線N1および1次巻線N1’の巻数は各々45Tとし、1次側電圧共振コンデンサC1の容量および1次側電圧共振コンデンサC1’の容量は各々4700pFとした。
2次側については、コンバータトランスPITの2次巻線N2、2次巻線N2’の巻き数は、各々35Tとされ、2次側電圧共振コンデンサC3のキャパシタンス値は0.05μF、2次側電流共振コンデンサC4のキャパシタンス値、および2次側電流共振コンデンサC4’のキャパシタンス値は、各々0.022μF、としている。インダクタLo2およびインダクタLo2’の各々のインダクタンスの値は、400μHとし、2次側平滑コンデンサCoのキャパシタンスの値は1000μFとした。インダクタLo2およびインダクタLo2’は、図2に示すコンバータトランスと同様の構造を有し、巻線としては、1種類の巻線のみがボビンBに巻装されている。フェライトコア材としては、EE−25(コア材の型番)を用い、内磁脚のギャップとしては、ギャップ長0.8mmに設定した。
図21、図22は、図20に示した電源回路の各部の動作波形を示している。これらの図において、図21では、最大の負荷電力である負荷電力Po=250Wにおける動作波形を示し、図22では、無負荷の電力である負荷電力Po=0Wにおける動作波形を示している。なお、これらの図では、交流入力電圧VAC=100Vとした場合の実験結果を示している。
これら図21、図22において、電圧VQ1(図20を参照)は、スイッチング素子Q1の両端電圧であり、電圧VQ1が0レベルとなる期間には、図示するスイッチング素子Q1の電流IQ1(図20を参照)が流れる。また、電圧VQ2(図20を参照)は、スイッチング素子Q2の両端電圧であり、電圧VQ2が0レベルとなる期間には、図示するスイッチング素子Q2の電流IQ2(図20を参照)が流れる。電圧V3(図20を参照)は1次巻線の中間タップの電圧である。
1次巻線N1に共振電流が流れることにより、コンバータトランスPITの2次巻線N2には、図示する電圧V4(図20を参照)が励起される。このような交流の電圧V4が得られることで、電流Io(図20を参照)が流れ、2次側直流出力電圧Eoとして175Vの直流電圧が得られる。電圧ΔEoは、2次側直流出力電圧Eoのリップル電圧を示すものである。電圧V3は、ピーク値として350Vが得られており、高速ダイオードDoとインダクタLo’と2次側平滑コンデンサCoおよび高速ダイオードDoとインダクタLoと2次側平滑コンデンサCoの各々が、降圧コンバータの構成部品として機能して、2次側直流出力電圧Eoとして175Vが得られていることが分かる。なお、第2実施形態のスイッチング電源回路では、交流電源ACが出力する交流入力電圧VACの範囲は85Vから144Vの範囲とした。
図22は、交流入力電圧VACの周期で各部の波形を示す図である。交流入力電圧VAC(図20を参照)と交流入力電流IAC(図20を参照)とは近似した波形となっており力率改善回路の効果が見て取れる。電圧V1(図20を参照)は1次整流素子の出力端の電圧であり、電流I1(図20を参照)は高速ダイオードDに流れる電流である。電圧V2(図20を参照)は力率改善回路の出力側の電圧であり、電圧ΔEは、2次側直流出力電圧Eoに含まれる交流入力電圧VACの周期のリップル電圧である。
図23は、図20に示す第3実施形態のスイッチング電源回路の、負荷電力Poを横軸にして、負荷電力Poの値が0Wから300Wまでの範囲における、スイッチング周波数fs、電力変換効率ηAC→DC、スイッチング素子Q1およびスイッチング素子Q2のドレインとソースとがオン(導通)となる期間である期間TON、スイッチング素子Q1およびスイッチング素子Q2のドレインとソースとがオフ(切断)となる期間である期間TOFF、力率PFの各々を示している。
図21ないし図23に示す、実験結果から得られた事実から以下のことが分かる。図21と図35とに示す各々の回路におけるリップル電圧の値を比較する。図35に示す回路においては、フィルタ回路を簡単なものとする場合には、図36に示す電圧Eo1から見て取れるように0.5V程度であるが、図14に示す回路においては、図15に示す電圧ΔEoから見て取れるように、スイッチング周期および電源周期のいずれのリップルも0.1V程度の小さなものとなっている。またスパイク電圧の大きさは、図36に示す電圧Eo1から見て取れるように2.5Vであるが、図15に示す回路では、0Vである。このことは、図35に示すようなパイ型(π型)のフィルタを用いなくても、良好なるリップル特性とスパイク特性とが得られることを示し、第3実施形態では、部品点数が少なく、良好なる特性を呈することを示している。
図23から見てとれるように、最大出力電力=300Wにおいて、電力変換効率ηAC→DCは90.5%、力率PFは0.93と良好なるものである。
第4実施形態として示すスイッチング電源回路では、1次側は、電圧共振プッシュプルコンバータ、2次側は、電圧共振回路と電流共振回路とを組み合わせ、さらに、降圧形コンバータとして構成し、1次側と2次側とで、多重共振コンバータを構成している。このように構成することによって、2次側直流出力電圧Eoに含まれるスイッチング周期のリップル電圧である電圧ΔEoの大きさは、背景技術における電圧Eo1に含まれるリップル電圧と比較して、1/5以下とできる。また、2次側直流出力電圧Eoに含まれるスパイク電圧を消滅させることができる。したがって、背景技術における2次側平滑コンデンサCo2は不要となる。
「第4実施形態の変形例」
第4実施形態のスイッチング電源回路の種々の変形例を以下に示す。図24に示すのは、図20の回路図に示す回路の一部を置き換える回路の回路図である。図24においては、コンバータトランスPITにさらに、3次巻線N3が付加されている。この3次巻線からの電圧を帰還する電圧帰還方式の力率改善回路として力率改善回路は構成されている。
図25に示すのは、図20の回路図に示す回路の一部を置き換える別の回路の回路図である。図20では、コンバータトランスPITの1次巻線の中間タップと力率改善トランスVFTの1次巻線(インダクタLo1)とが接続され、力率改善トランスVFTの2次巻線(インダクタLo1’)に高速ダイオードDが接続されている。
また、本発明としては、上記各実施形態として示した構成に限定されるものではない。例えば、メインスイッチング素子(および補助スイッチング素子)については、例えばIGBT(Insulated Gate Bipolar Transisitor)、バイポーラトランジスタなど、MOSFET以外の素子を選定することも考えられる。
第1実施形態のスイッチング電源回路の構成を示す図である。 実施形態の電源回路に用いられるコンバータトランスの断面図を示す図である。 第1実施形態の電源回路の各部の動作波形を示す図である。 第1実施形態の電源回路の各部の動作波形を示す図である。 第1実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、オン期間、オフ期間、電力変換効率を示す図である。 第1実施形態の変形例を示す回路図である。 第1実施形態の変形例としての2次側回路を示す回路図である。 第2実施形態のスイッチング電源回路の構成を示す図である。 第2実施形態の電源回路の各部の動作波形を示す図である。 第2実施形態の電源回路の各部の動作波形を示す図である。 第2実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、オン期間、オフ期間、電力変換効率を示す図である。 第2実施形態の変形例を示す回路図である。 第2実施形態の変形例としての2次側回路を示す回路図である。 第3実施形態のスイッチング電源回路の構成を示す図である。 第3実施形態の電源回路の各部の動作波形を示す図である。 第3実施形態の電源回路の各部の動作波形を示す図である。 第3実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、オン期間、オフ期間、電力変換効率、力率を示す図である。 第3実施形態の変形例を示す回路図である。 第3実施形態の変形例を示す回路図である。 第4実施形態のスイッチング電源回路の構成を示す図である。 第4実施形態の電源回路の各部の動作波形を示す図である。 第4実施形態の電源回路の各部の動作波形を示す図である。 第4実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、オン期間、オフ期間、電力変換効率、力率を示す図である。 第4実施形態の変形例を示す回路図である。 第4実施形態の変形例を示す回路図である。 背景技術のチュークコンバータを示す図である。 背景技術の昇圧コンバータを示す図である。 背景技術の降圧コンバータを示す図である。 背景技術のチュークコンバータの等価回路を示す図である。 背景技術のチュークコンバータの等価回路を示す図である。 背景技術のチュークコンバータの等価回路を示す図である。 背景技術のチュークコンバータの等価回路を示す図である。 背景技術のスイッチング電源回路のスイッチング周期における1次側の電流を示す図である。 背景技術のスイッチング電源回路の2次側の電流を示す図である。 背景技術のスイッチング電源回路の構成を示す図である。 背景技術のスイッチング電源回路の各部の動作波形を示す図である。 背景技術のスイッチング電源回路の構成を示す図である。 背景技術のスイッチング電源回路の各部の動作波形を示す図である。 背景技術のスイッチング電源回路の構成を示す図である。 背景技術のスイッチング電源回路の各部の動作波形を示す図である。
符号の説明
1 制御回路、 2 発振・ドライブ回路、 AC 交流電源、 B ボビン、 C1 1次側電圧共振コンデンサ、 C11、Co11 コンデンサ、 C2 1次側直列共振コンデンサ、 C21、C22 コンデンサ、 C3 2次側電圧共振コンデンサ、 C4、C4’、 2次側電流共振コンデンサ、 Ci 1次側平滑コンデンサ、 CL フィルタコンデンサ、 CMC コモンモードチョークコイル、 CN コンデンサ、 Co、Co1、Co2 2次側平滑コンデンサ、 CR1、CR2 コア、 D、Do、Do1、Do11、Do12、Do13、Do2 高速ダイオード、 DD1、DD2 ボディダイオード、Di 1次側整流素子、 Ei 電圧(電源)、 Eo 2次側直流出力電圧、 Eo1、Eo2 電圧、 k 結合係数、 L1、L2 リーケージインダクタ、 L11、L12、L13、Lo1、Lo2、Lo3、Lp1 インダクタ、 N1 1次巻線、 N2 2次巻線、 N3 3次巻線、 PCC チョークコイル、 PIT コンバータトランス、 Q1、Q11、Q12、Q13、Q2 スイッチング素子

Claims (4)

  1. 直流電力を入力して交流電力を発生する1次側回路と、
    前記交流電力を2次側回路に伝送するため、センタータップで相互に接続される第1の1次巻線および第2の1次巻線と、2次巻線と、がコアに巻装され、前記第1の1次巻線および前記第2の1次巻線と前記2次巻線とが磁気的に疎結合とされて形成されるコンバータトランスと、
    前記2次側回路から負荷に供給される2次側直流出力電圧が定電圧となるように1次側回路を制御する定電圧制御手段と、を備えるスイッチング電源回路であって、
    前記1次側回路は、
    前記定電圧制御手段によってスイッチング周波数が制御される前記第1の1次巻線に接続される第1のスイッチング素子および前記第2の1次巻線に接続される第2のスイッチング素子と、
    前記第1の1次巻線に生じる漏洩インダクタンス成分と前記第1のスイッチング素子に並列接続される第1の1次側電圧共振コンデンサのキャパシタンスとで、第1の1次側電圧共振周波数が支配されるようにして形成される第1の1次側電圧共振回路と、
    前記第2の1次巻線に生じる漏洩インダクタンス成分と前記第2のスイッチング素子に並列接続される第2の1次側電圧共振コンデンサのキャパシタンスとで、前記第1の1次側電圧共振周波数と略等しい周波数とされる第2の1次側電圧共振周波数が支配されるようにして形成される第2の1次側電圧共振回路と、を具備し、
    前記2次側回路は、
    前記コンバータトランスの2次巻線に生じる漏洩インダクタンス成分と、前記2次巻線に直接または交流的に並列接続される2次側電圧共振コンデンサのキャパシタンスとで2次側電圧共振周波数が支配されるようにして形成される2次側電圧共振回路と、
    前記コンバータトランスの2次巻線に生じる漏洩インダクタンス成分と、前記2次巻線に直接または交流的に直列接続される2次側電流共振コンデンサのキャパシタンスとで2次側電流共振周波数が支配されるようにして形成される2次側電流共振回路と、
    前記2次巻線に得られる交流電力を整流する2次側直流出力電圧生成手段と、を具備し、
    前記2次側直流出力電圧生成手段は、
    前記2次側電流共振コンデンサと前記2次巻線との直列接続回路に並列に接続されるダイオードと、前記ダイオードに一端が接続されるインダクタと、前記インダクタの他端に接続される2次側平滑コンデンサと、を有して、前記2次巻線に生ずる電圧を降圧するように形成されることを特徴とするスイッチング電源回路。
  2. 前記コンバータトランスは、センタータップによって各々の巻線が接続される第1の2次巻線と第2の2次巻線とを有して形成され、
    前記2次側電圧共振コンデンサは、前記第1の2次巻線および前記第2の2次巻線の巻端の両端に直接または交流的に並列に接続され、
    前記2次側電流共振回路は、
    前記第1の2次巻線に直列に接続される第1の2次側電流共振コンデンサとで形成される第1の2次側電流共振回路と、前記第2の2次巻線に直列に接続される第2の2次側電流共振コンデンサとで形成される第2の2次側電流共振回路と、を有して構成され、
    前記2次側直流出力電圧生成手段は、
    前記第1の2次側電流共振コンデンサと前記第1の2次巻線との直列接続回路に並列に接続される第1のダイオードと、前記第1のダイオードに一端が接続される第1のインダクタと、前記第1のインダクタの他端に接続される前記2次側平滑コンデンサと、
    前記第2の2次側電流共振コンデンサと前記第2の2次巻線との直列接続回路に並列に接続される第2のダイオードと、前記第2のダイオードに一端が接続される第2のインダクタと、前記第2のインダクタの他端に接続される前記2次側平滑コンデンサと、を有して、前記2次巻線に生ずる電圧を降圧するように形成されることを特徴とする請求項1に記載のスイッチング電源回路。
  3. 前記2次側電圧共振コンデンサは、前記2次巻線に接続された前記2次側電流共振コンデンサを介して前記2次巻線と交流的に並列接続されることを特徴とする請求項1に記載のスイッチング電源回路。
  4. さらに、前記1次側には、
    商用周波数の交流電力を整流する1次整流素子と、
    前記1次側整流素子と前記センタータップとの間に介在する力率改善回路と、を具備する請求項1に記載のスイッチング電源回路。
JP2007178077A 2007-07-06 2007-07-06 スイッチング電源回路 Pending JP2009017714A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007178077A JP2009017714A (ja) 2007-07-06 2007-07-06 スイッチング電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007178077A JP2009017714A (ja) 2007-07-06 2007-07-06 スイッチング電源回路

Publications (1)

Publication Number Publication Date
JP2009017714A true JP2009017714A (ja) 2009-01-22

Family

ID=40357927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007178077A Pending JP2009017714A (ja) 2007-07-06 2007-07-06 スイッチング電源回路

Country Status (1)

Country Link
JP (1) JP2009017714A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012526241A (ja) * 2009-05-08 2012-10-25 フェデラル−モーグル・イグニション・カンパニー 自己同調電力増幅器を用いたコロナ点火
JP2013062936A (ja) * 2011-09-13 2013-04-04 Denso Corp 絶縁型コンバータ
US9413314B2 (en) 2009-05-08 2016-08-09 Federal-Mogul Ignition Company Corona ignition with self-tuning power amplifier
WO2017183518A1 (ja) * 2016-04-21 2017-10-26 三菱電機株式会社 絶縁型昇圧コンバータ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012526241A (ja) * 2009-05-08 2012-10-25 フェデラル−モーグル・イグニション・カンパニー 自己同調電力増幅器を用いたコロナ点火
US9413314B2 (en) 2009-05-08 2016-08-09 Federal-Mogul Ignition Company Corona ignition with self-tuning power amplifier
JP2013062936A (ja) * 2011-09-13 2013-04-04 Denso Corp 絶縁型コンバータ
WO2017183518A1 (ja) * 2016-04-21 2017-10-26 三菱電機株式会社 絶縁型昇圧コンバータ

Similar Documents

Publication Publication Date Title
JP4525617B2 (ja) スイッチング電源回路
JP2005151796A (ja) スイッチング電源回路
JP4232845B1 (ja) 直流変換装置
KR20070038921A (ko) 스위칭 전원 회로
US20080025052A1 (en) Switching power supply circuit
JP3659240B2 (ja) スイッチング電源回路
JP2009017714A (ja) スイッチング電源回路
JP2008172894A (ja) スイッチング電源回路
JP2008245365A (ja) スイッチング電源回路
JP2008043122A (ja) スイッチング電源回路
JP2007049864A (ja) スイッチング電源回路
JP2007074781A (ja) スイッチング電源回路
JP2007166806A (ja) スイッチング電源回路
JP2007189780A (ja) スイッチング電源回路
JP2008043008A (ja) スイッチング電源回路
JP2008193878A (ja) スイッチング電源回路
JP4240606B2 (ja) 電圧共振形スイッチング電源回路
JP2008199839A (ja) スイッチング電源回路
JP2007053823A (ja) スイッチング電源回路
JP2008043152A (ja) スイッチング電源回路
JP2008043060A (ja) スイッチング電源回路
JP2007318934A (ja) スイッチング電源回路
JP2007166826A (ja) スイッチング電源回路
JP4264625B2 (ja) スイッチング電源回路
JP2007143263A (ja) スイッチング電源回路