DE19808637A1

DE19808637A1 - Gleichspannungs-/Gleichspannungswandler mit einem Transformator und einer Drossel

Info

Publication number: DE19808637A1
Application number: DE19808637A
Authority: DE
Inventors: Claus Schmiederer; Robert Kern
Original assignee: Robert Bosch GmbH
Current assignee: Marelli Automotive Lighting Reutlingen Germany GmbH
Priority date: 1998-02-28
Filing date: 1998-02-28
Publication date: 1999-09-09
Also published as: JP2002505570A; EP1057246A1; US6323627B1; WO1999044278A1

Description

Stand der Technik

Die Erfindung geht aus von einem Gleichspannungs-/Gleich spannungswandler mit einem Transformator und einer Drossel sowie einem steuerbaren Schalter zum Ein- und Ausschalten der versorgenden Gleichspannung, gemäß der im Oberbegriff des Anspruchs 1 definierten Gattung.

Zur Versorgung von Verbrauchern werden Gleichspannungs-/Gleich spannungswandler in verschiedener Bauart zu vielen Zwecken eingesetzt. So zum Beispiel auch für die Versorgung von Gasentladungslampen, insbesondere von in Kraftfahrzeugen verwendeten Hochdruck-Gasentladungslampen.

So sind beispielsweise allgemein Sperrwandler, Flußwandler und CuK-Wandler bekannt. Weiterhin sind Quasiresonanzwandler bekannt aus Quasi-Resonant Converters - Topologies and Characteristics, Verfasser: Kwang-Hwa Liu, Ramesh Oruganti, Fred Lee; IEEE Transactions on Power Electronics, Vol. PE-2. No. 1 January 1987.

Vorliegende Erfindung verfolgt den Zweck, einen Gleichspannungs-/Gleich spannungswandler so auszugestalten, daß er mit Vorteil angewendet werden kann. Die Aufgabe der Erfindung besteht demgemäß im wesentlichen darin, daß durch schaltungstechnische Maßnahmen ein Spannungswandler mit hohem Wirkungsgrad bei möglichst geringen Kosten zur Verfügung gestellt wird.

Vorteile der Erfindung

Der erfindungsgemäße Gleichspannungs-/Gleichspannungswandler mit den kennzeichnenden Merkmalen des Anspruchs 1, hat gegenüber dem bekannten Stand der Technik den entscheidenden Vorteil, daß eine erhebliche Reduzierung der Schaltverluste bei sehr geringem schaltungstechnischem Aufwand erzielt wird. Ein weiterer besonderer Vorteil ergibt sich dabei in verminderter EMV (Elektro magnetische Verschmutzung) und den damit einhergehenden Erscheinungen und Gegenmaßnahmen.

Gemäß der Erfindung ist prinzipiell bei dem Gleichspannungs-/Gleich spannungswandler, der als Drosselwandler gestaltet ist, vorgesehen, daß an der Verbindungsanzapfung zwischen Primär- und Sekundärwicklung der mit einem bestimmten Übersetzungsverhältnis transformatorisch gekoppelten Drossel die Schaltstrecke eines Schalttransistors gegen Bezugspotential gelegt ist, in Reihe mit der Sekundärwicklung der Drossel die Anoden-Kathoden-Strecke einer Diode und ein Ausgangskondensator gegen Bezugspotential angeordnet ist, wobei über dem Ausgangskondensator die Ausgangsspannung für eine Last ansteht, die Eingangsgleichspannung über eine Induktivität der Primärwicklung der Drossel zugeführt wird, und parallel zur Schaltstrecke des Schalttransistors eine Kapazität angeordnet ist, wobei durch die Induktivität und die Kapazität ein in der Ein- und Ausschaltphase des Schalttransistors wirksamer Serienresonanzkreis geschaffen ist.

Durch die in den weiteren Ansprüchen niedergelegten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Anspruch 1 angegebenen Spannungswandlers ermöglicht.

Gemäß einer besonders vorteilhaften Ausführungsform des erfindungsgemäßen Spannungswandlers wird der Schalttransistor dann leitend geschaltet, wenn die an seiner Durchlaßstrecke anliegende Spannung in etwa auf dem Wert Null ist. In weiterer zweckmäßiger Ausgestaltung ist eine Schaltung vorgesehen, welche die an der Durchlaßstrecke des Schalttransistors anliegende Spannung erfaßt und deren Nulldurchgänge detektiert. Durch diese Maßnahmen werden sowohl Durchlaß- als auch Schaltverluste des Schalttransistors erheblich vermindert.

In zweckmäßiger Weiterbildung dieser vorteilhaften Ausführungsform der Erfindung, ist als Schalttransistor ein MOS-FET-Transistor vorgesehen.

Gemäß einer weiteren besonders vorteilhaften Ausführungsform des erfindungsgemäßen Spannungswandlers, der zur weiteren Kostenreduzierung beiträgt, ist die der Primärwicklung vorgeschaltete Induktivität als diskrete Induktivität oder bei geeigneter Wahl des Kopplungsfaktors durch die Streuinduktivität der Drossel realisierbar.

Gemäß einer besonderen weiteren sehr zweckmäßigen Ausgestaltung der Erfindung ist die Kapazität parallel zur Schaltstrecke des Schalttransistors durch einen diskreten Kondensator oder durch die parasitäre Ausgangskapazität des Bauteils oder durch eine Kombination beider Realisierungsmöglichkeiten realisierbar.

In weiterer vorteilhafter Ausgestaltung der Erfindung erfolgt bei den Ausführungsformen, bei denen ein MOS-FET-Transistor vorgesehen ist, die Ansteuerung des MOS-FET-Transistors am Gate mit einer Gateresonanzansteuerung.

Gemäß der Erfindung wird weiterhin eine Gateresonanzansteuerung zur Verfügung gestellt, insbesondere für die Ansteuerung eines Gleichspannungs-/Gleichspannungswandler wie er durch die erfindungsgemäßen Maßnahmen charakterisiert ist, die dadurch gekennzeichnet ist, daß die Gateresonanzansteuerung eine Gatedrossel vor dem Gate eines MOS-FET-Transistors, welcher die Eingangsgleichspannung schaltet, enthält, wobei die Gatedrossel zum einen über die Kathoden-Anoden-Strecke einer ersten Diode und einen ersten Transistorschalter mit einer Steuerspannungsquelle und welche zum anderen über die Anoden-Kathoden-Strecke einer zweiten Diode und einen zweiten Transistorschalter mit Bezugspotential verbindbar ist, wobei als Kapazitäten für die Resonanzschaltung die parasitäre Gate-Drain-Kapazität bzw. die parasitäre Gate-Source-Kapazität verwendet sind, und der Takt der Ein- und Ausschaltung der beiden Transistorschalter so gewählt ist, daß sich die Gatespannung in gewünschter Weise aufschaukelt. In zweckmäßiger Ausgestaltung dieser Gateresonanzansteuerung werden als Transistorschalter bipolare Transistoren verwendet.

Zeichnung

Die Erfindung ist anhand von in der Zeichnung dargestellten Ausführungsbeispielen in der nachfolgenden Beschreibung näher erläutert. Es zeigen

Fig. 1 schematisch in einem Blockschaltbild die Schaltung des erfindungsgemäß gestalteten Gleichspannungs-/Gleich spannungswandlers;

Fig. 2 ein Diagramm mit dem Zeitablauf verschiedener Signale bei einem herkömmlichen Spannungswandler;

Fig. 3 ein Diagramm mit dem Zeitablauf verschiedener Signale in der erfindungsgemäßen Schaltung, zum Vergleich mit den entsprechenden Signalen wie in Fig. 2;

Fig. 4 schematisch das Prinzipschaltbild der erfindungsgemäß gestalteten Gateresonanzansteuerung;

Fig. 5 ein Zeitdiagramm verschiedener Signale, die bei den Schaltvorgängen der Gateresonanzansteuerung auftreten und

Fig. 6 schematisch in einem Blockschaltbild die Schaltung des erfindungsgemäß gestalteten Gleichspannungs-/Gleich spannungswandlers zusammen mit der erfindungsgemäß gestalteten Gateresonanzansteuerung.

Beschreibung der Ausführungsbeispiele

In Fig. 1 ist schematisch in einem Blockschaltbild die Schaltung des erfindungsgemäß gestalteten Gleichspannungs-/Gleich spannungswandlers dargestellt, der anschließend vereinfacht als Spannungswandler bezeichnet wird. Eine Quelle 1 mit der Spannung U_B ist in Reihenschaltung einer Induktivität L1 und der Primärwicklung L2P einer transformatorisch mit dem Übersetzungsverhältnis ü gekoppelten Drossel 2 mit der Schaltstrecke eines Transistors S1, als der vorzugsweise ein MOS-FET-Transistor verwendet wird, verbunden. Am Verbindungspunkt der Schaltstrecke des Transistors S1 mit der Primärwicklung L2P ist über eine Sekundärwicklung L2S der Drossel 2 und die Anoden- Kathoden-Strecke einer Diode D1 ein Ausgangskondensator C2 angeschlossen. An diesem Ausgangskondensator C2 liegt die Ausgangsspannung U_A an, die, verbunden mit einem Strom I_A, auch an einem parallel zum Kondensator C2 angeschlossenen Lastwiderstand R_L anliegt. Parallel zur Schaltstrecke des Schalttransistors S1 ist ein Kondensator C1 angeordnet. Der Schalttransistor S1 wird an seinem Gate von einer Hilfsspannungsquelle 3 mit der Spannung U_H angesteuert und geschaltet.

Der als Drosselwandler aufgebaute Spannungswandler setzt sich als solcher somit aus dem Schalttransistor S1, der mit dem Übersetzungsverhältnis ü transformatorisch gekoppelten Drossel 2, der Diode D1 und dem Ausgangskondensator C2 zusammen.

In der Phase, in der der Schalttransistor S1 leitend ist, wird in die primäre Drosselinduktivität L2P magnetische Energie eingespeichert, in der Sperrphase des Schalttransistors S1 wird die so gespeicherte Energie an den Lastkreis, d. h. den Kondensator C2 und den Lastwiderstand RL abgegeben. Der Strom in den Lastkreis kommutiert über die Diode D1. Das Übersetzungsverhältnis ü der Drossel 2 wird durch das Verhältnis L2P + L2S zu L2P bestimmt.

In Fig. 2 ist in einem Diagramm der Zeitablauf verschiedener Signale bei einem herkömmlichen Spannungswandler dargestellt. Im oberen Diagramm ist über der Zeit t der Eingangsstrom I_B aufgetragen mit einer Phase S11, in welcher der Schalttransistor S1 in Fig. 1 leitend, d. h. eingeschaltet ist, und mit einer Phase S10, in welcher der Schalttransistor S1 in Fig. 1 sperrend ist. Der Strom I_B steigt vom Wert Null bis zu einem Maximalwert beim Schaltzeitpunkt, fällt während der Schalt- und Verlustzeit t_V steil und danach flacher bis zum Wert Null ab.

Im mittleren Diagramm ist über der Zeit t die Spannung U_S1 aufgetragen mit einer niedrigen Durchlaßspannung in der Phase S11, in welcher der Schalttransistor S1 in Fig. 1 leitend ist und mit einer hohen Spannung in der Phase S10, in welcher der Schalttransistor S1 sperrend, d. h. ausgeschaltet ist. Der jeweilige Spannungsübergang im Schaltzeitpunkt ist sehr steil, fast rechteckförmig.

Im unteren Diagramm ist über der Zeit t die Verlustleistung P_V aufgetragen. Vor dem Schaltzeitpunkt gibt es entsprechend dem ansteigenden Stromwert und der gleichbleibend niedrigen Durchlaßspannung einen leicht ansteigenden Durchlaßverlust PVDS1, ab dem Schaltzeitpunkt steigt der während der Schaltzeit t_V auftretende Verlust PVSS1 entsprechend der stark ansteigenden Spannung US1 stark an. Dies ist mit der in Fig. 2 gut erkennbaren Spitze dargestellt.

Wie demnach aus der Darstellung in Fig. 2 erkennbar ist, nimmt die Verlustleitung P_V im Schalttransistor S1 beim Übergang vom leitenden in den sperrenden Zustand sehr große Werte an. Der erreichbare Wirkungsgrad dieses herkömmlichen Spannungswandlers wird im wesentlichen von diesen Ausschaltverlusten bestimmt.

Erfindungsgemäß ist, wie in der Schaltung entsprechend Fig. 1 dargestellt, die Induktivität L1 und die Kapazität C1 eingefügt. Dadurch wird die herkömmliche Struktur des Spannungswandlers um einen Reihenresonanzkreis erweitert, der in der Ausschalt- und Sperrphase des Schalttransistors S1 wirksam ist. Auf diese Weise wird eine quasiresonante Wandlerstruktur zur Verfügung gestellt.

In Fig. 3 sind in Zeitdiagrammen verschiedene Signale in der erfindungsgemäßen Schaltung dargestellt, und zwar zum Vergleich mit den entsprechenden Signalen wie in Fig. 2. Es ist der Verlauf von Eingangsstrom I_B, Spannung U_S1 am Schalttransistor S1 und Verlustleistung P_V am quasiresonanten Drosselwandler gezeigt.

Im oberen Diagramm ist über der Zeit t der Eingangsstrom I_B aufgetragen mit einer Phase S11, in welcher der Schalttransistor S1 in Fig. 1 leitend, d. h. eingeschaltet ist, und mit einer Phase S10, in welcher der Schalttransistor S1 in Fig. 1 sperrend ist. Der Strom I_B steigt vom Wert Null bis zu einem Maximalwert beim Schaltzeitpunkt, fällt während der Schalt- und Verlustzeit t_V steil und danach flacher bis zum Wert Null ab.

Im mittleren Diagramm ist über der Zeit t die Spannung U_S1 aufgetragen mit einer niedrigen Durchlaßspannung in der Phase S11, in welcher der Schalttransistor S1 in Fig. 1 leitend ist und mit einer sinusförmig ansteigenden und auf Null abfallenden Spannung in der Phase S10, in welcher der Schalttransistor S1 sperrend, d. h. ausgeschaltet ist. Der jeweilige Spannungsübergang im Schaltzeitpunkt ist verglichen mit einem fast rechteckförmigen in Fig. 2 durch die Sinusform recht flach.

Im unteren Diagramm ist über der Zeit t die Verlustleistung P_V aufgetragen. Vor dem Schaltzeitpunkt gibt es entsprechend dem ansteigenden Stromwert und der gleichbleibend niedrigen Durchlaßspannung einen leicht ansteigenden Durchlaßverlust PVDS1, ab dem Schaltzeitpunkt fällt der während der Schaltzeit t_V auftretende Verlust PVSS1 entsprechend des stärker fallenden Wertes des Stroms I_B als des weniger stark steigenden Wertes der Spannung US1 erfreulich schnell auf den Wert Null ab. Dies ist mit dem in Fig. 3 gut erkennbaren abfallenden Ast dargestellt.

Nachfolgend werden die in der Schaltung gemäß Fig. 1 ablaufenden Schaltvorgänge erläutert, die auch anhand der in Fig. 3 dargestellten Signalverläufe nachvollziehbar sind. Es sei angenommen, daß der Schalttransistor S1 leitend ist. Er führt dann den Strom I_B, der auch als Magnetisierungsstrom bezeichnet werden kann. Dieser wird durch die Induktivitäten L1 und L2p sowie die Eingangsspannung U_B bestimmt. Wird der Schalttransistor S1 abgeschaltet, kommutiert der Strom in die zu der Schaltstrecke des Schalttransistors S1 parallel angeordnete Kapazität C1. Der Strom durch den Schalttransistor wird sehr schnell zu Null. Die Kapazität C1 und die Induktivität (L1 + L2p) bilden zusammen einen Reihenschwingkreis, der mit dem positiven Pol der Eingansspannung U_B und dem Massepotential verbunden ist. Die Spannung über dem Schalttransistor S1 steigt dadurch sinusförmig an. Die aus dem Transistorstrom und der Spannung über dem Schalttransistor resultierende Größe der Abschaltverlustleistung P_V wird folglich um ein Vielfaches geringer aus beim herkömmlichen Gleichspannungs-/Gleich spannungswandler, wie dies ein Vergleich der Darstellungen in Fig. 2 und Fig. 3 zeigt. Die in der Kapazität C1 im Abschaltmoment gespeicherte Energie pendelt in Form einer gedämpften Schwingung zwischen den Resonanzelementen. Es erfolgt eine Rückspeisung in die Spannungsquelle 1, beispielsweise eine Batterie. Sobald die Spannung an der Anode der Diode D1 größer als die Ausgangsspannung U_A wird, wird die Diode D1 leitend. Die in der Leitendphase S11 des Schalttransistors S1 in der Induktivität L2p eingespeicherte Energie wird in den Lastkreis eingespeist. Die noch in dem Reihenschwingkreis vorhandene Restenergie kommutiert ebenfalls über die Diode D1 in die Last. Um die Einschaltverluste am Schalttransistor S1 zu minimieren, erfolgt entsprechend einer besonderen Ausführungsform der Erfindung das Einschalten des Schalttransistors S1 dann, wenn die Spannung über ihm Null Volt ist. Hierzu ist eine Schaltungseinheit vorgesehen, welche die Spannung über dem Schalttransistor S1 erfaßt und die Nulldurchgänge detektiert. Diese besondere Schaltungseinheit ist in den Figuren nicht dargestellt.

Zu den Elementen des Reihenresonanzkreises ist folgendes zu sagen. Die Resonanzinduktivität L1 kann als diskrete Spule in der Schaltung vorgesehen sein. Durch geeignete Wahl des Kopplungsfaktors der Drossel 2 kann die Induktivität L1 jedoch auch durch die Streuinduktivität der Drossel 2 realisiert und in den Spannungswandler eingebracht werden. Dies ist eine Einsparung eines separaten Bauteils.

Die Resonanzkapazität C1 kann bei Verwendung eines MOS-FET-Tran sistors als Schalttransistor S1 durch die parasitäre Ausgangskapazität des Bauteils realisiert werden. Da diese Ausgangskapazität jedoch in Abhängigkeit von der Spannung über dem Transistor stark streut, ist es dann, wenn erforderlich, zweckmäßig, eine diskrete Kapazität parallel zur Ausgangskapazität anzuordnen. Durch den diskreten Kondensator wird der Toleranzbereich der Kapazität enger gefaßt.

Bedingt durch das erfindungsgemäß erreicht "weiche" Ein- und Ausschalten des Schalttransistors S1 reduzieren sich die beim "harten" Schalten immer auftretenden, leitungsgebundenen und über die Luft abgestrahlten Störgrößen auf ein Minimum. Dadurch sind zur Beseitigung oder Milderung für diese sogenannte elektro magnetische Verschmutzung (EMV) notwendige Bauteile und Maßnahmen in wesentlich geringerem Umfang erforderlich, was zu erheblicher Verbesserung hinsichtlich Qualität und Kosten beiträgt.

Bei Verwendung eines MOS-FET-Transistors als Schalttransistor S1 erfolgt entsprechend einer vorteilhaften Ausführungsform der Erfindung die Ansteuerung des Transistors am Gate mit einer Gateresonanzansteuerung.

In Fig. 4 ist schematisch das Prinzipschaltbild einer erfindungsgemäß gestalteten Gateresonanzansteuerung dargestellt. Die Gateresonanzansteuerung enthält eine Gatedrossel L3 vor dem Gate G eines MOS-FET-Transistors S14, welcher die Eingangsgleichspannung U_B einer Spannungsquelle 41 schaltet. Die Gatedrossel L3 ist zum einen über die Kathoden-Anoden-Strecke einer ersten Diode D2 und einen ersten Transistorschalter S2 mit dem Pluspol einer Steuerspannungsquelle 34, und zum anderen über die Anoden-Kathoden-Strecke einer zweiten Diode D3 und einen zweiten Transistorschalter S3 mit Bezugspotential verbunden. Als Kapazitäten für die Resonanzschaltung sind die parasitäre Gate- Drain-Kapazität C_GD beziehungsweise die parasitäre Gate-Source- Kapazität C_GS verwendet, die in der Darstellung der Fig. 4 gestrichelt gezeigt sind. Der Takt der Ein- und Ausschaltung der beiden Transistorschalter S2 und S3 ist so gewählt, daß sich die Gatespannung in gewünschter Weise aufschaukelt. Die Drain D des Schalttransistors S14 ist über einen Widerstand R1 mit dem Pluspol der Spannungsquelle 41 und die Source S des Schalttransistors S14 ist direkt mit dem Bezugspotential bzw. dem Minuspol der Spannungsquelle 41 verbunden.

In Fig. 4 ist ein Zeitdiagramm verschiedener Signale, die bei den Schaltvorgängen der Gateresonanzansteuerung gemäß Fig. 4 auftreten, dargestellt. So sind in den beiden oberen Diagrammen a) und b) die mit 1 bezeichneten Einschalt- und die mit 0 bezeichneten Ausschaltphasen der beiden Transistorschalter S2 und S3 über der Zeit t dargestellt, wobei diese Phasen um 90°el versetzt sind. Im dritten Diagramm c) ist über der Zeit t die Gatespannung U_G aufgetragen, die sich aus der Hilfsspannung U_H heraus aufschaukelt. Im unteren, vierten Diagramm d) ist der Gatestrom I_G über der Zeit t aufgetragen.

Bei der nachfolgenden Erklärung der Wirkungsweise und der Funktion der Gateresonanzanschaltung ist aus Einfachheitsgründen die sogenannte Miller-Kapazität, die parasitäre Kapazität C_GD zwischen Gute und Drain vernachlässigt.

Soll der Schalttransistor S1 eingeschaltet werden, so wird kurzzeitig der erste Transistorschalter S2 geschlossen, d. h. entsprechend Fig. 5a) von 0 auf 1 eingeschaltet. Die Hilfs- oder Treiberspannung U_H gelangt über die Diode D2 an die Gatedrossel L3, die jetzt zusammen mit der Kapazität G_GS einen Schwingkreis bildet. War die Spannung am Gate G in diesem Augenblick Null Volt, so bildet sich nun eine halbe Sinusschwingung aus, bei der die Gatespannung U_G im Idealfall auf die doppelte Hilfsspannung U_H ansteigt. In dem Moment, in welchem das Spannungsmaximum erreicht ist und die Gatespannung eigentlich zurückschwingen würde, wird die Diode D2 sperrend und vermeidet dadurch das Abfallen der Gatespannung U_G. Die aufgeladene Gatespannung U_G bleibt also erhalten. Jetzt kann auch der Transistorschalter S2 geöffnet werden, d. h. entsprechend Fig. 5a) von 1 auf 0 ausgeschaltet werden. Dies hat bei der bevorzugten Ausführungsform bei Verwendung von bipolaren Transistoren als Transistorschalter S2 und S3 den Vorteil, daß die Ladungsträger jetzt schon ausgeräumt werden können und dadurch später den Ausschaltvorgang nicht behindern.

Soll der Schalttransistor S1 ausgeschaltet werden, wird der zweite Transistorschalter S3 kurzzeitig geschlossen, d. h. entsprechend Fig. 5b) von 0 auf 1 eingeschaltet. An die Kathode der Diode D3 wird dadurch der Minuspol bzw. Masse angelegt. Es bildet sich wieder der Schwingkreis aus, der jetzt von der vorherigen Gatespannung U_G aus in negative Spannung schwingt, wie in Fig. 5c) gezeigt. Beim Erreichen des Spannungsminimums wird das Rückfallen der Ladung wiederum verhindert und zwar durch die Diode D3, die jetzt sperrend wird. Die aufgebaute negative Spannung bleibt erhalten. So wie vorstehend Transistorschalter S2, kann jetzt Transistorschalter S3 wieder geöffnet werden, was die gleichen Vorteile, wie oben beschrieben, bringt.

Soll der Schalttransistor S1 wieder eingeschaltet werden, so wird kurzzeitig des Transistorschalter S2 geschlossen. Die Hilfsspannung U_H gelangt über die Diode D2 an die Gatedrossel L3. Wieder bildet L3 zusammen mit C_GS einen Schwingkreis. Da die Spannung am Gate G zu diesem Zeitpunkt bereits eine negative Vorspannung hat, schwingt die Gatespannung U_G auf einen höheren Wert hoch als zuvor. Über mehrere Perioden bildet sich eine immer höhere Gatespannung U_G aus, die lediglich durch parasitäre Verluste begrenzt wird.

Durch die erzielt beabsichtigte und beschriebene Aufschaukelung der Gatespannung U_G ist es in vorteilhafter Weise möglich, einen FET-Transistor als Schalttransistor S1 einzusetzen, dessen Schwellspannung in der Nähe oder sogar oberhalb der Hilfs- oder Treiberspannung U_H liegt. Ein typischer Anwendungsfall sieht den Einsatz eines FET-Transistors mit 7V Schwellspannung bei einer Hilfs- oder Treiberspannung U_H von 5V vor. Ein weiterer Vorteil ergibt sich durch den gegenüber konventioneller Ansteuerung schnelleren Schaltvorgang. Denn für die Schaltgeschwindigkeit, und damit auch die Schaltverluste, ist der Gatestrom I_G zu dem Zeitpunkt ausschlaggebend, zu dem am Gate G gerade die Schwellspannung anliegt. Setzt man voraus, daß die Transistorschalter S2, S3 einen bestimmten Maximalstrom führen dürfen, so ergibt sich:

- bei konventioneller Ansteuerung ein Stromverlauf, der sofort zu Beginn der Schaltphase des Transistorschalters S2 seinen Maximalwert annimmt und dann exponentialförmig zu Null läuft. Die Schwellspannung wird zu einem Zeitpunkt erreicht, zu dem der Gatestrom I_G nur noch einen Bruchteil des Maximalwertes beträgt, typischerweise etwa 50%;
- bei der Gateresonanzansteuerung gemäß der Erfindung ein Stromverlauf, der einen Sinusbuckel beschreibt. Bei dieser Schaltung erreicht die Gatespannung U_H ihren Schwellwert gerade dort, wo der Gatestrom I_G am höchsten ist. Dies zeigt der Verlauf in Fig. 5d).

Ein weiterer Vorteil aus der erfindungsgemäßen Gateresonanzansteuerung ergibt sich durch die Stromquellencharakteristik der Gatedrossel L3. Dies sei anhand der Abschaltfalles erklärt: Beim Ausschalten des Schalttransistors S1 wird in sehr kurzer Zeit der gesamte Laststrom von der Source abgeschaltet. Die in der Source-Strecke vorhandenen parasitären Induktivitäten, z. B. vom Bonddraht und dem Layout, induzieren durch diesen hohen Stromsprung eine entsprechend hohe Induktionsspannung. Würde die Ansteuerschaltung Spannungscharakteristik haben, wie es bei konventionellen Ansteuerungen der Fall ist, so würde sich auf dem Halbleiterchip die induzierte Spannung auf die außen liegende Gate-Source- Spannung addieren und dadurch den FET-Transistor ansteuern. Dies würde dann letztendlich zu einer Verlangsamung der Abschaltflanke und dadurch zu mehr Verlustleistung führen. Da sich hier aber erfindungsgemäß eine stromgeladene Induktivität in der Gateleitung befindet, wirkt sich dieser Effekt nicht aus. Diese Induktivität setzt sich wiederum ihrer Stromänderung entgegen und induziert dabei eine entsprechende Spannung, welche die in der Sourceleitung induzierte Spannung kompensiert.

Nun soll noch der Einfluß der Miller-Kapazität C_GD erörtert werden. Diese Kapazität behindert den Schwingvorgang, da sie gegenkoppelnde Wirkung hat. In dem Augenblick, in dem im Schwingvorgang die Gatespannung U_G die Schwellspannung des Schalttransistors S1 erreicht, sinkt dessen Drainspannung vom vorherigen Wert auf Null herunter, denn er wird ja schließlich eingeschaltet. Diese negative Spannungsflanke wird über die Miller-Kapazität C_GD auf das Gate G gekoppelt und wirkt in diesem Zeitraum der Aufladung des Gates G entgegen. Wenn das Produkt aus der zuvor angelegten Drainsperrspannung und der Miller-Kapazität C_GD einen bestimmten Grenzwert überschreitet, dann wird die Gegenwirkung so groß, daß das Aufschaukeln der Gatespannung U_G zu immer größeren Werten nicht mehr funktioniert.

Anzumerken ist hier, daß bei den heute erhältlichen MOS-FET-Tran siatoren dieses vorstehend genannte Produkt in der Nähe des Grenzwertes liegt. Dadurch kann unter Gesichtspunkten der parameterrobusten Dimensionierung die eigentlich zulässige Sperrspannung des MOS-FET-Transiators bei dieser Schaltungsart nicht ausgenutzt werden. Abhilfe in diesem Fall schafft die anschließend beschriebene erfindungsgemäße Ausführungsform.

In Fig. 6 ist schematisch in einem Blockschaltbild die Schaltung des erfindungsgemäß gestalteten quasiresonanten, vorzugsweise im Nullpunkt der Spannung schaltenden Gleichspannungs-/Gleich spannungswandlers zusammen mit der erfindungsgemäß gestalteten Gateresonanzansteuerung dargestellt. Der Quasiresonanzwandler entspricht dabei identisch der in Fig. 1 dargestellten Schaltung mit der Ausnahme, daß die an das Gate G des Schalttransistors S1 angeschlossene Hilfsspannungsquelle 3 durch die in Fig. 4 an das Gate G des dort mit S14 bezeichneten Schalttransistors angeschlossen ist. Die in diesem Ausführungsbeispiel erfindungsgemäß zusammengestellte Schaltung kombiniert somit den erfindungsgemäß gestalteten Quasiresonanzwandler nach Fig. 1 mit der erfindungsgemäß gestalteten Gateresonanzansteuerung nach Fig. 4. Der Quasiresonanzwandler hat ja gerade den besonderen Vorteil, daß beim Abschalten des als Schalttransistors S1 verwendeten MOS-FET- Transistors die Drainspannung nicht sofort ansteigt, insbesondere nicht während des Schaltvorganges, sondern durch die Resonanzelemente verlangsamt wird. Da also während des Schaltvorganges am FET-Transistor nur eine sehr kleine Drain- Source-Spannung entsteht, wirkt sich auch die Miller-Kapazität C_GD nicht mehr störend aus. Die Gateresonanzansteuerung arbeitet dadurch aufgrund der vorteilhaften gegenseitigen Ergänzung und Unterstützung besonders effektiv. Erst nach dem eigentlichen Schaltvorgang des FET-Transistors steigt die Drain-Source-Spannung an. Dann wirkt sich zwar die Miller-Kapazität C_GD aus, was aber nur noch für die Höhe der Gatespannung U_G abträglich ist, nicht aber für den Schaltvorgang selbst.

Diese besondere Ausführungsform der Erfindung reduziert die Ansteuerverluste durch die Funktionsweise der besonders gestalteten Gateresonanzansteuerung und minimiert die Schaltverluste durch den Quasiresonanzwandler. Die Verlustleistung des Gleichspannungs-/Gleichspannungswandlers wird somit im wesentlichen nur noch von den Flußverlusten in der Leitendphase des Schalttransistors S1 bestimmt. Damit erreicht der Spannungswandler einen sehr hohen Wirkungsgrad. Durch die geringere Verlustwärme ist bei gleicher Spezifikation der Umgebungstemperaturen eine entsprechend kleinere Wärmesenke erforderlich, was einen Kostenvorteil durch entschärfte Anforderungen an die Steuergerätekonstruktion bringt.

Diese besondere Ausführungsform der Erfindung ermöglicht es auch, daß die Versorgungsspannung der Treiberstufe, d. h. die Hilfsspannung U_H, kleiner sein kann als die Gateschwellspannung des Schalttransistors S1. Bedingt durch die erfindungsgemäß gestaltete Gateresonanzansteuerung wird am Gate eine Spannungsüberhöhung erreicht, so daß auch nicht-logic-level-FET-Tran sistoren von 5V au angesteuert werden können.

Diese besondere Ausführungsform der Erfindung beinhaltet auch ein erheblich verbessertes EMV-Verhalten. Durch das annähernd verlustlose Ein- und Ausschalten des Schalttransistors S1 wird im Vergleich zu einem konventionellen Wandler eine wesentlich geringere Energiemenge als Störgröße sowohl über die Leitungen als auch über die Luft abgegeben. Die zur Einhaltung von gesetzlichen und kundenseitigen EMV-Grenzwerten erforderlichen Maßnahmen, wie beispielsweise EMV-Filterbauteile und Abschirmungen, sind somit reduziert und entsprechend Kosten eingespart und Qualität erhöht.

Wie an anderer Stelle bereits ausgeführt, ist es bei geeigneter Dimensionierung möglich, anstelle einer diskreten Induktivität L1 die Streuinduktivität des Transformators 2 als induktives Resonanzelement des Reihenschwingkreises mit der Kapazität C1 einzusetzen. Bei Verwendung eines MOS-FET-Transistors als Schalttransistor S1 ist grundsätzlich die parasitäre Ausgangskapazität des Transistors als kapazitives Resonanzelement geeignet. Zur Einengung des Kapazitätstoleranzbandes kann, falls es erforderlich sein sollte, dieser Ausgangskapazität des Transistors ein diskreter Kondensator, wie beispielsweise mit C1 gezeigt, parallel zu geschaltet werden.

Die Erfindung stellt somit in vorteilhafter Weise einen wesentlich effektiveren Gleichspannungs-/Gleichspannungswandler an sich, eine vorteilhafte Gateresonanzansteuerung sowie eine sehr verlustarme Kombination beider Elemente zur Verfügung.

Claims

1. Gleichspannungs-/Gleichspannungswandler mit einem Transformator (2) und einer Drossel (L1) sowie einem steuerbaren Schalter (S1) zum Ein- und Ausschalten der versorgenden Gleichspannung (U_B), dadurch gekennzeichnet, daß
an der Verbindungsanzapfung zwischen Primär- ((L2p) und Sekundärwicklung (L2s) der mit einem bestimmten Übersetzungsverhältnis (ü) transformatorisch gekoppelten Drossel (2) die Schaltstrecke eines Schalttransistors (S1) gegen Bezugspotential (-) gelegt ist,
in Reihe mit der Sekundärwicklung L2s) der Drossel (2) die Anoden-Kathoden-Strecke einer Diode (D1) und ein Ausgangskondensator (C2) gegen Bezugspotential angeordnet ist, wobei über dem Ausgangskondensator (C2) die Ausgangsspannung (U_A) für eine Last (R_L) ansteht,
die Eingangsgleichspannung (U_B) über eine Induktivität (L1) der Primärwicklung (L2p) der Drossel (2) zugeführt wird, und parallel zur Schaltstrecke des Schalttransistors (S1) eine Kapazität (C1) angeordnet ist, wobei durch die Induktivität (L1) und die Kapazität (C1) ein in der Ein- und Ausschaltphase des Schalttransistors (S1) wirksamer Serienresonanzkreis geschaffen ist.

2. Gleichspannungs-/Gleichspannungswandler nach Anspruch 1, dadurch gekennzeichnet, daß der Schalttransistor (S1) dann leitend geschaltet wird, wenn die an seiner Durchlaßstrecke anliegende Spannung in etwa auf dem Wert Null ist.

3. Gleichspannungs-/Gleichspannungswandler nach Anspruch 2, dadurch gekennzeichnet, daß eine Schaltung vorgesehen ist, welche die an der Durchlaßstrecke des Schalttransistors (S1) anliegende Spannung erfaßt und deren Nulldurchgänge detektiert.

4. Gleichspannungs-/Gleichspannungswandler nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß als Schalttransistor (S1) ein MOS-FET-Transistor vorgesehen ist.

5. Gleichspannungs-/Gleichspannungswandler nach einem der vorigen Ansprüche, dadurch gekennzeichnet, daß die der Primärwicklung (L2p) vorgeschaltete Induktivität als diskrete Induktivität (L1) oder bei geeigneter Wahl des Kopplungsfaktors durch die Streuinduktivität der Drossel (2) realisierbar ist.

6. Gleichspannungs-/Gleichspannungswandler nach einem der vorigen Ansprüche, dadurch gekennzeichnet, daß die Kapazität parallel zur Schaltstrecke des Schalttransistors (S1) durch einen diskreten Kondensator (C1) oder durch die parasitäre Ausgangskapazität des Bauteils oder durch eine Kombination beider Realisierungsmöglichkeiten realisierbar ist.

7. Gleichspannungs-/Gleichspannungswandler nach einem der Ansprüche 4, 5 oder 6, dadurch gekennzeichnet, daß die Ansteuerung des MOS-FET-Transistors (S1) am Gate (G) mit einer Gateresonanzansteuerung erfolgt.

8. Gateresonanzansteuerung, insbesondere für die Ansteuerung eines Gleichspannungs-/Gleichspannungswandler nach Anspruch 7, dadurch gekennzeichnet, daß die Gateresonanzansteuerung eine Gatedrossel (L3) vor dem Gate (G) eines MOS-FET-Tran sistors (S14), welcher die Eingangsgleichspannung (U_B) schaltet, enthält, wobei die Gatedrossel (L3) zum einen über die Kathoden-Anoden-Strecke einer ersten Diode (D2) und einen ersten Transistorschalter (S2) mit einer Steuerspannungsquelle (34), und welche zum anderen über die Anoden-Kathoden-Strecke einer zweiten Diode (D3) und einen zweiten Transistorschalter (S3) mit Bezugspotential verbindbar ist, wobei als Kapazitäten für die Resonanzschaltung die parasitäre Gate-Drain-Kapazität (C_GD) bzw. die parasitäre Gate-Source-Kapazität (C_DS) verwendet sind, und der Takt der Ein- und Ausschaltung der beiden Transistorschalter (S2, S3) so gewählt ist, daß sich die Gatespannung (U_G) in gewünschter Weise aufschaukelt.

9. Gateresonanzansteuerung nach Anspruch 8, dadurch gekennzeichnet, daß als Transistorschalter (S2, S3) bipolare Transistoren verwendet werden.

10. Gleichspannungs-/Gleichspannungswandler nach Anspruch 7, dadurch gekennzeichnet, daß für die Ansteuerung des die Eingangsspannung (U_B) schaltenden MOS-FET-Transistors (S1) eine Gateresonanzansteuerung gemäß Anspruch 8 oder 9 verwendet ist.