EP1057246A1 - Gleichspannungs-/gleichspannungswandler mit einem transformator und einer drossel - Google Patents

Gleichspannungs-/gleichspannungswandler mit einem transformator und einer drossel

Info

Publication number
EP1057246A1
EP1057246A1 EP99913083A EP99913083A EP1057246A1 EP 1057246 A1 EP1057246 A1 EP 1057246A1 EP 99913083 A EP99913083 A EP 99913083A EP 99913083 A EP99913083 A EP 99913083A EP 1057246 A1 EP1057246 A1 EP 1057246A1
Authority
EP
European Patent Office
Prior art keywords
voltage
gate
switching
transistor
switching transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP99913083A
Other languages
English (en)
French (fr)
Inventor
Claus Schmiederer
Robert Kern
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP1057246A1 publication Critical patent/EP1057246A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/288—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices and specially adapted for lamps without preheating electrodes, e.g. for high-intensity discharge lamps, high-pressure mercury or sodium lamps or low-pressure sodium lamps
    • H05B41/2885—Static converters especially adapted therefor; Control thereof
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/288—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices and specially adapted for lamps without preheating electrodes, e.g. for high-intensity discharge lamps, high-pressure mercury or sodium lamps or low-pressure sodium lamps
    • H05B41/2881—Load circuits; Control thereof
    • H05B41/2882—Load circuits; Control thereof the control resulting from an action on the static converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps

Definitions

  • the invention is based on a DC / DC converter with a transformer and a choke and a controllable switch for switching the supplying DC voltage on and off, according to the type defined in the preamble of claim 1.
  • flyback converters for example, flyback converters, forward converters and CuK converters are generally known.
  • Quasi-resonance converters are also known from quasi-resonant converters - topologies and characteristics, Authors: Kwang-Hwa Liu, Ramesh Oruganti, Fred Lee; IEEE Transactions on Power Electronics, Vol. PE-2. No. 1 January 1987,
  • the present invention aims to design a DC / DC converter so that it can be used with advantage.
  • the object of the invention is therefore essentially that a voltage converter with high efficiency at the lowest possible cost is provided by circuitry measures.
  • the DC / DC converter according to the invention with the characterizing features of claim 1 has the decisive advantage over the known prior art that a considerable reduction in switching losses is achieved with very little circuitry complexity.
  • Another particular advantage is the reduced EMC (electromagnetic pollution) and the associated phenomena and countermeasures.
  • the switching path of a switching transistor is placed against the reference potential at the connection tap between the primary and secondary windings of the choke transformer-coupled with a certain transmission ratio, in series with the Secondary winding of the inductor, the anode-cathode path of a diode and an output capacitor against reference potential is arranged, the output voltage for a load being applied across the output capacitor, the DC input voltage being supplied via an inductance to the primary winding of the inductor, and a capacitance parallel to the switching path of the switching transistor is arranged, with the inductance and the capacitance creating a series resonance circuit effective in the on and off phase of the switching transistor.
  • the switching transistor is switched to conductive when the voltage across its passageway is approximately zero.
  • a circuit is provided which detects the voltage present on the pass-through path of the switching transistor and detects its zero crossings.
  • a MOS-FET transistor is provided as the switching transistor.
  • the inductance connected upstream of the primary winding can be implemented as a discrete inductor or, with a suitable choice of the coupling factor, through the leakage inductance of the choke.
  • the capacitance is parallel to the switching path of the switching transistor through a discrete capacitor or through the parasitic output capacitance of the component or can be realized by a combination of both implementation options.
  • the MOS-FET transistor is controlled at the gate with a gate resonance control.
  • a gate resonance control is further provided, in particular for the control of a DC / DC converter as characterized by the measures according to the invention, which is characterized in that the gate resonance control has a gate choke in front of the gate of a MOS-FET transistor, which switches the DC input voltage, contains, the gate choke on the one hand via the cathode-anode path of a first diode and a first transistor switch with a control voltage source, and on the other hand via the anode-cathode path of a second diode and a second transistor switch with reference potential is, where the parasitic gate-drain capacitance or the parasitic gate-source capacitance are used as capacitors for the resonance circuit, and the clock of the on and off switching of the two transistor switches is selected so that the gate voltage in the desired way ise is rocking.
  • bipolar transistors are used as transistor switches.
  • Show it 1 shows schematically in a block diagram the circuit of the DC / DC converter designed according to the invention
  • FIG. 3 shows a diagram with the time lapse of different signals in the circuit according to the invention, for comparison with the corresponding signals as in FIG. 2;
  • Fig. 5 is a timing diagram of various signals that the
  • FIG. 6 shows schematically in a block diagram the circuit of the DC voltage designed according to the invention.
  • Fig. 1 the circuit of the DC voltage designed according to the invention is schematically in a block diagram
  • a source 1 with the voltage U B is in series connection of an inductor L1 and the primary winding L2P of a transformer 2 coupled to the transformation ratio ü with the switching path of a transistor SI, which is preferably a MOS FET transistor is used connected.
  • a transistor SI which is preferably a MOS FET transistor is used connected.
  • an inductor C2 is connected via a secondary winding L2S to the inductor 2 and the anode-cathode path of a diode D1. This is at this output capacitor C2
  • Output voltage ü A which, connected to a current I A , is also present at a load resistor R L connected in parallel with capacitor C2.
  • a capacitor C1 is arranged parallel to the switching path of the switching transistor SI.
  • the switching transistor SI is controlled and switched at its gate by an auxiliary voltage source 3 with the voltage U H.
  • the voltage converter constructed as a choke converter is thus composed of the switching transistor SI, the choke 2, which is coupled with the transmission ratio ü, the diode D1 and the output capacitor C2.
  • the switching transistor SI In the phase in which the switching transistor SI is conductive, magnetic energy is stored in the primary inductor L2P, in the blocking phase of the switching transistor SI the energy stored in this way is transferred to the load circuit, i.e. the capacitor C2 and the load resistor RL output.
  • the current in the load circuit commutates via the diode Dl.
  • the transmission ratio ü of the choke 2 is determined by the ratio L2P + L2S to L2P.
  • the input current I B is plotted against the time t with a phase S11 in which the switching transistor SI in FIG. 1 is conductive, ie switched on, and with a phase S10 in which the switching transistor SI in FIG. 1 is blocking .
  • the current I B rises from the value zero to a maximum value at the switching time, falls during the switching and loss time t v steep and then flatter to zero.
  • the voltage U S1 is plotted over time t with a low forward voltage in phase S11, in which switching transistor SI in FIG. 1 is conductive, and with a high voltage in phase S10, in which the
  • Switching transistor SI blocking that is switched off.
  • the respective voltage transition at the switching time is very steep, almost rectangular.
  • the power loss P v is plotted in the lower diagram over time t.
  • the loss PVSS1 occurring during the switching time t v increases sharply in accordance with the strongly increasing voltage US1. This is shown with the tip that is clearly visible in FIG. 2.
  • the loss line P v in the switching transistor SI assumes very large values during the transition from the conductive to the blocking state.
  • the achievable efficiency of this conventional voltage converter is essentially determined by these switch-off losses.
  • the inductance L1 and the capacitance Cl are inserted.
  • the conventional structure of the voltage converter is expanded by a series resonant circuit which is effective in the switch-off and blocking phase of the switching transistor SI. In this way, a guason-resonant converter structure is made available.
  • Fig. 3 different signals in the circuit according to the invention are shown in time diagrams, for comparison with the corresponding signals as in Fig. 2. It is the course of input current I B , voltage U S1 on the switching transistor SI and power loss P v on the quasi-resonant choke converter.
  • the input current I B is plotted against the time t with a phase S11 in which the switching transistor SI in FIG. 1 is conductive, ie switched on, and with a phase S10 in which the switching transistor SI in FIG. 1 is blocking .
  • the current I B rises from the value zero to a maximum value at the switching time, falls steeply during the switching and loss time t v and then decreases more flatly to the value zero.
  • the voltage U S1 is plotted over time t with a low forward voltage in phase S11, in which switching transistor SI in FIG. 1 is conductive, and with a sinusoidally rising and falling voltage in phase S10, in which the switching transistor SI blocking, that is switched off.
  • the respective voltage transition at the switching time is quite flat compared to an almost rectangular one in FIG. 2 due to the sinusoidal shape.
  • the power loss P v is plotted in the lower diagram over time t.
  • the switching processes taking place in the circuit according to FIG. 1 are explained below, which can also be understood on the basis of the signal curves shown in FIG. 3. It is assumed that the switching transistor SI is conductive. It then carries the current I B , which is also referred to as the magnetizing current can. This is determined by the inductances L1 and L2p and the input voltage U B. If the switching transistor SI is switched off, the current mutates into the capacitance C1 arranged in parallel with the switching path of the switching transistor SI. The current through the switching transistor quickly becomes zero.
  • Capacitance Cl and the inductance (Ll + L2p) together form a series resonant circuit which is connected to the positive pole of the input voltage U B and the ground potential.
  • the voltage across the switching transistor SI thereby increases sinusoidally.
  • the magnitude of the turn-off power loss P v resulting from the transistor current and the voltage across the switching transistor is consequently many times smaller in the conventional DC / DC converter, as is shown by a comparison of the representations in FIGS. 2 and 3.
  • the diode Dl becomes conductive.
  • the energy stored in the inductance L2p in the conducting phase S11 of the switching transistor SI is fed into the load circuit.
  • the residual energy still present in the series resonant circuit also commutates into the load via the diode D1.
  • Switching transistor SI when the voltage across it is zero volts.
  • a circuit unit which detects the voltage across the switching transistor SI and detects the zero crossings. This particular circuit unit is not shown in the figures.
  • the resonance inductor Ll can be a discrete coil in the Circuit may be provided.
  • the inductance L1 can also be realized by the leakage inductance of the choke 2 and introduced into the voltage converter. This saves a separate component.
  • the resonance capacitance C1 can be realized by the parasitic output capacitance of the component.
  • this output capacitance varies widely as a function of the voltage across the transistor, it is then expedient, if necessary, to arrange a discrete capacitance in parallel with the output capacitance. The tolerance range of the capacitance is narrowed by the discrete capacitor.
  • the transistor is controlled at the gate with a gate resonance control in accordance with an advantageous embodiment of the invention.
  • the gate resonance control contains a gate choke L3 in front of the gate G of a MOS-FET transistor S14, which switches the DC input voltage U B of a voltage source 41.
  • the Gate choke L3 is connected on the one hand via the cathode-anode path of a first diode D2 and a first transistor switch S2 to the positive pole of a control voltage source 34, and on the other hand via the anode-cathode path of a second diode D3 and a second transistor switch S3 with reference potential .
  • the parasitic gate-drain capacitance C GD or the parasitic gate-source capacitance C GS which are shown in broken lines in the illustration in FIG. 4, are used as capacitors for the resonance circuit.
  • the timing of the switching on and off of the two transistor switches S2 and S3 is selected so that the gate voltage builds up in the desired manner.
  • the drain D of the switching transistor S14 is connected via a resistor R1 to the positive pole of the voltage source 41 and the source S of the switching transistor S14 is connected directly to the reference potential or the negative pole of the voltage source 41.
  • FIG. 4 shows a time diagram of various signals that occur during the switching processes of the gate resonance control according to FIG. 4.
  • the switch-on and switch-off phases denoted by 1
  • the switch-off phases indicated by 0, of the two transistor switches S2 and S3 are shown over time t, these phases being offset by 90 ° el.
  • the gate voltage U G is plotted against the time t, which builds up out of the auxiliary voltage U H.
  • the gate current I G is plotted against the time t.
  • the so-called Miller capacitance the parasitic capacitance C GD between gate and drain, is neglected for reasons of simplicity.
  • the switching transistor SI is to be switched on, the first transistor switch S2 is briefly closed, ie switched on from 0 to 1 in accordance with FIG. 5a).
  • the auxiliary or driver voltage U H passes through the diode D2 to the gate choke L3, which now forms an oscillating circuit together with the capacitance G GS . If the voltage at gate G was zero volts at this moment, a half sine wave is now formed, in which ideally the gate voltage U G rises to twice the auxiliary voltage U H.
  • the diode D2 turns off and thereby prevents the gate voltage U G from dropping.
  • the charged gate voltage U G is therefore retained.
  • the transistor switch S2 can also be opened, ie switched off from 1 to 0 in accordance with FIG. 5a). This is in the preferred embodiment
  • bipolar transistors as transistor switches S2 and S3 has the advantage that the charge carriers can already be cleared out and thus do not hinder the stripping process later.
  • the switching transistor SI is to be switched off, the second transistor switch S3 is closed briefly, i.e. 5b) switched on from 0 to 1.
  • the negative pole or ground is thereby applied to the cathode of the diode D3.
  • the resonant circuit forms again, which is now different from the previous one
  • Gate voltage U G out oscillates into negative voltage, as shown in Fig. 5c).
  • the charge is prevented from falling back by the diode D3, which is now blocking.
  • the built-up negative voltage is retained.
  • transistor switch S3 can now be opened again, which brings the same advantages as described above. If the switching transistor SI is to be switched on again, the transistor switch S2 is briefly closed.
  • the auxiliary voltage U H reaches the gate choke L3 via the diode D2. Again L3 forms an oscillating circuit together with C GS . Since the voltage at gate G already has a negative bias at this point in time, gate voltage U G swings up to a higher value than before. An increasingly higher gate voltage U G is formed over several periods, which is only limited by parasitic losses.
  • a FET transistor As a switching transistor SI, the threshold voltage of which is near or even above the auxiliary or driver voltage U H.
  • a typical application provides for the use of a FET transistor with a 7V threshold voltage with an auxiliary or driver voltage U H of 5V.
  • Another advantage is the faster switching process compared to conventional control. For the switching speed, and thus also the switching losses, the gate current I G is decisive at the point in time at which the threshold voltage is present at the gate G. Assuming that the transistor switches S2, S3 are allowed to carry a certain maximum current, the result is:
  • a current curve which assumes its maximum value immediately at the start of the switching phase of the transistor switch S2 and then runs to zero in an exponential manner.
  • the threshold voltage is reached at a time when the gate current I G is only a fraction of the maximum value, typically about 50%;
  • a current profile that describes a sinus hump.
  • the gate voltage U H reaches its threshold precisely where the gate current I G is highest. This is shown by the course in Fig. 5d).
  • Another advantage of the gate resonance control according to the invention results from the current source characteristic of the gate choke L3. This is explained on the basis of the switch-off case: when the switching transistor SI is switched off, the entire load current is switched off from the source in a very short time.
  • FIG. 6 schematically shows in a block diagram the circuit of the quasi-resonant, preferably at the zero point of the voltage switching DC / DC converter designed together with the designed according to the invention gate resonance control.
  • the quasi-resonance converter corresponds identically to the circuit shown in FIG. 1, with the exception that the auxiliary voltage source 3 connected to the gate G of the switching transistor SI is connected to the gate G of the switching transistor denoted by S14 in FIG. 4.
  • the circuit assembled according to the invention in this exemplary embodiment thus combines the quasi-resonance converter according to the invention according to FIG. 1 with the gate resonance control according to the invention according to FIG. 4.
  • Quasi-resonance converter has the particular advantage that when the MOS-FET transistor used as switching transistor SI is switched off, the drain voltage does not rise immediately, in particular not during the switching process, but is slowed down by the resonance elements. Since only a very small drain-source voltage arises at the FET transistor during the switching process, the Miller capacitance C GD also no longer has a disruptive effect.
  • the gate resonance control works particularly effectively due to the advantageous mutual complement and support. The drain-source voltage rises only after the actual switching operation of the FET transistor. Then the Miller capacitance C GD has an effect, but this is only detrimental to the level of the gate voltage U G , but not to the switching process itself.
  • the power loss of the DC / DC converter is thus essentially only determined by the flow losses in the conducting phase of the switching transistor SI.
  • the voltage converter thus achieves a very high level of efficiency. Due to the lower heat loss, a correspondingly smaller heat sink is required for the same specification of the ambient temperatures, which brings a cost advantage due to less stringent requirements for the control unit construction.
  • This particular embodiment of the invention also makes it possible for the supply voltage of the driver stage, ie the auxiliary voltage U H , to be lower than the gate threshold voltage of the switching transistor SI. Due to the gate resonance control designed according to the invention, a
  • This particular embodiment of the invention also includes a considerably improved EMC behavior. Due to the almost lossless switching on and off of the switching transistor SI, in comparison to a conventional converter, a significantly smaller amount of energy is emitted as a disturbance variable both via the lines and via the air. The measures required to comply with legal and customer-specific EMC limit values, such as EMC filter components and shields, are thus reduced and costs are saved and quality is increased accordingly.
  • the leakage inductance of the transformer 2 is used as an inductive resonance element of the series resonant circuit with the capacitance C1 instead of a discrete inductance L1.
  • the parasitic output capacitance of the transistor is basically suitable as a capacitive resonance element.
  • a discrete capacitor as shown for example with Cl, can be connected in parallel to this output capacitance of the transistor, if it should be necessary.
  • the invention thus advantageously provides a much more effective DC / DC converter per se, an advantageous gate resonance control and a very low-loss combination of the two elements.

Abstract

Die Erfindung beschreibt einen Gleichspannungs-/Gleichspannungswandler mit einem Transformator und einer Drossel sowie einem steuerbaren Schalter (S1) zum Ein- und Ausschalten der versorgenden Gleichspannung (UB). An der Verbindungsanzapfung zwischen Primär- (L2p) und Sekundärwicklung (L2s) der mit einem bestimmten Übersetzungsverhältnis (ü) transformatorisch gekoppelten Drossel (2) ist die Schaltstrecke eines Schalttransistors (S1) gegen Bezugspotential gelegt. In Reihe mit der Sekundärwicklung (L2s) der Drossel ist die Anoden-Kathoden-Strecke einer Diode (D1) und ein Ausgangskondensator (C2) gegen Bezugspotential angeordnet, wobei über dem Ausgangskondensator die Ausgangsspannung (UA) für eine Last (RL) ansteht. Die Eingangsgleichspannung wird über eine Induktivität (L1) der Primärwicklung der Drossel zugeführt, und parallel zur Schaltstrecke des Schalttransistors ist eine Kapazität (C1) angeordnet, wobei durch die Induktivität (L1) und die Kapazität (C1) ein in der Ein- und Ausschaltphase des Schalttransistors wirksamer Serienresonanzkreis geschaffen ist.

Description

Gieic s anmιnga- /fii fij rbs anπτmffBwaτκ.ler mi t einem Trans ormatgr und einer Drossel
Stand der Technik
Die Erfindung geht aus von einem Gleichspannungs- /Gleichspannungswandler mit einem Transformator und einer Drossel sowie einem steuerbaren Schalter zum Ein- und Ausschalten der versorgenden Gleichspannung, gemäß der im Oberbegriff des Anspruchs 1 definierten Gattung.
Zur Versorgung von Verbrauchern werden Gleichspannungs-
/Gleichspannungswandler in verschiedener Bauart zu vielen Zwecken eingesetzt. So zum Beispiel auch für die Versorgung von Gasentladungslampen, insbesondere von in Kraftfahrzeugen verwendeten Hochdruck-Gasentladungslampen.
So sind beispielsweise allgemein Sperrwandler, Flußwandler und CuK-Wandler bekannt. Weiterhin sind Quasiresonanzwandler bekannt aus Quasi-Resonant Converters - Topologies and Characteristics, Verfasser: Kwang-Hwa Liu, Ramesh Oruganti, Fred Lee; IEEE Transactions on Power Electronics, Vol. PE-2. No. 1 January 1987,
Vorliegende Erfindung verfolgt den Zweck, einen Gleichspannungs- /Gleichspannungswandler so auszugestalten, daß er mit Vorteil angewendet werden kann. Die Aufgabe der Erfindung besteht demgemäß im wesentlichen darin, daß durch schaltungstechnische Maßnahmen ein Spannungswandler mit hohem Wirkungsgrad bei möglichst geringen Kosten zur Verfügung gestellt wird.
Vorteile der Erfindung
Der erfindungsgemäße Gleichspannungs-/Gleichspannungswandler mit den kennzeichnenden Merkmalen des Anspruchs 1, hat gegenüber dem bekannten Stand der Technik den entscheidenden Vorteil, daß eine erhebliche Reduzierung der Schaltverluste bei sehr geringem schaltungstechnischem Aufwand erzielt wird. Ein weiterer besonderer Vorteil ergibt sich dabei in verminderter EMV (Elektromagnetische Verschmutzung) und den damit einhergehenden Erscheinungen und Gegenmaßnahmen.
Gemäß der Erfindung ist prinzipiell bei dem Gleichspannungs- /Gleichspannungswandler, der als Drosselwandler gestaltet ist, vorgesehen, daß an der Verbindungsanzapfung zwischen Primär- und Sekundärwicklung der mit einem bestimmten Übersetzungsverhältnis transformatorisch gekoppelten Drossel die Schaltstrecke eines Schalttransistors gegen Bezugspotential gelegt ist, in Reihe mit der Sekundärwicklung der Drossel die Anoden-Kathoden-Strecke einer Diode und ein Ausgangskondensator gegen Bezugspotential angeordnet ist, wobei über dem Ausgangskondensator die AusgangsSpannung für eine Last ansteht, die Eingangsgleichspannung über eine Induktivität der Primärwicklung der Drossel zugeführt wird, und parallel zur Schaltstrecke des Schalttransistors eine Kapazität angeordnet ist, wobei durch die Induktivität und die Kapazität ein in der Ein- und Ausschaltphase des Schalttransistors wirksamer Serienresonanzkreis geschaffen ist.
Durch die in den weiteren Ansprüchen niedergelegten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Anspruch 1 angegebenen Spannungswandlers ermöglicht.
Gemäß einer besonders vorteilhaften Ausführungsform des erfindungsgemäßen Spannungswandlers wird der Schalttransistor dann leitend geschaltet, wenn die an seiner Durchlaßstrecke anliegende Spannung in etwa auf dem Wert Null ist. In weiterer zweckmäßiger Ausgestaltung ist eine Schaltung vorgesehen, welche die an der Durchlaßstrecke des Schalttransistors anliegende Spannung erfaßt und deren Nulldurchgänge detektiert. Durch diese Maßnahmen werden sowohl Durchlaß- als auch Schaltverluste des Schalttransistors erheblich vermindert.
In zweckmäßiger Weiterbildung dieser vorteilhaften Ausführungsform der Erfindung, ist als Schalttransistor ein MOS-FET-Transistor vorgesehen.
Gemäß einer weiteren besonders vorteilhaften Ausführungsform des erfindungsgemäßen Spannungswandlers, der zur weiteren Kostenreduzierung beiträgt, ist die der Primärwicklung vorgeschaltete Induktivität als diskrete Induktivität oder bei geeigneter Wahl des Kopplungsfaktors durch die Streuinduktivität der Drossel realisierbar.
Gemäß einer besonderen weiteren sehr zweckmäßigen Ausgestaltung der Erfindung ist die Kapazität parallel zur Schaltstrecke des Schalttransistors durch einen diskreten Kondensator oder durch die parasitäre Ausgangskapazität des Bauteils oder durch eine Kombination beider Realisierungsmöglichkeiten realisierbar.
In weiterer vorteilhafter Ausgestaltung der Erfindung erfolgt bei den Ausführungsformen, bei denen ein MOS-FET-Transistor vorgesehen ist, die Ansteuerung des MOS-FET-Transistors am Gate mit einer Gateresonanzansteuerung.
Gemäß der Erfindung wird weiterhin eine Gateresonanzansteuerung zur Verfügung gestellt, insbesondere für die Ansteuerung eines Gleichspannungs-/Gleichspannungswandler wie er durch die erfindungsgemäßen Maßnahmen charakterisiert ist, die dadurch gekennzeichnet ist, daß die Gateresonanzansteuerung eine Gatedrossel vor dem Gate eines MOS-FET-Transistors, welcher die Eingangsgleichspannung schaltet, enthält, wobei die Gatedrossel zum einen über die Kathoden-Anoden-Strecke einer ersten Diode und einen ersten Transistorschalter mit einer Steuerspannungsguelle, und welche zum anderen über die Anoden-Kathoden-Strecke einer zweiten Diode und einen zweiten Transistorschalter mit Bezugspotential verbindbar ist, wobei als Kapazitäten für die ResonanzSchaltung die parasitäre Gate-Drain-Kapazität bzw. die parasitäre Gate-Source-Kapazität verwendet sind, und der Takt der Ein- und Ausschaltung der beiden Transistorschalter so gewählt ist, daß sich die Gatespannung in gewünschter Weise aufschaukelt. In zweckmäßiger Ausgestaltung dieser Gateresonanzansteuerung werden als Transistorschalter bipolare Transistoren verwendet.
Zeichnung
Die Erfindung ist anhand von in der Zeichnung dargestellten Ausführungsbeispielen in der nachfolgenden Beschreibung näher erläutert. Es zeigen Fig. 1 schematisch in einem Blockschaltbild die Schaltung des erfindungsgemäß gestalteten Gleichspannungs - /Gleichspannungswandlers ;
Fig. 2 ein Diagramm mit dem Zeitablauf verschiedener Signale bei einem herkömmlichen Spannungswandler;
Fig. 3 ein Diagramm mit dem Zeitablauf verschiedener Signale in der erfindungsgemäßen Schaltung, zum Vergleich mit den entsprechenden Signalen wie in Fig. 2;
Fig. 4 schematisch das Prinzipschaltbild der erfindungsgemäß gestalteten Gateresonanzansteuerung;
Fig. 5 ein Zeitdiagramm verschiedener Signale, die bei den
SchaltVorgängen der Gateresonanzansteuerung auftreten und
Fig. 6 schematisch in einem Blockschaltbild die Schaltung des erfindungsgemäß gestalteten Gleichspannungs-
/Gleichspannungswandlers zusammen mit der erfindungsgemäß gestalteten Gateresonanzansteuerung.
Beschreibung der Ausführungsbeispiele
In Fig. 1 ist schematisch in einem Blockschaltbild die Schaltung des erfindungsgemäß gestalteten Gleichspannungs-
/Gleichspannungswandlers dargestellt, der anschließend vereinfacht als Spannungswandler bezeichnet wird. Eine Quelle 1 mit der Spannung UB ist in Reihenschaltung einer Induktivität Ll und der Primärwicklung L2P einer transformatorisch mit dem Übersetzungsverhältnis ü gekoppelten Drossel 2 mit der Schaltstrecke eines Transistors SI, als der vorzugsweise ein MOS- FET-Transistor verwendet wird, verbunden. Am Verbindungspunkt der Schaltstrecke des Transistors SI mit der Primärwicklung L2P ist über eine Sekundärwicklung L2S der Drossel 2 und die Anoden- Kathoden-Strecke einer Diode Dl ein Ausgangskondensator C2 angeschlossen. An diesem Ausgangskondensator C2 liegt die
AusgangsSpannung üA an, die, verbunden mit einem Strom IA, auch an einem parallel zum Kondensator C2 angeschlossenen Lastwiderstand RL anliegt. Parallel zur Schaltstrecke des Schalttransistors SI ist ein Kondensator Cl angeordnet. Der Schalttransistor SI wird an seinem Gate von einer Hilfsspannungsquelle 3 mit der Spannung UH angesteuert und geschaltet.
Der als Drosselwandler aufgebaute Spannungswandler setzt sich als solcher somit aus dem Schalttransistor SI, der mit dem Übersetzungsverhältnis ü transformatorisch gekoppelten Drossel 2, der Diode Dl und dem Ausgangskondensator C2 zusammen.
In der Phase, in der der Schalttransistor SI leitend ist, wird in die primäre Drosselinduktivität L2P magnetische Energie eingespeichert, in der Sperrphase des Schalttransistors SI wird die so gespeicherte Energie an den Lastkreis, d.h. den Kondensator C2 und den Lastwiderstand RL abgegeben. Der Strom in den Lastkreis kommutiert über die Diode Dl. Das Übersetzungsverhältnis ü der Drossel 2 wird durch das Verhätltnis L2P + L2S zu L2P bestimmt.
In Fig. 2 ist in einem Diagramm der Zeitablauf verschiedener Signale bei einem herkömmlichen Spannungswandler dargestellt. Im oberen Diagramm ist über der Zeit t der Eingangsstrom IB aufgetragen mit einer Phase Sll, in welcher der Schalttransistor SI in Fig. l leitend, d.h. eingeschaltet ist, und mit einer Phase S10, in welcher der Schalttransistor SI in Fig. 1 sperrend ist. Der Strom IB steigt vom Wert Null bis zu einem Maximalwert beim Schaltzeitpunkt, fällt während der Schalt- und Verlustzeit tv steil und danach flacher bis zum Wert Null ab. Im mittleren Diagramm ist über der Zeit t die Spannung US1 aufgetragen mit einer niedrigen Durchlaßspannung in der Phase Sll, in welcher der Schalttransistor SI in Fig. 1 leitend ist und mit einer hohen Spannung in der Phase S10, in welcher der
Schalttransistor SI sperrend, d.h. ausgeschaltet ist. Der jeweilige Spannungsübergang im SchaltZeitpunkt ist sehr steil, fast rechteckförmig. Im unteren Diagramm ist über der Zeit t die Verlustleistung Pv aufgetragen. Vor dem SchaltZeitpunkt gibt es entsprechend dem ansteigenden Stromwert und der gleichbleibend niedrigen Durchlaßspannung einen leicht ansteigenden Durchlaßverlust PVDS1, ab dem Schaltzeitpunkt steigt der während der Schaltzeit tv auftretende Verlust PVSS1 entsprechend der stark ansteigenden Spannung USl stark an. Dies ist mit der in Fig. 2 gut erkennbaren Spitze dargestellt.
Wie demnach aus der Darstellung in Fig. 2 erkennbar ist, nimmt die Verlustleitung Pv im Schalttransistor SI beim Übergang vom leitenden in den sperrenden Zustand sehr große Werte an. Der erreichbare Wirkungsgrad dieses herkömmlichen Spannungswandlers wird im wesentlichen von diesen Ausschaltverlusten bestimmt.
Erfindungsgemäß ist, wie in der Schaltung entsprechend Fig. 1 dargestellt, die Induktivität Ll und die Kapazität Cl eingefügt. Dadurch wird die herkömmliche Struktur des Spannungswandlers um einen Reihenresonanzkreis erweitert, der in der Ausschalt- und Sperrphase des Schalttransistors SI wirksam ist. Auf diese Weise wird eine guasiresonante Wandlerstruktur zur Verfügung gestellt.
In Fig. 3 sind in Zeitdiagrammen verschiedene Signale in der erfindungsgemäßen Schaltung dargestellt, und zwar zum Vergleich mit den entsprechenden Signalen wie in Fig. 2. Es ist der Verlauf von Eingangsstrom IB, Spannung US1 am Schalttransistor SI und Verlustleistung Pv am quasiresonanten Drosselwandler gezeigt.
Im oberen Diagramm ist über der Zeit t der Eingangsstrom IB aufgetragen mit einer Phase Sll, in welcher der Schalttransistor SI in Fig. 1 leitend, d.h. eingeschaltet ist, und mit einer Phase S10, in welcher der Schalttransistor SI in Fig. 1 sperrend ist. Der Strom IB steigt vom Wert Null bis zu einem Maximalwert beim SchaltZeitpunkt, fällt während der Schalt- und Verlustzeit tv steil und danach flacher bis zum Wert Null ab.
Im mittleren Diagramm ist über der Zeit t die Spannung US1 aufgetragen mit einer niedrigen Durchlaßspannung in der Phase Sll, in welcher der Schalttransistor SI in Fig. 1 leitend ist und mit einer sinusförmig ansteigenden und auf Null abfallenden Spannung in der Phase S10, in welcher der Schalttransistor SI sperrend, d.h. ausgeschaltet ist. Der jeweilige Spannungsübergang im SchaltZeitpunkt ist verglichen mit einem fast rechteckfδrmigen in Fig. 2 durch die Sinusform recht flach. Im unteren Diagramm ist über der Zeit t die Verlustleistung Pv aufgetragen. Vor dem Schaltzeitpunkt gibt es entsprechend dem ansteigenden Stromwert und der gleichbleibend niedrigen Durchlaßspannung einen leicht ansteigenden Durchlaßverlust PVDS1, ab dem SchaltZeitpunkt fällt der während der Schaltzeit tv auftretende Verlust PVSS1 entsprechend des stärker fallenden Wertes des Stroms IB als des weniger stark steigenden Wertes der Spannung USl erfreulich schnell auf den Wert Null ab. Dies ist mit dem in Fig. 3 gut erkennbaren abfallenden Ast dargestellt.
Nachfolgend werden die in der Schaltung gemäß Fig. 1 ablaufenden Schaltvorgänge erläutert, die auch anhand der in Fig. 3 dargestellten Signalverläufe nachvollziehbar sind. Es sei angenommen, daß der Schalttransistor SI leitend ist. Er führt dann den Strom IB, der auch als Magnetisierungsstrom bezeichnet werden kann. Dieser wird durch die Induktivitäten Ll und L2p sowie die Eingangsspannung UB bestimmt. Wird der Schalttransistor SI abgeschaltet, kσmmutiert der Strom in die zu der Schaltstrecke des Schalttransistors SI parallel angeordnete Kapazität Cl. Der Strom durch den Schalttransistor wird sehr schnell zu Null. Die
Kapazität Cl und die Induktivität (Ll + L2p) bilden zusammen einen Reihenschwingkreis, der mit dem positiven Pol der EingansSpannung UB und dem Massepotential verbunden ist. Die Spannung über dem Schalttransistor SI steigt dadurch sinusförmig an. Die aus dem Transistorstrom und der Spannung über dem Schalttransistor resultierende Größe der Abschaltverlustleistung Pv wird folglich um ein Vielfaches geringer aus beim herkömmlichen Gleichspannungs- /Gleichspannungswandler, wie dies ein Vergleich der Darstellungen in Fig. 2 und Fig. 3 zeigt. Die in der Kapazität Cl im Abschaltmoment gespeicherte Energie pendelt in Form einer gedämpften Schwingung zwischen den Resonanzelementen. Es erfolgt eine Rückspeisung in die Spannungsquelle 1, beispielsweise eine Batterie. Sobald die Spannung an der Anode der Diode Dl größer als die AusgangsSpannung UA wird, wird die Diode Dl leitend. Die in der Leitendphase Sll des Schalttransistors SI in der Induktivität L2p eingespeicherte Energie wird in den Lastkreis eingespeist . Die noch in dem Reihenschwingkreis vorhandene Restenergie kommutiert ebenfalls über die Diode Dl in die Last. Um die Einschaltverluste am Schalttransistor SI zu minimieren, erfolgt entsprechend einer besonderen Ausführungsform der Erfindung das Einschalten des
Schalttransistors SI dann, wenn die Spannung über ihm Null Volt ist. Hierzu ist eine Schaltungseinheit vorgesehen, welche die Spannung über dem Schalttransistor SI erfaßt und die Nulldurchgänge detektiert. Diese besondere Schaltungseinheit ist in den Figuren nicht dargestellt.
Zu den Elementen des Reihenresonanzkreises ist folgendes zu sagen. Die Resonanzinduktivität Ll kann als diskrete Spule in der Schaltung vorgesehen sein. Durch geeignete Wahl des Kopplungsfaktors der Drossel 2 kann die Induktivität Ll jedoch auch durch die Streuinduktivität der Drossel 2 realisiert und in den Spannungswandler eingebracht werden. Dies ist eine Einsparung eines separaten Bauteils .
Die Resonanzkapazität Cl kann bei Verwendung eines MOS-FET- Transistors als Schalttransistor SI durch die parasitäre Ausgangskapazität des Bauteils realisiert werden. Da diese Ausgangskapazität jedoch in Abhängigkeit von der Spannung über dem Transistor stark streut, ist es dann, wenn erforderlich, zweckmäßig, eine diskrete Kapazität parallel zur Ausgangskapazität anzuordnen. Durch den diskreten Kondensator wird der Toleranzbereich der Kapazität enger gefaßt.
Bedingt durch das erfindungsgemäß erreicht 'weiche' Ein- und Ausschalten des Schalttransistors SI reduzieren sich die beim 'harten' Schalten immer auftretenden, leitungsgebundenen und über die Luft abgestrahlten Störgrößen auf ein Minimum. Dadurch sind zur Beseitigung oder Milderung für diese sogenannte elektro- magnetische Verschmutzung (EMV) notwendige Bauteile und Maßnahmen in wesentlich geringerem Umfang erforderlich, was zu erheblicher Verbesserung hinsichtlich Qualität und Kosten beiträgt.
Bei Verwendung eines MOS-FET-Transistors als Schalttransistor SI erfolgt entsprechend einer vorteilhaften Ausführungsform der Erfindung die Ansteuerung des Transistors am Gate mit einer Gateresonanzansteuerung.
In Fig. 4 ist schematisch das Prinzipschaltbild einer erfindungsgemäß gestalteten Gateresonanzansteuerung dargestellt. Die Gateresonanzansteuerung enthält eine Gatedrossel L3 vor dem Gate G eines MOS-FET-Transistors S14, welcher die Eingangsgleichspannung UB einer Spannungsquelle 41 schaltet. Die Gatedrossel L3 ist zum einen über die Kathoden-Anoden-Strecke einer ersten Diode D2 und einen ersten Transistorschalter S2 mit dem Pluspol einer Steuerspannungsquelle 34, und zum anderen über die Anoden-Kathoden-Strecke einer zweiten Diode D3 und einen zweiten Transistorschalter S3 mit Bezugspotential verbunden. Als Kapazitäten für die Resonanzschaltung sind die parasitäre Gate- Drain-Kapazität CGD beziehungsweise die parasitäre Gate-Source- Kapazität CGS verwendet, die in der Darstellung der Fig. 4 gestrichelt gezeigt sind. Der Takt der Ein- und Ausschaltung der beiden Transistorschalter S2 und S3 ist so gewählt, daß sich die Gatespannung in gewünschter Weise aufschaukelt. Die Drain D des Schalttransistors S14 ist über einen Widerstand Rl mit dem Pluspol der Spannungsquelle 41 und die Source S des Schalttransistors S14 ist direkt mit dem Bezugspotential bzw. dem Minuspol der Spannungsquelle 41 verbunden.
In Fig. 4 ist ein Zeitdiagramm verschiedener Signale, die bei den Schaltvorgängen der Gateresonanzansteuerung gemäß Fig. 4 auftreten, dargestellt. So sind in den beiden oberen Diagrammen a) lind b) die mit 1 bezeichneten Einschalt- und die mit 0 bezeichneten Ausschaltphasen der beiden Transistorschalter S2 und S3 über der Zeit t dargestellt, wobei diese Phasen um 90° el versetzt sind. Im dritten Diagramm c) ist über der Zeit t die Gatespannung UG aufgetragen, die sich aus der Hilfsspannung UH heraus aufschaukelt. Im unteren, vierten Diagramm d) ist der Gatestrom IG über der Zeit t aufgetragen.
Bei der nachfolgenden Erklärung der Wirkungsweise und der Funktion der Gateresonanzanschaltung ist aus Einfachheitsgründen die sogenannte Miller-Kapazität, die parasitäre Kapazität CGD zwischen Gate und Drain vernachlässigt. Soll der Schalttransistor SI eingeschaltet werden, so wird kurzzeitig der erste Transistorschalter S2 geschlossen, d.h. entsprechend Fig. 5a) von 0 auf 1 eingeschaltet. Die Hilfs- oder Treiberspannung UH gelangt über die Diode D2 an die Gatedrossel L3 , die jetzt zusammen mit der Kapazität GGS einen Schwingkreis bildet. War die Spannung am Gate G in diesem Augenblick Null Volt, so bildet sich nun eine halbe SinusSchwingung aus, bei der die Gatespannung UG im Idealfall auf die doppelte Hilfsspannung UH ansteigt. In dem Moment, in welchem das Spannungsmaximum erreicht ist und die Gatespannung eigentlich zurückschwingen würde, wird die Diode D2 sperrend und vermeidet dadurch das Abfallen der Gatespannung UG. Die aufgeladene Gatespannung UG bleibt also erhalten. Jetzt kann auch der Transistorschalter S2 geöffnet werden, d.h. entsprechend Fig. 5a) von 1 auf 0 ausgeschaltet werden. Dies hat bei der bevorzugten Ausführungsform bei
Verwendung von bipolaren Transistoren als .Transistorschalter S2 und S3 den Vorteil, daß die Ladungsträger jetzt schon ausgeräumt werden können und dadurch später den Ausschal Vorgang nicht behindern.
Soll der Schalttransistor SI ausgeschaltet werden, wird der zweite Transistorschalter S3 kurzzeitig geschlossen, d.h. entsprechend Fig. 5b) von 0 auf 1 eingeschaltet. An die Kathode der Diode D3 wird dadurch der Minuspol bzw. Masse angelegt. Es bildet sich wieder der Schwingkreis aus, der jetzt von der vorherigen
Gatespannung UG aus in negative Spannung schwingt, wie in Fig. 5c) gezeigt. Beim Erreichen des Spannungsminimums wird das Rückfallen der Ladung wiederum verhindert und zwar durch die Diode D3 , die jetzt sperrend wird. Die aufgebaute negative Spannung bleibt erhalten. So wie vorstehend Transistorschalter S2, kann jetzt Transistorschalter S3 wieder geöffnet werden, was die gleichen Vorteile, wie oben beschrieben, bringt. Soll der Schalttransistor SI wieder eingeschaltet werden, so wird kurzzeitig des Transistorschalter S2 geschlossen. Die Hilfsspannung UH gelangt über die Diode D2 an die Gatedrossel L3. Wieder bildet L3 zusammen mit CGS einen Schwingkreis . Da die Spannung am Gate G zu diesem Zeitpunkt bereits eine negative Vorspannung hat, schwingt die Gatespannung UG auf einen höheren Wert hoch als zuvor. Über mehrere Perioden bildet sich eine immer höhere Gatespannung UG aus, die lediglich durch parasitäre Verluste begrenzt wird.
Durch die erzielt beabsichtigte und beschriebene Aufschaukelung der Gatespannung UG ist es in vorteilhafter Weise möglich, einen FET-Transistor als Schalttransistor SI einzusetzen, dessen Schwellspa nung in der Nähe oder sogar oberhalb der Hilfs- oder Treiberspannung UH liegt. Ein typischer Anwendungsfall sieht den Einsatz eines FET-Transistors mit 7V SchwellSpannung bei einer Hilfs- oder Treiberspannung UH von 5V vor. Ein weiterer Vorteil ergibt sich durch den gegenüber konventioneller Ansteuerung schnelleren SchaltVorgang. Denn für die Schaltgeschwindigkeit, und damit auch die Schaltverluste, ist der Gatestrom IG zu dem Zeitpunkt ausschlaggebend, zu dem am Gate G gerade die SchwellSpannung anliegt. Setzt man voraus, daß die Transistorschalter S2, S3 einen bestimmten Maximalstrom führen dürfen, so ergibt sich:
- bei konventioneller Ansteuerung ein Stromverlauf, der sofort zu Beginn der Schaltphase des Transistorschalters S2 seinen Maximalwert annimmt und dann exponentialförmig zu Null läuft. Die Schwellspannung wird zu einem Zeitpunkt erreicht, zu dem der Gatestrom IG nur noch einen Bruchteil des Maximalwertes beträgt, typischerweise etwa 50%; - bei der Gateresonanzansteuerung gemäß der Erfindung ein Stromverlauf, der einen Sinusbuckel beschreibt. Bei dieser Schaltung erreicht die Gatespannung UH ihren Schwellwert gerade dort, wo der Gatestrom IG am höchsten ist. Dies zeigt der Verlauf in Fig. 5d) .
Ein weiterer Vorteil aus der erfindungsgemäßen Gateresonanzansteuerung ergibt sich durch die Stromquellencharakteristik der Gatedrossel L3. Dies sei anhand der Abschaltfalles erklärt: Beim Ausschalten des Schalttransistors SI wird in sehr kurzer Zeit der gesamte Laststrom von der Source abgeschaltet. Die in der Source-Strecke vorhandenen parasitären Induktivitäten, z.B. vom Bonddraht und dem Layout, induzieren durch diesen hohen Stromsprung eine entsprechend hohe Induktionsspannung. Würde die Ansteuerschaltung
Spannungscharakteristik haben, wie es bei konventionellen Ansteuerungen der Fall ist, so würde sich auf dem Halbleiterchip die induzierte Spannung auf die außen liegende Gate-Source- Spannung addieren und dadurch den FET-Transistor ansteuern. Dies würde dann letztendlich zu einer Verlangsamung der Abschaltflanke und dadurch zu mehr Verlustleistung führen. Da sich hier aber erfindungsgemäß eine stromgeladene Induktivität in der Gateleitung befindet, wirkt sich dieser Effekt nicht aus. Diese Induktivität setzt sich wiederum ihrer Stromänderung entgegen und induziert dabei eine entsprechende Spannung, welche die in der Sourceleitung induzierte Spannung kompensiert.
Nun soll noch der Einfluß der Miller-Kapazität CGD erörtert werden. Diese Kapazität behindert den Schwingvorgang, da sie gegenkoppelnde Wirkung hat. In dem Augenblick, in dem im Schwingvorgang die Gatespannung UG die Schwellspannung des Schalttransistors SI erreicht, sinkt dessen Drainspannung vom vorherigen Wert auf Null herunter, denn er wird ja schließlich eingeschaltet. Diese negative Spannungsflanke wird über die Miller-Kapazität CGD auf das Gate G gekoppelt und wirkt in diesem Zeitraum der Aufladung des Gates G entgegen. Wenn das Produkt aus der zuvor angelegten Drainsperrspannung und der Miller-Kapazität CGD einen bestimmten Grenzwert überschreitet, dann wird die
Gegenwirkung so groß, daß das Aufschaukeln der Gatespannung UG zu immer größeren Werten nicht mehr funktioniert .
Anzumerken ist hier, daß bei den heute erhältlichen MOS-FET- Translatoren dieses vorstehend genannte Produkt in der Nähe des Grenzwertes liegt. Dadurch kann unter Gesichtspunkten der parameterrobusten Dimensionierung die eigentlich zulässige Sperrspannung des MOS-FET-Transiators bei dieser Schaltungsart nicht ausgenutzt werden. Abhilfe in diesem Fall schafft die anschließend beschriebene erfindungsgemäße Ausführungsform.
In Fig. 6 ist schematisch in einem Blockschaltbild die Schaltung des erfindungsgemäß gestalteten quasiresonanten, vorzugsweise im Nullpunkt der Spannung schaltenden Gleichspannungs- /Gleichspannungswandlers zusammen mit der erfindungsgemäß gestalteten Gateresonanzansteuerung dargestellt. Der Quasiresonanzwandler entspricht dabei identisch der in Fig. 1 dargestellten Schaltung mit der Ausnahme, daß die an das Gate G des Schalttransistors SI angeschlossene Hilfsspannungsquelle 3 durch die in Fig. 4 an das Gate G des dort mit S14 bezeichneten Schalttransistors angeschlossen ist. Die in diesem Ausführungsbeispiel erfindungsgemäß zusammengestellte Schaltung kombiniert somit den erfindungsgemäß gestalteten Quasiresonanzwandler nach Fig. 1 mit der erfindungsgemäß gestalteten Gateresonanzansteuerung nach Fig. 4. Der
Quasiresonanzwandler hat ja gerade den besonderen Vorteil, daß beim Abschalten des als Schalttransistors SI verwendeten MOS-FET- Transistors die Drainspannung nicht sofort ansteigt, insbesondere nicht während des Schaltvorganges, sondern durch die Resonanzelemente verlangsamt wird. Da also während des SchaltVorganges am FET-Transistor nur eine sehr kleine Drain- Source-Spannung entsteht, wirkt sich auch die Miller-Kapazität CGD nicht mehr störend aus. Die Gateresonanzansteuerung arbeitet dadurch aufgrund der vorteilhaften gegenseitigen Ergänzung und Unterstützung besonders effektiv. Erst nach dem eigentlichen Schaltvorgang des FET-Transistors steigt die Drain-Source-Spannung an. Dann wirkt sich zwar die Miller-Kapazität CGD aus, was aber nur noch für die Höhe der Gatespannung UG abträglich ist, nicht aber für den Schaltvorgang selbst.
Diese besondere Ausführungsform der Erfindung reduziert die Ansteuerverluste durch die Funktionsweise der besonders gestalteten Gateresonanzansteuerung und minimiert die
Schaltverluste durch den Quasiresonanzwandler. Die Verlustleistung des Gleichspannungs-/Gleichspannungswandlers wird somit im wesentlichen nur noch von den Flußverlusten in der Leitendphase des Schalttransistors SI bestimmt. Damit erreicht der Spannungswandler einen sehr hohen Wirkungsgrad. Durch die geringere Verlustwärme ist bei gleicher Spezifikation der Umgebungstemperaturen eine entsprechend kleinere Wärmesenke erforderlich, was einen Kostenvorteil durch entschärfte Anforderungen an die Steuergerätekonstruktion bringt.
Diese besondere Ausführungsform der Erfindung ermöglicht es auch, daß die VersorgungsSpannung der Treiberstufe, d.h. die Hilfsspannung UH, kleiner sein kann als die Gateschwellspannung des Schalttransistors SI. Bedingt durch die erfindungsgemäß gestaltete Gateresonanzansteuerung wird am Gate eine
Spannungsüberhöhung erreicht, so daß auch nicht-logic-level-FET- Transistoren von 5V au angesteuert werden können. Diese besondere Ausführungsform der Erfindung beinhaltet auch ein erheblich verbessertes EMV-Verhalten. Durch das annähernd verlustlose Ein- und Ausschalten des Schalttransistors SI wird im Vergleich zu einem konventionellen Wandler eine wesentlich geringere Energiemenge als Störgröße sowohl über die Leitungen als auch über die Luft abgegeben. Die zur Einhaltung von gesetzlichen und kundenseitigen EMV-Grenzwerten erforderlichen Maßnahmen, wie beispielsweise EMV-Filterbauteile und Abschirmungen, sind somit reduziert und entsprechend Kosten eingespart und Qualität erhöht.
Wie an anderer Stelle bereits ausgeführt, ist es bei geeigneter Dimensionierung möglich, anstelle einer diskreten Induktivität Ll die Streuinduktivität des Transformators 2 als induktives Resonanzelement des Reihenschwingkreises mit der Kapazität Cl einzusetzen. Bei Verwendung eines MOS-FET-Transistors als Schalttransistor SI ist grundsätzlich die parasitäre Ausgangskapazität des Transistors als kapazitives Resonanzelement geeignet. Zur Einengung des Kapazitätstoleranzbandes kann, falls es erforderlich sein sollte, dieser Ausgangskapazität des Transistors ein diskreter Kondensator, wie beispielsweise mit Cl gezeigt, parallel zu geschaltet werden.
Die Erfindung stellt somit in vorteilhafter Weise einen wesentlich effektiveren Gleichspannungs-/Gleichspannungswandler an sich, eine vorteilhafte Gateresonanzansteuerung sowie eine sehr verlustarme Kombination beider Elemente zur Verfügung.

Claims

18Ansprüche
1. Gleichspannungs-/Gleichspannungswandler mit einem
Transformator (2) und einer Drossel (Ll) sowie einem steuerbaren Schalter (SI) zum Ein- und Ausschalten der versorgenden Gleichspannung (UB) , dadurch gekennzeichnet, daß an der Verbindungsanzapfung zwischen Primär- ( (L2p) und Sekundärwicklung (L2s) der mit einem bestimmten Übersetzungsverhältnis (ü) transformatoriεch gekoppelten Drossel (2) die Schaltstrecke eines Schalttransistors (SI) gegen Bezugspotential (-) gelegt ist, in Reihe mit der Sekundärwicklung L2s) der Drossel (2) die Anoden-Kathoden-Strecke einer Diode (Dl) und ein Ausgangskondensator (C2) gegen Bezugspotential angeordnet ist, wobei über dem Ausgangskondensator (C2) die AusgangsSpannung (UA) für eine Last (RL) ansteht, die Eingangsgleichspannung (UB) über eine Induktivität (Ll) der Primärwicklung (L2p) der Drossel (2) zugeführt wird, und parallel zur Schaltstrecke des Schalttransistors (SI) eine Kapazität (Cl) angeordnet ist, wobei durch die Induktivität (Ll) und die Kapazität (Cl) ein in der Ein- und
Ausschaltphase des Schalttransistors (SI) wirksamer Serienresonanzkreis geschaffen ist. 19
2. Gleichspannungs-/Gleichspannungswandler nach Anspruch 1, dadurch gekennzeichnet, daß der Schalttransistor (SI) dann leitend geschaltet wird, wenn die an seiner Durchlaßstrecke anliegende Spannung in etwa auf dem Wert Null ist.
3. Gleichspannungs-/Gleichspannungswandler nach Anspruch 2, dadurch gekennzeichnet, daß eine Schaltung vorgesehen ist, welche die an der Durchlaßstrecke des Schalttransistors (SI) anliegende Spannung erfaßt und deren Nulldurchgänge detektiert.
4. Gleichspannungs-/Gleichspannungswandler nach Anspruch 1, 2, oder 3, dadurch gekennzeichnet, daß als Schalttransistor (SI) ein MOS-FET-Transistor vorgesehen ist.
5. Gleichspannungs-/Gleichspannungswandler nach einem der vorigen Ansprüche, dadurch gekennzeichnet, daß die der Primärwicklung (L2p) vorgeschaltete Induktivität als diskrete Induktivität (Ll) oder bei geeigneter Wahl des Kopplungsfaktors durch die Streuinduktivität der Drossel (2) realisierbar ist.
6. Gleichspannungs-/Gleichspannungswandler nach einem der vorigen Ansprüche, dadurch gekennzeichnet, daß die Kapazität parallel zur Schaltstrecke des Schalttransistors (SI) durch einen diskreten Kondensator (Cl) oder durch die parasitäre Ausgangskapazität des Bauteils oder durch eine Kombination beider Realiεierungεmδglichkeiten realisierbar ist.
7. Gleichspannungs-/Gleichspannungswandler nach einem der Ansprüche 4, 5 oder 6, dadurch gekennzeichnet, daß die Ansteuerung des MOS-FET-Transistors (SI) am Gate (G) mit einer Gateresonanzansteuerung erfolgt. 20
8. Gateresonanzansteuerung, insbesondere für die Ansteuerung eines Gleichspannungs-/Gleichspannungswandler nach Anspruch 7, dadurch gekennzeichnet, daß die Gateresonanzansteuerung eine Gatedrossel (L3) vor dem Gate (G) eines MOS-FET- Transistors (S14) , welcher die Eingangsgleichspannung (UB) schaltet, enthält, wobei die Gatedrossel (L3) zum einen über die Kathoden-Anoden-Strecke einer ersten Diode (D2) und einen ersten Transistorschalter (S2) mit einer Steuerspannungsquelle (34) , und welche zum anderen über die Anoden-Kathoden-Strecke einer zweiten Diode (D3) und einen zweiten Transistorschalter (S3) mit Bezugspotential verbindbar ist, wobei als Kapazitäten für die Resonanzschaltung die parasitäre Gate-Drain-Kapazität (CGD) bzw. die parasitäre Gate-Source-Kapazität (CDS) verwendet sind, und der Takt der Ein- und Ausschaltung der beiden Transistorschalter (S2, S3) so gewählt ist, daß sich die Gatespannung (UG) in gewünschter Weise aufschaukelt.
9. Gateresonanzansteuerung nach Anspruch 8, dadurch gekennzeichnet, daß als Transistorschalter (S2, S3) bipolare Transistoren verwendet werden.
10. Gleichspannungs-/Gleichspannungswandler nach Anspruch 7, dadurch gekennzeichnet, daß für die Ansteuerung des die
EingangsSpannung (UB) schaltenden MOS-FET-Transistors (SI) eine Gateresonanzansteuerung gemäß Anspruch 8 oder 9 verwendet ist.
EP99913083A 1998-02-28 1999-02-24 Gleichspannungs-/gleichspannungswandler mit einem transformator und einer drossel Withdrawn EP1057246A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19808637 1998-02-28
DE19808637A DE19808637A1 (de) 1998-02-28 1998-02-28 Gleichspannungs-/Gleichspannungswandler mit einem Transformator und einer Drossel
PCT/DE1999/000494 WO1999044278A1 (de) 1998-02-28 1999-02-24 Gleichspannungs-/gleichspannungswandler mit einem transformator und einer drossel

Publications (1)

Publication Number Publication Date
EP1057246A1 true EP1057246A1 (de) 2000-12-06

Family

ID=7859316

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99913083A Withdrawn EP1057246A1 (de) 1998-02-28 1999-02-24 Gleichspannungs-/gleichspannungswandler mit einem transformator und einer drossel

Country Status (5)

Country Link
US (1) US6323627B1 (de)
EP (1) EP1057246A1 (de)
JP (1) JP2002505570A (de)
DE (1) DE19808637A1 (de)
WO (1) WO1999044278A1 (de)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434029B1 (en) * 2001-10-17 2002-08-13 Astec International Limited Boost topology having an auxiliary winding on the snubber inductor
KR101083083B1 (ko) * 2003-12-12 2011-11-17 필립스 루미리즈 라이팅 캄파니 엘엘씨 Ｄｃ-ｄｃ 변환기
US7885076B2 (en) * 2004-09-07 2011-02-08 Flextronics Ap, Llc Apparatus for and method of cooling molded electronic circuits
US7028651B1 (en) * 2004-10-04 2006-04-18 Motorola, Inc. Quasi resonant gate controller for a power driver
ES2664405T3 (es) 2005-04-07 2018-04-19 Yeda Research And Development Co., Ltd. Procedimiento y aparato de producción de nanopartículas inorgánicas de tipo fullereno
US7233507B2 (en) * 2005-05-18 2007-06-19 Optimum Power Conversion, Inc. Non dissipative snubber circuit with saturable reactor
US7764515B2 (en) * 2006-02-14 2010-07-27 Flextronics Ap, Llc Two terminals quasi resonant tank circuit
WO2008039526A2 (en) * 2006-09-25 2008-04-03 Flextronics Ap, Llc Bi-directional regulator
DE102007002342B3 (de) * 2007-01-16 2008-10-16 Friwo Mobile Power Gmbh Vereinfachte primärseitige Ansteuerschaltung für den Schalter in einem Schaltnetzteil
US7602159B2 (en) * 2007-02-26 2009-10-13 Virginia Tech Intellectual Properties, Inc. Common mode noise reduction using parasitic capacitance cancellation
US7830676B2 (en) * 2007-03-29 2010-11-09 Flextronics Ap, Llc Primary only constant voltage/constant current (CVCC) control in quasi resonant convertor
US7978489B1 (en) 2007-08-03 2011-07-12 Flextronics Ap, Llc Integrated power converters
EP2051360B1 (de) * 2007-10-17 2016-09-21 Power Systems Technologies GmbH Steuerschaltung für ein primär gesteuertes Schaltnetzteil mit erhöhter Genauigkeit der Spannungsregelung sowie primär gesteuertes Schaltnetzteil
US8279646B1 (en) 2007-12-14 2012-10-02 Flextronics Ap, Llc Coordinated power sequencing to limit inrush currents and ensure optimum filtering
US8143851B2 (en) * 2008-02-15 2012-03-27 Apple Inc. Power source having a parallel cell topology
US8102678B2 (en) * 2008-05-21 2012-01-24 Flextronics Ap, Llc High power factor isolated buck-type power factor correction converter
US8693213B2 (en) * 2008-05-21 2014-04-08 Flextronics Ap, Llc Resonant power factor correction converter
US20090289603A1 (en) * 2008-05-21 2009-11-26 Apple Inc. Method and apparatus for maintaining a battery in a partially charged state
US8531174B2 (en) * 2008-06-12 2013-09-10 Flextronics Ap, Llc AC-DC input adapter
US8063625B2 (en) 2008-06-18 2011-11-22 Apple Inc. Momentarily enabled electronic device
US8081019B2 (en) * 2008-11-21 2011-12-20 Flextronics Ap, Llc Variable PFC and grid-tied bus voltage control
CN101944851B (zh) * 2009-05-07 2014-10-29 弗莱克斯电子有限责任公司 功率变换器的能量恢复缓冲电路
US8040117B2 (en) * 2009-05-15 2011-10-18 Flextronics Ap, Llc Closed loop negative feedback system with low frequency modulated gain
US8891803B2 (en) * 2009-06-23 2014-11-18 Flextronics Ap, Llc Notebook power supply with integrated subwoofer
US8450979B2 (en) * 2009-09-30 2013-05-28 Apple Inc. Power adapter with internal battery
US8410783B2 (en) * 2009-09-30 2013-04-02 Apple Inc. Detecting an end of life for a battery using a difference between an unloaded battery voltage and a loaded battery voltage
US8289741B2 (en) * 2010-01-14 2012-10-16 Flextronics Ap, Llc Line switcher for power converters
US8964413B2 (en) 2010-04-22 2015-02-24 Flextronics Ap, Llc Two stage resonant converter enabling soft-switching in an isolated stage
US8519564B2 (en) 2010-05-12 2013-08-27 Apple Inc. Multi-output power supply
US8488340B2 (en) 2010-08-27 2013-07-16 Flextronics Ap, Llc Power converter with boost-buck-buck configuration utilizing an intermediate power regulating circuit
US8441810B2 (en) 2010-11-09 2013-05-14 Flextronics Ap, Llc Cascade power system architecture
US8520410B2 (en) 2010-11-09 2013-08-27 Flextronics Ap, Llc Virtual parametric high side MOSFET driver
US8842450B2 (en) 2011-04-12 2014-09-23 Flextronics, Ap, Llc Power converter using multiple phase-shifting quasi-resonant converters
US8797005B2 (en) 2011-05-19 2014-08-05 Shenzhen China Star Optoelectronics Technology Co., Ltd. Boost converter
US9276460B2 (en) 2012-05-25 2016-03-01 Flextronics Ap, Llc Power converter with noise immunity
US9203293B2 (en) 2012-06-11 2015-12-01 Power Systems Technologies Ltd. Method of suppressing electromagnetic interference emission
US9203292B2 (en) 2012-06-11 2015-12-01 Power Systems Technologies Ltd. Electromagnetic interference emission suppressor
US9019726B2 (en) 2012-07-13 2015-04-28 Flextronics Ap, Llc Power converters with quasi-zero power consumption
US9019724B2 (en) 2012-07-27 2015-04-28 Flextronics Ap, Llc High power converter architecture
US8743565B2 (en) 2012-07-27 2014-06-03 Flextronics Ap, Llc High power converter architecture
US9287792B2 (en) 2012-08-13 2016-03-15 Flextronics Ap, Llc Control method to reduce switching loss on MOSFET
US9312775B2 (en) 2012-08-15 2016-04-12 Flextronics Ap, Llc Reconstruction pulse shape integrity in feedback control environment
US9136769B2 (en) 2012-10-10 2015-09-15 Flextronics Ap, Llc Load change detection for switched mode power supply with low no load power
US9605860B2 (en) 2012-11-02 2017-03-28 Flextronics Ap, Llc Energy saving-exhaust control and auto shut off system
US9660540B2 (en) 2012-11-05 2017-05-23 Flextronics Ap, Llc Digital error signal comparator
US9178422B2 (en) * 2013-02-21 2015-11-03 Texas Instruments Incorporated Resonance-based single inductor output-driven DC-DC converter and method
US9494658B2 (en) 2013-03-14 2016-11-15 Flextronics Ap, Llc Approach for generation of power failure warning signal to maximize useable hold-up time with AC/DC rectifiers
US9323267B2 (en) 2013-03-14 2016-04-26 Flextronics Ap, Llc Method and implementation for eliminating random pulse during power up of digital signal controller
US9490651B2 (en) 2013-03-15 2016-11-08 Flextronics Ap, Llc Sweep frequency mode for magnetic resonant power transmission
US9093911B2 (en) 2013-03-15 2015-07-28 Flextronics Ap, Llc Switching mode power converter using coded signal control
US8654553B1 (en) 2013-03-15 2014-02-18 Flextronics Ap, Llc Adaptive digital control of power factor correction front end
US9184668B2 (en) 2013-03-15 2015-11-10 Flextronics Ap, Llc Power management integrated circuit partitioning with dedicated primary side control winding
US9621053B1 (en) 2014-08-05 2017-04-11 Flextronics Ap, Llc Peak power control technique for primary side controller operation in continuous conduction mode
CN107592000A (zh) * 2016-07-08 2018-01-16 南京理工大学 一种无线电能传输e类激励源的谐振驱动装置及其方法
JP6623958B2 (ja) * 2016-07-12 2019-12-25 株式会社デンソー 駆動対象スイッチの駆動回路
CN109728725B (zh) * 2019-01-16 2021-01-29 福州大学 一种带抽头电感的双向高增益Cuk电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720668A (en) * 1986-06-20 1988-01-19 Lee Fred C Zero-voltage switching quasi-resonant converters
US4857822A (en) 1987-09-23 1989-08-15 Virginia Tech Intellectual Properties, Inc. Zero-voltage-switched multi-resonant converters including the buck and forward type
US4841220A (en) * 1987-09-23 1989-06-20 Tabisz Wojciech A Dc-to-Dc converters using multi-resonant switches
US4866367A (en) * 1988-04-11 1989-09-12 Virginia Tech Intellectual Properties, Inc. Multi-loop control for quasi-resonant converters
GB8816774D0 (en) * 1988-07-14 1988-08-17 Bsr Int Plc Power supplies
US4931716A (en) * 1989-05-05 1990-06-05 Milan Jovanovic Constant frequency zero-voltage-switching multi-resonant converter
JPH03230752A (ja) * 1990-02-06 1991-10-14 Fujitsu Ltd 電圧共振形ｄｃ／ｄｃコンバータ
US5321348A (en) 1991-03-08 1994-06-14 Vlt Corporation Boost switching power conversion
US5418704A (en) * 1992-06-12 1995-05-23 Center For Innovative Technology Zero-voltage-transition pulse-width-modulated converters
US5343140A (en) 1992-12-02 1994-08-30 Motorola, Inc. Zero-voltage-switching quasi-resonant converters with multi-resonant bipolar switch
US5543704A (en) 1994-06-08 1996-08-06 Telefonaktiebolaget Lm Ericsson Pulse width modulated DC-to-DC boost converter
US5594629A (en) 1994-06-20 1997-01-14 General Electric Company High-frequency switching circuits operable in a natural zero-voltage switching mode
JP2918022B2 (ja) * 1996-03-27 1999-07-12 日本電気株式会社 スイッチングレギュレータ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9944278A1 *

Also Published As

Publication number Publication date
DE19808637A1 (de) 1999-09-09
JP2002505570A (ja) 2002-02-19
US6323627B1 (en) 2001-11-27
WO1999044278A1 (de) 1999-09-02

Similar Documents

Publication Publication Date Title
EP1057246A1 (de) Gleichspannungs-/gleichspannungswandler mit einem transformator und einer drossel
DE102008039351B3 (de) Schaltungsanordnung zum Betrieb mindestens einer Halbleiterlichtquelle
DE112013005027B4 (de) Flyback-Converter-Schaltung
DE102004018823B3 (de) Schaltungsanordnung mit einem Leistungstransistor und einer Ansteuerschaltung für den Leistungstransistor
DE19853626A1 (de) Schaltregler und Verfahren zum Betreiben von Schaltreglern
DE10306809A1 (de) Betrieb einer Halbbrücke, insbesondere einer Feldeffekttransistor-Halbbrücke
DE102005027442B4 (de) Schaltungsanordnung zum Schalten einer Last
EP3512085A1 (de) Gleichspannungswandler mit parasitären resonanzkreisen und ultra-steilen schaltflanken
EP0693819B1 (de) Gleichstromumrichter mit Strombegrenzung
EP3667917A1 (de) Steuerschaltung für eine oszillatorschaltung zum betrieb von parallelgespeisten oszillatoren
DE4413546A1 (de) Gleichstrom-Steuerschaltung
EP1658676B1 (de) Schaltung und verfahren zum verarbeiten einer speisespannung mit spannungsspitzen
DE10341582B4 (de) Schaltungsanordnung zum schnellen Schalten induktiver Lasten
EP1532726B1 (de) Schaltregler
DE10314566A1 (de) Ansteuerschaltung für piezoelektrische Bauteile
DE102006049228A1 (de) Verfahren zur Optimierung der EMV, Lebensdauer und Verlustleistung einer Anordnung für den getakteten Betrieb eines induktiven Verbrauchers
EP0353533B1 (de) Schaltungsanordnung bei Endstufen für die Steuerung von Stellmagneten
EP0992113B1 (de) Halbbrückenansteuerung ohne kollektor-vorstromspitze
DE102004035248B4 (de) Resonanzwandler
DE10323445B4 (de) Direkte Umkommutierung zwischen Leistungsbauteilen
EP2458737A1 (de) Diodenersatzschaltung und diese jeweils enthaltende Aufwärtswandlerschaltung, Abwärtswandlerschaltung und Brückengleichrichterschaltung
DE102006047140B4 (de) Steuergerät zum Steuern eines Stromprofils einer Induktivität in einem Kraftfahrzeug mit einem Leistungs-Feldeffekttransistor
DE10339478B4 (de) Schaltung und Verfahren zum Verarbeiten einer Speisespannung mit Spannungsspitzen
DE102017129983A1 (de) Vorrichtung zur Umformung einer ersten Spannung in eine von dieser verschiedene zweite Spannung
DD239089A1 (de) Schaltanordnung zum schalten von spannungen

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20000928

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE ES FR GB IT

17Q First examination report despatched

Effective date: 20030205

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20030617